[go: up one dir, main page]

KR100676493B1 - 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법 - Google Patents

재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법 Download PDF

Info

Publication number
KR100676493B1
KR100676493B1 KR1020050093667A KR20050093667A KR100676493B1 KR 100676493 B1 KR100676493 B1 KR 100676493B1 KR 1020050093667 A KR1020050093667 A KR 1020050093667A KR 20050093667 A KR20050093667 A KR 20050093667A KR 100676493 B1 KR100676493 B1 KR 100676493B1
Authority
KR
South Korea
Prior art keywords
wafer
redistribution
manufacturing
substrate
scale package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050093667A
Other languages
English (en)
Other versions
KR20060052055A (ko
Inventor
김재준
Original Assignee
디엔제이 클럽 인코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디엔제이 클럽 인코 filed Critical 디엔제이 클럽 인코
Publication of KR20060052055A publication Critical patent/KR20060052055A/ko
Application granted granted Critical
Publication of KR100676493B1 publication Critical patent/KR100676493B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의 제조 방법을 제공한다. 재배선 기판은 투명 절연기판에 절연층을 패터닝하여 형성된 패턴 범프와 그 위에 형성된 재배선을 포함한다. 재배선 기판은 웨이퍼와 별도로 제조된 후 웨이퍼와 접합된다. 패턴 범프는 쌍을 이루며 그 중의 하나는 웨이퍼 활성면의 칩 패드와 접촉하고 다른 하나는 웨이퍼의 칩 영역에 형성된 관통구멍과 일치한다. 관통구멍을 통하여 웨이퍼의 비활성면까지 전도성 배선이 형성되며, 전도성 배선의 일부에 외부접속 단자가 형성된다. 즉, 칩 패드는 재배선 기판의 패턴 범프와 관통구멍 내부의 도전성 배선을 통하여 외부접속 단자와 전기적으로 연결된다.
웨이퍼, 재배선, 기판, 범프, 관통

Description

재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의 제조 방법{method for manufacturing wafer level chip scale package using redistribution substrate}
도 1a 내지 도 1k는 종래 기술의 한 예에 따른 웨이퍼 레벨 패키지의 제조 방법을 나타내는 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 재배선 기판의 제조 방법을 나타내는 단면도.
도 3은 본 발명의 실시예에 따른 웨이퍼 레벨 칩 스케일 패키지의 제조 방법에 사용되는 웨이퍼의 단면도.
도 4a 내지 도 4i는 본 발명의 실시예에 따른 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의 제조 방법을 나타내는 단면도.
도 5a 내지 도 5e는 본 발명의 다른 실시예에 따른 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의 제조 방법을 일부 나타내는 단면도.
<도면에 사용된 참조 번호의 설명>
100 : 재배선 기판 110 : 투명 절연기판
112 : 절연층 114 : 댐
116 : 패턴 돌기 118 : 재배선
200 : 웨이퍼 202 : 활성면
204 : 비활성면 212 : 수광부
214 : 칩 패드 216 : 보호막
218 : 패드 금속층 220 : 관통구멍
222, 224 : 도전층 228 : 절연 보호막
230 : 외부접속 단자 240 : 감광제
본 발명은 반도체 패키지 기술에 관한 것으로서, 좀 더 구체적으로는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법에 관한 것이다.
웨이퍼(wafer) 상에 제조된 반도체 소자를 실제 전자 제품에 사용하려면 반도체 소자를 개별 칩(chip) 단위로 절단하여 웨이퍼로부터 분리한 후 패키지(package) 형태로 제조하여야 한다. 패키지는 반도체 칩을 기계적으로 지지, 고정하고 외부 환경으로부터 보호할 뿐만 아니라, 반도체 칩에 전기적 접속 경로와 열 방출 경로를 제공한다.
근래 들어 멀티미디어 및 정보통신 산업이 급격히 발전하면서 소형, 고집적, 고성능 반도체 제품에 대한 시장의 요구가 지속적으로 증대하고 있다. 이에 따라, 칩 크기의 축소, 전기적 연결 단자의 증가 등의 추세가 이어지면서 반도체 칩보다 는 패키지의 물리적, 전기적 특성에 따른 제약이 점점 문제가 되고 있다. 이와 같이 오늘날의 패키지 기술은 반도체 제품의 가격, 성능, 신뢰성 등을 좌우할 만큼 그 중요성이 갈수록 커지고 있다.
패키지 기술의 주요 발전 양상을 간략하면, 리드 프레임(lead frame)을 이용한 초기의 패키지 형태로부터, 인쇄회로기판과 솔더 볼(solder ball)을 채용한 볼 그리드 어레이(ball grid array; BGA) 패키지가 개발되었으며, 패키지의 크기가 칩 크기에 근접한 칩 스케일 패키지(chip scale package; CSP)로 발전하였다. 아울러, 최근에는 웨이퍼 상태에서 패키지 제조 공정이 진행되는 웨이퍼 레벨 패키지(wafer level package; WLP) 기술이 개발되기에 이르렀다.
도 1a 내지 도 1k는 종래 기술의 한 예에 따른 웨이퍼 레벨 패키지의 제조 방법을 나타내는 단면도이다. 예시된 웨이퍼 레벨 패키지는 이스라엘의 셀케이스(Shellcase)사에서 개발한 ‘ShellBGA’로 잘 알려져 있다.
도 1a는 실리콘 웨이퍼(1)에 패드 확장층(14, pad externsion layer)을 형성하는 단계를 도시하고 있다. 실리콘 웨이퍼(1)에는 다수의 집적회로 칩(10a, 10b)이 형성되어 있으며, 각각의 칩(10a, 10b)은 스크라이브 영역(13, scribe region)에 의하여 구분된다. 각 칩(10a, 10b)의 활성면(11)에는 다수의 칩 패드(12, chip pad)가 형성되어 있으며, 활성면(11)은 보호막(16, passivation layer)으로 덮여 있다. 칩 패드(12)는 보호막(16) 외부로 노출되며, 노출된 칩 패드(12)와 연결되도록 패드 확장층(14)이 형성된다.
도 1b는 제1 글래스 기판(20, first glass substrate)의 부착 단계를 도시하 고 있다. 제1 글래스 기판(20)은 보호막(16)과 패드 확장층(14) 위로 도포되는 에폭시(18, epoxy)를 통하여 실리콘 웨이퍼(1)에 부착된다.
도 1c는 볼 패드(22, ball pad)의 형성 단계를 도시하고 있다. 볼 패드(22)는 패키지의 외부접속 단자로 사용되는 솔더 볼이 형성될 자리로서, 제1 글래스 기판(20) 위에 소정의 배열을 이루도록 형성된다.
도 1d는 노치(24, notch) 형성 단계를 도시하고 있다. 스크라이브 영역(13)을 따라 제1 글래스 기판(20)으로부터 칩(10a, 10b)의 가장자리 상단 부분까지 제거하여 노치(24)를 형성하면, 패드 확장층(14)의 측면이 외부로 노출된다.
도 1e는 리드층(26, lead layer)의 형성 단계를 도시하고 있다. 리드층(26)은 노치(24)의 표면으로부터 볼 패드(22)까지 형성되며 노치(24)에 노출된 패드 확장층(14)과 연결된다.
도 1f는 솔더 마스크층(30, solder mask layer)의 형성 단계를 도시하고 있다. 솔더 마스크층(30)은 볼 패드(22) 위쪽의 리드층(26)을 제외한 나머지 영역을 모두 덮도록 형성된다.
도 1g는 솔더 볼(32, solder ball) 형성 단계를 도시하고 있다. 솔더 볼(32)은 격자형으로 배열된 솔더 패드(22) 위에 각각 형성되어 리드층(26)과 전기적으로 연결된다.
도 1h는 웨이퍼 후면 연마(wafer back grinding) 단계를 도시하고 있다. 이 단계는 웨이퍼(1)의 뒷면을 기계적으로 연마하여 각각의 칩(10a, 10b) 두께를 얇게 만든다.
도 1i는 스크라이브 영역(13)의 식각(etching) 단계를 도시하고 있다. 노치(24)에 대응하여 웨이퍼(1)의 뒷면으로부터 스크라이브 영역(13)을 식각한다.
도 1j는 제2 글래스 기판(34, second glass substrate)의 부착 단계를 도시하고 있다. 제2 글래스 기판(34)은 에폭시(36)를 통하여 실리콘 웨이퍼(1)의 뒷면에 부착된다.
도 1k는 개별 칩 분리(dicing) 단계를 도시하고 있다. 스크라이브 영역(13)을 따라 웨이퍼(1)를 절단함으로써 각각의 칩(10a, 10b) 단위로 완성된 웨이퍼 레벨 패키지를 분리한다. 도면에서 참조 번호 38번은 절단 영역(dicing region)을 나타낸다.
이상 설명한 바와 같이, 종래 기술에 따른 웨이퍼 레벨 패키지의 제조 방법은 칩 패드와 솔더 볼을 전기적으로 연결하기 위하여 스크라이브 영역을 따라 노치를 형성하고 노치를 통하여 리드층을 형성한다. 따라서 절단 영역보다 폭이 더 넓은 스크라이브 영역을 필요로 하기 때문에, 일반적인 웨이퍼에 비하여 웨이퍼 하나당 만들 수 있는 칩의 개수가 줄어드는 문제가 생긴다.
또한, 칩 패드와 솔더 볼을 전기적으로 연결하는 리드층이 칩 외부에 형성되므로, 칩 스케일 패키지를 구현함에 있어 패키지 크기 축소에 한계가 있다. 더구나, 리드층이 칩 측면을 통하여 직접 칩 패드와 솔더 볼을 연결하므로, 리드층의 패턴 설계 자유도(pattern design flexibility)에 제약이 따른다.
본 발명은 이러한 종래 기술의 문제점들을 해결하기 위한 것으로, 본 발명의 목적은 일반적인 웨이퍼와 동일한 폭의 스크라이브 영역을 가지는 웨이퍼를 이용하여 웨이퍼 당 칩 개수가 감소하지 않도록 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 칩 스케일 패키지의 구현에 유리하고 패턴 설계 자유도가 우수한 웨이퍼 레벨 칩 스케일 패키지의 제조 방법을 제공하고자 하는 것이다.
이러한 목적들을 달성하기 위하여, 본 발명은 칩 패드와 외부접속 단자를 전기적으로 연결하기 위하여 별도로 재배선 기판을 이용하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법을 제공한다.
본 발명에 따른 웨이퍼 레벨 칩 스케일 패키지의 제조 방법은, (a) 투명 절연기판의 제1면에 재배선이 형성된 재배선 기판을 제조하는 단계; (b) 반도체 기판의 활성면에 칩 패드가 형성된 웨이퍼를 제공하는 단계; (c) 재배선과 칩 패드가 접촉하도록 재배선 기판과 웨이퍼를 접합하는 단계; (d) 재배선의 일부가 웨이퍼의 비활성면으로 노출되도록 웨이퍼에 관통구멍을 형성하는 단계; (e) 관통구멍과 비활성면에 도전성 배선을 형성하는 단계; (f) 도전성 배선의 일부에 외부접속 단자를 형성하는 단계; 및 (g) 재배선 기판과 웨이퍼를 절단하여 칩 단위로 분리하는 단계를 포함하여 구성된다.
본 발명에 따른 웨이퍼 레벨 칩 스케일 패키지의 제조 방법에서, (a) 단계는 (a-1) 투명 절연기판을 제공하는 단계; (a-2) 투명 절연기판의 제1면에 절연층을 도포하는 단계; (a-3) 절연층을 패터닝하여 패턴 돌기를 형성하는 단계; 및 (a-4) 패턴 돌기에 재배선을 형성하는 단계를 포함할 수 있다.
투명 절연기판은 유리, 석영, 아크릴 수지 중의 어느 하나로 이루어질 수 있다. (a-3) 단계는 절연층을 패터닝하여 댐을 형성하는 단계를 더 포함할 수 있다. 또한, (a-3) 단계는 칩 패드에 대응하는 제1 패턴 돌기와 관통구멍에 대응하는 제2 패턴 돌기가 쌍을 이루도록 패턴 돌기를 형성하는 것이 바람직하다. 절연층은 폴리머로 이루어질 수 있다.
재배선은 구리(Cu), 니켈(Ni), 티타늄(Ti), 크롬(Cr), 텅스텐(W) 및 그 조합 중의 어느 하나로 이루어질 수 있다. 또한, (a-4) 단계는 스퍼터링, 전해도금, 증착, 무전해 도금, 스크린 프린팅, 잉크 프린팅 중의 어느 하나를 이용하여 이루어질 수 있다.
웨이퍼는 활성면에 형성된 수광부를 더 구비할 수 있으며, 칩 패드에 형성된 패드 금속층을 더 구비할 수 있다. 패드 금속층은 금(Au), 니켈(Ni), 알루미늄(Al), 구리(Cu), 주석(Sn) 및 그 조합 중의 어느 하나로 이루어질 수 있다.
(c) 단계는 감광성 접착제를 이용하여 이루어질 수 있으며, (c) 단계의 재배선과 칩 패드는 인듐(In) 재질의 접착제를 이용하여 접합될 수 있다. 또한, (c) 단계는 이방성 도전체 또는 나노 접속 페이스트를 이용하여 이루어질 수 있다.
본 발명에 따른 웨이퍼 레벨 칩 스케일 패키지의 제조 방법은 (c) 단계 후에 웨이퍼의 두께를 감소시키기 위하여 웨이퍼의 후면을 기계적으로 연마하는 단계를 더 포함할 수 있다. 후면 연마된 후의 웨이퍼의 두께는 50㎛ 내지 150㎛인 것이 바 람직하다.
(d) 단계는 레이저 드릴, 기계적 드릴, 플라즈마 건식 식각, 반응성 이온 식각 중의 어느 하나를 이용하여 이루어질 수 있다.
(e) 단계는 관통구멍과 비활성면에 도전층을 형성하는 단계와, 도전층을 선택적으로 제거하여 도전성 배선을 형성하는 단계를 포함할 수 있다. 또는 (e) 단계는 비활성면에 도전성 배선과 동일한 패턴을 가지는 감광제 패턴을 형성하는 단계와, 감광제 패턴을 통하여 선택적으로 전해도금을 실시하여 도전성 배선을 형성하는 단계를 포함할 수 있다.
도전성 배선은 제1 도전성 배선과 그 위에 형성된 제2 도전성 배선을 포함할 수 있다. 제1 도전성 배선은 텅스텐(W), 티타늄(Ti), 알루미늄(Al), 지르코늄(Zr), 크롬(Cr), 구리(Cu), 금(Au), 은(Ag), 납(Pb), 니켈(Ni), 인듐 주석 화합물(ITO) 및 그 조합 중의 어느 하나로 이루어질 수 있고, 제2 도전성 배선은 크롬(Cr), 티타늄(Ti), 텅스텐(W), 구리(Cu), 니켈(Ni), 금(Au), 티타늄텅스텐(TiW) 및 그 조합 중의 어느 하나로 이루어질 수 있다.
본 발명의 웨이퍼 레벨 칩 스케일 패키지의 제조 방법은 (e) 단계 후에 도전성 배선을 보호하는 절연 보호막의 형성 단계를 더 포함할 수 있다.
또한, (f) 단계의 외부접속 단자는 웨이퍼의 후면 또는 측면 쪽에 형성될 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
여기에 설명되는 실시예는 본 발명이 속하는 기술 분야의 당업자들이 본 발명을 충분히 실시할 수 있도록 예시되는 것이지, 본 발명의 범위를 제한하고자 하는 것은 아니다. 실시예를 설명함에 있어, 일부 구조나 제조 공정에 대해서는 그 설명을 생략하거나 도면의 도시를 생략한다. 이는 본 발명의 특징적 구성을 보다 명확하게 보여주기 위한 것이다. 마찬가지의 이유로 도면에 도시된 일부 구성요소들은 때론 과장되게 때론 개략적으로 나타내었고, 각 구성요소의 크기가 실제 크기를 전적으로 반영하는 것은 아니다.
재배선 기판의 제조 방법
도 2a 내지 도 2d는 본 발명의 실시예에 따른 재배선 기판(100)의 제조 방법을 나타내는 단면도이다.
도 2a는 투명 절연기판(110)이 제공되는 단계를 도시하고 있다. 투명 절연기판(110)은 재배선 기판으로 제조될 모재(母材)로서, 그 두께는 예컨대 300㎛ 내지 500㎛이다. 투명 절연기판(110)은 예컨대 유리(glass) 소재로 이루어진다. 그러나 투명 절연기판(110)의 소재가 반드시 이에 한정되는 것은 아니며, 광 투과율이 우수한 그 밖의 다른 물질, 예컨대 석영(quartz), 아크릴 수지(acrylic acid resin) 등도 가능하다. 또한, 필요한 경우, 투명 절연기판(110)에 인듐 주석 산화물(indium tin oxide; ITO)을 코팅할 수도 있다.
도 2b는 투명 절연기판(110)의 한쪽 면에 절연층(112)을 도포하는 단계를 도시하고 있다. 절연층(112)은 다음 단계에서 패턴 돌기(pattern bump)와 댐(dam)을 형성하기 위한 것으로, 그 두께는 10㎛ 내지 100㎛이다. 절연층(112)은 예컨대 폴 리이미드(polyimide)와 같은 폴리머(polymer) 소재로 이루어진다. 그러나 절연층(112)의 소재가 반드시 이에 한정되는 것은 아니며, 패턴 돌기와 댐을 만들 수 있는 것이라면 그 밖의 다른 물질도 가능하다.
도 2c는 패턴 돌기(116)와 댐(114)을 형성하는 단계를 도시하고 있다. 패턴 돌기(116)와 댐(114)은 투명 절연기판(110)에 도포된 절연층(112)을 통상적인 사진 식각(photo etching) 기술로 패터닝(patterning)하여 형성한다. 뒤에서 다시 설명되겠지만, 패턴 돌기(116)는 재배선 기판과 웨이퍼를 접합하였을 때 웨이퍼의 칩 패드와 도전성 배선에 접촉하여 전기적 경로를 제공하기 위한 것이다. 따라서 패턴 돌기(116)는 칩 패드와 도전성 배선에 각각 접촉하도록 쌍을 이루며 형성되는 것이 바람직하다.
본 발명에 따른 웨이퍼 레벨 칩 스케일 패키지는 이미지 센서 칩(image sensor chip)과 같은 광전자 소자(opto-electronic device)에 적용할 수 있다. 이 경우, 칩의 활성면에는 픽셀 어레이(pixel array)와 마이크로 렌즈(micro lens)로 구성되는 수광부가 형성된다. 댐(114)은 수광부를 둘러싸도록 형성되어 수광부에 이물질이 침입하는 것을 방지하는 역할을 한다.
도 2d는 재배선(118, redistribution line)을 형성하는 단계를 도시하고 있다. 재배선(118)은 한 쌍의 패턴 돌기(116)를 서로 연결하는 형태로 형성되며, 경우에 따라서는 댐(114) 위에도 형성될 수 있다. 재배선(118)은 구리(Cu), 니켈(Ni), 티타늄(Ti), 크롬(Cr), 텅스텐(W) 등의 금속을 조합하여 이루어진다. 예를 들어, 크롬/구리/티타늄(Cr/Cu/Ti), 티타늄/구리/니켈(Ti/Cu/Ni), 크롬/구리/니켈 (Cr/Cu/Ni), 티타늄/텅스텐/니켈(Ti/W/Ni) 등의 조합이 가능하다. 각각의 금속층은 필요에 따라 50?? 내지 25㎛의 두께로 형성된다.
재배선(118)을 이루는 금속층의 형성 방법은 예컨대 스퍼터링(sputtering)이나 전해도금(electroplating)을 이용할 수 있으며, 패터닝을 위하여 감광제 마스크(photoresist mask)를 이용할 수 있다. 그러나 재배선 금속층의 형성 방법이 반드시 이에 한정되는 것은 아니며, 그 밖의 다른 증착(deposition) 방법이나 무전해 도금(electroless plating), 스크린 프린팅(screen printing), 잉크 프린팅(ink printing) 등도 가능하다.
이상 설명한 방법으로 제조된 재배선 기판(100)은 뒤에서 설명되는 바와 같이 웨이퍼와 접합되어 웨이퍼 레벨 칩 스케일 패키지의 제조에 이용된다.
웨이퍼
도 3은 본 발명의 실시예에 따른 웨이퍼 레벨 칩 스케일 패키지의 제조 방법에 사용되는 웨이퍼(200)의 단면도이다.
웨이퍼(200)는 단결정 실리콘과 같은 반도체 물질로 이루어진 두께 700㎛ 내지 800㎛의 얇은 기판(201, 이하 '반도체 기판'이라 함)을 모재로 하여 이루어진다. 반도체 기판(201)은 활성면(202, active surface)과 비활성면(204)을 구비하는 기판일 수 있다. 여기서 비활성면(204)은 반도체 기판(201)의 활성면의 반대쪽 면 또는 측면을 지칭하는 의미로 사용된다.
반도체 기판(201)의 활성면(202)에는 전기적 연결 단자로 이용되는 다수의 칩 패드(214, chip pad)가 형성된다. 또한, 칩 패드(214)를 제외한 활성면(202) 전 체에는 보호막(216, passivation layer)이 형성된다. 칩 패드(214)는 예컨대 알루미늄(Al)으로 이루어진다. 그러나 칩 패드(214)의 소재가 반드시 이에 한정되는 것은 아니며, 그 밖의 다른 소재, 예를 들어 알루미늄(Al)과 구리(Cu)의 합금으로 이루어질 수도 있다. 보호막(216)은 예컨대 산화실리콘(silicon oxide) 또는 질화실리콘(silicon nitride) 재질로 이루어진다.
칩 패드(214)에는 소정의 금속층(218, 이하 '패드 금속층'이라 함)이 더 형성되는 것이 바람직하다. 패드 금속층(218)은 전술한 재배선(도 2d의 118)과 동일한 금속 또는 그 밖의 다른 금속으로 이루어질 수 있다. 바람직하게는 금(Au), 니켈(Ni), 알루미늄(Al) 또는 구리(Cu)가 1㎛ 내지 3㎛의 두께로 증착될 수 있으며, 그 위에 금(Au)과 같이 산화 저항력이 강한 금속 또는 주석(Sn)과 같이 전도성 산화막을 형성하는 금속이 100?? 내지 5㎛ 두께로 더 형성될 수 있다. 패드 금속층(218)의 형성 방법은 예컨대 기화증착(evaporation) 또는 스퍼터 리프트-오프(sputter lift-off)를 이용할 수 있지만, 반드시 이에 한정되는 것은 아니다.
이미지 센서 칩과 같은 광전자 소자를 포함하는 웨이퍼일 경우, 반도체 기판(201)의 활성면(202)에는 픽셀 어레이와 마이크로 렌즈로 구성되는 수광부(212)가 더 형성될 수 있다.
이상 설명한 웨이퍼(200)는 전술한 재배선 기판(도 2d의 100)과 접합되고 웨이퍼 레벨 칩 스케일 패키지가 제조된다.
웨이퍼 레벨 칩 스케일 패키지의 제조 방법
도 4a 내지 도 4i는 본 발명의 실시예에 따른 재배선 기판(100)을 이용한 웨 이퍼 레벨 칩 스케일 패키지의 제조 방법을 나타내는 단면도이다.
도 4a는 웨이퍼(200)와 재배선 기판(100)의 접합 단계를 도시하고 있다. 재배선 기판(100)은 웨이퍼(200)와 정렬된 후 감광성 접착제(120, photosensitive adhesive)를 통하여 접합된다. 감광성 접착제(120)는 예컨대 에폭시(epoxy)이며, 웨이퍼(200)의 수광부(212)를 가리지 않도록 재배선 기판(100) 또는 웨이퍼(200)에 선택적으로 도포된다. 한편, 웨이퍼(200)의 칩 패드(214)와 그에 대응하는 재배선 기판(100)의 패턴 돌기(116)는 인듐(In) 재질의 접착제(122)를 이용하여 접합된다. 인듐 접착제(122)를 이용할 경우의 접합은 레이저 용접 방법에 의해 이루어진다.
웨이퍼(200)와 재배선 기판(100)의 접합 단계는 그 밖에도 이방성 도전체(anisotropic conductive material), 나노 접속 페이스트(nano interconnection paste)와 같은 공지의 여러 접합 수단들을 이용하여 구현할 수도 있다.
도 4b는 웨이퍼 후면 연마 단계를 도시하고 있다. 웨이퍼(200)에 재배선 기판(100)을 접합한 후, 필요한 경우, 반도체 기판(201)의 후면(204)을 기계적으로 연마하여 웨이퍼(200)의 두께를 감소시킬 수 있다. 웨이퍼 후면 연마에 의하여 웨이퍼(200)의 두께는 50㎛ 내지 150㎛로 감소될 수 있다.
도 4c는 웨이퍼(200)에 관통구멍(220)을 형성하는 단계를 도시하고 있다. 관통구멍(220)은 재배선 기판(100)에 형성된 패턴 돌기(116) 중에서 칩 패드(214)와 접촉하지 않는 패턴 돌기(116)의 위치에 대응하여 형성한다. 관통구멍(220)의 형성 방법은 레이저 드릴(laser drill) 또는 기계적 드릴(mechanical drill)과 같은 드릴 방법, 플라즈마를 이용한 건식 식각(plasma dry dtching) 또는 반응성 이온 식 각(reactive ion etching)과 같은 식각 방법을 이용할 수 있다.
식각 방법을 이용하여 관통구멍(220)을 형성하는 경우의 예가 도 5a 내지 도 5e에 도시되어 있다.
도 5a 내지 도 5e를 참조하면, 먼저 반도체 기판(201)의 후면(204)에 감광제(240, photoresist)를 도포한다(도 5a). 이어서, 노광 및 현상을 진행하여 감광제 패턴(241)을 형성한다(도 5b). 이어서, 감광제 패턴(241)을 통하여 플라즈마 식각 공정을 진행함으로써 반도체 기판을 선택적으로 식각한다(도 5c). 이때, 플라즈마 식각 공정은 예컨대 황 헥사 플루오르화물(sulfur hexa fluoride; SF6) 가스를 이용하여 진행한다. 이어서, 감광제 패턴을 제거하고 반도체 기판(201)의 후면(204)에 에폭시와 같은 열경화성 수지(242)를 도포한다(도 5d). 이때, 열경화성 수지(242)의 도포 방법은 예컨대 스핀-온(spin-on) 또는 스프레이(spray) 방법을 이용한다. 이어서, 열경화성 수지(242)를 선택적으로 식각하여 관통구멍(220)을 형성한다(도 5e).
웨이퍼(200)에 관통구멍(220)을 형성한 후, 도전층(222, conductive layer)을 형성한다. 도 4d는 도전층(222)의 형성 단계를 도시하고 있다. 도전층(222)은 관통구멍(220)의 내부와 반도체 기판(201)의 후면(204)에 형성된다. 도전층(222)의 소재는 금속 또는 전도성이 높은 비금속 물질일 수 있다. 예를 들면, 텅스텐(W), 티타늄(Ti), 알루미늄(Al), 지르코늄(Zr), 크롬(Cr), 구리(Cu), 금(Au), 은(Ag), 납(Pb), 니켈(Ni), 인듐 주석 화합물(ITO) 중에서 선택된 물질이나 그 조합일 수 있다. 바람직하게는 크롬(Cr), 구리(Cu), 니켈(Ni) 순서로 도금을 통하여 형성된다.
도전층(222, 이하 '제1 도전층'이라 함)을 형성한 후, 필요에 따라 제2 도전층(224)을 더 형성할 수 있다. 도 4e는 제2 도전층(224)의 형성 단계를 도시하고 있다. 제2 도전층(224)은 접착층(adhesive layer), 시드층(seed layer), 확산 방지층(diffusion barrier), 솔더 웨팅층(solder wetting layer)으로서의 역할을 한다. 제2 도전층(224)의 소재는 크롬(Cr), 티타늄(Ti), 텅스텐(W), 구리(Cu), 니켈(Ni), 금(Au), 티타늄텅스텐(TiW) 등의 조합으로 이루어질 수 있다. 예컨대, 티타늄/구리/니켈/금(Ti/Cu/Ni/Au), 크롬/구리/니켈/금(Cr/Cu/Ni/Au), 티타늄텅스텐/니켈(TiW/Ni) 등의 조합이 가능하다.
도 4f는 제1 도전성 배선(223)과 제2 도전성 배선(225)의 형성 단계를 도시하고 있다. 제1 도전성 배선(223)과 제2 도전성 배선(225)은 제2 도전층(224) 위에 감광제 마스크(226)를 형성한 후 이를 통하여 제1 도전층(222)과 제2 도전층(224)을 선택적으로 제거함으로써 형성할 수 있다. 도전층(222, 224)의 선택적 제거 방법은 공지의 식각 방법 또는 레이저 트리밍(laser trimming) 방법을 이용할 수 있다.
도전층(222, 224)을 형성한 후 선택적으로 식각하는 방법 대신에, 패턴 도금(pattern plating)을 이용하여 도전성 배선(223, 225)을 형성할 수도 있다. 패턴 도금은 도전성 배선과 동일한 패턴을 가지는 감광제 패턴을 미리 형성한 후, 이를 통하여 선택적으로 전해도금을 실시하는 방법이다.
이어서, 도 4g는 절연 보호막(228, dielectric protective layer)의 형성 단계를 도시하고 있다. 절연 보호막(228)은 예컨대 공지의 광 솔더 레지스트(photo solder resist; PSR) 물질로 형성할 수 있다. 절연 보호막(228)은 도전성 배선(223, 225)을 보호하며 그 일부를 노출시켜 외부접속 단자가 형성될 영역을 만든다.
도 4h는 외부접속 단자(230, external connection terminal)의 형성 단계를 도시하고 있다. 외부접속 단자(230)는 예컨대 솔더(solder) 또는 금(Au)으로 이루어지며 범프(bump) 또는 볼(ball) 형태를 가진다. 외부접속 단자(230)는 반도체 기판(201)의 비활성면에 형성된다. 즉, 도시된 바와 같이 반도체 기판(201)의 후면 (204)쪽에 형성될 수도 있지만, 반도체 기판(201)의 측면 쪽에 형성될 수도 있다.
마지막으로, 도 4i는 개별 칩 분리(dicing) 단계를 도시하고 있다. 스크라이브 영역(232)을 따라 재배선 기판(100)과 웨이퍼(200)를 절단함으로써 각각의 칩 단위로 완성된 웨이퍼 레벨 패키지를 분리한다. 이 단계는 예컨대 다이아몬드 휠(wheel) 또는 레이저를 이용하여 수행할 수 있다.
지금까지 설명한 바와 같이, 본 발명은 웨이퍼 활성면 쪽의 칩 패드와 비활성면 쪽의 외부접속 단자를 전기적으로 연결하기 위하여 재배선 기판을 이용한다. 재배선 기판은 웨이퍼와 별도로 제조할 수 있으며, 웨이퍼와 접합하여 웨이퍼 레벨 칩 스케일 패키지의 제조에 사용되므로, 제조 공정이 간단해지고 생산성이 향상되는 효과가 있다.
또한, 본 발명은 스크라이브 영역이 아닌 칩 영역에 위치하는 재배선 기판과 관통구멍을 통하여 전기적 연결을 구현하기 때문에, 폭이 넓은 스크라이브 영역을 필요로 하지 않는다. 따라서 일반적인 웨이퍼와 동일한 폭의 스크라이브 영역을 가지는 웨이퍼를 이용할 수 있고, 웨이퍼 당 칩 개수가 감소하지 않는다.
또한, 본 발명은 칩 내부에 위치하는 관통구멍을 이용하므로 칩 스케일 패키지를 구현함에 있어 패키지 크기 축소에 장점이 있다.
아울러, 본 발명은 칩 패드와 관통구멍 내부의 도전성 배선이 재배선 기판의 패턴 범프를 이용하여 전기적으로 연결되므로 칩 패드와 관통구멍의 위치에 크게 제약받지 않고 패턴 범프를 설계할 수 있다. 따라서 패턴 설계 자유도가 매우 우수한 웨이퍼 레벨 칩 스케일 패키지를 구현할 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (24)

  1. (a) 투명 절연기판의 제1면에 재배선이 형성된 재배선 기판을 제조하는 단계;
    (b) 반도체 기판의 활성면에 칩 패드가 형성된 웨이퍼를 제공하는 단계;
    (c) 상기 재배선과 상기 칩 패드가 접촉하도록 상기 재배선 기판과 상기 웨이퍼를 접합하는 단계;
    (d) 상기 재배선의 일부가 상기 웨이퍼의 비활성면으로 노출되도록 상기 웨이퍼에 관통구멍을 형성하는 단계;
    (e) 상기 관통구멍과 상기 비활성면에 도전성 배선을 형성하는 단계;
    (f) 상기 도전성 배선의 일부에 외부접속 단자를 형성하는 단계; 및
    (g) 상기 재배선 기판과 상기 웨이퍼를 절단하여 칩 단위로 분리하는 단계
    를 포함하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  2. 제1항에 있어서, 상기 (a) 단계는,
    (a-1) 상기 투명 절연기판을 제공하는 단계;
    (a-2) 상기 투명 절연기판의 제1면에 절연층을 도포하는 단계;
    (a-3) 상기 절연층을 패터닝하여 패턴 돌기를 형성하는 단계; 및
    (a-4) 상기 패턴 돌기에 상기 재배선을 형성하는 단계
    를 포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방 법.
  3. 제1항 또는 제2항에 있어서, 상기 투명 절연기판은 유리, 석영, 아크릴 수지 중의 어느 하나로 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  4. 제2항에 있어서, 상기 (a-3) 단계는 상기 절연층을 패터닝하여 댐을 형성하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  5. 제2항에 있어서, 상기 (a-3) 단계는 상기 칩 패드에 대응하는 제1 패턴 돌기와 상기 관통구멍에 대응하는 제2 패턴 돌기가 쌍을 이루도록 상기 패턴 돌기를 형성하는 단계임을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  6. 제2항, 제4항 및 제5항 중의 어느 한 항에 있어서, 상기 절연층은 폴리머로 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  7. 제1항 또는 제2항에 있어서, 상기 재배선은 구리(Cu), 니켈(Ni), 티타늄(Ti), 크롬(Cr), 텅스텐(W) 및 그 조합 중의 어느 하나로 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  8. 제2항에 있어서, 상기 (a-4) 단계는 스퍼터링, 전해도금, 증착, 무전해 도금, 스크린 프린팅, 잉크 프린팅 중의 어느 하나를 이용하여 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  9. 제1항에 있어서, 상기 웨이퍼는 상기 활성면에 형성된 수광부를 더 구비하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  10. 제1항 또는 제9항에 있어서, 상기 웨이퍼는 상기 칩 패드에 형성된 패드 금속층을 더 구비하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  11. 제10항에 있어서, 상기 패드 금속층은 금(Au), 니켈(Ni), 알루미늄(Al), 구리(Cu), 주석(Sn) 및 그 조합 중의 어느 하나로 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  12. 제1항에 있어서, 상기 (c) 단계는 감광성 접착제를 이용하여 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  13. 제1항 또는 제12항에 있어서, 상기 (c) 단계의 상기 재배선과 상기 칩 패드 는 인듐(In) 재질의 접착제를 이용하여 접합되는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  14. 제1항에 있어서, 상기 (c) 단계는 이방성 도전체 또는 나노 접속 페이스트를 이용하여 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  15. 제1항에 있어서, 상기 (c) 단계 후에, 상기 웨이퍼의 두께를 감소시키기 위하여 상기 웨이퍼의 후면을 기계적으로 연마하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  16. 제15항에 있어서, 후면 연마된 후의 상기 웨이퍼의 두께는 50㎛ 내지 150㎛인 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  17. 제1항에 있어서, 상기 (d) 단계는 레이저 드릴, 기계적 드릴, 플라즈마 건식 식각, 반응성 이온 식각 중의 어느 하나를 이용하여 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  18. 제1항에 있어서, 상기 (e) 단계는 상기 관통구멍과 상기 비활성면에 도전층을 형성하는 단계와, 상기 도전층을 선택적으로 제거하여 상기 도전성 배선을 형성 하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  19. 제1항에 있어서, 상기 (e) 단계는 상기 비활성면에 상기 도전성 배선과 동일한 패턴을 가지는 감광제 패턴을 형성하는 단계와, 상기 감광제 패턴을 통하여 선택적으로 전해도금을 실시하여 상기 도전성 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  20. 제1항, 제18항 및 제19항 중의 어느 한 항에 있어서, 상기 도전성 배선은 제1 도전성 배선과 그 위에 형성된 제2 도전성 배선을 포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  21. 제20항에 있어서, 상기 제1 도전성 배선은 텅스텐(W), 티타늄(Ti), 알루미늄(Al), 지르코늄(Zr), 크롬(Cr), 구리(Cu), 금(Au), 은(Ag), 납(Pb), 니켈(Ni), 인듐 주석 화합물(ITO) 및 그 조합 중의 어느 하나로 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  22. 제20항에 있어서, 상기 제2 도전성 배선은 크롬(Cr), 티타늄(Ti), 텅스텐(W), 구리(Cu), 니켈(Ni), 금(Au), 티타늄텅스텐(TiW) 및 그 조합 중의 어느 하나로 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  23. 제1항에 있어서, 상기 (e) 단계 후에, 상기 도전성 배선을 보호하는 절연 보호막의 형성 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
  24. 제1항에 있어서, 상기 (f) 단계의 상기 외부접속 단자는 상기 웨이퍼의 후면 또는 측면 쪽에 형성되는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
KR1020050093667A 2004-10-08 2005-10-06 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법 Expired - Fee Related KR100676493B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040080155 2004-10-08
KR20040080155 2004-10-08

Publications (2)

Publication Number Publication Date
KR20060052055A KR20060052055A (ko) 2006-05-19
KR100676493B1 true KR100676493B1 (ko) 2007-02-01

Family

ID=36145870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050093667A Expired - Fee Related KR100676493B1 (ko) 2004-10-08 2005-10-06 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법

Country Status (5)

Country Link
US (1) US7264995B2 (ko)
JP (1) JP4993893B2 (ko)
KR (1) KR100676493B1 (ko)
CN (1) CN100416785C (ko)
TW (1) TWI273682B (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US7960825B2 (en) * 2006-09-06 2011-06-14 Megica Corporation Chip package and method for fabricating the same
US7486878B2 (en) * 2006-09-29 2009-02-03 Lam Research Corporation Offset correction methods and arrangement for positioning and inspecting substrates
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US7569409B2 (en) * 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
US7566944B2 (en) * 2007-01-11 2009-07-28 Visera Technologies Company Limited Package structure for optoelectronic device and fabrication method thereof
US7618857B2 (en) * 2007-01-17 2009-11-17 International Business Machines Corporation Method of reducing detrimental STI-induced stress in MOSFET channels
WO2008108970A2 (en) 2007-03-05 2008-09-12 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
TW200839982A (en) * 2007-03-19 2008-10-01 Xintec Inc Integrated circuit package and method for fabricating thereof
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
CN101809739B (zh) 2007-07-27 2014-08-20 泰塞拉公司 具有后应用的衬垫延长部分的重构晶片堆封装
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN101802990B (zh) 2007-07-31 2013-03-13 数字光学欧洲有限公司 使用穿透硅通道的半导体封装方法
US20090032925A1 (en) * 2007-07-31 2009-02-05 England Luke G Packaging with a connection structure
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US9117714B2 (en) * 2007-10-19 2015-08-25 Visera Technologies Company Limited Wafer level package and mask for fabricating the same
JP5478009B2 (ja) * 2007-11-09 2014-04-23 株式会社フジクラ 半導体パッケージの製造方法
US20090212381A1 (en) * 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US20100053407A1 (en) * 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
CN101562175B (zh) * 2008-04-18 2011-11-09 鸿富锦精密工业（深圳）有限公司 影像感测器封装结构及其应用的成像装置
CN101593705B (zh) * 2008-05-29 2011-07-13 欣兴电子股份有限公司 芯片载板的制造方法
WO2009154761A1 (en) 2008-06-16 2009-12-23 Tessera Research Llc Stacking of wafer-level chip scale packages having edge contacts
KR20100039686A (ko) 2008-10-08 2010-04-16 주식회사 하이닉스반도체 이미지 센서 모듈 및 이의 제조 방법
US8466542B2 (en) 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US8298917B2 (en) * 2009-04-14 2012-10-30 International Business Machines Corporation Process for wet singulation using a dicing singulation structure
US8232142B2 (en) * 2009-09-14 2012-07-31 Tyco Electronics Services Gmbh Self-aligned silicon carrier for optical device supporting wafer scale methods
US8148206B2 (en) * 2009-10-27 2012-04-03 Freescale Semiconductor, Inc. Package for high power integrated circuits and method for forming
KR101099583B1 (ko) 2010-04-16 2011-12-28 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨의 칩 적층형 패키지 및 그 제조 방법
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
JP2012039005A (ja) * 2010-08-10 2012-02-23 Toshiba Corp 半導体装置およびその製造方法
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
KR101460271B1 (ko) 2011-01-07 2014-11-11 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 모듈의 제조 방법 및 전자 부품 모듈
TWI459485B (zh) * 2011-01-17 2014-11-01 精材科技股份有限公司 晶片封裝體的形成方法
CN102184903B (zh) * 2011-03-09 2013-06-19 格科微电子（上海）有限公司 一种封装的半导体芯片及其通孔的制造方法
US9216898B2 (en) * 2011-05-09 2015-12-22 Chien-Hung Liu Chip package and method for forming the same
US9035456B2 (en) * 2011-05-09 2015-05-19 Chien-Hung Liu Chip package and method for forming the same
TWI489605B (zh) * 2011-05-13 2015-06-21 精材科技股份有限公司 晶片封裝體及其形成方法
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
JP2012004601A (ja) * 2011-10-03 2012-01-05 Fujikura Ltd 半導体パッケージの製造方法
CN102544040B (zh) * 2012-01-17 2014-06-25 中国科学院上海微系统与信息技术研究所 利用TSV技术实现GaAs图像传感器的圆片级封装方法
TWI488231B (zh) * 2012-01-18 2015-06-11 精材科技股份有限公司 半導體封裝件及其製法與製作其系統
TWI512851B (zh) * 2012-09-01 2015-12-11 萬國半導體股份有限公司 帶有厚底部基座的晶圓級封裝器件及其製備方法
US8944309B2 (en) * 2012-10-25 2015-02-03 The Regents Of The University Of Michigan Organic vapor jet print head with solder joint
CN103441103B (zh) * 2013-08-29 2016-06-01 华进半导体封装先导技术研发中心有限公司 晶圆切割方法
US10042488B2 (en) * 2014-04-04 2018-08-07 Synaptics Incorporated Through silicon vias for backside connection
EP2966562A1 (en) * 2014-07-09 2016-01-13 Nexenta Systems, Inc. Method to optimize inline i/o processing in tiered distributed storage systems
US9960328B2 (en) * 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9831218B1 (en) 2017-04-05 2017-11-28 Xilinx, Inc. Wafer to wafer stacking
US10141259B1 (en) 2017-12-22 2018-11-27 Micron Technology, Inc. Semiconductor devices having electrically and optically conductive vias, and associated systems and methods
CN110400787B (zh) * 2019-06-26 2023-04-28 中国电子科技集团公司第三十八研究所 一种硅基垂直互联结构及制备方法
US11064615B2 (en) 2019-09-30 2021-07-13 Texas Instruments Incorporated Wafer level bump stack for chip scale package
KR102578888B1 (ko) * 2020-07-22 2023-09-15 주식회사 네패스 반도체 패키지

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3850855T2 (de) * 1987-11-13 1994-11-10 Nissan Motor Halbleitervorrichtung.
DE19600306C1 (de) * 1996-01-05 1997-04-10 Siemens Ag Halbleiter-Bauelement, insb. mit einer optoelektronischen Schaltung bzw. Anordnung
US5965933A (en) * 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
US6388335B1 (en) * 1999-12-14 2002-05-14 Atmel Corporation Integrated circuit package formed at a wafer level
JP2002198463A (ja) * 2000-12-26 2002-07-12 Canon Inc チップサイズパッケージおよびその製造方法
JP4017378B2 (ja) * 2001-01-18 2007-12-05 イビデン株式会社 半導体チップおよびその製造方法
JP4413452B2 (ja) * 2001-05-30 2010-02-10 パナソニック株式会社 半導体装置およびその製造方法
WO2003019653A2 (de) * 2001-08-24 2003-03-06 Schott Glas Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
JP2003163341A (ja) * 2001-11-29 2003-06-06 Olympus Optical Co Ltd 固体撮像装置
JP2003303946A (ja) * 2002-04-12 2003-10-24 Sony Corp 固体撮像装置およびその製造方法
JP3877700B2 (ja) * 2002-04-23 2007-02-07 三洋電機株式会社 半導体装置及びその製造方法
CN100365781C (zh) * 2002-10-14 2008-01-30 矽品精密工业股份有限公司 球栅阵列式半导体芯片封装制程
KR101078621B1 (ko) * 2003-07-03 2011-11-01 테쎄라 테크놀로지스 아일랜드 리미티드 집적회로 디바이스를 패키징하기 위한 방법 및 장치
US6995462B2 (en) * 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
JP4354321B2 (ja) * 2004-03-29 2009-10-28 シャープ株式会社 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法
JP2005311117A (ja) * 2004-04-22 2005-11-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20060052055A (ko) 2006-05-19
CN100416785C (zh) 2008-09-03
CN1779934A (zh) 2006-05-31
JP4993893B2 (ja) 2012-08-08
TW200625564A (en) 2006-07-16
US20060079019A1 (en) 2006-04-13
US7264995B2 (en) 2007-09-04
TWI273682B (en) 2007-02-11
JP2006108690A (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
KR100676493B1 (ko) 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법
KR100543481B1 (ko) 반도체 장치 및 그 제조 방법
KR100540243B1 (ko) 반도체장치 및 그 제조방법
US8716853B2 (en) Extended redistribution layers bumped wafer
KR20200068958A (ko) 배선 구조체 및 이의 형성 방법
JP2005045268A (ja) 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造
CN100438004C (zh) 半导体装置及其制造方法
EP1478021A1 (en) Semiconductor device and manufacturing method thereof
JP4215571B2 (ja) 半導体装置の製造方法
JP5238985B2 (ja) 半導体装置の製造方法
JP3877700B2 (ja) 半導体装置及びその製造方法
JP2010016395A5 (ko)
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP4401330B2 (ja) 半導体装置及びその製造方法
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
KR100708872B1 (ko) 패키지된 집적 회로 소자
JP2004088085A (ja) 半導体装置の製造方法
KR20010009565A (ko) 반도체 집적회로 소자 및 그의 제조 방법
JP2006191152A (ja) 半導体装置及びその製造方法
JP2004119917A (ja) 半導体装置及びその製造方法
JP2007317707A (ja) パッケージされた集積回路素子｛ｐａｃｋａｇｅｄｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔｄｅｖｉｃｅ｝
JP2006179709A (ja) 半導体装置の製造方法
KR20010082818A (ko) 금속리드를 갖는 반도체 칩과 그 제조 방법
JP2006173198A (ja) 半導体装置及びその製造方法
JP2007294690A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20130218

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20160126

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20190125

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20190125