[go: up one dir, main page]

KR100608894B1 - TMD / IP data integrated delivery system and its network synchronization control method - Google Patents

TMD / IP data integrated delivery system and its network synchronization control method Download PDF

Info

Publication number
KR100608894B1
KR100608894B1 KR1020030075658A KR20030075658A KR100608894B1 KR 100608894 B1 KR100608894 B1 KR 100608894B1 KR 1020030075658 A KR1020030075658 A KR 1020030075658A KR 20030075658 A KR20030075658 A KR 20030075658A KR 100608894 B1 KR100608894 B1 KR 100608894B1
Authority
KR
South Korea
Prior art keywords
network
clock
synchronizer
failure
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030075658A
Other languages
Korean (ko)
Other versions
KR20050040453A (en
Inventor
양충열
이종현
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020030075658A priority Critical patent/KR100608894B1/en
Publication of KR20050040453A publication Critical patent/KR20050040453A/en
Application granted granted Critical
Publication of KR100608894B1 publication Critical patent/KR100608894B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/55Prevention, detection or correction of errors
    • H04L49/557Error correction, e.g. fault recovery or fault tolerance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 NG-SDH(Next Generation Synchronous Digital Hierarchy) 광전송기술을 기반으로 TDM/IP 데이터 통합전달네트워크에서 장애 등으로 인한 절체시 최대한의 패킷망 복구시간을 단축시킬 수 있도록 신속한 절체가 가능하면서 동작의 연속성을 갖는 안정된 동기클럭을 제공할 수 있는 TDM/IP 데이터 통합 전달 시스템 및 그 망동기 제어 방법에 관한 것으로서, 다수의 외부 동기원으로부터 하나의 클럭을 선택하여 선택된 클럭에 시스템의 동기를 맞추는 망동기부를 스위치패브릭이 구현된 스위치보드에 일체로 구현하고, 상기와 같은 스위치보드를 두 개를 구비하여, 하나의 스위치보드를 운용하면서, 망동기에 장애발생시 나머지의 대기모드에서 정상동작하는 스위치보드로 신속한 절체가 이루어지고, 안정된 액티브, 스탠바이 동작을 하게 하여 동기클럭을 제공하여 망내에서 시스템간 동기의 연속성을 유지할 수 있도록 한 것이다.The present invention is based on the NG-SDH (Next Generation Synchronous Digital Hierarchy) optical transmission technology, enabling rapid switching to reduce the maximum packet network recovery time during switching due to a failure in the TDM / IP integrated data transmission network, and continuity of operation. The present invention relates to a TDM / IP integrated delivery system and a method for controlling the same synchronizer, which can provide a stable synchronization clock having a synchronous clock, wherein the single synchronizer selects one clock from a plurality of external synchronization sources and synchronizes the system with the selected clock. Implemented integrally in the switchboard implemented switchboard, and equipped with two switchboards as described above, operating a single switchboard, when a failure occurs in the manipulator, the switchboard that operates normally in the remaining standby mode Provides a synchronous clock by switching over and allowing stable active and standby operation It is designed to maintain the continuity of synchronization between systems within the network.

전달망시스템, 망동기, 스위치보드, DOTS(Digital Office Time Supply), TDM(Time Division Mutiplexing), IP(Internet Packet)Transport network system, network synchronizer, switchboard, DOTS (Digital Office Time Supply), TDM (Time Division Mutiplexing), IP (Internet Packet)

Description

TDM/IP 데이터 통합 전달 시스템 및 그의 망 동기 제어 방법{TDM/IP data convergence transfer system and network synchronization control method thereof}TDM / IP data convergence transmission system and its network synchronization control method {TDM / IP data convergence transfer system and network synchronization control method}

도 1은 일반적인 망동기 클럭을 공급과정을 나타낸 도면이다.1 is a diagram illustrating a process of supplying a general synchronizer clock.

도 2는 본 발명에 의한 망동기 장치가 적용된 TDM/IP 데이터 통합전달 시스템의 구조도이다.2 is a structural diagram of a TDM / IP integrated data transmission system to which the network synchronizer device according to the present invention is applied.

도 3은 본 발명에 의한 TDM/IP 데이터 통합 전달 시스템에서의 망동기부의 상세 구성도이다.Figure 3 is a detailed configuration of the network synchronizer in the TDM / IP data integration delivery system according to the present invention.

도 4는 본 발명에 의한 망동기 장치에 있어서, 스위치 패브릭과, 망동기부와, 콘트롤러간의 데이터 흐름도이다.4 is a data flow diagram between a switch fabric, a network synchronizer, and a controller in a network synchronizer according to the present invention.

도 5는 본 발명에 의한 망동기 제어 방법의 기본 절차를 보인 플로우챠트이다.5 is a flowchart showing the basic procedure of the network synchronizer control method according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

21 : EMS/NMS(Element management system/Network managemnet system)21: EMS / NMS (Element management system / Network managemnet system)

22, 23, 44 : 콘트롤러 24a, 24b, 43 : 스위치보드22, 23, 44: controller 24a, 24b, 43: switchboard

241, 242, 42 : 스위치패브릭 243,244, 41 : 망동기부241, 242, 42: switch fabric 243, 244, 41: manipulator

25, 40 : 라인카드 141 : 기준클럭 선택부25, 40: line card 141: reference clock selector

142 : 동기클럭생성부 143 : 시스템클럭생성부142: synchronous clock generation unit 143: system clock generation unit

144 : 기준클럭인터페이스부 145 : 기준클럭 감시 및 제어부144: reference clock interface unit 145: reference clock monitoring and control unit

본 발명은 TDM/IP(Time Division Multiplexing/Internet Packet) 데이터 통합전달 시스템에 관한 것으로, 보다 상세하게는 TDM기반의 회선교환망과 IP기반의 패킷망을 통합하여, 패킷 데이터 형태로 통합 처리하는 시스템에서 네트워크 링크에 동기된 클럭의 제공이 가능하면서 TDM 링크뿐만 IP링크에서도 신속한 동기 절환 (switching)이 가능한 TMD/IP 데이터 통합 전달 시스템 및 그 망 동기 제어 방법에 관한 것이다.The present invention relates to a TDM / IP (Time Division Multiplexing / Internet Packet) data integrated delivery system, and more particularly, to a network in which a TDM-based circuit switched network and an IP-based packet network are integrated and processed in a packet data form. The present invention relates to a TMD / IP integrated transmission system and a network synchronization control method capable of providing a clock synchronized with a link, and capable of fast switching on a TDM link and an IP link.

최근의 정보 통신 환경은 데이터와 회선트래픽이 통합된 새로운 서비스를 요구하고 있지만, 지금까지의 통신망은 이러한 요구사항을 충족시켜 주는데 한계가 있다. 이에 향후 구축될 통신망으로서 데이터서비스와 음성서비스를 통합하여 제공할 수 있는 차세대네트워크(Next Generation Network, 이하, NGN이라 약칭한다)이나 차세대통합네트워크(Next Gerneration converngence Network, 이하, NGcN이라 약칭한다)의 전달 계층에서 패킷망과 서킷망을 통합하고, 데이터 전달계층에서 서비스품질(QoS)를 보장할 수 있는 TDM/IP 데이터 통합전달 시스템에 대한 연구가 이루어지고 있다. 여기서, TDM(Time Division Multiplexing) 네트워크는 데이터 지향적인 망으로서, 음성트래픽을 지원하는데 한계가 있고, IP(Internet Packet) 네트워크는 데이터 외에 음성 트래픽 서비스도 지원한다.Recently, the information and communication environment requires a new service integrating data and circuit traffic, but the communication network up to now has a limit in meeting these requirements. As a communication network to be constructed in the future, a next generation network (hereinafter, referred to as NGN) or a next generation convergence network (hereinafter, referred to as NGcN) that can provide data services and voice services by integrating and providing them can be provided. The research on the TDM / IP data integration delivery system that integrates packet and circuit networks in the transport layer and guarantees quality of service (QoS) in the data delivery layer is being conducted. Here, the time division multiplexing (TDM) network is a data-oriented network, which is limited in supporting voice traffic, and the IP (Internet Packet) network supports voice traffic services in addition to data.

그리고, 전세계를 통합하여 구축되는 네트워크에 있어서, 국내단국 들간은 물론 외국의 단국까지 동일한 동작 타이밍을 유지시킬 필요가 있으며, 이를 위하여 네트워크를 구성하는 디지털 장치들은 하나의 기준 동기 클럭원에 동기되어야 하며, 이러한 기준 동기 클럭을 망동기 클럭이라 한다.In addition, in a network constructed by integrating the world, it is necessary to maintain the same operation timing between domestic single stations and foreign single stations. To this end, digital devices constituting the network must be synchronized to one reference synchronization clock source. This reference synchronization clock is referred to as a network synchronizer clock.

일반적으로, 망동기 클럭은 트렁크 정합(trunk interface) 또는 DOTS(Digital Office Timing supply)로부터 수신된 클럭중에서 가장 안정된 클럭을 사용하며, 각 디지털 장치들은 이를 분주하여 시스템 내부 클럭을 생성하여 사용한다.In general, the network synchronizer clock uses the most stable clock among clocks received from a trunk interface or digital office timing supply (DOTS), and each digital device divides it to generate and use an internal system clock.

도 1은 망동기 클럭의 공급과정에 대한 일예를 보인 것으로서, 도면에서, 11은 세슘발진자이고, 12는 시스템클럭발생기, 13,14,17,18은 전화국등에 구비되는 디지털클럭공급장치(Digital Office Timing Supply, 이하 DOTS라 한다), 15,16,19,20은 외부 시스템을 각각 나타난다. 상기 세슘발진자(101)는 GPS(Global Positioning system)을 내장하고 있어, 보통 에러율 10-12이하의 안정성이 뛰어난 자체 발진자로서, 시스템들(15,16,19,20)은 상기 세슘발진자(101)로부터 출력된 동기신호를 이용하여 시스템 클럭 발생기(12)에서 제공된 E1신호를 DOTS(14,13,17,18)를 통해 전달받는데, 상기 동기공급장치인 DOTS가 고가인 관계로 소수의 DOTS를 운영하거나 DOTS 없이 트렁크 정합동기로 시스템을 운영하기도 한다.Figure 1 shows an example of the process of supplying the clock of the synchronizer, in the figure, 11 is a cesium oscillator, 12 is a system clock generator, 13, 14, 17, 18 is a digital clock supply device provided in a telephone station (Digital Office) Timing Supply, hereinafter referred to as DOTS), 15, 16, 19, and 20 represent external systems, respectively. The cesium oscillator 101 has a built-in GPS (Global Positioning System), and is a self-oscillator having excellent stability with an error rate of usually less than 10 -12 , the systems (15, 16, 19, 20) is the cesium oscillator (101) The E1 signal provided from the system clock generator 12 is transmitted through the DOTS 14, 13, 17, and 18 by using the synchronization signal outputted from the system. The system may be operated with a trunk matching device without DOTS.

트렁크는 두 개의 전화교환시스템간에 설치되는 대용량 전화채널을 의미하는 것으로서, 대역폭이 넓어서 음성과 데이터신호를 동시에 처리할 수 있으며, 디지털 통신에서의 트렁크는 고속회선을 의미하기도 한다.The trunk refers to a large-capacity telephone channel installed between two telephone switching systems. The trunk can handle voice and data signals simultaneously due to its wide bandwidth. The trunk in digital communication also means a high-speed line.

트렁크 정합동기는 이러한 트렁크로 연결된 시스템들이 정보를 주고 받아 연동하는 것을 의미하며, 이때 연동하는 시스템간의 기준클럭이 동일하여야 한다.Trunk matching synchronization means that the systems connected by such trunks transmit and receive information, and the reference clocks between the interworking systems must be identical.

그리고, 보통 망동기 장치는 회선장애나 시스템장애시 동기편차를 최소화하기 위하여 이중화구조로 구현되는데, 시스템 TDM 링크와 IP 링크를 통합하여 패킷 데이터 형태로 처리하는 TDM/IP 데이터 통합전달 시스템에서는 통신망 고장시 수십 ms 내의 신속한 망복구 능력을 가져야 한다.In general, a network synchronizer device is implemented in a redundant structure to minimize synchronization deviation in case of a circuit failure or system failure. In a TDM / IP data transmission system that integrates a system TDM link and an IP link and processes them in the form of packet data, a network failure occurs. Must have fast recovery capability within a few tens of milliseconds.

일반적으로, 동기식 광네트워크(SONET)/동기식 디지털계층(SDH) 망은 TDM 기반의 회선교환망으로서, 사용자는 Nx64K, T1, E1, T3 등의 정해진 대역폭만 할당받을 수 있는데 반하여, 이더넷과 같은 IP 네트워크는 패킷교환망으로서, 사용자가 원하는 다양한 대역폭을 요구 및 할당받을 수 있기 때문에, TDM 링크에 대해서는 통신망 고장시 50msec 이내의 망복구 능력을 가질 수 있지만 오늘날 패킷망에서 사용하는 프로토콜은 매우 복잡하여, 프로토콜에서 변화가 있지 않는 한 서비스 계층에서의 복구는 광케이블 절단시 1초 이내를 만족시키기 어렵다.In general, a synchronous optical network (SONET) / synchronous digital layer (SDH) network is a TDM-based circuit-switched network, the user can be assigned only a fixed bandwidth, such as Nx64K, T1, E1, T3, IP network, such as Ethernet Is a packet-switched network, which can be requested and allocated to various bandwidths desired by the user. Thus, a TDM link may have network recovery capability within 50 msec in case of a network failure, but the protocol used in the packet network is very complicated. Recovery in the service layer is difficult to satisfy within 1 second when the fiber cable is disconnected unless there is.

따라서, TDM/IP 데이터 통합 전달 시스템의 설계시, 패킷망에서 망동기 문제에 대한 연구가 활발히 이루어지고 있다.Therefore, when designing a TDM / IP integrated delivery system, research on the network synchronization problem in the packet network has been actively conducted.

본 발명은 상술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 TDM/IP 데이터 통합전달네트워크에서 장애 등으로 인한 절체시 최대한의 패킷망 복구시간을 보장할 수 있도록 신속한 절체가 가능하면서 동작의 연속성을 갖는 안정된 동기클럭을 제공할 수 있는 TDM/IP 데이터 통합 전달 시스템 및 그 망동기 제어 방법을 제공하는 것이다.The present invention has been proposed in order to solve the above-described problems, and its object is to provide fast switching to ensure the maximum packet network recovery time during switching due to a failure in the TDM / IP data transmission network. The present invention provides a TDM / IP integrated data delivery system and a method for controlling the network synchronizer capable of providing a stable synchronization clock with continuity.

상술한 본 발명의 목적을 달성하기 위한 구성수단으로서, 본 발명은 각각의 채널을 통하여 TDM 및 IP 데이터를 입출력하는 다수의 라인카드; 각각 상기 다수의 라인카드간의 데이터 전송경로를 결정하는 스위치패브릭과, 외부 DOTS신호와 상기 라인카드의 다수 입력신호로부터 하나의 기준클럭을 선택입력받아, 선택된 기준클럭과 동기된 시스템 클럭을 생성하여 제공하는 망동기부를 구비하고, 망동기의 장애발생여부에 따라서 장애의 복귀를 대기하는 대기모드 및 망동기를 수행하여 스위칭기능을 수행하는 동작모드로 동작하는 제1,2스위치보드; 및, 상기 제1,2스위치보드 각각의 동작을 제어하며, 제1,2스위치보드 각각의 망동기 장애상태를 체크하여, 정상 동작가능한 스위치보드로 망동기 제어를 절체시키는 제1,2콘트롤러를 포함하여 이루어지는 TDM/IP 데이터 통합 전달 시스템을 제공한다. As a construction means for achieving the above object of the present invention, the present invention comprises a plurality of line cards for inputting and outputting TDM and IP data through each channel; Each switch fabric determines a data transmission path between the plurality of line cards, and a reference clock is selected from an external DOTS signal and a plurality of input signals of the line card to generate and provide a system clock synchronized with the selected reference clock. A first and second switch boards having a network synchronizer to operate in a standby mode for waiting for the return of a fault and an operation mode for performing a switching function by performing a network synchronizer according to whether or not a trouble occurs in the network; And controlling the operation of each of the first and second switchboards, checking the failure state of each of the first and second switchboards, and switching the first and second controllers to the normally operable switchboard. Provided is a TDM / IP data delivery system.

더하여, 본 발명에 의한 TDM/IP 데이터 통합 전달 시스템에 있어서, 상기 제1,2스위칭보드의 각 망동기부는 외부의 DOTS에서 수신된 DOTS클럭신호 또는 다수 라인카드를 통해 각각 입력된 광신호의 클럭신호중 하나를 상기 제1,2콘트롤러에서 지정된 우선순위에 따라서 기준클럭으로 선택하는 기준클럭선택부; 상기 기준클럭선택부에서 선택된 기준클럭에 동기된 클럭을 생성하는 동기클럭생성부; 상기 동기클럭생성부로부터 출력된 클럭을 기반으로 해당 시스템에 사용되는 시스템 클럭을 생성하여 해당 스위치패브릭으로 제공하는 시스템클럭생성부; 상기 기준클럭선택부에서 선택된 최상위 계위로부터 수신되고 정상적으로 동작하는 1개의 기준 클럭을 받아들이는 기준클럭인터페이스부; 상기 기준클럭인터페이스부를 통해 선택된 기준 클럭을 공급하는 링크의 장애 발생 여부를 감시하여, 대응하는 제1,2콘트롤러에 장애를 보고하고, 해당 망동기부가 절체 및 위상 보전기능을 수행하도록 제어한 후, 장애 발생된 링크를 감시하여 장애복구시 망동기를 다시 복귀시키는 기준클럭감시 및 제어부로 구성되는 것을 특징으로 한다.In addition, in the TDM / IP integrated data transmission system according to the present invention, each of the network synchronization unit of the first and second switching board, the clock of the optical signal input through the DOTS clock signal or a plurality of line cards respectively received from the external DOTS A reference clock selecting unit which selects one of the signals as a reference clock according to the priority specified by the first and second controllers; A synchronization clock generation unit generating a clock synchronized with the reference clock selected by the reference clock selection unit; A system clock generation unit generating a system clock used for the corresponding system based on the clock output from the synchronization clock generation unit and providing the system clock to the corresponding switch fabric; A reference clock interface unit for receiving one reference clock received from the highest level selected by the reference clock selection unit and operating normally; After monitoring the failure of the link supplying the selected reference clock through the reference clock interface unit, reporting the failure to the corresponding first and second controllers, and controlling the network synchronizer to perform the switching and phase maintenance function, It is characterized by consisting of the reference clock monitoring and control unit for monitoring the faulted link to restore the network back to the fault recovery.

더하여, 본 발명에 의한 TDM/IP 데이터 통합 전달 시스템은 제1,2스위치보드의 각 망동기부가 대응하는 스위칭패브릭과 데이터 및 어드레스버스로 연결되고, 또한, 대응하는 제1,2콘트롤러와 물리적인 신호선으로 직접 연결되어, 제1,2스위치보드의 망동기부로부터 각각의 제1,2콘트롤러로의 연결은 상기 물리적인 신호선을 통해 이루어지고, 제1,2콘트롤러로부터 대응하는 제1,2스위치보드의 망동기부로의 연결은 버스를 통해 IPC통신에 의해 이루어지는 것을 특징으로 한다.In addition, the TDM / IP data transfer system according to the present invention is connected to the switching fabric and the data and address bus corresponding to each network of the first and second switchboards, and is also physically connected to the corresponding first and second controllers. Directly connected to the signal line, the connection from the manipulator of the first and second switchboards to each of the first and second controllers is via the physical signal line, and the corresponding first and second switchboards from the first and second controllers. The connection to the network synchronizer is characterized in that it is made by IPC communication through the bus.

더하여, 본 발명에 의한 TDM/IP 데이터 통합 전달 시스템은 기준클럭의 출력에 영향을 주는 장애에 대해서는 해당 망동기부가 상기 물리적인 신호선을 통해 대응하는 제1,2콘트롤러로 보고하고, 망동기에 직접 영향을 미치지 않는 장애에 대해서는, IPC 통신을 통해 상위에 보고되도록 구성됨으로써, 망 동기 장애 발생시 콘트롤러에 의해 망동기부와 스위치패브릭이 거의 동시에 절체되도록 한다.In addition, the TDM / IP integrated transmission system according to the present invention reports the corresponding network synchronizer to the corresponding first and second controllers through the physical signal line for a failure affecting the output of the reference clock. For failures that do not affect, it is configured to be reported to the upper part through IPC communication, so that when the network synchronization failure occurs, the network synchronizer and the switch fabric are almost simultaneously transferred by the controller.

더하여, 본 발명에 의한 TDM/IP 데이터 통합 전달 시스템에 있어서, 상기 제1,2콘트롤러와 대응하는 각 망동기부를 연결하는 물리적인 신호선은 망동기의 장애발생을 알리는 장애용 제1신호선(fail)과, 망동기부의 상태를 보고하는 상태보고용 제2신호선(status)와, 망동기부의 리셋여부를 보고하는 리셋용 제3신호선(reset)으로 이루어지는 것을 특징으로 한다.In addition, in the TDM / IP data integrated delivery system according to the present invention, the physical signal line connecting the first and second controllers and the corresponding network synchronizer is a first signal line for failure indicating a failure of the network synchronizer. And a second signal line (status) for reporting the state of the network synchronizer and a reset third signal line (reset) for reporting whether or not the network synchronizer is reset.

또한, 본 발명은 상술한 목적을 이루어기 위한 다른 구성수단으로서, 각각 망동기부와 스위치패브릭으로 이루어져 다수 라인카드간의 데이터교환을 이중화동작방법으로 수행하는 두 개의 스위치보드를 포함하는 TDM/IP 데이터 통합 전달 시스템에 있어서, 시스템에 초기 전원이 인가되는 단계; 상기 두 개의 스위치보드를 그 망동기의 장애여부에 따라서 각각 동작모드 또는 대기모드로 설정하는 설정 단계; 상기 단계에서 동작모드로 설정된 스위치보드의 망동기부는 기설정된 외부동기원으로부터 하나의 기준클럭을 입력받아, 해당 기준클럭에 동기된 시스템 클럭을 생성하여 시스템의 동기를 맞추는 동작모드 수행단계; 상기 단계에서 대기모드로 설정된 스위치보드의 망동기부는 정상동작중인 다른 스위치보드의 망동기부로부터 클럭을 전달받아 동기를 맞추는 대기모드 수행단계; 상기 동작모드를 수행하는 망동기부에서 기준클럭을 제공하는 링크의 장애발생을 감시하는 감시 단계; 및, 상기 감시결과에 따라, 장애발생된 망동기부의 스위치보드를 대기모드로, 대기모드인 스위치보드를 동작모드로 변경하여 절체를 수행한 후, 변경에 따라 상기 동작모드 수행단계부터 반복하는 동기 절체 단계로 이루어지는 TDM/IP 데이터 통합 전달 시스템에서의 망동기 제어 방법을 제공한다. In addition, the present invention is another configuration means for achieving the above object, TDM / IP data integration comprising two switchboards each consisting of a network unit and a switch fabric to perform a data exchange between a plurality of line cards in a redundant operation method A delivery system, comprising: applying initial power to a system; A setting step of setting the two switchboards into an operation mode or a standby mode, respectively, depending on whether the network synchronizer is disabled; Performing an operation mode of synchronizing the system by generating a system clock synchronized with the reference clock by receiving one reference clock from a preset external synchronization source; Performing the standby mode of synchronizing with the clock received from the network synchronizer of the other switchboard in normal operation; A monitoring step of monitoring a failure of a link providing a reference clock in a network synchronizer performing the operation mode; And performing a transfer by changing the switchboard of the failed network synchronizer unit to the standby mode according to the monitoring result, changing the switchboard of the standby mode to the operation mode, and then repeating the operation from the operation mode performing step according to the change. The present invention provides a method for controlling a synchronizer in a TDM / IP data transmission system.

상기 본 발명의 망동기 제어 방법에 있어서, 상기 동작모드 수행단계는 상기 망동기부에 각각 다수의 라인카드의 다수의 입력채널 중에서, 기설정 갯수의 채널 에 대하여 우선순위를 부여하는 단계; 외부 동기원으로서 DOTS 클럭을 선택할 것인지 상기 다수 라인카드를 통해 입력되는 광신호의 기준입력 클럭신호를 선택할 것인지를 설정하는 단계; 외부 동기원으로 DOTS 가 선택되면, 상기 망동기부에서 DOTS로부터 인가된 DOTS 클럭신호중 하나를 선택하여 입력받는 단계; 외부 동기원으로 광신호의 기준클럭신호가 선택되면, 망동기부에서 상기 부여된 우선순위에 따라서 선택된 채널로부터 기준클럭신호를 입력받는 단계; 및, 망동기부에서 각각 입력된 클럭에 동기된 시스템 클럭을 생성하여 스위치패브릭을 통해 라인카드로 제공하는 단계로 이루어지는 것을 특징으로 한다. In the method for controlling a network synchronizer of the present invention, the operation mode performing step may include: giving priority to a predetermined number of channels among a plurality of input channels of a plurality of line cards, respectively, to the network synchronizer; Setting whether to select a DOTS clock as an external synchronization source or a reference input clock signal of an optical signal input through the multiple line cards; If DOTS is selected as an external synchronization source, selecting and receiving one of DOTS clock signals applied from DOTS in the network synchronizer; When the reference clock signal of the optical signal is selected as an external synchronization source, receiving a reference clock signal from the selected channel according to the priority given by the network synchronizer; And generating a system clock synchronized with the clocks respectively input by the network synchronizer unit and providing the system clock to the line card through the switch fabric.

그리고, 본 발명에 의한 망동기 방법에 있어서, 상기 감시단계는 운용중인 망동기부에서 기준클럭을 제공하는 링크의 장애발생을 감시하는 단계; 상기 감시 결과, 장애발생시, 발생된 장애를 그 정도에 따라서, 클럭 출력에 영향을 주는 장애와, 망동기부에 영향을 주는 장애로 구분하는 단계; 상기 구분결과, 발생된 장애가 긴급을 요하는 장애인 경우, 물리적인 회선을 통해 상위 콘트롤러로 장애사실을 전달하는 단계; 및, 상기 구분결과, 발생된 장애가 망동기부에 영향을 주는 장애인 경우, IPC 통신을 통해 전달하는 단계로 이루어지는 것을 특징으로 한다.In the network synchronizer method of the present invention, the monitoring step includes: monitoring a failure of a link providing a reference clock in an operating network synchronizer unit; As a result of the monitoring, when a failure occurs, dividing the generated failure into a failure influencing the clock output and a failure influencing the network synchronization according to the extent; As a result of the classification, when the generated disability is urgently necessary, transmitting a fact of failure to a higher controller through a physical line; And, as a result of the classification, if the disabled caused to affect the network synchronization, characterized in that it comprises the step of transmitting through the IPC communication.

이하, 첨부한 도면을 참조하여 본 발명에 의한 TDM/IP 데이터 통합 전달 시스템의 망동기 방법 및 장치의 구성 및 작용에 대하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation of the network synchronizer method and apparatus of the TDM / IP data integrated delivery system according to the present invention.

도 2는 본 발명에 의한 TDM/IP 데이터 통합전달 시스템의 일부 구성을 보인 블록구성도로서, 상기에서, 부호 21은 운영자 관리 장치로서, 운영자가 해당 TDM/IP 데이터통합전달시스템의 요소(element) 관리 및 망 관리를 지시하거나 감시할 수 있는 EMS/NMS(Element Management system / Network management system)이다. 본 발명에 있어서는, 상기 EMS/NMS(21)를 통하여 운영자가 망동기용으로 DOTS클럭과 광신호로부터 입력된 기준클럭신호중 어떤 것을 선택할 지를 지시하는 등의 망동기제어를 위한 기본 파라미터를 설정한다.2 is a block diagram showing a part of the TDM / IP data integration delivery system according to the present invention, wherein 21 is an operator management device, the operator is the element of the TDM / IP data integration delivery system EMS / NMS (Element Management system / Network management system) that can direct or monitor management and network management. In the present invention, the EMS / NMS 21 sets basic parameters for network synchronizer control such as instructing an operator to select which of the DOTS clock and the reference clock signal input from the optical signal for the network synchronizer.

그리고 22,23은 TDM/IP 데이터 통합 전달시스템에 연결된 다수의 TDM 링크 및 IP 링크간의 데이터 전달을 제어하는 제1,2콘트롤러로서, 각각 장애발생상태에 따라서 한 쪽이 동작하며(이하, 액티브 상태라 함), 나머지 콘트롤러는 상기 액티브 상태의 콘트롤러에 장애발생시 동기처리를 대체하기 위하여 대기한다(이하, 스탠바이 상태라 함). 그리고, 상기 제1,2콘트롤러(22,23)은 망동기제어를 위한 기준클럭원 절체를 포함한 망동기 제어의 일련의 처리를 관장한다.22 and 23 are first and second controllers for controlling data transfer between a plurality of TDM links and IP links connected to a TDM / IP data integrated delivery system, and one side operates according to a failure state (hereinafter, active state). The remaining controllers wait to replace the synchronization processing when a failure occurs in the controller in the active state (hereinafter, referred to as a standby state). The first and second controllers 22 and 23 manage a series of processes of network synchronizer control including reference clock source switching for network synchronizer control.

다음으로, 부호 24는 상기 제1,2콘트롤러(22,23)에 의하여 TDM링크 및 IP링크간의 연결 및 연결해지를 수행하는 스위칭부를 나타내는 것으로서, 동작용 및/또는 두 개의 제1,2스위치보드(24a,24b)로 이루어진다. 상기 제1,2스위치보드(24a,24b) 각각은 상기 제1,2콘트롤러(22,23)의 제어에 따라서 스위칭기능을 수행하는 제1,2스위칭패브릭(241,242)과, 외부 동기원으로부터 인가된 클럭신호에 시스템을 동기시키고 장애 발생시에 장애 종류에 따라서 상기 제1,2콘트롤러(22,23)의 제어를 받아 동작모드 또는 대기모드간의 변환을 수행하는 제1,2망동기부(243,244)로 이루어진다.Next, reference numeral 24 denotes a switching unit for performing connection and disconnection between the TDM link and the IP link by the first and second controllers 22 and 23, and for operation and / or two first and second switchboards ( 24a, 24b). Each of the first and second switchboards 24a and 24b is applied from first and second switching fabrics 241 and 242 which perform a switching function according to the control of the first and second controllers 22 and 23 and an external synchronization source. To the first and second network synchronizers 243 and 244 which synchronize the system with the clock signal and perform the conversion between the operation mode or the standby mode under the control of the first and second controllers 22 and 23 when the failure occurs. Is done.

그리고, 부호 25는 해당 TDM/IP 데이터 통합전달시스템에 연결된 다수의 라인에 각각 연결되는 다수의 라인카드를 나타낸다.Reference numeral 25 denotes a plurality of line cards each connected to a plurality of lines connected to a corresponding TDM / IP data integrated delivery system.

상기에서, 제1,2망동기부(243,244)는 동일한 작용을 하는데, 외부의 DOTS(도시생략)로부터 제공된 DOTS 클럭신호(DOTS1,DOTS2)를 입력받거나, 다수의 라인카드(25)를 통해 다수의 기준클럭신호를 입력받아 상기 제1,2콘트롤러(22,23)의 제어에 따라 하나의 클럭신호를 선택한 후, 선택된 클럭에 해당 시스템을 동기화시킨다. 그리고 장애발생시 자체적으로 또는 상기 제1,2콘트롤러(22,23)의 제어에 따라서 동작모드를 대기모드로 절환한다.In the above description, the first and second network synchronizers 243 and 244 perform the same function, and receive DOTS clock signals DOTS1 and DOTS2 provided from an external DOTS (not shown) or through a plurality of line cards 25. After receiving a reference clock signal, one clock signal is selected under the control of the first and second controllers 22 and 23, and the corresponding system is synchronized with the selected clock. When a failure occurs, the operation mode is switched to the standby mode by itself or under the control of the first and second controllers 22 and 23.

상기에서, 제1,2스위치보드(24a,24b)는 각각 해당 시스템의 망동기를 수행하는 동작모드와, 다른 스위치보드의 장애발생시를 위하여 대기하는 대기모드로 동작할 수 있다.In the above description, the first and second switchboards 24a and 24b may operate in an operation mode for performing a network synchronizer of the corresponding system and a standby mode for waiting for a failure of another switchboard.

상기와 같은 장치에 있어서, 장애발생에 따른 동작모드와 대기모드간의 절체시 연결되어 있는 스위치패브릭, 망동기부가 동시에 절체되어야 한다.In the above device, the switch fabric and the network synchronizer connected at the time of switching between the operation mode and the standby mode according to the failure should be switched at the same time.

본 발명에서는 구조적으로, 절체를 동시에 수행하기 위하여, 상술한 바와 같이, 망동기부(243,244)와 스위치 패브릭(241,242)를 하나의 보드상에 구현하였다.In the present invention, in order to perform the switching at the same time, as described above, the manipulators 243 and 244 and the switch fabrics 241 and 242 are implemented on one board.

상기 제1,2망동기부(243,244)는 해당하는 제1,2스위치패브릭(241,242)과 동시에 절체를 수행함으로써, 해당 시스템은 50 ms 이내의 회선 절체에 관한 규격 요구사항을 최대한 만족시킬 수 있도록 지원한다. 상기 제1,2망동기부(243,244)는 다수의 라인카드(25)를 통해서 기준클럭을 수용하고 운용자가 상기 EMS/NMS(21)를 이용하여 IPC(Interprocessor Communication) 통신방법으로 제1,2컨트롤러(22,23)를 통해 기준 클럭을 선택하게 된다. 상기 제1,2컨트롤러(22,23)는 기준클럭원 절체를 포함한 일련의 처리를 관장한다.The first and second network synchronizers 243 and 244 perform the transfer at the same time as the corresponding first and second switch fabrics 241 and 242, so that the system can satisfy the specification requirements for line switching within 50 ms. do. The first and second network controllers 243 and 244 accommodate a reference clock through a plurality of line cards 25 and an operator uses the EMS / NMS 21 to control the first and second controllers in an interprocessor communication (IPC) communication method. The reference clock is selected through (22, 23). The first and second controllers 22 and 23 manage a series of processes including reference clock source switching.

상기의 제1,2 망동기부(243,244)는 스위치패브릭 뿐만아니라 콘트롤러와도 통합된 매체로서 운용될 수 있다. 그러나, 일반적으로, 스위치패브릭(244,242)은 한번 절체시마다 160Gbit/s 이상의 고속 패킷 데이터가 한꺼번에 경로를 바꾸므로, 시스템의 서비스품질(QoS)과 연관이 되며, 제1,2콘트롤러(22,23)가 장애로 인하여 정지하더라도 시스템의 서비스는 영향을 받지 않아야 하는데, 실제로는 콘트롤러의 절체소요시간이 스위치패브릭측보다 더 길다. 이러한 동작관계를 고려할 때, 본 발명에서는 망동기부(243,244)가 스위치패브릭(241,242)의 절체 동작에 따라서 종속적으로 절체되는 구조가 더 바람직한 방법으로 채택되었다.The first and second manipulators 243 and 244 may be operated as a medium integrated with a controller as well as a switch fabric. However, in general, the switch fabric 244, 242 is connected to the quality of service (QoS) of the system, since the high-speed packet data of 160Gbit / s or more at a time of switching at a time, the first and second controllers (22, 23) The service of the system should not be affected even if the system is stopped due to a failure. In practice, the switching time of the controller is longer than that of the switch fabric side. In view of such an operation relationship, in the present invention, a structure in which the network synchronizers 243 and 244 depend on the switching operations of the switch fabrics 241 and 242 is selected as a preferred method.

상기와 같이, 제1,2망동기부(243,244)는 선택된 외부의 동기원의 클럭신호에 동기되도록 생성된 시스템클럭을 대응하는 제1,2스위치패브릭(241,242)으로 보내고, 이를 통해 다수의 라인카드(25)로 각각 보낸다. 그리고, 다수의 라인카드(25) 각각에서는 제1,2망동기부(243,244)에서 제공된 시스템 클럭이 모두 입력되므로, 이중 하나를 선택하여 사용한다. 이때, 작업용으로 설정된 망동기부(243 혹은 244)의 클럭을 선택사용토록 하는 것이 바람직하다. 그 결과, 상기 다수의 라인카드(25)는 선택된 클럭에 동기된 신호를 재생성하고, 각종 프로세싱에 사용하고 유지보수 및 감시제어에 필요한 신호를 제1,2콘트롤러(22,23)에 제공한다.As described above, the first and second network synchronizers 243 and 244 send the system clocks generated to be synchronized with the clock signal of the selected external synchronization source to the corresponding first and second switch fabrics 241 and 242. Send to 25 each. In addition, since each of the system clocks provided by the first and second network synchronizers 243 and 244 is input to each of the plurality of line cards 25, one of them is selected and used. At this time, it is preferable to select and use the clock of the network synchronizer 243 or 244 set for the work. As a result, the plurality of line cards 25 regenerate the signals synchronized with the selected clock, use them for various processing, and provide the first and second controllers 22 and 23 with signals necessary for maintenance and supervisory control.

도 3은 상기 제1,2망동기부(243,244)의 기본 구성을 나타낸 것으로서, 그 구성은 외부의 DOTS에서 수신된 DOTS클럭신호 또는 라인카드(25)를 통해 입력된 클럭신호중에서 상기 제1,2콘트롤러(22,23)에서 지정된 우선순위에 따라서 하나를 기준클럭으로 선택하는 기준클럭선택부(141)와, 상기 기준클럭선택부(141)에서 선택된 기준클럭에 동기된 클럭을 생성하는 동기클럭생성부(142)와, 상기 동기클럭생성부(142)로부터 생성된 클럭을 기반으로 국제관문국 또는 국내 교환망(시외교환국 또는 시내교환국)등 계위별 주파수 정확도 및 안정도를 갖는 해당 시스템에 사용되는 클럭(TDM 클럭 또는 ATM 클럭)을 생성하는 시스템클럭생성부(143)와, 상기 기준클럭선택부(141)에서 선택된 최상위 계위로부터 수신되고 정상적으로 동작하는 1개의 기준 클럭을 받아들이는 기준클럭인터페이스부(144)와, 상기 기준클럭인터페이스부(144)를 통해 선택된 기준 클럭의 장애여부를 감시하여, 장애시 절체 및 위상 보전기능을 수행하도록 제어하며, 장애 발생된 기준클럭에 대한 복구 여부를 체크하여 장애복구시 해당 기준 클럭으로 복귀시키는 기준클럭감시 및 제어부(145)로 구성된다.3 shows a basic configuration of the first and second network synchronizers 243 and 244. The configuration is based on the first and second DOTS clock signals received from an external DOTS or a clock signal input through a line card 25. The reference clock selector 141 selects one of the reference clocks according to the priorities designated by the controllers 22 and 23, and generates a synchronous clock to generate a clock synchronized with the reference clock selected by the reference clock selector 141. A clock used for a system having frequency accuracy and stability for each level such as an international gateway or a domestic switching network (international switching center or city switching center) based on the clock generated from the synchronization clock generation unit 142 ( A system clock generator 143 for generating a TDM clock or an ATM clock) and a reference clock for receiving one reference clock that is normally operated from the highest level selected by the reference clock selector 141 and operates normally. Monitors whether the reference clock selected through the interface unit 144 and the reference clock interface unit 144 is faulty, controls to perform a switching and phase maintenance function in the event of a failure, and recovers the failed reference clock. It is composed of a reference clock monitoring and the control unit 145 to check the return to the reference clock when the failure recovery.

상기에서, 동기클럭생성부(142)는 기준클럭 감시 및 제어부(145)의 제어에 따라서, 긴급(fast), 보통(normal), 위상-보전(hold-over), 및 자체발진(free-running)의 4가지 모드로 동작한다.In the above, the synchronous clock generation unit 142 is fast, normal, hold-over, and free-running according to the reference clock monitoring and control of the control unit 145. It operates in four modes.

그리고, 도 4는 본 발명에 따른 망동기 장치에 있어서, 라인카드, 망동기부, 스위치패브릭, 및 콘트롤러간의 망동기를 위한 신호 전달 구조를 상세하게 보인 것으로서, 상기 도 4에 보인 구조는 도 2의 제1콘트롤러(22), 제1스위치패브릭(241), 제1망동기부(243) 간의 연결 및 제2콘트롤러(23), 제2스위치패브릭(242), 제2망동기부(243) 간의 연결구조에 모두 적용된다.4 is a detailed diagram illustrating a signal transmission structure for a synchronizer between a line card, a synchronizer unit, a switch fabric, and a controller in the manipulator device according to the present invention, wherein the structure shown in FIG. Connection between the first controller 22, the first switch fabric 241, the first manipulator 243 and the connection structure between the second controller 23, the second switch fabric 242, the second manipulator 243 All apply.

도 4를 참조하면, 망동기부(41)는 외부의 DOTS로부터 DOTS클럭신호 DOTS1, DOTS2가 입력되고, 또한, 다수의 라인카드(40)로부터 각각의 연결된 회선으로부터 입력된 광신호에 포함된 기준클럭을 입력받는다. 그리고, 상기 망동기부(41)와 해당 스위치패브릭(42)간에는 어드레스버스(address bus), 데이터버스(data bus) 및 상기 DOTS신호를 전달하는 팁(tip)신호선과 링(ring) 신호선, 선택된 망동기클럭에 동기되어 생성된 시스템클럭이 전달되는 신호선(clk1, clk2)이 연결되며, 상기 스위치패브릭(42)과 콘트롤러(44)간에는 어드레스버스(address bus)와 데이터버스(data bus)가 연결되며, 상기 망동기부(41)와 콘트롤러(44)간에 망동기부(41)의 상태정보(장애(fail), 상태(status), 리셋(reset)정보등)를 전송하는 제어신호선(fail, status, reset)이 직접 연결되어, 상기 망동기부(41)의 장애상태나 리셋상태를 콘트롤러(44)가 직접 관리 및 감시할 수 있게 한다.Referring to FIG. 4, the network synchronizer unit 41 receives DOTS clock signals DOTS1 and DOTS2 from an external DOTS, and also includes a reference clock included in an optical signal input from each connected line from a plurality of line cards 40. Get input. In addition, a tip signal line, a ring signal line, and a selected network for transmitting an address bus, a data bus, and the DOTS signal between the network synchronizer 41 and the corresponding switch fabric 42 are selected. Signal lines (clk1 and clk2) to which the system clocks generated in synchronization with the synchronous clocks are transmitted are connected, and an address bus and a data bus are connected between the switch fabric 42 and the controller 44. And a control signal line (fail, status, reset) for transmitting status information (fail, status, reset information, etc.) of the network synchronizer 41 between the network synchronizer 41 and the controller 44. Is directly connected, allowing the controller 44 to directly manage and monitor the fault state or reset state of the network synchronizer 41.

상기와 같은 제어구조는 망동기부(41)와 스위치패브릭(42)이 IPC(Interprocess communication) 통신에 의해 데이터를 공유함으로써, 망동기부(41), 스위치패브릭(42), 및 콘트롤러(44)의 동시 절체를 가능케 한다. The control structure as described above allows the network synchronizer 41 and the switch fabric 42 to share data by IPC (Interprocess communication) communication, thereby simultaneously synchronizing the network synchronizer 41, the switch fabric 42, and the controller 44. Enable transfer.

따라서, 망동기부(41) 또는 선택된 기준클럭을 제공하는 링크에 장애발생시, 상기 망동기부(41)와 콘트롤러(44)간에 하드웨어적으로 연결된 제어신호선(fail status, reset)을 통해 바로 보고되어, 콘트롤러(44)에서 망동기부(41)의 정상동작여부를 감시하면서, 소프트웨어의 장애 등이 발생한 경우 망동기부(41)를 신속하게 리셋시킬 수 있다.Therefore, in case of a failure in the network synchronizer 41 or the link providing the selected reference clock, the controller is immediately reported through a control signal line (fail status, reset) connected in hardware between the network synchronizer 41 and the controller 44. While monitoring the normal operation of the network synchronizer 41 at 44, it is possible to quickly reset the network synchronizer 41 in the event of a software failure or the like.

그러므로, 스위치패브릭(42)이 절체되는 경우, 망동기부(41)도 동시에 절체되며, 망동기부(41)가 먼저 절체될 경우, 콘트롤러(44)에 의해서 스위치패브릭(42)의 절체도 거의 동시에 이루어지므로, 망동기부(41)와 스위치패브릭(42)이 동시 동작상태를 유지할 수 있다.Therefore, when the switch fabric 42 is switched, the synchronizing unit 41 is also switched at the same time, and when the synchronizing unit 41 is first switched, the switching of the switch fabric 42 is made by the controller 44 at about the same time. As a result, the manipulator 41 and the switch fabric 42 can maintain a simultaneous operation state.

상기에서, 망동기의 장애는 그 정도에 따라서 긴급조치를 요하는 장애(예를 들어, 클럭 출력에 영향을 주는 장애)와, 망동기부(41)에 영향을 주는 장애(예를 들어, PLL동작 및 외부 동기원의 장애)등으로 구분될 수 있으며, 그 장애종류에 따라서 처리가 달라진다. 예를 들어, 긴급 조치를 요하는 장애가 발생하면, 상기 망동기부(41)는 상술한 물리적인 신호선을 통해 장애발생을 콘트롤러(44)에 바로 전달하고, 그 결과 콘트롤러(44)로부터 신속한 처리가 이루어질 수 있게 된다. 그리고, 기타 망동기부(41)에 영향을 주는 장애는 발생 즉시 해당 시스템의 운용에 영향을 주지 않을 수 있으므로, 콘트롤러(44)에 의한 망동기부(41)의 주기적인 상태 조회를 통해 경보 유무 및 장애정도가 전달되고 처리될 수 있다.In the above, the fault of the synchronizer may be a fault that requires urgent action (for example, a fault that affects the clock output) and a fault that affects the synchronizer 41 (eg, PLL operation). And failures of external sources), and the processing varies depending on the type of failure. For example, when a fault requiring urgent action occurs, the network synchronizer 41 immediately transmits the fault occurrence to the controller 44 through the above-described physical signal line, and as a result, a rapid process is performed from the controller 44. It becomes possible. In addition, since other obstacles affecting the network synchronizer 41 may not affect the operation of the system immediately after occurrence, the presence or absence of an alarm and a failure through the periodic status inquiry of the network synchronizer 41 by the controller 44. The degree can be communicated and processed.

즉, 상기 망동기부(41)에서 상위의 콘트롤러(44)로 장애가 전달되는 경로는, 해당 제어신호선(fail)을 통해 즉시 전달되는 경우와, 데이터 버스를 통해서 전달되는 경우가 있게 된다.That is, the path through which the fault is transmitted from the network synchronizer 41 to the upper controller 44 may be immediately transmitted through the corresponding control signal line and may be transmitted through the data bus.

상기와 같이, 본 발명에 의한 망동기 장치는 망동기부(41)에서 콘트롤러(44)로의 연결은 직접 케이블이나 물리적인 패턴에 의해 하드웨어적으로 연결하고, 콘트롤러(44)에서 망동기부(41)로의 연결은 스위치패브릭(42)을 통한 IPC 통신에 의하여 소프트웨어적으로 경로를 구현함으로써, 망동기부(140)에서 장애가 발생하였을 때, 시스템에 어떤 영향도 미치지 않고, 신속히 절체하여 안정된 망동기를 유지할 수 있게 된다.As described above, according to the present invention, the network synchronizer unit 41 is connected to the controller 44 by hardware or by means of a cable or a physical pattern, and the controller 44 is connected to the network unit 41 by the hardware. The connection is implemented in software by IPC communication through the switch fabric 42, so that when a failure occurs in the network unit 140, it has no effect on the system and can be quickly switched to maintain a stable network. .

일예로서, 도 2와 같은 데이터 통합 전달 시스템에서, 제1콘트롤러(22), 제1스위치패브릭(241), 제1망동기부(243)가 현재 시스템의 망동기화를 수행하고 있다고 가정한다. 이때, 상기 동작중인 제1망동기부(243)에 장애가 발생되면, 상기 도 4에 보인 물리적인 제어신호선(fast,status,reset)을 통해 해당 정보가 제1콘트롤러(22)로 바로 전달됨과 동시에, 제1망동기부(243)와 제2망동기부(244)간의 절체가 논리적으로 이루어진다. 이때, 절체 소요시간은 대략 20ms 이내이다. As an example, in the data integrated delivery system as shown in FIG. 2, it is assumed that the first controller 22, the first switch fabric 241, and the first network synchronizer 243 are currently performing network synchronization of the system. At this time, when a failure occurs in the operating first network synchronizer 243, the information is transferred directly to the first controller 22 through the physical control signal lines (fast, status, reset) shown in FIG. Switching between the first network synchronizer 243 and the second network synchronizer 244 is logical. At this time, the transfer time is within about 20ms.

그리고, 이와 동시에, 상기 장애를 보고받은 제1콘트롤러(22)는 망동기부(243,244)의 절체와 동시에 제1스위치패브릭(241)과 제2스위치패브릭(242)간의 절체를 수행시킨다. 이후, 상기 제1콘트롤러(22)가 먼저 제1스위치패브릭(241)을 통해 해당 장애발생 링크의 장애복구여부를 확인하여, IPC 통신에 의하여 소프트웨어적으로 내부 경로를 통해 장애처리를 수행한다.In addition, at the same time, the first controller 22 which has reported the failure performs the transfer between the first switch fabric 241 and the second switch fabric 242 at the same time as the transfer of the network synchronizers 243 and 244. Thereafter, the first controller 22 first checks whether or not the corresponding failure link has failed through the first switch fabric 241, and performs a failure processing through an internal path in software by IPC communication.

다음으로, 상기와 같이 구성된 망동기장치에서, 망동기 제어방법을 설명한다.Next, the network synchronizer control method in the above-described network synchronizer device will be described.

도 5는 본 발명에 의한 망동기 제어 방법의 망동기를 구현하는 기본 처리 절차를 보인 플로우챠트이다.5 is a flowchart illustrating a basic processing procedure for implementing a network device of the network device control method according to the present invention.

도 5에 도시된 바와 같이, 해당 시스템에 초기 전원이 인가되어 동작이 시작 되면(501), 콘트롤러(241,242)는 IPC 버스(address bus, data bus)를 통하여 다수의 라인카드별 다수의 입력채널 중에서, 4개의 채널에 대하여 우선순위의 제1~제4클럭선택신호를 부여한다(502). 이때 우선순위는 DOTS로부터 제공된 S1 바이트의 SSM(Synchronization Status Message) 신호에 의하여 설정되거나, 운용자에 의하여 임의로 설정될 수 있다.As shown in FIG. 5, when an initial power is applied to the corresponding system and operation starts (501), the controllers 241 and 242 are selected from a plurality of input channels per line card through an IPC bus (address bus, data bus). In operation 502, the first to fourth clock selection signals of priority are assigned to the four channels. In this case, the priority may be set by a SSM (Synchronization Status Message) signal provided by DOTS or arbitrarily set by an operator.

또한, 외부 동기원으로서, DOTS 클럭을 선택할 것인지 라인카드(25)를 통해입력되는 광신호에 포함된 기준입력 클럭신호를 선택할 것인지를 결정한다(503). 여기서, DOTS 클럭은 통상 2.048MHz(E1)의 클럭신호이고, 기준입력 클럭신호는 각각 회선별로 입력되는 622MHz 또는 155MHz의 SDH 광신호로부터 분주하여 얻어지는 8KHz의 신호를 말하는 것으로서, 이와 같은 외부 동기원의 선택은 운용자에 의하여 이루어진다.In addition, it is determined whether to select a DOTS clock or a reference input clock signal included in the optical signal input through the line card 25 as an external synchronization source (503). Here, the DOTS clock is a 2.048 MHz (E1) clock signal, and the reference input clock signal refers to an 8 KHz signal obtained by dividing from a 622 MHz or 155 MHz SDH optical signal input for each line, respectively. The choice is made by the operator.

상기에서, DOTS 클럭이 선택되면(504), 망동기부(243,244)는 DOTS 클럭신호 DOTS1과 DOTS2를 입력받고(505), 입력된 상기 두 개의 DOTS 클럭(DOTS1,DOTS2)중에서, 임의로 하나를 선택한다(506).When the DOTS clock is selected (504), the network synchronizers 243 and 244 receive DOTS clock signals DOTS1 and DOTS2 (505), and randomly select one of the two DOTS clocks (DOTS1 and DOTS2). (506).

반대로, 상기 결정단계(503)에서 광신호 기준입력클럭신호가 선택되면(504), 상기 초기단계(502)에서 우선순위로 선택된 라인카드(25)로부터 n(여기서는 4)개의 기준클럭신호를 입력받는다(507).Conversely, if the optical signal reference input signal is selected in the determination step 503 (504), n (4 here) reference clock signals are input from the line card 25 selected as priority in the initial step 502. Receive (507).

그리고, 상기 입력된 다수의 기준클럭신호중 하나를, 상기 초기단계(502)에서 콘트롤러(22,23)에 의해 설정된 위선순위에 따라 선택한다(508).In operation 508, one of the plurality of input reference clock signals is selected according to the hypocrisy set by the controllers 22 and 23 in the initial step 502.

다음의 표 1은 선택기준 표의 일예를 보인것으로서, 3비트의 RefSel 값에 따라서, 동기용 클럭을 선택한다.Table 1 below shows an example of the selection criteria table, and selects a synchronization clock according to a 3-bit RefSel value.

RefSel(2:0)RefSel (2: 0) 선택 기준Selection criteria 000000 Free-runningFree-running 001001 DOTS1DOTS1 010010 DOTS2DOTS2 011011 Ref1Ref1 100100 Ref2Ref2 101101 Ref3Ref3 110110 Ref4Ref4 111111 holdoverholdover

상기와 같이, 선택된 기준클럭(tip, ring)은 라인카드(25)로부터 출력되어, 망동기부(243,144)를 지나, 스위치패브릭(241,242)으로 전달된다. 이는 전체 시스템에서 볼 때, 다수의 라인카드에서 각각 선택되므로, 각각의 기준클럭은 N:1의 MUX 형태가 된다.As described above, the selected reference clock (tip, ring) is output from the line card 25, passes through the network unit (243, 144), and is transmitted to the switch fabric (241,242). Since this is selected from a plurality of line cards in the whole system, each reference clock is in the form of a MUX of N: 1.

그리고, 망동기부(243,244)는 PLL(Phase Lock Loop)를 이용하여 선택된 기준클럭에 동기하여, 해당 시스템에서 요구되는 클럭신호 CLK1, CLK2를 생성 출력한다(509~510). 상기 생성된 시스템클럭 CLK1, CLK2는 각각 시분할모드의 TDM클럭과 동기식전달모드의 ATM클럭이다. 상기 생성된 시스템클럭 CLK1, CLK2는 해당 스위치패브릭(241,242)로 전달되어, 시스템의 동작에 이용된다.The network synchronizers 243 and 244 generate and output clock signals CLK1 and CLK2 required by the system in synchronization with a reference clock selected using a phase lock loop (PLL) (509 to 510). The generated system clocks CLK1 and CLK2 are TDM clocks in time division mode and ATM clocks in synchronous delivery mode, respectively. The generated system clocks CLK1 and CLK2 are transferred to the corresponding switch fabrics 241 and 242 and used for the operation of the system.

상기의 절차에 의하여, 각각의 망동기부(243,244)는 해당 시스템이 망에 동기하여 동작하도록 하며, 이때, 콘트롤러(22,23)는 상기 동작중인 망동기부(243,244)의 고장 발생여부, 리셋여부 등의 상태를 감시하여, 해당 망동기부(243,244)의 상태에 따라서 절체 및 복귀를 제어하는데 이는 다음과 같이 이루어진다.By the above procedure, each of the network synchronizer (243, 244) is to operate the system in synchronization with the network, in this case, the controller (22, 23) whether the operation of the operating network unit 243, 244, whether or not reset, etc. By monitoring the state of, control the transfer and return in accordance with the state of the network synchronizer (243, 244), which is made as follows.

상기와 같이 스위치부(24)에서 망과 동기하여 동작하는 중에, 해당 망동기 제어가 정상적으로 이루어질 수 없는 경우, 대기상태인 망동기부(243 또는 244) 및 스위치패브릭(243 또는 244)로 절체가 이루어지는데, 망동기부(243,244)의 장애에 의해서, 절체가 이루어지는 경우, 앞서 설명한 바와 같이, 해당 망동기부(243,244)는 자체적으로 절체를 수행하고, 스위치패브릭(241,242)은 상기 별도의 제어신호선(fail,status,reset)을 통해 이를 인식한 콘트롤러(22,23)의 제어에 따라서 함께 절체된다.While operating in synchronization with the network in the switch unit 24 as described above, if the network synchronizer control cannot be made normally, the transfer is made to the standby network unit 243 or 244 and the switch fabric 243 or 244. When the transfer is performed by the failure of the network synchronizers 243 and 244, as described above, the corresponding network synchronizers 243 and 244 perform the transfer by themselves, and the switch fabrics 241 and 242 are separate control signal lines (fail, It is switched together according to the control of the controllers 22 and 23 that recognize this through status, reset).

스위치의 절체가 요구될 때, 상기 제1,2콘트롤러(22,23)는 소정의 레지스터를 스위치보드별 상태표시용으로 설정하고, 상기 절체된 동작모드별로 상기 레지스터의 상태값을 변경한다.When switching of the switch is required, the first and second controllers 22 and 23 set a predetermined register for displaying the state of each switchboard, and change the state value of the register for each switched operation mode.

다음의 표 2는 스위치보드내에서 스위치 보드별 동작상태를 표시하는 메모리 레지스터의 상태값을 나타낸 것인데, 이때 동작모드는 제1,2스위치보드(24a,24b)중 어느 한쪽이 대기상태이고, 다른 한쪽이 동작상태이거나, 제1,2스위치보드(24a,24b)가 모두 대기상태인 세가지 모드로 이루어진다.The following Table 2 shows the state values of the memory registers that indicate the operation status of each switch board in the switch board. In this operation mode, one of the first and second switch boards 24a and 24b is in a standby state and the other One side is operated or three modes in which the first and second switchboards 24a and 24b are all in a standby state.

상태값Status value 제1스위치보드1st switch board 제2스위치보드2nd switch board 1One 동작(act)Act 대기(stanby)Standby 22 대기(stanbyStandby (stanby 대기(stanby)Standby 33 대기(stanby)Standby 동작(act)Act

상기와 같이 기설정된 레지스터의 상태값에 따라서, 상기 제1,2망동기부(243,244)는 자신이 속해있는 스위치보드(24a,24b)의 동작모드를 인지한다.As described above, the first and second network synchronizers 243 and 244 recognize the operation modes of the switch boards 24a and 24b to which they belong.

제1,2망동기부(243,244)는 상기와 같이 레지스터값을 체크하여, 그 값에 따라서 자신이 속한 제1,2스위치보드(24a,24b)의 동작모드가 무엇인지를 인식하고, 그 결과에 따라 다음과 같이 동작하는데, 이하, 레지스터의 상태값이 1인 경우로 간주하여 설명한다.The first and second network synchronizers 243 and 244 check the register value as described above, and recognize the operation mode of the first and second switch boards 24a and 24b to which they belong according to the value. Therefore, the operation is performed as follows. Hereinafter, the case where the state value of the register is 1 will be described.

즉, 동작 모드로 설정된 제1스위치보드(24a)의 제1망동기부(243)는 앞서 설명한 도 5의 절차와 같이 동작하여 선택된 기준클럭에 동기를 맞춘다. 반대로, 대 기모드로 설정된 제2스위치보드(24b)의 제2망동기부(244)는 동작모드로 설정되어 선택된 기준클럭에 동기된 제1스위치보드(24a)의 제1망동기부(243)로부터 기준클럭을 전달받아 동기를 맞춘다. 그리고, 이 상태에서 동작모드로 전환되는 경우, 도 5에 보인 절차와 같이 수행하여 선택된 외부동기원의 기준클럭에 동기를 맞추게 된다.That is, the first network synchronizer 243 of the first switch board 24a set to the operation mode operates in the same manner as the procedure of FIG. 5 described above to synchronize with the selected reference clock. On the contrary, the second network synchronizer 244 of the second switch board 24b set to the standby mode is set from the first network synchronizer 243 of the first switch board 24a set to the operation mode and synchronized with the selected reference clock. Receive and synchronize the reference clock. In this state, when the operation mode is switched, the operation is performed as shown in FIG. 5 to synchronize the reference clock of the selected external synchronization source.

상술한 바와 같이, 본 발명은 TDM/IP 데이터 통합전달 시스템에 있어서, 망동기 제어 구조를 동작측(active side)과 동작측의 장애발생시 대체되어 동작하는 대기측(standby side)으로 이중화되게 구성함으로써, 장애로 인한 절체시 동기제어에 대한 동작의 연속성을 갖으면서 신속한 절체가 가능하여, 안정된 동기 클럭을 망에 제공할 수 있으며, 해당 시스템의 서비스 품질(QoS)을 보장할 수 있게 된다.As described above, in the TDM / IP data transmission system, the present invention is configured by duplexing a network synchronizer control structure to an active side and a standby side that is replaced in the event of a failure of the operating side. In addition, it is possible to provide a stable synchronization clock to the network and to ensure the quality of service (QoS) of the system.

Claims (8)

각각의 통신가입자망 채널을 통하여 TDM(Time Division Multiplexing)/ IP(Internet Packet) 데이터를 입출력하는 다수의 라인카드;A plurality of line cards for inputting and outputting time division multiplexing (TDM) / Internet packet (IP) data through respective communication subscriber network channels; 각각 상기 다수의 라인카드간의 데이터 전송경로를 결정하는 스위치패브릭과, 외부 DOTS(Digital Office Time Supply) 클럭 신호와 상기 라인카드로부터 입력된 다수의 기준 클럭 신호 중에서 하나를 기준 클럭으로 선택하고, 선택된 기준 클럭과 동기된 시스템 클럭을 생성하여 제공하는 망동기부를 구비하고, 망동기의 장애발생여부에 따라서 장애의 복귀를 대기하는 대기모드 및 망동기를 수행하여 스위칭기능을 수행하는 동작모드로 동작하는 제1,2스위치보드; 및Each of the switch fabrics for determining a data transmission path between the plurality of line cards, an external DOTS clock signal and a plurality of reference clock signals input from the line card are selected as reference clocks, and the selected reference is selected. And a network synchronizer configured to generate and provide a system clock synchronized with the clock, wherein the standby mode waits for a return of a fault according to whether or not a fault occurs in the network and a first mode operating in an operation mode performing a switching function by performing a network synchronizer. 2 switchboards; And 상기 제1,2스위치보드 각각의 동작을 제어하며, 제1,2스위치보드 각각의 망동기 장애상태를 체크하여, 정상동작가능한 스위치보드로 망동기 제어를 절체시키는 제1,2콘트롤러를 포함하여 TDM 데이터와 IP 데이터를 통합 처리하는 TDM/IP 데이터 통합 전달 시스템.Including the first and second controller to control the operation of each of the first and second switchboards, and to check the failure state of each of the first and second switchboards, and to transfer the control of the synchronizer to a switchboard that can operate normally. TDM / IP data delivery system that integrates TDM data and IP data. 제 1 항에 있어서, 상기 제1,2스위칭보드의 각 망동기부는The apparatus of claim 1, wherein each of the network actuators of the first and second switching boards is used. 외부의 DOTS(Digital Office Time Supply)에서 수신된 DOTS 클럭 신호와 다수 라인카드를 통해 각각 입력된 광신호의 기준 클럭 신호중 하나를 상기 제1,2콘트롤러에서 지정된 우선순위에 따라서 기준 클럭으로 선택하는 기준클럭선택부;A reference for selecting one of a DOTS clock signal received from an external DOTS (Digital Office Time Supply) and a reference clock signal of an optical signal respectively inputted through a plurality of line cards as a reference clock according to the priority specified by the first and second controllers. A clock selector; 상기 기준클럭선택부에서 선택된 기준클럭에 동기된 클럭을 생성하는 동기클럭생성부;A synchronization clock generation unit generating a clock synchronized with the reference clock selected by the reference clock selection unit; 상기 동기클럭생성부로부터 출력된 클럭을 기반으로 해당 시스템에서 사용될 시스템 클럭을 생성하여 해당 스위치패브릭으로 제공하는 시스템클럭생성부;A system clock generation unit generating a system clock to be used in the system based on the clock output from the synchronization clock generation unit and providing the system clock to the switch fabric; 상기 기준클럭선택부에서 선택된 최상위 계위로부터 수신되고 정상적으로 동작하는 1개의 기준 클럭을 받아들이는 기준클럭인터페이스부;A reference clock interface unit for receiving one reference clock received from the highest level selected by the reference clock selection unit and operating normally; 상기 기준클럭인터페이스부를 통해 선택된 기준 클럭을 공급하는 링크의 장애 발생 여부를 감시하여, 대응하는 제1,2콘트롤러에 장애를 보고하고, 해당 망동기부가 절체 및 위상 보전기능을 수행하도록 제어한 후, 장애 발생된 링크를 감시하여 장애복구시 망동기를 다시 복귀시키는 기준클럭감시 및 제어부로 구성되는 것을 특징으로 하는 TDM/IP 데이터 통합 전달 시스템.After monitoring the failure of the link supplying the selected reference clock through the reference clock interface unit, reporting the failure to the corresponding first and second controllers, and controlling the network synchronizer to perform the switching and phase maintenance function, TDM / IP integrated data transmission system comprising a reference clock monitoring and a control unit for monitoring the failed link to restore the network synchronizer in case of failover. 제 1 항에 있어서,The method of claim 1, 상기 제1,2스위치보드의 각 망동기부가 대응하는 스위칭패브릭과 데이터 및 어드레스버스로 연결되고, 또한, 망동기부의 긴급한 고장상태에 신속히 대처하기 위하여 대응하는 제1,2콘트롤러와 물리적인 신호선으로 직접 연결되어,Each of the first and second switchboards of the first and second switchboards is connected to a corresponding switching fabric and a data and address bus, and further, the first and second controllers and the physical signal lines to quickly cope with an urgent failure state of the first and second switchboards. Directly connected, 상기 제1,2스위치보드의 망동기부로부터 각각의 제1,2콘트롤러로의 연결은 상기 물리적인 신호선을 통해 이루어지고, 제1,2콘트롤러로부터 대응하는 제1,2스위치보드의 망동기부로의 연결은 버스를 통한 IPC(Interprocessor Communication)통신에 의해 소프트웨어적인 내부 신호 전달 경로를 통해 이루어지는 것을 특징으로 하는 TDM/IP 데이터 통합 전달 시스템.The first and second controllers of the first and second switchboards are connected to the first and second controllers through the physical signal lines, and the first and second controllers are connected to the first and second switchboards. TDM / IP integrated data transmission system, characterized in that the connection is made via the software internal signal transmission path by the IPC (Interprocessor Communication) communication over the bus. 제 3 항에 있어서,The method of claim 3, wherein 상기 망동기부는 기준클럭의 출력에 영향을 주는 장애에 대해서는 상기 물리적인 신호선을 통해 대응하는 제1,2콘트롤러로 보고하고, 망동기에 직접 영향을 미치지 않는 장애에 대해서는, 상기 IPC(Interprocessor Communication) 통신을 통해 상위의 제1,2 콘트롤러로 보고하는 것을 특징으로 하는 TDM/IP 데이터 통합 전달 시스템.The network synchronizer reports a failure affecting the output of the reference clock to the corresponding first and second controllers through the physical signal line, and for the failure not directly affecting the network, the IPC (Interprocessor Communication) TDM / IP data integrated delivery system characterized in that the reporting to the upper first, second controller through the communication. 제 3 항에 있어서, 상기 제1,2콘트롤러와 대응하는 각 망동기부를 연결하는 물리적인 신호선은4. The physical signal line of claim 3, wherein the physical signal lines connecting the first and second controllers and the corresponding network synchronizers are 망동기부의 긴급한 장애발생을 알리는 장애용 제1신호선(fail)과,First signal line (fail) for the fault that informs the urgent failure of the network synchronization unit, 망동기부의 상태를 보고하는 상태보고용 제2신호선(status)와,A second signal line (status) for reporting a status of the network synchronizer; 망동기부를 재시작하기 위한 리셋용 제3신호선(reset)으로 이루어지는 것을 특징으로 하는 TDM/IP 데이터 통합 전달 시스템.And a third signal line (reset) for resetting for restarting the network synchronizer. 각각 망동기부와 스위치패브릭으로 이루어져 다수 라인카드간의 데이터교환을 이중화동작방법으로 수행하는 두 개의 스위치보드를 포함하는 TDM(Time Division Multiplexing)/IP(Internet Packet) 데이터 통합 전달 시스템의 망동기 제어 방법에 있어서,In the method of controlling a synchronizer of a TDM (Time Division Multiplexing) / IP (Internet Packet) data delivery system comprising two switchboards each consisting of a network synchronizer unit and a switch fabric to perform data exchange between multiple line cards in a redundant operation method. In 상기 TDM/IP 데이터 통합 전달 시스템에 초기 전원이 인가되는 전원 인가 단계;A power applying step of applying initial power to the TDM / IP data integrated delivery system; 상기 두 개의 스위치보드를 그 망동기의 장애여부에 따라서 각각 동작모드 또는 대기모드로 설정하는 설정 단계;A setting step of setting the two switchboards into an operation mode or a standby mode, respectively, depending on whether the network synchronizer is disabled; 상기 설정 단계에서 동작모드로 설정된 스위치보드의 망동기부가 기설정된 외부동기원으로부터 하나의 기준클럭을 입력받아, 해당 기준클럭에 동기된 시스템 클럭을 생성하여 시스템의 동기를 맞추는 동작모드 수행단계;An operation mode performing step of synchronizing the system by generating a system clock synchronized with the reference clock by receiving a reference clock from a preset external synchronization source of the switchboard set as the operation mode in the setting step; 상기 설정 단계에서 대기모드로 설정된 스위치보드의 망동기부가 정상동작중인 다른 스위치보드의 망동기부로부터 클럭을 전달받아 동기를 맞추는 대기모드 수행단계;A standby mode performing step of synchronizing by receiving a clock from the network synchronizer of another switchboard in which the switchboard is set to the standby mode in the setting step; 상기 동작모드를 수행하는 망동기부에서 기준클럭을 제공하는 링크의 장애발생을 감시하는 감시 단계; 및 A monitoring step of monitoring a failure of a link providing a reference clock in a network synchronizer performing the operation mode; And 상기 감시 단계의 감시 결과에 따라, 장애가 발생된 망동기부의 스위치보드를 대기모드로, 대기모드인 스위치보드를 동작모드로 동작 상태를 변경한 후 상기 동작모드 수행단계부터 반복하는 동기 절체 단계를 포함하는 TDM/IP 데이터 통합 전달 시스템에서의 망동기 제어 방법.According to the monitoring result of the monitoring step, changing the operation state of the switchboard of the failure of the network synchronization unit in the standby mode, the operation mode of the switchboard in the standby mode to the operation mode, and the step of repeating from the operation mode execution step A method for controlling a synchronizer in a TDM / IP data delivery system. 제 6 항에 있어서, 상기 동작모드 수행단계는The method of claim 6, wherein performing the operation mode 상기 망동기부에 각각 다수의 라인카드의 다수의 입력채널 중에서, 기설정 갯수의 채널에 대하여 우선순위를 부여하는 제1 단계;A first step of giving priority to a predetermined number of channels among a plurality of input channels of a plurality of line cards, respectively, to the network synchronizer; 외부 동기원으로서 DOTS(Digital Office Time Supply) 클럭 신호를 선택할 것인지 상기 다수 라인카드를 통해 입력되는 SDH(Synchronous Digital Hierarchy: 동기식 디지털 계위) 광신호의 기준 클럭신호를 선택할 것인지를 설정하는 제2 단계;A second step of setting whether to select a digital office time supply (DOTS) clock signal as an external synchronization source or a reference clock signal of a SDH (Synchronous Digital Hierarchy) optical signal input through the multiple line cards; 외부 동기원으로 DOTS 가 선택되면, 상기 망동기부에서 DOTS로부터 인가된 DOTS 클럭신호중 하나를 선택하여 입력받는 제3 단계;A third step of selecting and inputting one of DOTS clock signals applied from DOTS in the network synchronizer when DOTS is selected as an external synchronization source; 외부 동기원으로 SDH 광신호의 기준 클럭신호가 선택되면, 망동기부에서 상기 부여된 우선순위에 따라서 선택된 채널로부터 기준클럭신호를 입력받는 제4 단계; 및A fourth step of receiving a reference clock signal from a channel selected according to the priority given by the network synchronizer when the reference clock signal of the SDH optical signal is selected as an external synchronization source; And 상기 제3 단계 또는 제4 단계에서 입력된 클럭 신호에 동기된 시스템 클럭을 생성(PLL)하여 스위치패브릭을 통해 라인카드로 제공하는 단계로 이루어지는 것을 특징으로 하는 TDM/IP 데이터 통합 전달 시스템에서의 망동기 제어 방법.A network in a TDM / IP integrated data transmission system comprising generating a system clock (PLL) synchronized with a clock signal input in the third or fourth step and providing the system clock to a line card through a switch fabric. Synchronous control method. 제 6 항에 있어서, 상기 감시단계는The method of claim 6, wherein the monitoring step 운용중인 망동기부에서 기준클럭을 제공하는 링크의 장애발생을 감시하는 단계;Monitoring a failure of a link providing a reference clock in an operating network synchronizer; 상기 감시 결과, 장애발생시, 발생된 장애를 그 정도에 따라서, 클럭 출력에 영향을 주는 장애와, 망동기부에 영향을 주는 장애로 구분하는 단계;As a result of the monitoring, when a failure occurs, dividing the generated failure into a failure influencing the clock output and a failure influencing the network synchronization according to the extent; 상기 구분결과, 발생된 장애가 긴급을 요하는 장애인 경우, 물리적인 회선을 통해 상위 콘트롤러로 바로 장애사실을 전달하는 단계; 및As a result of the classification, if the generated disability is urgently necessary, transmitting a failure fact directly to a higher controller through a physical line; And 상기 구분결과, 발생된 장애가 망동기부에 영향을 주는 장애인 경우, IPC(Interprocessor Communication) 통신을 통해 상위 콘트롤러로 전달하는 단계로 이루어지는 것을 특징으로 하는 TDM/IP 데이터 통합 전달 시스템에서의 망동기 제어 방법.As a result of the classification, when the generated impairment affects the network synchronizer, the step of controlling the network in the TDM / IP integrated delivery system, characterized in that the step of transmitting to the upper controller through Interprocessor Communication (IPC) communication.
KR1020030075658A 2003-10-28 2003-10-28 TMD / IP data integrated delivery system and its network synchronization control method Expired - Fee Related KR100608894B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030075658A KR100608894B1 (en) 2003-10-28 2003-10-28 TMD / IP data integrated delivery system and its network synchronization control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030075658A KR100608894B1 (en) 2003-10-28 2003-10-28 TMD / IP data integrated delivery system and its network synchronization control method

Publications (2)

Publication Number Publication Date
KR20050040453A KR20050040453A (en) 2005-05-03
KR100608894B1 true KR100608894B1 (en) 2006-08-04

Family

ID=37242268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030075658A Expired - Fee Related KR100608894B1 (en) 2003-10-28 2003-10-28 TMD / IP data integrated delivery system and its network synchronization control method

Country Status (1)

Country Link
KR (1) KR100608894B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603599B1 (en) * 2004-11-25 2006-07-24 한국전자통신연구원 Redundancy control device of redundant switch board and its method
KR100748092B1 (en) * 2005-12-08 2007-08-09 한국전자통신연구원 Multiple Protection Switching Control Method in Next Generation - Synchronous Digital Hierarchy Switching System
KR100947602B1 (en) * 2007-12-11 2010-03-15 한국전자통신연구원 Apparatus and method for multiplexing control functions in network systems
CN114979177B (en) * 2022-05-12 2025-04-04 重庆智铸华信科技有限公司 Synchronous signal switching device, method and system

Also Published As

Publication number Publication date
KR20050040453A (en) 2005-05-03

Similar Documents

Publication Publication Date Title
US10790921B2 (en) Configuration of synchronisation network
US6078595A (en) Timing synchronization and switchover in a network switch
US6711411B1 (en) Management of synchronization network
EP2514125B1 (en) Configuration of synchronisation network having synchronization trails for time sync and frequency sync
US6895189B1 (en) Optical synchronization system
JP4358397B2 (en) Network element synchronization in synchronous digital communication networks.
US6832347B1 (en) Clock synchronization and fault protection for a telecommunications device
CN100373848C (en) Transmission Network Restoration Method Supporting Additional Services
WO2015003364A1 (en) Apparatus and method for two-way timestamp exchange
KR100608894B1 (en) TMD / IP data integrated delivery system and its network synchronization control method
US6560245B1 (en) Telecommunications system
JPH09261210A (en) Synchronization clock distribution system for synchronization transmission system
US7350116B1 (en) Clock synchronization and fault protection for a telecommunications device
JP2001168828A (en) Communication system
JP2636936B2 (en) Clock path configuration method in duplex ring network
JPH08204688A (en) Two-way clock selection method
JP2004159124A (en) Data transmission system and transmission device
JP2001358737A (en) Loop network controlled synchronization system and method

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20090728

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20090728

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000