KR100527816B1 - Method for manufacturing a microstructure pattern by using micromachining technology - Google Patents
Method for manufacturing a microstructure pattern by using micromachining technology Download PDFInfo
- Publication number
- KR100527816B1 KR100527816B1 KR10-2003-0003374A KR20030003374A KR100527816B1 KR 100527816 B1 KR100527816 B1 KR 100527816B1 KR 20030003374 A KR20030003374 A KR 20030003374A KR 100527816 B1 KR100527816 B1 KR 100527816B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- pattern
- microstructure
- sacrificial layer
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H10P76/4085—
Landscapes
- Micromachines (AREA)
Abstract
본 발명은 마이크로머시닝을 이용한 미세 구조체 패턴의 제조 방법에 관한 것으로, 특히 본 발명의 제조 방법은 희생층 및 식각 대상물이 적층된 반도체 기판 상부에 미세 구조체 패턴 영역을 정의하는 제 1식각 마스크와, 미세 구조체 패턴 사이의 오픈 영역에서 서로 소정 간격 이격되며 다수개의 미세한 식각 패턴을 갖는 제 2식각 마스크를 형성하는 단계와, 제 1 및 제 2식각 마스크에 의해 드러난 식각 대상물을 패터닝하는 단계와, 식각 대상물 아래 희생층을 패터닝하되, 제 1식각 마스크의 희생층 일부가 제거되도록 패터닝하는 단계와, 희생층 패터닝에 의해 플로팅된 제 2식각 패턴과 그 아래 식각 대상물을 제거하면서 제 1식각 패턴 및 식각 잔여물을 제거하여 미세 구조체 패턴을 형성하는 단계를 포함한다. 따라서, 본 발명은 미세 구조체 패턴 사이의 오픈 영역에 다수개의 균일 또는 불균일 식각 패턴을 갖는 마스크를 이용하여 오픈 영역의 식각 구조물 일부를 남기고 이후 이를 제거함으로써 미세 구조체 패턴 사이의 간격 차이로 인한 식각률 차이로 인해 발생하는 로딩 현상, 푸팅 현상 등을 미연에 방지한다.The present invention relates to a method for manufacturing a microstructure pattern using micromachining, and in particular, a method of manufacturing the present invention includes a first etching mask defining a microstructure pattern region on a semiconductor substrate on which a sacrificial layer and an etching target are stacked, Forming a second etching mask having a plurality of minute etching patterns spaced apart from each other in an open area between the structure patterns, patterning an etching object exposed by the first and second etching masks, and below the etching object Patterning the sacrificial layer to remove a portion of the sacrificial layer of the first etching mask, and removing the second etching pattern and the etching object under the sacrificial layer patterning while removing the first etching pattern and the etching residue. Removing to form a microstructure pattern. Accordingly, the present invention uses a mask having a plurality of uniform or non-uniform etching patterns in the open areas between the microstructure patterns to leave a portion of the etch structure of the open region and then removes it, thereby resulting in an etch rate difference due to the difference between the microstructure patterns. This prevents loading, footing, etc. from occurring.
Description
본 발명은 마이크로머시닝을 이용한 반도체 장치의 미세 구조체 패턴을 제조하는 방법에 관한 것으로서, 특히 고집적 반도체 장치의 미세 구조체 패턴의 식각 공정에 있어, 기존의 식각 공정에서 발생하였던 의도하지 않은 효과들에 의한 구조체의 특성 저하를 막을 수 있는 마이크로머시닝을 이용한 미세 구조체 패턴의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a microstructure pattern of a semiconductor device using micromachining. In particular, in the etching process of a microstructure pattern of a highly integrated semiconductor device, a structure is produced by unintended effects that have occurred in a conventional etching process. The present invention relates to a method for producing a microstructure pattern using micromachining, which can prevent the deterioration of properties.
일반적으로 MEMS(MicroElectroMechanical Systems)는 반도체 가공방법을 응용해 미세기계구조를 가공하는 기술(마이크로머시닝) 또는 가공된 제품으로 크기가 수㎛ 이하의 초미세구조 형성이 가능하고 균일한 가공성과 엄청난 양산성을 갖고 있는 것이 특징이다. 게다가 MEMS를 반도체 기판상에서 구현할 경우 회로 등의 전기적 장치와 기계적 장치가 동일한 가공방법에 의해 함께 집적화돼 품질 및 비용면에서 월등한 경쟁력을 갖는 이점이 있다. 현재 MEMS 기술의 응용범위는 자동차 에어백의 가속도 센서나 잉크젯프린터 헤드 등에서 벗어나 무선부품, 광부품, 미세기계 분야 등 다양하다.In general, MEMS (MicroElectroMechanical Systems) is a technology (micromachining) or processed product that applies a semiconductor processing method to form microstructures of several micrometers or less in size, and has uniform processing and enormous mass productivity. It is characterized by having. In addition, when the MEMS is implemented on a semiconductor substrate, electrical and mechanical devices such as circuits are integrated together by the same processing method, and thus, there is an advantage in that quality and cost are excellent. Currently, the application range of MEMS technology is diversified from automotive airbag acceleration sensors and inkjet printer heads, such as wireless parts, optical parts, and micromechanical fields.
한편, 반도체 기판에 MEMS의 미세 구조체(microstructre) 패턴을 형성하는 기술의 하나로서 다음 도 1과 같이 식각 공정을 진행한다. 도 1a 내지 도 1c는 종래 기술에 의한 마이크로머시닝을 이용한 미세 구조체 패턴의 제조 공정을 나타낸 공정 순서도이다.Meanwhile, as one of techniques for forming a microstructure pattern of MEMS on a semiconductor substrate, an etching process is performed as shown in FIG. 1. 1A to 1C are process flowcharts illustrating a manufacturing process of a microstructure pattern using micromachining according to the prior art.
도 1a에 도시된 바와 같이, 반도체 기판으로서 실리콘 기판(10)에 희생층(sacrificial layer)(12)이 있으며 그 위에 단결정 또는 다결정 실리콘층(14)이 있는 SOI(Silicon On Insulator) 구조의 기판에 포토리소그래피 공정을 이용하여 미세 구조체 패턴 영역을 정의하는 포토레지스트 패턴 또는 식각 마스크(16) 패턴을 형성한다. 이때, 식각 마스크(16)가 형성된 부분은 아래 실리콘층(14)인 식각 대상물을 패터닝하기 위한 영역이며 식각 마스크(16)가 없는 오픈 영역은 아래 실리콘층(14)이 제거될 영역이다.As shown in FIG. 1A, a silicon on insulator (SOI) structure having a sacrificial layer 12 on a silicon substrate 10 and a single crystal or polycrystalline silicon layer 14 thereon is provided as a semiconductor substrate. The photolithography process is used to form a photoresist pattern or etch mask 16 pattern defining a microstructure pattern region. In this case, a portion where the etch mask 16 is formed is a region for patterning an etch target, which is the lower silicon layer 14, and an open region without the etch mask 16 is a region where the lower silicon layer 14 is to be removed.
도 1b에 도시된 바와 같이, 식각 마스크(16)에 드러난 실리콘층(14)을 패터닝(14a)하여 희생층(12) 표면을 노출(18)시킨다.As shown in FIG. 1B, the silicon layer 14 exposed in the etch mask 16 is patterned 14a to expose 18 the surface of the sacrificial layer 12.
계속해서 도 1c에 도시된 바와 같이, 희생층(12)을 실리콘 패턴(14a)에 맞추어 식각하고 상기 식각 잔여물을 제거하여 미세 구조체 패턴을 형성한다. 이때 기판(10)에 대해 플로팅된 미세 구조체 패턴을 형성하고자 할 경우 희생층(12) 식각 공정시 습식 식각 등의 공정으로 실리콘 패턴(14a) 하부의 희생층(12) 일부를 제거하고 있다.Subsequently, as shown in FIG. 1C, the sacrificial layer 12 is etched according to the silicon pattern 14a and the etch residue is removed to form a microstructure pattern. In this case, in order to form the floating microstructure pattern on the substrate 10, a portion of the sacrificial layer 12 under the silicon pattern 14a is removed by a wet etching process during the sacrificial layer 12 etching process.
그런데, 종래 기술에 의한 마이크로머시닝을 이용한 미세 구조체 패턴의 제조 공정시 주 식각 대상물인 실리콘층(14)의 식각 공정은 미세한 측벽 프로파일을 얻고자 습식 식각보다는 고밀도 플라즈마원을 이용한 건식 식각 기술이 일반적으로 이용되고 있다. 하지만, 식각되는 실리콘층(14)의 면적이 다를 경우 식각 두께가 불균일하게 되는 로딩 현상(loading effect)(도 2의 20 참조)과 실리콘층(14)이 완전히 식각되어 바닥면과 접하는 실리콘층의 측면으로 언더컷(undercut)이 발생하는 푸팅 현상(footing effect)(도 3의 22 참조)이 발생하는 문제점이 있었다.However, the etching process of the silicon layer 14, which is the main etching target, in the manufacturing process of the microstructure pattern using micromachining according to the prior art is generally a dry etching technique using a high density plasma source rather than wet etching to obtain a fine sidewall profile. It is used. However, when the area of the silicon layer 14 to be etched is different, the loading effect (see 20 in FIG. 2) and the silicon layer 14 are completely etched to be in contact with the bottom surface. There was a problem in which a footing effect (see 22 in FIG. 3), in which an undercut occurred to the side, occurred.
이러한 로딩 및 푸팅 현상에 의해 서로 다른 패턴 면적을 갖는 미세 구조체 패턴을 식각하는데 식각 불균형이 발생하게 된다. 폭이 넓은 패턴에 비해 폭이 좁은 구조체 패턴을 완전히 식각하기 위해서는 필연적으로 과도 식각을 수행하게 되는데, 이때 미세 구조체가 형성될 기판의 하부에 언더컷이 발생하게 되어 미세 구조체 패턴들을 정확하게 패터닝할 수 없으며 이로 인해 MEMS 반도체 장치의 기계적 특성이 변화되어 설계한 의도와 다르게 동작하는 문제를 야기한다.By such loading and footing, an etching imbalance occurs in etching microstructure patterns having different pattern areas. In order to fully etch a narrow structure pattern compared to a wide pattern, overetching is inevitably performed. At this time, undercut occurs in the lower part of the substrate on which the microstructure is to be formed, and thus the microstructure patterns cannot be accurately patterned. Due to this, the mechanical properties of the MEMS semiconductor device change, causing problems that behave differently from the intended design.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 미세 구조체 패턴 사이의 오픈 영역에 다수개의 균일 또는 불균일 식각 패턴을 갖는 마스크를 이용하여 오픈 영역의 식각 구조물 일부를 남기고 이후 이를 제거함으로써 미세 구조체 패턴 사이의 간격 차이로 인한 식각 불량을 미연에 방지하여 MEMS 반도체 장치 미세 구조체의 물리적 크기 및 특성이 설계자가 의도한 바와 동일하게 구현될 수 있도록 마이크로머시닝을 이용한 미세 구조체 패턴의 제조 방법을 제공하는데 있다.An object of the present invention is to remove the fine structure by leaving a portion of the etch structure of the open area by using a mask having a plurality of uniform or non-uniform etching patterns in the open area between the microstructure pattern in order to solve the above problems of the prior art. The present invention provides a method of manufacturing a microstructure pattern using micromachining to prevent the etching defects due to the gap between the structure patterns in advance so that the physical size and characteristics of the MEMS semiconductor device microstructure can be realized as designed by the designer. have.
상기 목적을 달성하기 위하여 본 발명은 마이크로머시닝 기술을 이용한 반도체 장치의 미세 구조체 패턴을 제조 방법에 있어서, 희생층 및 식각 대상물이 적층된 반도체 기판 상부에 상기 미세 구조체 패턴 영역을 정의하는 제 1식각 패턴과, 미세 구조체 패턴 사이의 오픈 영역에서 서로 소정 간격 이격되는 다수개의 미세한 제 2식각 패턴을 갖는 식각 마스크를 형성하는 단계와, 식각 마스크에 의해 드러난 식각 대상물을 패터닝하는 단계와, 식각 대상물 아래 희생층을 패터닝하되, 제 1식각 패턴의 희생층 일부가 제거되도록 패터닝하는 단계와, 상기 희생층 패터닝에 의해 플로팅된 제 2식각 패턴과 그 아래 식각 대상물을 제거하면서 제 1식각 패턴 및 식각 잔여물을 제거하여 미세 구조체 패턴을 형성하는 단계를 포함한다.In order to achieve the above object, the present invention provides a method for manufacturing a microstructure pattern of a semiconductor device using a micromachining technique, the first etching pattern for defining the microstructure pattern region on the semiconductor substrate on which the sacrificial layer and the etching target is laminated And forming an etching mask having a plurality of fine second etching patterns spaced apart from each other in the open region between the microstructure patterns, patterning an etching object exposed by the etching mask, and a sacrificial layer under the etching object. Patterning to remove a portion of the sacrificial layer of the first etching pattern, and removing the first etching pattern and the etching residue while removing the second etching pattern and the etching object under the sacrificial layer patterning. To form a microstructure pattern.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 4a 내지 도 4d는 본 발명에 따른 마이크로머시닝을 이용한 미세 구조체 패턴의 제조 공정을 나타낸 공정 순서도이다. 이들 도면을 참조하면, 본 발명의 마이크로머시닝을 이용한 미세 구조체 패턴의 제조 공정은 다음과 같다.4A to 4D are process flowcharts illustrating a process of manufacturing a microstructure pattern using micromachining according to the present invention. Referring to these drawings, the manufacturing process of the microstructure pattern using the micromachining of the present invention is as follows.
도 4a에 도시된 바와 같이, 본 발명은 반도체 기판으로서 실리콘 기판(100)에 희생층(102)이 있으며 그 위에 단결정 또는 다결정 실리콘층의 식각 대상물(104)이 있는 SOI(Silicon On Insulator) 구조의 기판에 MEMS의 미세 구조체 패턴 제조 공정을 진행한다. 본 실시예에서는 MEMS 미세 구조체 패턴을 제조하기 위한 기판 구조를 SOI 기판으로 하였지만, 반도체 기판에 식각 대상물(104)에 비해 얇은 박막을 갖는 희생층(102)을 절연막으로 형성하고, 식각 대상물(104)을 상기 희생층(102)에 대해 식각 선택성이 있는 절연막, 도전막 및 반도체막 중에서 어느 하나로 형성할 수도 있다.As shown in FIG. 4A, the present invention provides a silicon on insulator (SOI) structure in which a sacrificial layer 102 is formed on a silicon substrate 100 as a semiconductor substrate, and an etch target 104 of a single crystal or polycrystalline silicon layer is disposed thereon. The microstructure pattern manufacturing process of MEMS is performed to a board | substrate. In this embodiment, although the substrate structure for manufacturing the MEMS microstructure pattern is an SOI substrate, a sacrificial layer 102 having a thin film on the semiconductor substrate as compared with the etching target 104 is formed as an insulating film, and the etching target 104 is formed. May be formed of any one of an insulating film, a conductive film, and a semiconductor film having an etching selectivity with respect to the sacrificial layer 102.
그리고 본 실시예는 SOI 구조의 기판 상부에 미세 구조체 패턴 영역을 정의하는 식각 마스크(106) 패턴을 형성한다. 이때, 식각 마스크(106) 패턴은 하부의 식각 대상물(104)과 식각 선택성이 있는 절연막, 도전막, 및 반도체막 중에서 어느 하나로 형성할 수 있다.In this embodiment, the etching mask 106 pattern defining the microstructure pattern region is formed on the substrate of the SOI structure. In this case, the etching mask 106 pattern may be formed of any one of an etching target 104 and an insulating layer, an conductive layer, and a semiconductor layer having an etching selectivity.
이러한 식각 마스크(106) 패턴의 제조 공정에 의해 식각 대상물(104) 상부에는 이후 형성될 미세 구조체 패턴 영역을 정의하는 제 1식각 패턴(106a)과, 미세 구조체 패턴 사이의 오픈 영역에서 서로 소정 간격 이격되는 다수개의 미세한 제 2식각 패턴(106b)을 갖는 식각 마스크(106)가 형성된다. 한편, 제 1 및 제 2식각 패턴(106a, 106b)은 포토리소그래피 공정을 이용한 포토레지스트 패턴으로 형성할 수도 있다. 이때 제 2식각 패턴(106b)의 폭(W2)은 제 1식각 패턴(106a) 사이의 최소 간격(W1)에 맞추어 그 간격 및 개수가 조정되고, 규칙 또는 불규칙한 다각형, 라인 또는 원형 등의 형태로 이루어진다.By the manufacturing process of the etching mask 106 pattern, the first etching pattern 106a defining a region of the microstructure pattern to be formed later, is spaced apart from each other in the open region between the microstructure pattern on the etching object 104. An etching mask 106 having a plurality of fine second etching patterns 106b is formed. Meanwhile, the first and second etching patterns 106a and 106b may be formed as photoresist patterns using a photolithography process. At this time, the width (W 2 ) of the second etching pattern 106b is adjusted according to the minimum distance (W 1 ) between the first etching pattern 106a, the regular or irregular polygon, line or circle, etc. In the form of
종래에는 미세 구조체 패턴 사이가 식각 대상물 표면이 완전히 오픈된 영역으로 있었지만, 본 발명에서는 패턴 사이의 오픈 영역에 규칙 또는 불규칙한 미세한 식각 패턴(106b) 형태를 갖는 식각 마스크 패턴을 추가함으로써 이후 미세 구조체 패턴을 위한 식각 대상물의 식각 공정시 이후 오픈될 영역의 식각 대상물 영역도 함께 패터닝하여 미세 구조체 패턴 사이의 영역에 패턴 사이의 과도한 간격 차이로 인해 발생되는 식각 불균형을 막고자 한다. Conventionally, although the surface of the object to be etched was completely open between the microstructure patterns, in the present invention, the microstructure pattern is added to the open region between the patterns by adding an etching mask pattern having a regular or irregular fine etching pattern 106b. In order to prevent the etching imbalance caused by the excessive gap between the patterns in the region between the microstructure pattern by patterning the etching target region of the region to be opened later during the etching process of the etching target.
도 4b에 도시된 바와 같이, 제 1 및 제 2식각 패턴(106a, 106b)에 의해 드러난 식각 대상물(104)을 패터닝(104a, 104b)하여 희생층(102) 표면을 노출(108)시킨다. 이때, 미세 구조체 패턴 영역을 정의하는 제 1식각 패턴(106a)에 의해 식각 대상물(104) 영역이 식각(104a)되면서, 다수개의 미세한 제 2식각 패턴(106b)에 의해 미세 구조체 패턴 사이의 오픈 영역(식각 대상물이 제거되는 영역)인 식각 대상물 영역도 함께 식각(104b)된다. 여기서 식각 대상물 패턴(104a, 104b)을 위한 식각은 건식 또는 습식 식각으로 진행하는데, 정확한 측면 프로파일을 얻기 위해 건식 식각 공정으로 하는 것이 바람직하다.As shown in FIG. 4B, the etching object 104 exposed by the first and second etching patterns 106a and 106b is patterned 104a and 104b to expose 108 the surface of the sacrificial layer 102. In this case, the etching object 104 is etched by the first etching pattern 106a defining the microstructure pattern region 104a, and the open region between the microstructure patterns is formed by the plurality of fine second etching patterns 106b. The etching object region, which is a region where the etching object is removed, is also etched 104b. Here, the etching for the etching target pattern 104a, 104b proceeds to dry or wet etching, it is preferable to use a dry etching process to obtain an accurate side profile.
본 발명의 식각 대상물 식각 공정은 제 1식각 패턴(106a)에 의해 미세 구조체 패턴을 위한 식각 대상물 영역뿐만 아니라 제 2식각 패턴(106b)에 의해 이후 제거될 오픈 영역의 식각 대상물 영역도 함께 패터닝되기 때문에 미세 구조체 패턴 사이의 간격 차이로 인해 발생되는 식각 불균형을 막아 균일하게 식각 공정을 진행할 수 있다. 즉, 제 2식각 패턴(106b)의 미세한 패턴 간격을 미세 구조체 패턴을 정의하는 제 1식각 패턴(106a)의 간격에 맞추어 설계할 경우 전체 식각 대상물의 식각 로딩이 균일하게 되어 로딩 현상 및 푸팅 현상이 최소화된다. Since the etching target etching process of the present invention is patterned not only by the etching target region for the microstructure pattern by the first etching pattern 106a but also by the second etching pattern 106b, the etching target region of the open region to be subsequently removed. The etching process may be uniformly performed by preventing the etching imbalance caused by the gap between the microstructure patterns. That is, when the fine pattern spacing of the second etching pattern 106b is designed in accordance with the spacing of the first etching pattern 106a defining the microstructure pattern, the etch loading of the entire etching object becomes uniform, thereby causing loading phenomenon and footing phenomenon. Is minimized.
계속해서 도 4c에 도시된 바와 같이, 건식 또는 습식 식각 공정으로 식각 대상물 패턴(104a, 104b) 아래의 희생층(102)을 패터닝(102a)한다. 이때 기판(10)에 대해 플로팅된 미세 구조체 패턴을 형성하고자 할 경우 희생층(102) 식각 공정시 습식 식각 등의 공정으로 제 2식각 패턴(106b)의 식각 대상물 패턴(104b) 하부인 희생층(102a)이 일부 제거되도록 한다. 이때, 미세 구조 패턴 사이의 영역의 희생층이 제거될 경우 제 2식각 패턴(106b)과 그 아래 식각 대상물 패턴(104b)은 기판으로부터 분리되어 플로팅된다.Subsequently, as illustrated in FIG. 4C, the sacrificial layer 102 under the etch target patterns 104a and 104b is patterned 102a by a dry or wet etching process. In this case, in order to form a floating microstructure pattern on the substrate 10, a sacrificial layer under the etching target pattern 104b of the second etching pattern 106b may be formed by wet etching during the sacrificial layer 102 etching process. Allow 102a) to be partially removed. In this case, when the sacrificial layer of the region between the microstructure patterns is removed, the second etching pattern 106b and the etching object pattern 104b below it are separated from the substrate and floated.
그리고나서 도 4d 및 도 4e에 도시된 바와 같이, 상기 식각 공정시 플로팅된 제 2식각 패턴(106b)과 그 아래 식각 대상물 패턴(104b)을 제거하면서 제 1식각 패턴(106a) 및 식각 잔여물을 제거하여 본 발명에 따라 기판(100) 표면이 노출(110)되면서 기판 표면으로부터 일부분이 플로팅된 MEMS 반도체 장치의 미세 구조체 패턴이 형성된다. 이러한 식각 공정에 의해 잔여된 식각 대상물 패턴(104a) 및 희생층 패턴(102a)으로 이루어진 미세 구조체 패턴의 사이는 원래 디자인 룰에 따른 오픈 영역(110)이 형성된다. Then, as shown in FIGS. 4D and 4E, the first etching pattern 106a and the etching residue are removed while the second etching pattern 106b and the etching target pattern 104b under the etching process are removed. As a result, the microstructure pattern of the MEMS semiconductor device in which a portion of the surface of the substrate 100 is exposed 110 is floated from the substrate surface according to the present invention. The open region 110 according to the original design rule is formed between the microstructure pattern including the etching object pattern 104a and the sacrificial layer pattern 102a remaining by the etching process.
도 5a 내지 도 5c는 본 발명의 미세 구조체 패턴의 제조 공정시 패턴의 오픈 영역을 식각하기 위한 식각 패턴의 다양한 실시예들을 나타낸 도면들이다. 본 발명의 식각 패턴들은 규칙 또는 불규칙한 패턴 형태를 갖으며 본 도면에서는 규칙 형태의 패턴들의 일 예만을 나타내었다. 이러한 식각 패턴의 형태와 그 개수는 미세 구조체 패턴 사이의 최소 간격 디자인 룰에 따라 변경이 가능한 사항이다.5A to 5C illustrate various embodiments of an etching pattern for etching an open area of a pattern in a process of manufacturing a microstructure pattern of the present invention. Etch patterns of the present invention have a regular or irregular pattern form and only one example of the pattern of the regular form in this figure. The shape and the number of the etching patterns may be changed according to the minimum spacing design rule between the microstructure patterns.
도 5a를 참조하면, 본 발명의 MEMS 반도체 장치의 미세 구조체 패턴용 식각 패턴 사이에 추가되는 식각 패턴(106b)은 정사각형 어레이 패턴(1062) 형태로 이루어진다. 혹은 도 5b 및 도 5c와 같이, 수직 또는 수평의 라인 어레이 패턴(1064, 1066) 형태로 이루어진다.Referring to FIG. 5A, an etching pattern 106b added between the etching patterns for the microstructure pattern of the MEMS semiconductor device of the present invention is in the form of a square array pattern 1062. Alternatively, as shown in FIGS. 5B and 5C, the line array patterns 1064 and 1066 may be vertical or horizontal.
이상 설명한 바와 같이, 본 발명에 따른 제조 방법은 미세 구조체 패턴용 식각 패턴 사이의 오픈 영역에 다수개의 균일 또는 불균일 식각 패턴을 갖는 마스크를 이용하여 오픈 영역의 식각 구조물 일부를 남기고 이후 이를 제거함으로써 미세 구조체 패턴 사이의 간격 차이로 인한 식각률 차이로 인해 발생하는 로딩 현상, 푸팅 현상 등을 미연에 방지한다.As described above, the manufacturing method according to the present invention by using a mask having a plurality of uniform or non-uniform etching pattern in the open area between the etching pattern for the microstructure pattern, leaving a part of the etch structure of the open area and then removing the microstructure It prevents loading phenomenon and footing phenomenon caused by difference in etching rate due to gap between patterns.
따라서, 본 발명은 마이크로머시닝을 이용한 MEMS 반도체 장치의 제조 공정시 미세 구조체 패턴의 식각 프로파일을 양호하게 하여 설계자가 의도한 바와 동일한 기계적 특성을 가지는 미세 구조체를 형성할 수 있는 효과가 있다.Therefore, the present invention has an effect of forming a fine structure having the same mechanical properties as the designer intended by improving the etching profile of the microstructure pattern in the manufacturing process of the MEMS semiconductor device using micromachining.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.
도 1a 내지 도 1c는 종래 기술에 의한 마이크로머시닝을 이용한 미세 구조체 패턴의 제조 공정을 나타낸 공정 순서도,1A to 1C are process flowcharts illustrating a process of manufacturing a microstructure pattern using micromachining according to the prior art;
도 2는 종래 기술에 의한 미세 구조체 패턴의 식각 공정시 발생하는 로딩 현상을 나타낸 도면,2 is a view showing a loading phenomenon occurring during the etching process of the microstructure pattern according to the prior art,
도 3은 종래 기술에 의한 미세 구조체 패턴의 식각 공정시 발생하는 푸팅 현상을 나타낸 도면,3 is a view showing a footing phenomenon occurring during the etching process of the microstructure pattern according to the prior art,
도 4a 내지 도 4d는 본 발명에 따른 마이크로머시닝을 이용한 미세 구조체 패턴의 제조 공정을 나타낸 공정 순서도,4A to 4D are process flowcharts illustrating a process of manufacturing a microstructure pattern using micromachining according to the present invention;
도 5a 내지 도 5c는 본 발명의 미세 구조체 패턴의 제조 공정시 패턴의 오픈 영역을 식각하기 위한 식각 패턴의 다양한 실시예들을 나타낸 도면들.5A to 5C illustrate various embodiments of an etching pattern for etching an open region of a pattern in a process of manufacturing a microstructure pattern of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>
100 : 반도체 기판 102 : 희생층100 semiconductor substrate 102 sacrificial layer
104 : 식각 대상물 106 : 식각 마스크104: etching object 106: etching mask
106a : 제 1식각 마스크 106b : 제 2식각 마스크106a: first etching mask 106b: second etching mask
110 : 미세 구조물 패턴의 오픈 영역110: open area of the microstructure pattern
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0003374A KR100527816B1 (en) | 2003-01-17 | 2003-01-17 | Method for manufacturing a microstructure pattern by using micromachining technology |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0003374A KR100527816B1 (en) | 2003-01-17 | 2003-01-17 | Method for manufacturing a microstructure pattern by using micromachining technology |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040066341A KR20040066341A (en) | 2004-07-27 |
| KR100527816B1 true KR100527816B1 (en) | 2005-11-15 |
Family
ID=37356180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0003374A Expired - Fee Related KR100527816B1 (en) | 2003-01-17 | 2003-01-17 | Method for manufacturing a microstructure pattern by using micromachining technology |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100527816B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101001666B1 (en) | 2008-07-08 | 2010-12-15 | 광주과학기술원 | Manufacturing method of micro vertical structure |
| WO2014175850A3 (en) * | 2012-10-26 | 2014-12-31 | Applied Materials, Inc. | Combinatorial masking |
| US12377594B2 (en) | 2019-01-11 | 2025-08-05 | Corning Incorporated | System for manufacturing of honeycomb extrusion dies and manufacturing methods thereof |
-
2003
- 2003-01-17 KR KR10-2003-0003374A patent/KR100527816B1/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101001666B1 (en) | 2008-07-08 | 2010-12-15 | 광주과학기술원 | Manufacturing method of micro vertical structure |
| WO2014175850A3 (en) * | 2012-10-26 | 2014-12-31 | Applied Materials, Inc. | Combinatorial masking |
| EP2912683A4 (en) * | 2012-10-26 | 2016-06-29 | Applied Materials Inc | COMBINATORY MASKING |
| US9728563B2 (en) | 2012-10-26 | 2017-08-08 | Applied Materials, Inc. | Combinatorial masking |
| US12377594B2 (en) | 2019-01-11 | 2025-08-05 | Corning Incorporated | System for manufacturing of honeycomb extrusion dies and manufacturing methods thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040066341A (en) | 2004-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI473143B (en) | Method of forming a micro pattern in a semiconductor device | |
| US9187320B2 (en) | Method for etching a complex pattern | |
| US7078337B2 (en) | Selective isotropic etch for titanium-based materials | |
| US20040011761A1 (en) | Method for using drie with reduced lateral etching | |
| US7563720B2 (en) | Boron doped shell for MEMS device | |
| US8492188B2 (en) | Method for producing a micromechanical component | |
| KR20100005908A (en) | The method for fabricating micro vertical structure | |
| KR100527816B1 (en) | Method for manufacturing a microstructure pattern by using micromachining technology | |
| CN101468784B (en) | Semiconductor micro suspension structure and manufacturing method thereof | |
| CN104326438A (en) | Reactive ion etching | |
| US20070184633A1 (en) | Method of segmenting wafer | |
| CN102120561B (en) | Method for forming wafer through hole | |
| US9348230B2 (en) | Method of manufacturing semiconductor device | |
| KR100416266B1 (en) | MEMS structure having a blocked-sacrificial layer support/anchor and a fabrication method of the same | |
| KR100620663B1 (en) | Manufacturing Method of Semiconductor Device | |
| US7101789B2 (en) | Method of wet etching vias and articles formed thereby | |
| US20140322918A1 (en) | Micro-posts having improved uniformity and a method of manufacture thereof | |
| JP3500780B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
| US7160751B2 (en) | Method of making a SOI silicon structure | |
| US10357768B2 (en) | MEMS device and fabrication method thereof | |
| US20070128757A1 (en) | Method for forming comb electrodes using self-alignment etching | |
| CN111204704B (en) | Manufacturing method of step structure | |
| JP3944585B2 (en) | Vertical surface fabrication method by dry etching | |
| CN109429157B (en) | Microphone and method for manufacturing the same | |
| KR100372690B1 (en) | Dry etching method of micro senson structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R14-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R14-asn-PN2301 |
|
| FPAY | Annual fee payment |
Payment date: 20081104 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20111104 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20111104 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |