KR100477816B1 - 반도체 소자의 티타늄 실리사이드 콘택 형성 방법 - Google Patents

Abstract

본 발명은 티타늄 실리사이드 형성 시, TiCl₄ 소오스와 Si을 함유한 가스를 번갈아 흘려주는 방식의 원자층증착법(ALD)을 사용함으로써, 비교적 저온 증착을 가능하게 하면서 Si의 손실을 최소화할 수 있는 반도체 소자의 티타늄실리사이드 콘택 형성방법에 관하여 개시한다. 본 발명의 티타늄실리사이드 콘택 형성방법은, 실리콘 기판 상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 선택적으로 식각하여 상기 실리콘 기판의 활성영역을 노출시키는 콘택 홀을 형성하는 단계와, TiCl₄ 소오스와 실리콘-함유 가스(Si-containing gas)를 사용한 원자층 증착법을 이용하여 상기 노출된 실리콘 기판 상에 티타늄 실리사이드층을 형성하는 단계와, 상기 결과물 상에 금속 장벽층을 형성하는 단계, 및 상기 콘택 홀내에 도전성 금속을 매립하여 콘택 플러그를 형성하는 단계를 포함한다.

Description

반도체 소자의 티타늄 실리사이드 콘택 형성 방법{METHOD FOR FORMING TITANIUM SILICIDE CONTACT OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 티타늄 실리사이드 콘택 형성 방법에 관한 것으로서, 보다 상세하게는 원자층 증착법(Atomic Layer Deposition; 이하, ALD라 약함)을 이용하여 오믹 콘택(Ohmic Contact)층으로서 유용한 티타늄 실리사이드층을 형성하는 방법에 관한 것이다.

반도체 소자의 배선은 하부 구조물과 상부 구조물을 연결하기 위한 수단으로서, 반도체 소자의 속도, 수율 및 신뢰성을 결정하는 요인이 되기 때문에 반도체 제조 공정중 가장 중요한 위치를 점유하고 있다. 집적도가 낮은 반도체 소자의 경우에는 배선 연결을 위한 콘택 홀의 금속 매립 방법이 크게 문제가 되지 않았지만, 최근 반도체 소자의 집적도가 증가할 수록 반도체 기판과 금속 배선간의 연결 부위인 콘택의 크기도 그에 따라 작아진 동시에 종횡비 역시 증가하기 때문에 콘택 형성방법이 심각한 문제로 대두되고 있는 실정이다.

이에 따라, 콘택 플러그를 형성하기 전에 실리콘 기판과의 접합 부위에 비저항이 낮으면서도 고온에서 안정한 고융점의 실리사이드(silicide)를 추가해서 배선 공정을 실시하게 된다.

도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 티타늄 실리사이드 콘택 형성 방법을 순차적으로 도시한 공정 단면도이다.

도 1a를 참조하면, 반도체 기판(11) 상에 층간절연막(12)을 형성한 후, 상기 반도체 기판(11)의 활성 영역을 노출시키도록 상기 층간절연막(12)을 식각하여 콘택 홀(13)을 형성한다.

이어, 도 1b에 도시한 바와 같이, 플라즈마 화학기상증착법(PECVD: Plasma Enhanced Chemical Vapor Deposition)을 이용하여 TiSi₂층(14)을 형성한다. 이때, 가스 소오스로서, TiCl₄ 및 H₂ 또는 SiH₄의 혼합가스를 흘려주면서 약 200W 이상의 RF 플라즈마를 형성시켜 증착을 진행한다. 전술한 PECVD 공정에 의한 TiSi₂(14) 형성 반응식은 일반적으로 다음의 (식 1)과 같이 표현된다.

TiCl₄ + 2H₂ + 2Si = TiSi₂ + 4HCl --------- (식 1)

상기 (식 1)에 의하면, TiCl₄ 분자와 H₂ 분자가 Si 기판(11)과 만나서 티타늄 실리사이드를 형성할 수 있는 것처럼 표현되어 있으나, 실제로는 TiCl₄ 분자가 분해되어 TiSi₂ 를 형성하기 위해서는 약 800℃ 이상의 매우 높은 온도가 필요하다. 따라서, 전술한 PECVD 공정에서의 실제 반응식은 차이가 있으며, 플라즈마에 의해 분해된 TiCl_x (x〈4) 라디칼이 실리콘 기판과 활발하게 반응하는 것으로 생각된다.

이와 같이, 종래의 PECVD법에서는 플라즈마를 이용하여 TiCl₄ 분자를 TiCl_x 라디칼로 활성화시킴으로써, 실리콘 기판과의 반응을 촉진시켜 증착 온도를 낮출 수 있다는 장점이 있다. 그런나, 이 경우 TiCl_x 와 Si 기판과의 반응이 매우 활발해져 하기 (식 2)와 같이 TiCl_x 를 환원시키는 것이 H₂ 가 아니라 Si이 되어 Si 기판(11)의 손실(loss)이 심해지는 단점이 있다.

4TiCl_x + (x+8)Si = 4TiSi₂ + xSiCl₄ --------- (식 2)

즉, TiSi₂ 가 형성되면서 소비되는 실리콘외에도 SiCl₄ 형태로 날아가는 실리콘도 증가하게 되어 콘택 바닥에서의 실리콘 손실이 매우 심해지고 이로 인해 누설전류(leakage current)가 증가하는 문제점이 있다.

도 1c는 전술한 PECVD에 형성된 티타늄 실리사이드층(14) 위에 TiN 배리어 막(15)을 형성한 도면을 나타내며, 도 1d는 TiN 배리어 막(15) 위에 CVD 텅스텐을 매립하여 콘택 플러그(16)를 형성한 도면을 나타낸다.

이상 설명한 종래 기술에 따르면, 플라즈마에 형성된 TiCl_x 라디칼과 Si 기판과의 반응에 의해 SiCl₄ 형태로 실리콘이 소비되면서 Si의 손실이 심해진다는 문제점이 있으며, 이는 얕은 접합(shallow junction)으로 갈수록 더욱 심화되고 있다. 실제적으로, 종래 기술에 따른 콘택 홀 형성 후 전자주사현미경(SEM)으로 관측한 사진을 나타낸 도 2a와, 실리사이드 콘택 형성 후의 SEM 사진을 도시한 도 2b에서도 비교된 바와같이, 전술한 PECVD 공정 중 심한 Si 기판의 손실이 발생하였음을 확인할 수 있으며, 이는 곧 누설전류의 원인이 된다.

본 발명은 전술한 종래기술의 문제점을 해소하기 위해 안출된 것으로서, 티타늄 실리사이드 형성 시, TiCl₄ 소오스와 Si을 함유한 가스를 번갈아 흘려주는 방식의 원자층증착법(ALD)을 사용함으로써, 비교적 저온 증착을 가능하게 하면서 Si의 손실을 최소화할 수 있는 반도체 소자의 티타늄실리사이드 콘택 형성방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 티타늄실리사이드 콘택 형성방법은, 실리콘 기판 상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 선택적으로 식각하여 상기 실리콘 기판의 활성영역을 노출시키는 콘택 홀을 형성하는 단계와, TiCl₄ 소오스와 실리콘-함유 가스(Si-containing gas)를 사용한 원자층 증착법을 이용하여 상기 노출된 실리콘 기판 상에 티타늄 실리사이드층을 형성하는 단계와, 상기 결과물 상에 금속 장벽층을 형성하는 단계, 및 상기 콘택 홀내에 도전성 금속을 매립하여 콘택 플러그를 형성하는 단계를 포함함을 특징으로 한다.

바람직하게, 상기 티타늄 실리사이드층을 형성하는 단계는, TiCl₄ 소오스를 플로우(flow) 시켜 노출된 실리콘 기판 상에 TiCl₄ 분자를 흡착시키는 공정과, 원자층 증착챔버내의 잔류 TiCl₄ 가스를 제거하기 위한 퍼지(Purge) 공정과, 실리콘-함유 가스를 일정시간 흘려 상기 흡착된 TiCl₄ 분자층 위에 실리콘-함유가스 분자를 흡착시키는 공정, 및 상기 챔버내의 잔류 가스를 제거하기 위한 퍼지 공정을 원하는 두께의 티타늄실리사이드층이 얻어질 때까지 복수회 반복 실시하는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 3a 내지 3h는 본 발명에 따른 티타늄 실리사이드 콘택 형성 방법을 순차적으로 도시한 공정 단면도이다.

도 3a에 도시한 바와 같이, 반도체 기판으로서 트랜지스터를 구비한 실리콘 기판(21)의 전표면 상에 층간절연막(22)을 적층시킨 후, 상기 층간절연막(22)을 선택적으로 식각하여 상기 실리콘 기판(21)의 활성영역을 노출시키는 콘택 홀(23)을 형성한다.

이어, 도 3b에 도시한 바와 같이, 상기 결과물을 원자층 증착(ALD) 챔버에 적재한 후, 상기 실리콘 기판(21)의 온도를 약 500∼900℃의 범위로 유지한 상태에서, TiCl₄ 소오스를 흘려주어 상기 노출된 실리콘 기판(21)의 활성영영 상에 흡착된 TiCl₄ 분자(24a)를 형성한다. 이때, TiCl₄ 분자가 실리콘 기판(21)에 충분히 흡착될 수 있도록 TiCl₄ 소오스의 플로우 시간을 약 0.5초 이상 유지해 준다.

연이어, TiCl₄ 가스의 플로우를 멈추고, 퍼지 가스를 0.05초 내지 10초 범위의 공급시간 동안 챔버 내부로 공급하여 ALD 챔버 내부에 잔류하는 미반응 TiCl₄ 가스를 제거하기 위해 도 3c에 도시한 바와 같이, 퍼지(purge) 공정을 실시한다.

다음으로, 도 3d에 도시한 바와 같이, 실리콘-함유 가스를 일정 시간 흘려주어 상기 흡착된 TiCl₄ 분자(24a) 위에 실리콘-함유 가스 분자(24b)들을 흡착시킨다. 이때, 상기 실리콘-함유 가스(Si-containing gas)로서, SiH₄ 가스를 사용할 수 있다.

이어, 도 3e에 도시한 바와 같이, 상기 ALD 챔버내의 잔류 가스들을 제거하기 위해, 퍼지 공정을 실시한다. 이때, ALD 챔버의 정화를 위한 퍼지 가스로는 불활성 가스 또는 H₂ 가스를 이용한다.

전술한 도 3b에서 도 3e까지의 공정들을 원하는 두께의 티타늄 실리사이드층이 형성될 때 까지 복수 회 반복 실시하면, 흡착된 TiCl₄ 분자(24a)와 흡착된 실리콘-함유 가스 분자(24b)와의 반응에 의해, 도 3f에 나타낸 바와 같이, 티타늄 실리사이드층(24)을 실리콘 기판(21)의 활성영역 상에 형성한다.

이때, 전술한 원자층증착법에 따라 상기 티타늄 실리사이드층(24)을 형성하는 동안 또는 형성 한 후, 박막 내의 Cl 함량을 감소시킬 수 있도록 H₂ 또는 SiH₄ 가스를 이용한 플라즈마 처리를 실시하여 기판의 단차 피복성(step coverage)을 증가시킬 수 있으며, ALD TiSi₂층(24)을 형성한 후 NH₃ 또는 N₂/H₂ 분위기 하에서 플라즈마 처리를 해주어 그 표면을 질화 처리할 수도 있음은 물론이다.

도 3g는 상기 결과물 상에 TiN와 같은 금속 장벽층(25)을 형성하는 단계를 나타낸다. 구체적으로, TiCl₄ 소오스와 NH₃ 가스를 사용한 LPCVD(Low Pressure Chemical Vapor Deposition) 또는 원자층 증착법(ALD)을 이용하여 인-시튜(in-situ)로 TiN 장벽층(25)을 형성한다.

전술한 TiN 장벽층(25) 증착 후에는, 텅스텐(W), 알루미늄(Al), 구리(Cu) 등의 전기 전도도가 우수한 금속 물질을 상기 결과물 상에 증착한 후, 에치-백 또는 CMP(Chemical Mechanical Polishing)를 이용한 평탄화 공정을 수행하여, 도 3h에 도시한 바와 같은 콘택 플러그(26)를 형성한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상술한 바와 같은 본 발명에 따르면, 다음과 같은 효과가 있다.

첫째, 티타늄실리사이드 콘택을 형성함에 있어, 플라즈마를 사용하지 않으므로, TiClx (x〈4) 라디칼 생성을 억제하여 Si 기판의 손실을 최소화할 수 있다.

둘째, SiH₄과 같은 실리콘-함유 가스(Si-containing gas)를 사용함으로써, 티타늄실리사이드 형성 시 실리콘의 손실을 보상할 수 있다.

셋째, 원자층 증착법(ALD)을 사용함으로써, 원하는 두께의 티타늄실리사이층을 재현성있게 증착할 수 있으며, 우수한 단차 피복성을 얻을 수 있다.

도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 티타늄 실리사이드 콘택 형성 방법을 순차적으로 도시한 공정 단면도,

도 2a는 종래 기술에 따른 콘택 홀 형성 후 전자주사현미경(SEM)으로 관측한 사진,

도 2b는 종래 기술에 따른 티타늄 실리사이드 콘택 형성 후의 SEM 사진,

도 3a 내지 3h는 본 발명에 따른 티타늄 실리사이드 콘택 형성 방법을 순차적으로 도시한 공정 단면도이다.

* 도면의 주요 부분에 대한 부호의 설명

21 : 반도체 기판 22 : 층간 절연막

23 : 콘택 홀 24 : 티타늄 실리사이드층

24a : 흡착된 TiCl₄ 분자 24b : 흡착된 실리콘 함유 가스 분자

25 : 배리어 금속막(TiN) 26 : 콘택 플러그

Claims (3)

1. 실리콘 기판 상에 층간절연막을 형성하는 단계;

   상기 층간절연막을 선택적으로 식각하여 상기 실리콘 기판의 활성영역을 노출시키는 콘택 홀을 형성하는 단계;

   TiCl₄ 소오스와 실리콘-함유 가스(Si-containing gas)를 사용한 원자층 증착법을 이용하여 상기 노출된 실리콘 기판 상에 티타늄 실리사이드층을 형성하는 단계;

   상기 결과물 상에 금속 장벽층을 형성하는 단계; 및

   상기 콘택 홀내에 도전성 금속을 매립하여 콘택 플러그를 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 티타늄실리사이드 콘택 형성방법.
2. 제 1 항에 있어서, 상기 티타늄 실리사이드층을 형성하는 단계는,

   TiCl₄ 소오스를 플로우(flow) 시켜 노출된 실리콘 기판 상에 TiCl₄ 분자를 흡착시키는 공정,

   원자층 증착챔버내의 잔류 TiCl₄ 가스를 제거하기 위한 퍼지(Purge) 공정,

   실리콘-함유 가스를 일정시간 흘려 상기 흡착된 TiCl₄ 분자층 위에 실리콘-함유가스 분자를 흡착시키는 공정, 및

   상기 챔버내의 잔류 가스를 제거하기 위한 퍼지 공정을 원하는 두께의 티타늄실리사이드층이 얻어질 때까지 복수회 반복 실시하는 것을 특징으로 하는 반도체 소자의 티타늄실리사이드 콘택 형성방법.
3. 제 2 항에 있어서,

   상기 실리콘-함유 가스(Si-containing gas)로서, SiH₄ 가스를 사용하는 것을 특징으로 하는 반도체 소자의 티타늄실리사이드 콘택 형성방법.