KR100443792B1 - Circuit for programming a flash EEPROM and method of programming a flash EEPROM using the same - Google Patents
Circuit for programming a flash EEPROM and method of programming a flash EEPROM using the same Download PDFInfo
- Publication number
- KR100443792B1 KR100443792B1 KR10-2001-0063393A KR20010063393A KR100443792B1 KR 100443792 B1 KR100443792 B1 KR 100443792B1 KR 20010063393 A KR20010063393 A KR 20010063393A KR 100443792 B1 KR100443792 B1 KR 100443792B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- program
- threshold voltage
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
- G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
Landscapes
- Read Only Memory (AREA)
Abstract
본 발명은 플래시 이이피롬의 프로그램 회로 및 이를 이용한 프로그램 방법에 관한 것으로, 프로그램을 실시하여 메모리 셀의 문턱 전압을 상승시키는 과정에서 서로 다른 기준 전압들과 메모리 셀의 문턱 전압을 계속적으로 비교하고 소정의 레벨까지 문턱전압이 상승하면 프로그램 동작을 완료하므로써, 과도하게 프로그램되는 것을 방지함과 동시에 프로그램 완료 후에 별도의 검증 단계를 거치지 않고 문턱 전압의 최고값과 최저값을 확인할 수 있는 플래시 메모리 셀의 프로그램 회로 및 이를 이용한 프로그램 방법이 개시된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a program circuit of a flash ypyrom and a program method using the same. In the process of raising a threshold voltage of a memory cell by executing a program, the reference voltages of the memory cell are continuously compared with a threshold voltage of the memory cell. When the threshold voltage rises to the level, the program operation is completed, thereby preventing excessive programming and at the same time, the program circuit of the flash memory cell capable of confirming the maximum and minimum values of the threshold voltage without performing a separate verification step after the program completion; A program method using the same is disclosed.
Description
본 발명은 플래시 메모리 셀의 프로그램 회로 및 이를 이용한 프로그램 방법에 관한 것으로, 특히 프로그램을 실시한 후 일반적으로 실시되는 문턱 전압의 확인 단계 없이도 플래시 메모리 셀의 문턱 전압을 확인할 수 있는 플래시 메모리 셀의 프로그램 회로 및 이를 이용한 프로그램 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a program circuit of a flash memory cell and a program method using the same, and more particularly, to a program circuit of a flash memory cell capable of identifying a threshold voltage of a flash memory cell without performing a step of checking a threshold voltage which is generally performed after a program. It relates to a program method using the same.
플래시 메모리 셀은 크게 플로팅 게이트, 콘트롤 게이트 및 소오스/드레인으로 이루어지며, 콘트롤 게이트와 드레인에 소정의 프로그램 전압을 각각 인가하여 프로그램을 실시한다.The flash memory cell is largely composed of a floating gate, a control gate, and a source / drain, and a program is applied by applying a predetermined program voltage to the control gate and the drain, respectively.
종래의 프로그램 회로는 메모리 셀의 문턱 전압이 목표 전압 이상이 되도록 프로그램을 실시한 후 프로그램이 완료된 셀들에 대해 소정의 검증 단계를 거쳐 메모리 셀의 문턱 전압이 목표 전압까지 상승하였는지를 확인한다.The conventional program circuit performs a program so that the threshold voltage of the memory cell is equal to or higher than the target voltage, and then checks whether the threshold voltage of the memory cell has risen to the target voltage through a predetermined verification step for the cells in which the program is completed.
이러한 프로그램 회로는 프로그램 동작이 완료된 후 검증 단계에서는 메모리 셀의 문턱 전압이 목표 문턱 전압보다 높은지에 대해서만 확인한다. 즉, 목표 문턱 전압을 최소 전압으로 하여 메모리 셀의 문턱 전압을 확인하므로, 메모리 셀이 과도하게 프로그램 되었는지는 확인할 수 없어 문턱 전압 분포에 대한 신뢰성이 저하된다. 따라서, 멀티 레벨 메모리 셀(Multi level memory cell)을 구현하기 위해서는 ISPP(Increasement Step Pulse Program)을 사용하여야 한다.The program circuit checks whether the threshold voltage of the memory cell is higher than the target threshold voltage in the verifying step after the program operation is completed. That is, since the threshold voltage of the memory cell is checked using the target threshold voltage as the minimum voltage, it is not possible to confirm whether the memory cell is over programmed, and thus the reliability of the threshold voltage distribution is degraded. Therefore, in order to implement a multi level memory cell, an ISPP (Increasement Step Pulse Program) should be used.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 메모리 셀의 문턱 전압이 목표 전압까지 상승되도록 프로그램을 실시하되 여러 가지 레벨의 기준 전압을 발생시키고 기준 전압들과 메모리 셀의 문턱 전압을 비교하면서 프로그램을 실시하므로써 프로그램 완료와 동시에 다수의 기준 전압과 문턱 전압의 비교를 통해 문턱 전압의 최고값과 최저값을 확인할 수 있는 플래시 메모리 셀의 프로그램 회로 및 이를 이용한 프로그램 방법을 제공하는데 그 목적이 있다.Accordingly, in order to solve the above problem, the present invention implements a program to raise the threshold voltage of the memory cell to a target voltage, but generates various levels of reference voltages and compares the reference voltages with the threshold voltages of the memory cells. The purpose of the present invention is to provide a program circuit of a flash memory cell capable of confirming the maximum value and the minimum value of a threshold voltage by comparing a plurality of reference voltages and threshold voltages at the same time that the program is completed, and a program method using the same.
도 1은 본 발명에 따른 플래시 메모리 셀의 프로그램 회로도.1 is a program circuit diagram of a flash memory cell in accordance with the present invention.
도 2는 본 발명의 다른 실시예에 따른 플래시 메모리 셀의 프로그램 회로도.2 is a program circuit diagram of a flash memory cell according to another embodiment of the present invention.
도 3은 프로그램 동작 후 메모리 셀의 문턱 전압 레벨을 나타내는 전압 분포도.3 is a voltage distribution diagram illustrating a threshold voltage level of a memory cell after a program operation.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11, 21 : 메모리 셀 12, 22 : 프로그램 시간 결정 회로11, 21: memory cells 12, 22: program time determination circuit
13, 23 : 레지스터 14, 24 : 프로그램부13, 23: registers 14, 24: program unit
15 : 기준 전압 발생부 16, 26 : 비교부15: reference voltage generator 16, 26: comparison unit
161 내지 163, 261 내지 263 : 비교 수단161 to 163, 261 to 263: comparison means
251 내지 253 : 전류 설정 수단 27 : 전압 공급 수단251 to 253: current setting means 27: voltage supply means
본 발명의 제 1 실시예에 따른 플래시 이이피롬의 프로그램 회로는 프로그램 동작을 통해 메모리 셀의 문턱 전압을 목표 전압까지 상승시키는 플래시 메모리 셀의 프로그램 회로에 있어서, 서로 다른 레벨의 기준 전압을 발생시키는 기준 전압 발생부와, 메모리 셀의 문턱 전압과 서로 다른 레벨의 기준 전압을 각각 비교하기 위한 비교부를 더 포함하여 이루어지는 것을 특징으로 한다.A program circuit of a flash Y pyrom according to a first embodiment of the present invention is a program circuit of a flash memory cell that raises a threshold voltage of a memory cell to a target voltage through a program operation, and generates a reference voltage of different levels. And a voltage generator and a comparator for comparing the threshold voltages of the memory cells with reference voltages having different levels, respectively.
본 발명의 제 2 실시예에 따른 플래시 이이피롬의 프로그램 회로는 목표 문턱 전압에 따라 메모리 셀을 프로그램하는데 필요한 시간을 결정하는 프로그램 시간 결정 회로와, 프로그램 시간 결정 회로에서 발생된 프로그램 소요 시간에 대한 데이터를 저장하기 위한 레지스터와, 레지스터에 저장된 데이터에 따라 일정 시간 동안 메모리 셀을 프로그램하는 프로그램부와, 여러 가지 레벨의 기준 전압을 발생시키는 기준 전압 발생부와, 메모리 셀의 문턱 전압과 서로 다른 레벨의 기준 전압을 각각 비교하기 위한 비교부로 이루어지는 것을 특징으로 한다.The program circuit of the flash Y pyrom according to the second embodiment of the present invention includes a program time determining circuit that determines a time required for programming a memory cell according to a target threshold voltage, and data on a program time required by the program time determining circuit. A register for storing a memory, a program unit for programming a memory cell for a predetermined time according to the data stored in the register, a reference voltage generator for generating reference voltages of various levels, and a threshold level different from a threshold voltage of the memory cell. And a comparison unit for comparing the reference voltages, respectively.
본 발명의 제 3 실시예에 따른 플래시 이이피롬의 프로그램 회로는 프로그램 동작을 통해 메모리 셀의 문턱 전압을 목표 전압까지 상승시키는 플래시 메모리 셀의 프로그램 회로에 있어서, 서로 다른 량의 전류가 흐르도록 설계된 다수의 전류 설정 수단과, 각 전류 설정 수단을 통해 흐르는 전류량과 메모리 셀에 흐르는 전류량을 각각 비교하기 위한 비교부를 더 포함하여 이루어지는 것을 특징으로 한다.A program circuit of a flash Y pyrom according to a third embodiment of the present invention is a program circuit of a flash memory cell that raises a threshold voltage of a memory cell to a target voltage through a program operation. And a comparator for comparing the current setting means of and the amount of current flowing through each of the current setting means and the amount of current flowing in the memory cell, respectively.
본 발명의 제 4 실시예에 따른 플래시 이이피롬의 프로그램 회로는 목표 문턱 전압에 따라 메모리 셀을 프로그램하는데 필요한 시간을 결정하는 프로그램 시간 결정 회로와, 프로그램 시간 결정 회로에서 발생된 프로그램 소요 시간에 대한 데이터를 저장하기 위한 레지스터와, 레지스터에 저장된 데이터에 따라 일정 시간 동안 메모리 셀을 프로그램하는 프로그램부와, 서로 다른 량의 전류가 흐르도록 설계된 다수의 전류 설정 수단과, 각 전류 설정 수단을 통해 흐르는 전류량과 메모리 셀에 흐르는 전류량을 각각 비교하기 위한 비교부로 이루어지는 것을 특징으로 한다.The program circuit of the flash Y pyrom according to the fourth embodiment of the present invention includes a program time determining circuit that determines a time required for programming a memory cell according to a target threshold voltage, and data on a program time required by the program time determining circuit. And a program unit for programming a memory cell for a predetermined time according to the data stored in the register, a plurality of current setting means designed to flow a different amount of current, a current amount flowing through each current setting means, And a comparison unit for comparing the amounts of current flowing through the memory cells, respectively.
또한, 본 발명에 따른 플래시 이이피롬의 프로그램 방법은 상기의 제 1 실시예 또는 제 2 실시예에 기재된 회로를 이용하여 메모리 셀을 프로그램 하면서 동시에 비교부를 이용하여 메모리 셀에 흐르는 전류량 및 서로 다른 레벨의 기준 전압을 각각 비교하고 메모리 셀의 문턱 전압이 목표 레벨의 전압까지 상승하면 프로그램을 중지하는 것을 특징으로 한다.In addition, the programming method of the flash Y pyrom according to the present invention, while programming the memory cell using the circuit described in the first embodiment or the second embodiment of the present invention and at the same time using the comparison unit Comparing the reference voltages and stopping the program when the threshold voltage of the memory cell rises to the target level voltage.
본 발명의 다른 실시예에 따른 플래시 이이피롬의 프로그램 방법은Program method of flash Y pyrom according to another embodiment of the present invention
상기의 제 3 실시예 또는 제 4 실시예에 기재된 회로를 이용하여 메모리 셀을 프로그램 하면서 동시에 비교부를 이용하여 메모리 셀의 문턱 전압 및 서로 다른 량의 전류를 각각 비교하고 메모리 셀에 흐르는 전류량이 목표 전류량까지 감소하면 프로그램을 중지하는 것을 특징으로 한다.The memory cells are programmed using the circuits described in the third or fourth embodiment described above, and at the same time, the threshold voltage and the different amounts of currents of the memory cells are compared using the comparison unit, and the amount of current flowing through the memory cells is the target current amount. If it decreases, the program is stopped.
상기에서, 본원 발명의 제 1 및 제 2 실시예는 메모리 셀을 프로그램하면서 동시에 메모리 셀의 문턱 전압과 기준 전압을 비교하여 메모리 셀의 문턱 전압 분포를 확인할 수 있는 플래시 메모리 셀의 프로그램 회로에 관한 것이다.In the above, the first and second embodiments of the present invention relate to a program circuit of a flash memory cell capable of checking a threshold voltage distribution of a memory cell by simultaneously programming a memory cell and comparing a threshold voltage and a reference voltage of the memory cell. .
본원 발명의 제 3 및 제 4 실시예는 메모리 셀을 프로그램하면서 동시에 메모리 셀에 흐르는 전류량과 다수의 전류 설정 수단에 의해 흐르는 서로 다른 전류량을 각각 비교하여 메모리 셀의 문턱 전압 분포를 확인할 수 있는 플래시 메모리 셀의 프로그램 회로에 관한 것이다.In the third and fourth embodiments of the present invention, a flash memory capable of checking a threshold voltage distribution of a memory cell by programming a memory cell and simultaneously comparing the amount of current flowing through the memory cell with the amount of current flowing by the plurality of current setting means, respectively. It relates to the program circuit of the cell.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail.
도 1은 메모리 셀의 문턱 전압과 기준 전압을 비교하는 플래시 이이피롬의 프로그램 회로도이다.1 is a program circuit diagram of a flash Y pyrom comparing a threshold voltage and a reference voltage of a memory cell.
도 1을 참조하면, 플래시 이이피롬의 프로그램 회로는 목표 문턱 전압에 따라 메모리 셀(11)을 프로그램 하는데 필요한 시간을 결정하는 프로그램 시간 결정 회로(12)와, 프로그램 시간 결정 회로(12)에서 발생된 프로그램 소요 시간에 대한 데이터를 저장하는 레지스터(13)와, 레지스터(13)에 저장된 데이터에 따라 일정 시간 동안 메모리 셀(11)을 프로그램하여 메모리 셀(11)의 문턱 전압을 목표 문턱 전압까지 상승시키는 프로그램부(14)와, 여러 가지 레벨의 기준 전압을 발생시키는 기준 전압 발생부(15) 및 다수의 비교 수단으로 이루어지며 다수의 비교 수단의 제 1 입력 단자에는 메모리 셀의 문턱 전압이 공통으로 인가되고, 제 2 입력 단자에는 서로 다른 기준 전압이 각각 인가되어 메모리 셀의 문턱 전압의 레벨을 판단하는 비교부(16)로 이루어진다.Referring to FIG. 1, a program circuit of a flash Y pyrom is generated by a program time determining circuit 12 and a program time determining circuit 12 that determine a time required for programming the memory cell 11 according to a target threshold voltage. The memory cell 11 is programmed for a predetermined time in accordance with the register 13 storing data for program required time and the data stored in the register 13 to raise the threshold voltage of the memory cell 11 to the target threshold voltage. It consists of a program unit 14, a reference voltage generator 15 for generating reference voltages of various levels, and a plurality of comparison means, and a threshold voltage of a memory cell is commonly applied to the first input terminal of the plurality of comparison means. Each of the second input terminals is provided with different reference voltages, and includes a comparator 16 determining the level of the threshold voltage of the memory cell.
기준 전압 발생부(15)는 전원 전압 단자와 접지 전압 단자간에 직렬로 접속된 다수의 저항(R11 내지 R14)으로 구성되며, 전원 전압은 다수의 저항(R11 내지 R14)에 의해 소정의 전압만큼 강하되어 여러 가지 레벨의 기준 전압(Va, Vb 및 Vc)을 발생시킨다. 즉, 제 1 저항(R11)에 의해 강하된 전압이 제 1 및 제 2 저항(R11 및 R12) 사이의 제 1 노드(N11)에서 제 1 기준 전압(Va)으로 발생되고, 제 1 및 제 2 저항(R11 및 R12)에 의해 강하된 전압이 제 2 및 제 3 저항(R12 및 R13) 사이의 제 2 노드(N12)에서 제 2 기준 전압(Vb)으로 발생된다. 또한, 제 1 내지 제 3 저항(R11 내지 R13)에 의해 강하된 전압이 제 3 및 제 4 저항(R13 및 R14) 사이의제 3 노드(N13)에서 제 3 기준 전압(Vc)으로 발생된다.The reference voltage generator 15 is composed of a plurality of resistors R11 to R14 connected in series between the power supply voltage terminal and the ground voltage terminal, and the power supply voltage drops by a predetermined voltage by the plurality of resistors R11 to R14. To generate various levels of reference voltages Va, Vb, and Vc. That is, a voltage dropped by the first resistor R11 is generated as the first reference voltage Va at the first node N11 between the first and second resistors R11 and R12, and the first and second voltages. The voltage dropped by the resistors R11 and R12 is generated as the second reference voltage Vb at the second node N12 between the second and third resistors R12 and R13. In addition, a voltage dropped by the first to third resistors R11 to R13 is generated as the third reference voltage Vc at the third node N13 between the third and fourth resistors R13 and R14.
이하, 프로그램 회로의 동작을 설명하기로 한다.Hereinafter, the operation of the program circuit will be described.
먼저, 프로그램 시간 결정 회로(12)에서 메모리 셀의 문턱 전압을 목표 문턱 전압으로 상승시키는 필요한 프로그램 시간을 결정한 후 이에 따라 발생된 신호를 레지스터(13)에 저장한다.First, the program time determining circuit 12 determines a necessary program time for raising the threshold voltage of the memory cell to the target threshold voltage, and then stores the generated signal in the register 13.
레지스터(13)에 저장된 신호는 프로그램부(14)로 인가되고, 레지스터(13)의 신호에 따라 프로그램부(14)는 소정의 시간만큼 메모리 셀(11)을 프로그램 한다. 프로그램부(14)는 프로그램을 실시하는데 필요한 전압, 즉 메모리 셀(11)의 콘트롤 게이트에 인가될 고전압과 드레인 전압을 발생시키며, 시간 연산 장치를 구비하여 레지스터(13)에 저장된 데이터에 따라 해당 시간만큼만 메모리 셀에 고전압과 드레인 전압을 인가하여 메모리 셀(11)의 프로그램을 실시한다.The signal stored in the register 13 is applied to the program unit 14, and according to the signal of the register 13, the program unit 14 programs the memory cell 11 for a predetermined time. The program unit 14 generates a voltage required for executing the program, that is, a high voltage and a drain voltage to be applied to the control gate of the memory cell 11, and includes a time calculating device so that the corresponding time is determined according to the data stored in the register 13. Only the high voltage and the drain voltage are applied to the memory cell to program the memory cell 11.
이때, 메모리 셀의 문턱 전압(Vt)은 비교부(13)의 제 1 내지 제 3 비교 수단(161 내지 163)의 제 1 입력 단자로 공통으로 인가되고, 기준 전압 발생부(15)에서 발생된 제 1 내지 제 3 기준 전압(Va, Vb 및 Vc)은 제 1 내지 제 3 비교 수단(161 내지 163)의 제 2 입력 단자로 각각 인가되어, 프로그램을 실시하면서 메모리 셀의 문턱 전압(Vt) 변화를 계속적으로 모니터링한다.At this time, the threshold voltage Vt of the memory cell is commonly applied to the first input terminal of the first to third comparison means 161 to 163 of the comparator 13, and is generated by the reference voltage generator 15. The first to third reference voltages Va, Vb, and Vc are applied to the second input terminals of the first to third comparison means 161 to 163, respectively, to change the threshold voltage Vt of the memory cell while executing a program. Monitor continuously.
소정의 시간이 경과한 후 메모리 셀(11)의 프로그램 동작이 완료되면, 비교부(16)의 제 1 내지 제 3 비교 수단(161 내지 163)의 출력 전압을 보고 메모리 셀의 문턱 전압이 어느 레벨에 분포하고 있는지를 판단할 수 있다.When the program operation of the memory cell 11 is completed after a predetermined time has elapsed, the output voltage of the first to third comparison means 161 to 163 of the comparator 16 is measured, and the threshold voltage of the memory cell is at a certain level. It can be determined whether it is distributed at.
도 3을 참조하여 보다 자세히 설명하면 다음과 같다.Referring to Figure 3 in more detail as follows.
예를 들어, 제 1 내지 제 3 기준 전압을 각각 3V, 2V, 1V로 가정한 상태에서, 제 1 비교 수단(161)의 출력 전압(V11)이 로우 레벨이고, 제 2 및 제 3 비교 수단(162 및 163)의 출력 전압(V12및 V13)이 하이 레벨이면, 메모리 셀의 문턱 전압은 프로그램 동작에 의해 2V보다는 높고 3V보다는 낮은 제 2 레벨에 해당하는 전압까지 상승된 것을 의미한다.For example, assuming that the first to third reference voltages are 3 V, 2 V, and 1 V, respectively, the output voltage V 11 of the first comparing means 161 is at a low level, and the second and third comparing means are at a low level. If the output voltages V 12 and V 13 of 162 and 163 are at a high level, this means that the threshold voltage of the memory cell is raised to a voltage corresponding to a second level higher than 2V and lower than 3V by a program operation.
상기에서는 3가지의 기준 전압을 발생시키고 3개의 비교 수단을 통해 문턱 전압의 변화를 센싱하였으나, 기준 전압 발생부(15)의 저항 개수를 증가시켜 각각의 기준 전압에 대한 전압차를 보다 더 세분화하고, 그에 상응하게 비교부(16)의 비교 수단 개수도 증가시키므로써 문턱 전압의 레벨을 보다 더 정확하게 측정할 수 있다.In the above, three reference voltages are generated and the change of the threshold voltage is sensed through three comparison means. However, the voltage difference with respect to each reference voltage is further subdivided by increasing the number of resistors of the reference voltage generator 15. Accordingly, the number of the comparison means of the comparator 16 is also increased accordingly, so that the level of the threshold voltage can be measured more accurately.
이로써, 종래에는 메모리 셀의 프로그램 동작이 실시된 후에 별도의 확인 단계를 실시하여야만 셀의 문턱 전압 분포를 확인할 수 있었지만, 본 발명에서는 다수의 비교 수단을 통해 여러 가지 레벨의 기준 전압(Va, Vb 및 Vc)을 메모리 셀의 문턱 전압과 비교하면서 프로그램을 실시하므로, 프로그램 동작이 완료된 후에 별도의 확인 단계 없이도 메모리 셀의 문턱 전압 변화량을 바로 확인할 수 있다.Thus, in the related art, the threshold voltage distribution of the cell can be confirmed only by performing a separate verification step after the program operation of the memory cell is performed. However, in the present invention, the reference voltages Va, Vb and Since the program is executed while comparing Vc) with the threshold voltage of the memory cell, the amount of change in the threshold voltage of the memory cell can be immediately confirmed without a separate checking step after the program operation is completed.
또한, 종래에는 확인 단계를 통해 메모리 셀의 문턱 전압이 목표 전압보다 높아졌는지 만을 확인할 수 있고 어느 정도까지 문턱 전압이 높아졌는지를 판단할 수 없었으나, 본 발명은 문턱 전압에 대한 최소 전압과 최고 전압을 예측할 수 있어 메모리 셀에 대한 과도 프로그램의 발생 여부뿐만 아니라 문턱 전압 분포를 보다 명확하게 판단할 수 있다.In addition, in the related art, it is only possible to confirm whether the threshold voltage of the memory cell is higher than the target voltage through the verifying step, and it is not possible to determine how much the threshold voltage is increased. However, the present invention is a minimum voltage and a maximum voltage of the threshold voltage. Can predict the threshold voltage distribution as well as whether or not a transient program is generated for the memory cell.
한편, 도면에는 도시되어 있지 않지만, 제 1 내지 제 3 비교 수단(161 내지 163)의 출력 신호를 논리적으로 조합한 신호를 프로그램부(14)의 인에이블 신호로 사용하여, 메모리 셀의 문턱 전압이 목표 레벨에 도달하였을 때 프로그램 동작을 중지시키므로써 과도하게 프로그램되는 것을 방지할 수도 있다.On the other hand, although not shown in the drawing, a signal obtained by logically combining the output signals of the first to third comparison means 161 to 163 is used as the enable signal of the program unit 14, whereby the threshold voltage of the memory cell is increased. Over-programming can also be prevented by stopping the program operation when the target level is reached.
이하, 도 2를 참조하여 메모리 셀에 흐르는 전류량과 다수의 전류 설정 수단에 의해 흐르는 서로 다른 전류량을 각각 비교하는 플래시 메모리 셀의 프로그램 회로의 동작을 설명하기로 한다.Hereinafter, an operation of a program circuit of a flash memory cell that compares the amount of current flowing through the memory cell with different amounts of current flowing by the plurality of current setting means will be described with reference to FIG. 2.
도 2에 도시된 바와 같이, 본원 발명의 다른 실시예에 따른 플래시 메모리 셀의 프로그램 회로는 목표 문턱 전압에 따라 메모리 셀(21)을 프로그램 하는데 필요한 시간을 결정하는 프로그램 시간 결정 회로(22)와, 프로그램 시간 결정 회로(22)에서 발생된 프로그램 소요 시간에 대한 데이터를 저장하는 레지스터(13)와, 레지스터(23)에 저장된 데이터에 따라 일정 시간 동안 메모리 셀(21)을 프로그램하여 메모리 셀(21)의 문턱 전압을 목표 문턱 전압까지 상승시키는 프로그램부(24)와, 서로 다른 량의 전류가 흐르도록 설계된 다수의 전류 설정 수단(251 내지 253)과, 각 전류 설정 수단을 통해 흐르는 전류량과 메모리 셀에 흐르는 전류량을 각각 비교하기 위한 비교부(26)로 이루어진다.As shown in FIG. 2, a program circuit of a flash memory cell according to another embodiment of the present invention includes a program time determination circuit 22 that determines a time required for programming the memory cell 21 according to a target threshold voltage; The memory cell 21 is programmed by programming the memory cell 21 for a predetermined time according to the register 13 for storing data on the program time required by the program time determining circuit 22 and the data stored in the register 23. A program unit 24 for raising a threshold voltage of the target voltage to a target threshold voltage, a plurality of current setting means 251 to 253 designed to flow different amounts of current, a current amount flowing through each current setting means, and a memory cell. Comparing section 26 for comparing the amount of current flowing through each.
각각의 전류 설정 수단(251 내지 253)은 서로 다른 저항값을 갖는 트랜지스터(N21 내지 N23)로 구성되며, 트랜지스터(N21 내지 N23)의 게이트 전극에는 전압공급 수단(27)에 의해 소정의 전압이 인가된다. 이때, 전압 공급 수단(27)은 전류원(C21)으로부터 게이트와 드레인이 연결된 트랜지스터(N24)가 직렬로 접속된 구조로 이루어져, 드레인에 전류를 공급하므로써 트랜지스터(N21 내지 N23)의 게이트에 인가될 소정의 전압을 생성한다. 소정의 전압이 트랜지스터(N21 내지 N23)의 게이트 전극에 인가되면 온-저항이 서로 다른 트랜지스터에 의해 서로 다른 량의 전류가 흐른다.Each current setting means 251 to 253 is composed of transistors N21 to N23 having different resistance values, and a predetermined voltage is applied to the gate electrodes of the transistors N21 to N23 by the voltage supply means 27. do. At this time, the voltage supply means 27 has a structure in which a transistor N24 connected to a gate and a drain is connected in series from the current source C21, and the predetermined voltage to be applied to the gates of the transistors N21 to N23 by supplying current to the drain. To generate a voltage. When a predetermined voltage is applied to the gate electrodes of the transistors N21 to N23, different amounts of current flow through the transistors having different on-resistance.
비교부(26)는 하나의 단자를 통해 메모리 셀에 흐르는 전류량을 센싱하고, 다른 하나의 단자를 통해 각 전류 설정 수단(251 내지 253)을 통해 흐르는 서로 다른 전류량을 각각 센싱하여 비교하기 위한 다수의 비교 수단(261 내지 263)으로 구성된다.The comparator 26 senses the amount of current flowing through the memory cell through one terminal, and senses and compares different amounts of current flowing through the current setting means 251 through 253 through the other terminal, respectively. Comparison means 261 to 263.
이하, 프로그램 회로의 동작을 설명하기로 한다.Hereinafter, the operation of the program circuit will be described.
먼저, 프로그램 시간 결정 회로(22)에서 메모리 셀(21)의 문턱 전압을 목표 문턱 전압으로 상승시키는 필요한 프로그램 시간을 결정한 후 이에 따라 발생된 신호를 레지스터(23)에 저장한다.First, the program time determination circuit 22 determines a necessary program time for raising the threshold voltage of the memory cell 21 to the target threshold voltage, and then stores the generated signal in the register 23.
레지스터(23)에 저장된 신호는 프로그램부(24)로 인가되고, 레지스터(23)의 신호에 따라 프로그램부(24)는 소정의 시간만큼 메모리 셀(21)을 프로그램 한다. 프로그램부(24)는 프로그램을 실시하는데 필요한 전압, 즉 메모리 셀(21)의 콘트롤 게이트에 인가될 고전압과 드레인 전압을 발생시키며, 시간 연산 장치를 구비하여 레지스터(23)에 저장된 데이터에 따라 해당 시간만큼만 메모리 셀에 고전압과 드레인 전압을 인가하여 메모리 셀(21)의 프로그램을 실시한다.The signal stored in the register 23 is applied to the program unit 24, and the program unit 24 programs the memory cell 21 for a predetermined time in accordance with the signal of the register 23. The program unit 24 generates a voltage required for executing a program, that is, a high voltage and a drain voltage to be applied to the control gate of the memory cell 21, and includes a time calculating device so as to correspond to the data stored in the register 23 for a corresponding time. Only the high voltage and the drain voltage are applied to the memory cell to program the memory cell 21.
메모리 셀(21)의 프로그램 동작이 완료되면, 메모리 셀(21)의 콘트롤 게이트 및 드레인에 소정의 전압을 인가한 후 제 1 내지 제 3 비교 수단(261 내지 263)의 제 1 입력단을 통해 메모리 셀(21)에 흐르는 전류를 센싱한다. 제 1 내지 제 3 비교 수단(261 내지 263)의 제 2 입력단에는 제 1 내지 제 3 전류 설정 수단(251 내지 253)에 의해 서로 다른 량의 전류가 센싱된다. 제 1 내지 제 3 비교 수단(261 내지 263)은 메모리 셀(21)에 흐르는 전류량과 전류 설정 수단(251 내지 253)을 통해 흐르는 제 1 내지 제 3 전류의 량을 각각 비교하여 결과값을 출력한다.When the program operation of the memory cell 21 is completed, a predetermined voltage is applied to the control gate and the drain of the memory cell 21, and then the memory cell is provided through the first input terminal of the first to third comparison means 261 to 263. The current flowing in 21 is sensed. Different amounts of current are sensed by the first to third current setting means 251 to 253 at the second input terminals of the first to third comparison means 261 to 263. The first to third comparison means 261 to 263 compare the amount of current flowing through the memory cell 21 with the amount of first to third current flowing through the current setting means 251 to 253, respectively, and output a result value. .
이로써, 도 1에서 설명한 바와 마찬가지로, 프로그램 동작이 완료된 후에 별도의 확인 단계 없이도 제 1 내지 제 3 비교 수단(261 내지 263)의 출력 신호를 통해 메모리 셀(21)의 문턱 전압문턱 전압 변화량을 바로 확인할 수 있으며, 문턱 전압에 대한 최소 전압과 최고 전압을 예측할 수 있어 메모리 셀에 대한 과도 프로그램의 발생 여부뿐만 아니라 문턱 전압 분포를 보다 명확하게 판단할 수 있다.Thus, as described with reference to FIG. 1, after the program operation is completed, the threshold voltage threshold voltage change amount of the memory cell 21 is immediately identified through the output signal of the first to third comparison means 261 to 263 without a separate checking step. The minimum and maximum voltages for the threshold voltages can be predicted to more clearly determine the threshold voltage distribution as well as whether a transient program is generated for the memory cell.
도 3을 참조하여 보다 자세히 설명하면 다음과 같다.Referring to Figure 3 in more detail as follows.
예를 들어, 제 1 비교 수단(261)의 출력 전압(V21)이 로우 레벨이고, 제 2 및 제 3 비교 수단(262 및 263)의 출력 전압(V22및 V23)이 하이 레벨이면, 메모리 셀에 흐르는 전류의 량은 프로그램 동작에 의해 제 2 전류보다는 많고 제 1 전류보다는 적은 것을 의미하며, 이로써 메모리 셀의 문턱 전압이 제 2 레벨에 해당하는 전압까지 상승된 것을 의미한다.For example, if the output voltage V 21 of the first comparing means 261 is low level, and the output voltages V 22 and V 23 of the second and third comparing means 262 and 263 are high level, The amount of current flowing through the memory cell is greater than the second current and less than the first current by the program operation, thereby increasing the threshold voltage of the memory cell to a voltage corresponding to the second level.
또한, 상기에서는 3개의 전류 설정 수단(251 내지 253) 및 3개의 비교수단(261 내지 263)을 통해 문턱 전압의 변화를 센싱하였으나, 전류 설정 수단 및 비교 수단의 개수를 증가시킬 경우 메모리 셀의 전류량의 변화를 보다 더 세밀하게 센싱할 수 있어 문턱 전압의 레벨을 보다 더 정확하게 측정할 수 있다.In addition, although the change of the threshold voltage is sensed through the three current setting means 251 to 253 and the three comparison means 261 to 263, the current amount of the memory cell is increased when the number of the current setting means and the comparison means is increased. The change in can be sensed more precisely, so that the level of the threshold voltage can be measured more accurately.
상기에서는 프로그램 동작을 완료한 후 독출 동작을 통해 메모리 셀에 흐르는 전류량을 센싱하여 메모리 셀에 대한 문턱 전압의 변화량을 측정한다. 그러나, 메모리 셀(21)을 프로그램하면 메모리 셀(21)의 문턱 전압이 상승하면서 메모리 셀(21)에 흐르는 전류는 점차적으로 줄어들게 되므로, 메모리 셀을 프로그램하면서 메모리 셀에 흐르는 전류량의 변화를 동시에 센싱하여 메모리 셀의 문턱 전압 변화량을 측정할 수도 있다.In the above, after the program operation is completed, the amount of current flowing through the memory cell is sensed through a read operation to measure a change in threshold voltage of the memory cell. However, when the memory cell 21 is programmed, the current flowing through the memory cell 21 gradually decreases while the threshold voltage of the memory cell 21 increases, so that the change in the amount of current flowing through the memory cell while sensing the memory cell is simultaneously sensed. The threshold voltage change amount of the memory cell may be measured.
이하, 메모리 셀을 프로그램하면서 메모리 셀에 흐르는 전류량의 변화를 동시에 측정하여 메모리 셀의 문턱 전압 변화량을 측정하는 방법을 설명하기로 한다.Hereinafter, a method of measuring a threshold voltage change of a memory cell by simultaneously measuring a change in the amount of current flowing through the memory cell while programming the memory cell will be described.
메모리 셀(21)을 프로그램하면서, 제 1 내지 제 3 비교 수단(261 내지 263)을 이용하여 메모리 셀(21)에 흐르는 전류의 량과 제 1 내지 제 3 전류 설정 수단(251 내지 253)을 통해 흐르는 제 1 내지 제 3 전류의 량을 각각 비교한다. 제 1 내지 제 3 비교 수단(261 내지 263)의 출력 신호(V21내지 V23)를 계속적으로 모니터링하면서 메모리 셀(21)의 문턱 전압이 목표 전압값을 만족시키는 시점에서 프로그램 동작을 중지한다. 이로써, 별도의 확인 단계 없이도 프로그램 동작을 완료함과 동시에 문턱 전압의 분포를 확인할 수 있다.While programming the memory cell 21, the amount of current flowing through the memory cell 21 using the first to third comparison means 261 to 263 and the first to third current setting means 251 to 253. Compare the amounts of the first through third currents flowing respectively. The program operation is stopped when the threshold voltage of the memory cell 21 satisfies the target voltage value while continuously monitoring the output signals V 21 to V 23 of the first to third comparison means 261 to 263. As a result, the program operation is completed without a separate checking step and the distribution of threshold voltages can be checked.
상기의 프로그램 회로는, 도 1에 도시된 프로그램 회로와 마찬가지로, 문턱전압에 대한 최소 전압과 최고 전압을 예측할 수 있으며, 제 1 내지 제 3 비교 수단(261 내지 263)의 출력 신호를 논리적으로 조합한 신호를 프로그램부(24)의 인에이블 신호로 사용하여, 메모리 셀의 문턱 전압이 목표 레벨에 도달하였을 때 프로그램 동작을 중지시키므로써 과도하게 프로그램되는 것을 방지할 수도 있다.Like the program circuit shown in FIG. 1, the program circuit may predict a minimum voltage and a maximum voltage with respect to a threshold voltage, and logically combine the output signals of the first to third comparison means 261 to 263. The signal may be used as an enable signal of the program unit 24 to prevent excessive programming by stopping the program operation when the threshold voltage of the memory cell reaches the target level.
상술한 바와 같이, 본 발명은 문턱 전압의 변화를 센싱하면서 프로그램을 실시하고, 문턱 전압이 목표 레벨에 도달하였을 때 프로그램을 중지하므로써, 과도하게 프로그램되는 것을 방지할 수 있으며, 별도의 확인 단계 없이도 문턱 전압에 대한 최저값과 최고값을 동시에 확인할 수 있어 회로의 동작에 신뢰성을 향상시킬 수 있다.As described above, the present invention implements a program while sensing a change in the threshold voltage, and stops the program when the threshold voltage reaches a target level, thereby preventing excessive programming, and without the need for a separate confirmation step The lowest and highest values for the voltage can be checked simultaneously, improving the reliability of the circuit's operation.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0063393A KR100443792B1 (en) | 2001-10-15 | 2001-10-15 | Circuit for programming a flash EEPROM and method of programming a flash EEPROM using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0063393A KR100443792B1 (en) | 2001-10-15 | 2001-10-15 | Circuit for programming a flash EEPROM and method of programming a flash EEPROM using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030031652A KR20030031652A (en) | 2003-04-23 |
| KR100443792B1 true KR100443792B1 (en) | 2004-08-09 |
Family
ID=29564647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0063393A Expired - Fee Related KR100443792B1 (en) | 2001-10-15 | 2001-10-15 | Circuit for programming a flash EEPROM and method of programming a flash EEPROM using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100443792B1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100645044B1 (en) | 2004-09-17 | 2006-11-10 | 삼성전자주식회사 | Programming Method of Nonvolatile Memory Device with High Reliability |
| KR100648278B1 (en) | 2004-11-05 | 2006-11-23 | 삼성전자주식회사 | Nonvolatile memory device having suspend / reset function of program execution section according to bulk line voltage and program method thereof |
| KR100824203B1 (en) * | 2007-04-03 | 2008-04-21 | 주식회사 하이닉스반도체 | Program method of flash memory device |
| KR100891405B1 (en) | 2007-09-27 | 2009-04-02 | 주식회사 하이닉스반도체 | Nonvolatile Memory Device and Its Operation Method |
| KR101013149B1 (en) * | 2008-07-11 | 2011-02-10 | 정원옥 | Adhesive sticker and its manufacturing method |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422845A (en) * | 1993-09-30 | 1995-06-06 | Intel Corporation | Method and device for improved programming threshold voltage distribution in electrically programmable read only memory array |
| KR0172401B1 (en) * | 1995-12-07 | 1999-03-30 | 김광호 | Multistate Nonvolatile Semiconductor Memory Devices |
| US6018477A (en) * | 1998-10-08 | 2000-01-25 | Information Storage Devices, Inc. | Intelligent refreshing method and apparatus for increasing multi-level non-volatile memory charge retention reliability |
| KR20000004719A (en) * | 1998-06-30 | 2000-01-25 | 김영환 | Data rewriting controller of a flash memory cell |
| KR20000020030A (en) * | 1998-09-17 | 2000-04-15 | 김영환 | Apparatus and method for programming threshold voltage of non-volatile memory |
| US6097628A (en) * | 1996-06-20 | 2000-08-01 | Stmicroelectronics S.R.L. | Multi-level memory circuit with regulated writing voltage |
| KR20010056072A (en) * | 1999-12-14 | 2001-07-04 | 박종섭 | Program control circuit for flash memory |
-
2001
- 2001-10-15 KR KR10-2001-0063393A patent/KR100443792B1/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422845A (en) * | 1993-09-30 | 1995-06-06 | Intel Corporation | Method and device for improved programming threshold voltage distribution in electrically programmable read only memory array |
| KR0172401B1 (en) * | 1995-12-07 | 1999-03-30 | 김광호 | Multistate Nonvolatile Semiconductor Memory Devices |
| US6097628A (en) * | 1996-06-20 | 2000-08-01 | Stmicroelectronics S.R.L. | Multi-level memory circuit with regulated writing voltage |
| KR20000004719A (en) * | 1998-06-30 | 2000-01-25 | 김영환 | Data rewriting controller of a flash memory cell |
| KR20000020030A (en) * | 1998-09-17 | 2000-04-15 | 김영환 | Apparatus and method for programming threshold voltage of non-volatile memory |
| US6018477A (en) * | 1998-10-08 | 2000-01-25 | Information Storage Devices, Inc. | Intelligent refreshing method and apparatus for increasing multi-level non-volatile memory charge retention reliability |
| KR20010056072A (en) * | 1999-12-14 | 2001-07-04 | 박종섭 | Program control circuit for flash memory |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030031652A (en) | 2003-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6831872B2 (en) | Semiconductor memory device and method for correcting a reference cell | |
| US5784314A (en) | Method for setting the threshold voltage of a reference memory cell | |
| US6078518A (en) | Apparatus and method for reading state of multistate non-volatile memory cells | |
| US6643193B2 (en) | Semiconductor device, microcomputer and flash memory | |
| US5912838A (en) | Apparatus for reading state of multistate non-volatile memory cells | |
| EP0616335A2 (en) | Nonvolatile semiconductor memory device having a status register and test method for the same | |
| KR19990083512A (en) | Non-volatile semiconductor storage device | |
| KR100291889B1 (en) | Nonvolatile semiconductor memory device | |
| US7215177B2 (en) | Semiconductor integrated circuit with electrically programmable fuse | |
| KR100331847B1 (en) | Circuit for holding threshold voltage of reference memory cell and method for holding threshold voltage thereby | |
| US7564714B2 (en) | Flash memory device and method of controlling program voltage | |
| US7483305B2 (en) | Method, apparatus and system relating to automatic cell threshold voltage measurement | |
| KR100443792B1 (en) | Circuit for programming a flash EEPROM and method of programming a flash EEPROM using the same | |
| KR100301817B1 (en) | Initial circuit of reference memory cell and method for initialing thereby | |
| US6785163B2 (en) | Trim circuit and method for tuning a current level of a reference cell in a flash memory | |
| US20060233028A1 (en) | Method and apparatus for reference cell adjusting in a storage device | |
| US20090251970A1 (en) | Semiconductor device and control method thereof | |
| US6667908B2 (en) | Reading circuit for a non-volatile memory | |
| KR20080009029A (en) | Data reading method and memory circuit | |
| KR0179857B1 (en) | Multi-storage type memory | |
| US10236041B2 (en) | Determining a state of a memory cell | |
| US11495312B2 (en) | Memory circuit and memory programming method | |
| KR100661672B1 (en) | Recovery circuit of flash memory device | |
| KR100342980B1 (en) | Method of verify in a flash memory cell | |
| WO2021242334A1 (en) | Circuit for detecting pin-to-pin leaks of an integrated circuit package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20110731 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20110731 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |