KR100403814B1

KR100403814B1 - 멀티칩 모듈을 이용하여 디.씨 옵셋을 감소시킨 다이렉트컨버젼 수신기

Info

Publication number: KR100403814B1
Application number: KR10-2001-0048739A
Authority: KR
Inventors: 우상현; 남상민
Original assignee: 삼성전자주식회사
Priority date: 2001-08-13
Filing date: 2001-08-13
Publication date: 2003-10-30
Anticipated expiration: 2021-08-13
Also published as: KR20030014856A; US6944436B2; JP2003115779A; EP1284543A3; EP1284543A2; US20030032401A1; JP3977192B2

Abstract

안테나를 통해 수신되는 신호를 증폭하는 증폭기와, 소정의 기준신호를 받아서 상기 증폭기로부터 출력되는 신호로부터 캐리어 신호를 분리시키는 믹서(mixer)와, 상기 믹서에 상기 기준신호를 제공하는 지역 오실레이터(local oscillator)와, 상기 믹서로부터 출력되는 신호에서 고주파 성분을 제거하기 위한 저역필터 및 상기 저역 필터로부터 출력되는 신호를 증폭하는 증폭기를 포함하는 다이렉트 컨버젼 수신기에 있어서, 상기 믹서와 상기 지역 오실레이터를 구성하는 일부 요소가 상기 안테나를 통해 상기 신호가 수신되어 처리되는 과정에서 발생된 신호누설이 상기 기준신호와 다시 믹싱되는 것을 차단하는 차폐 접지면 위로 형성되어 있고, 상기 믹서 및 상기 지역 오실레이터의 일부 요소를 연결하는 배선은 상기 차폐 접지면 아래로 형성된 것을 특징으로 하는 다이렉트 컨버젼 수신기를 제공한다.

Description

멀티칩 모듈을 이용하여 디.씨 옵셋을 감소시킨 다이렉트 컨버젼 수신기{Direct conversion receiver reducing DC offset using multi-chip module}

본 발명은 다이렉트 컨버젼 수신기에 관한 것으로써, 자세하게는 멀티칩 모듈을 이용하여 디.씨 옵셋을 감소시킨 다이렉트 컨버젼 수신기에 관한 것이다.

현재의 무선휴대단말기는 개발 초기에 비해 크기 및 소비전력이 작아졌고 비용도 현저히 낮아졌지만, 여전히 무선휴대단말기 전체의 크기 및 소비전력을 줄이는 것과 제조 비용 등을 낮추는 것은 보다 양질의 무선휴대단말기를 제조함에 있어 해결해야할 문제로 대두되고 있다.

이러한 문제를 개선하는데는 이미지 리젝션(image rejection) 필터를 제거할 수 있고, 또한 부품수를 줄일 수 있는 다이렉트 컨버젼 아키텍쳐(Direct Conversion Architecture)를 적용하는 것이 효과적이다.

하지만, 이러한 이점에도 불구하고 다이렉트 컨버젼 아키텍쳐를 적용하는 경우, 실제 신호와의 구분을 어렵게 하고 믹서(mixer)다음 단에 구비된 증폭기를 포화시키는 디.씨 옵셋(DC offset)이 발생되는 문제를 해소해야한다.

이러한 디.씨 옵셋 문제를 개선하기 위해 여러 방안이 제시되었고, 현재도 새로운 방안이 계속 연구되고 있다.

도 1 및 도 2는 각각 현재까지 제시된 상기 방안의 일 예 및 다른 예를 나타낸 것이다.

도 1을 참조하면, 안테나(10)를 통해 수신되는 신호는 제1 증폭기(12)에 의해 증폭되고, 제1 및 제2 믹서(14, 16)에서 지역 오실레이터(34)에서 발생되는 기준신호와 합쳐지게 된다. 이 과정에서 상기 신호 중에서 캐리어 신호가 제거된다. 제1 및 제2 믹서(14, 16)로부터 출력되는 캐리어 신호가 제거된 신호들은 각각 제1 및 제2 저역 필터(LPF:Low Pass Filter)(18, 20)를 거치면서 고주파 성분이 제거된다. 제1 및 제2 저역 필터(18, 20)로부터 출력되는 신호들은 각각 제2 및 제3 증폭기(26, 30)에 의해 증폭된다. 참조번호 36은 오실레이터(34)로부터 발생되는 기준 신호의 위상을 90°쉬프트시키는 위상 쉬프터(shifer)이다.

한편, 도 3에 도시한 바와 같이 지역 오실레이터(미도시)로부터 제1 믹서(14)에 기준신호(cos W_LOt)가 입력되는 과정에서 기판 커플링(substratecoupling)과 본드와이어 커플링(bond wire coupling)에 의해 오실레이터 신호누설(50)이 발생되고, 도 4에 도시한 바와 같이 안테나(10)를 통해 수신된 신호가 제1 증폭기(12)에 의해 증폭되는 과정에서 큰 간섭 누설(large interfere leakage)(52)이 발생되는데, 상기 두 누설은 다시 지역 오실레이터로부터 발생되는 기준신호와 자체 믹싱된다. 이 결과 디.씨 옵셋이 발생된다.

도 1에 도시된 종래 기술의 경우, 이러한 디.씨 옵셋을 제거하기 위해 제1 저역 필터(18)와 제2 증폭기(26)사이에 제1 커패시터(22)를, 제2 저역 필터(20)와 제3 증폭기(30)사이에는 제2 커패시터(24)를 구비한다.

그러나, 이러한 방안은 제1 및 제2 커패시터(22, 24)의 부피가 크고 충전 및 방전을 위한 별도의 접지(28, 32)가 필요하기 때문에 회로의 크기가 증가될 뿐만 아니라 적용이 시분할다중접속(Time Division Multiple Access)으로 한정된다.

도 1에 도시된 종래 기술과 달리, 도 2는 제2 증폭기(26)와 데이터 프로세싱 회로(data processing circuit)(44)사이에 제1 아날로그/디지털 컨버터(A/D Converter) (40)를, 제2 증폭기(30)와 데이터 프로세싱 회로(44)사이에는 제2 아날로그/디지털 컨버터(42)를 구비하고, 제1 믹서(14)와 데이터 프로세싱 회로(44)사이에 데이터 프로세싱 회로(44)로부터 출력되는 소정의 디지털 신호를 아날로그 신호로 변환하여 제1 믹서(14)로 피드 백(feed back)시키는 제1 디지털/아날로그 컨버터(D/A Converter)(46)를, 제2 믹서(16)와 데이터 프로세싱 회로(44)사이에는 상기 소정의 디지털 신호를 아날로그 신호로 변환하여 제2 믹서(16)로 피드 백시키는 제2 디지털/아날로그 컨버터(48)를 구비하는 네가티브 피드 백 루프(negative feedback loop)를 통해 상기한 디.씨 옵셋을 제거하는 방안을 나타낸 것이다.

도 2에 도시한 방안에 대한 보다 구체적인 내용은 Japanese patent publication laid-open No. Heisei 3-220823에 "Direct Convergence Receiver"로 기재되어 있다.

도 2에 도시된 이러한 방안은 폐쇄 루프를 사용하기 때문에 루프 컨버젼스(loop convergence) 시간이 제한된다. 그러므로 무선휴대단말기에와 같이 타임 슬롯(time slot)이 짧은 기기에 적용하기는 어렵다.

따라서, 본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 다양한 방식의 무선휴대단말기에 적용할 수 있고, 크기 및 소비 전력을 줄일 수 있으며, 제조 비용을 낮출 수 있는 다이렉트 컨버젼 수신기를 제공함에 있다.

도 1 및 도 2는 각각 종래 기술에 의한 다이렉트 컨버젼 수신기의 디.씨 옵셋을 감소시키는 방법들에 대한 회로 블록도이다.

도 3은 종래 기술에 의한 다이렉트 컨버젼 수신기에서 오실레이터 신호누설의 발생을 설명하기 위한 회로볼록도이다.

도 4는 종래 기술에 의한 다이렉트 컨버젼 수신기에서 저잡음 증폭기의 간섭누설의 발생을 설명하기 위한 회로블록도이다.

도 5는 본 발명의 실시예에 의한 멀티칩 모듈을 이용하여 디.씨 옵셋(DC offset)을 감소시킨 다이렉트 컨버젼 수신기에서 믹서와 오실레이터사이에 차폐접지면이 구비된 것을 개념적으로 나타낸 회로 블록도이다.

도 6은 도 5의 개념을 바탕으로 구현한 본 발명의 실시예에 의한 멀티칩 모듈을 이용하여 디.씨 옵셋(DC offset)을 감소시킨 다이렉트 컨버젼 수신기의 부분 단면도이다.

*도면의 주요 부분에 대한 부호설명*

70:안테나 72, 78:제1 및 제2 증폭기

74:믹서(mixer) 76:저역필터

80:지역 오실레이터(local oscillator)

82,126:차폐접지면 100, 106, 116, 120, 124:제1 내지 제5 기판.

102, 104, 118, 122:제1 내지 제4 배선

108, 114:제1 및 제2 도전막 110:캐버티(cavity)

112:인덕터 128:본딩

130:믹서를 포함하는 부재 132:지역 오실레이터의 능동소자

A:커패시터

A1:증폭기의 간섭누설을 나타내는 화살표

A2:오실레이터의 신호누설을 나타내는 화살표

h1 내지 h7:제1 내지 제7 비어홀

C1 내지 C7:제1 내지 제7 도전성 플러그

상기 기술적 과제를 달성하기 위하여, 본 발명은 안테나를 통해 수신되는 신호를 증폭하는 증폭기와, 소정의 기준신호를 받아서 상기 증폭기로부터 출력되는 신호로부터 캐리어 신호를 분리시키는 믹서(mixer)와, 상기 믹서에 상기 기준신호를 제공하는 지역 오실레이터(local oscillator)와, 상기 믹서로부터 출력되는 신호에서 고주파 성분을 제거하기 위한 저역필터 및 상기 저역 필터로부터 출력되는 신호를 증폭하는 증폭기를 포함하는 다이렉트 컨버젼 수신기에 있어서,

상기 믹서와 상기 지역 오실레이터를 구성하는 일부 요소가 상기 안테나를통해 상기 신호가 수신되어 처리되는 과정에서 발생된 신호누설이 상기 기준신호와 다시 믹싱되는 것을 차단하는 차폐 접지면 위로 형성되어 있고, 상기 믹서 및 상기 지역 오실레이터의 일부 요소를 연결하는 배선은 상기 차폐 접지면 아래로 형성된 것을 특징으로 하는 다이렉트 컨버젼 수신기를 제공한다. 이때, 상기 믹서는 상기 배선과 플립칩 본딩, 와이어 본딩 또는 다이 접착(die attach)되어 있다.

상기 차폐 접지면 사이에 상기 배선의 일단이 노출되는 비어홀이 형성되어 있고, 상기 믹서는 상기 비어홀을 채우는 도전성 플러그를 통해서 상기 배선과 연결되어 있다. 또한, 상기 차폐 접지면 사이에 상기 배선의 타단이 노출되는 비어홀이 형성되어 있고, 상기 오실레이터의 일부 소자는 상기 타단이 노출되는 비어홀을 채우는 도전성 플러그를 통해 상기 배선과 연결되어 있다. 이때, 상기 일부 요소는 오실레이터의 능동소자이다.

상기 지역 오실레이터의 다른 요소가 상기 차폐 접지면 아래에 형성되어 있다.

상기 다른 요소는 수동소자로써, 캐패시터, 인덕터 및 이들을 연결하는 배선들이다.

상기 차폐 접지면의 두께는 상기 신호 누설의 침투 깊이(skin depth)보다 수배 이상 두껍다.

본 발명은 멀티 칩 모듈 방식을 이용한 것이므로 원 칩(one chip)화 하였을 때보다 크기가 증가하지 않으며, 기존의 디.씨 옵셋을 줄이기 위한 회로를 추가한 구조나 오프 칩(off-chip) 형태로 오실레이터를 실장한 경우보다 크기 및 소비 전력을 줄일 수 있고, 제조 비용도 낮출 수 있다.

이하, 본 발명의 실시예에 의한 멀티칩 모듈을 이용하여 디.씨 옵셋을 감소시킨 다이렉트 컨버젼 수신기을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.

먼저, 도 5를 참조하여 본 발명의 실시예에 의한 다이렉트 컨버젼 수신기 개념을 설명한다.

구체적으로, 도 5에서 참조번호 74 및 80은 각각 믹서 및 지역 오실레이터로써, 믹서(74)는 안테나(70)를 통해 수신된 신호를 증폭시키는 제1 증폭기(72)로부터 출력되는 신호와 소정의 기준신호를 믹싱하여 제1 증폭기(72)로부터 출력되는 신호로부터 캐리어 신호를 제거하는 기능을 하고, 지역 오실레이터(80)는 상기 신호로부터 상기 캐리어 신호를 분리하는데 사용되는 소정의 기준 신호를 믹서(74)에 제공한다. 믹서(74)와 지역 오실레이터(80)사이에 차폐 접지면(82)이 구비되어 있다. 지역 오실레이터(80) 측에서 출력된 신호는 차폐 접지면(82)에 의해 제한된 영역을 통해서 믹서(74)에 전달된다. 안테나(70)를 통해 상기 신호를 수신하여 처리하는 과정에서 지역 오실레이터(80) 및 믹서(74)로부터 각각 발생되는 신호 누설(A2) 및 간섭 누설(A1)은 대부분이 차폐 접지면(82)에 흡수되어 차단된다. 이를 위해 차폐 접지면(82)의 두께는 상기 누설들의 표면침투깊이(skin depth)의 수배 이상, 바람직하게는 3배 이상인 것이 바람직하다. 이와 같이 믹서(74)와 지역 오실레이터(80)사이에 구비된 차폐 접지면(82)에 의해, 상기 누설들이 지역 오실레이터(80)로부터 발생되는 상기 기준신호와 믹싱되는 것이 방지되므로 디.씨 옵셋은 최소화된다.

계속해서 이러한 개념을 바탕으로 하는, 본 발명의 실시예에 의한 멀티칩 모듈을 이용하여 디.씨 옵셋을 감소시킨 다이렉트 컨버젼 수신기를 보다 구체적으로설명한다.

도 6을 참조하면, 제1 기판(100)의 저면에 제1 배선(102)이 형성되어 있고, 제1 배선(102)으로부터 소정거리 이격된 영역에 제2 배선(104)이 형성되어 있다. 제1 및 제2 배선(102, 104)은 제1 기판(100)의 저면에 소정 깊이로 트랜치되어 있다. 곧, 제1 및 제2 배선(102, 104)은 제1 기판(100)의 저면 상에 형성된 것이 아니라, 제1 기판(100)의 저면에 형성된 얕은 깊이의 트랜치에 채워진 형태로 구비되어 있다. 제1 기판(100)에 제1 배선(102)의 일단이 노출되는 제1 비어홀(h1)이 형성되어 있고, 제1 비어홀(h1)에 제1 배선(102)의 노출된 일단과 접촉되는 제1 도전성 플러그(C1)가 채워져 있다. 제1 도전막(108)이 제1 기판(100) 상에 제1 도전성 플러그(C1)의 전면과 접촉되게 형성되어 있다. 제1 기판(100)에 제1 배선(102)의 타단이 노출되는 제2 비어홀(h2)이 형성되어 있다. 제2 비어홀(h2)은 제1 배선(102)의 길이만큼 제1 비어홀(h1)로부터 이격되어 있다. 제2 비어홀(h2)에 제1 배선(102)의 노출된 타단과 접촉되는 제2 도전성 플러그(C2)가 채워져 있는데, 제2 도전성 플러그(C2)의 일부는 제1 기판(100) 상에 형성된 제2 기판(106)에 형성된 캐버티(110) 안쪽으로 돌출되어 있다. 제1 기판(100)에 제1 배선(102)의 타단에 인접한 제2 배선(104)의 일단이 노출되는 제3 비어홀(h3)이 형성되어 있다. 제3 비어홀(h3)에 노출된 제2 배선의 일단과 접촉되는 제3 도전성 플러그(C3)가 채워져 있다. 제3 도전성 플러그(C3)는 제2 도전성 플러그(C2)와 동일한 높이로 캐버티(110) 안쪽으로 돌출되어 있다.

이러한 제1 기판(100) 상에 제1 도전막(108)의 전체를 덮는 제2 기판(106)이 형성되어 있다. 제2 기판(106)에서 제2 및 제3 비어홀(h2, h3)을 포함하는 소정 영역은 제거되어 있다. 이 영역 안에 제2 및 제3 도전성 플러그(C2, C3)에 접촉되어 지지되는 인덕터(112)가 구비되어 있다. 이렇게 해서, 인덕터(112)는 제2 도전성 플러그(C2), 제1 배선(102) 및 제1 도전성 플러그(C1)를 통해서 제1 도전막(108)과 연결된다. 인덕터(112) 는 지역 오실레이터의 수동소자 중의 하나이다. 제2 기판(106)의 제1 도전막(108)에 대응하는 영역 상에 제2 도전막(114)이 형성되어 있다. 제1 및 제2 도전막(108, 114)과 이들 사이에 구비된 제2 기판(106)은 지역 오실레이터의 수동 소자의 하나인 커패시터(A)를 구성한다.

계속해서, 제2 기판(106) 상에 제2 도전막(114)을 덮는 제3 기판(116)이 형성되어 있다. 제3 기판(116)이 형성됨으로써, 제2 기판(106)의 일부가 제거된 영역은 캐버티(cavity)(110)가 된다.

제3 기판(116)에는 제2 도전막(114)의 일부가 노출되는 제4 비어홀(h4)이 형성되어 있고, 제4 비어홀(h4)에는 제2 도전막(114)의 노출된 일부와 접촉되는 제4 도전성 플러그(C4)가 형성되어 있다. 그리고 제3 기판(116) 상에는 제4 도전성 플러그(C4)와 접촉되는 제3 배선(118)이 형성되어 있다. 제3 배선(118) 및 제4 도전성 플러그(C4)를 통해서 제2 도전막(114)에 전원이 인가된다. 제3 기판(116) 상에제3 배선(118)을 덮는 제4 기판(120)이 형성되어 있다. 제4 기판(120)의 소정 영역 상에 제4 배선(122)이 형성되어 있다. 제4 기판(120) 상에 제4 배선(122)을 덮는 제5 기판(124)이 형성되어 있다. 그러나 제4 배선(122)의 일단 및 타단은 제5 기판(124)에 형성된 제5 및 제6 비어홀(h5, h6)에 의해 노출되고, 각 단의 노출된 부분은 제5 및 제6 비어홀(h5)을 각각 채우는 제5 및 제6 도전성 플러그(C5, C6)와 접촉되어 있다. 또한, 제5 기판(124)에는 제1 내지 제4 기판(100, 106, 116, 120)을 관통하여 제2 배선(104)의 타단이 노출되는 제7 비어홀(h7)이 형성되어 있고, 제7 비어홀(h7)은 제2 배선(104)의 타단과 접촉되는 제7 도전성 플러그(C7)로 채워져 있다. 제5 기판(124)의 제5 내지 제7 비어홀(h5, h6, h7) 사이에는 차폐 접지면(126)이 내재되어 있다. 차폐 접지면(126)은 제4 배선(122) 위쪽에 구비되어 있다. 제5 기판(124) 위에 믹서를 포함하는 부재(130) 및 지역 오실레이터의 일부, 곧 능동 소자(132)가 구비되어 있다. 믹서를 포함하는 부재(130) 및 능동소자(132)는 도전성 플러그와 본딩(128)되어 있다. 곧, 부재(130)는 제5 도전성 플러그(C5)와 본딩되어 있고, 능동 소자(132)는 제6 도전성 플러그(C6)와 본딩되어 있다. 본딩(128)은 멀티칩 본딩인 것이 바람직하다. 와이퍼 본딩이라도 무방하다. 또한, 부재(130) 및 능동 소자(132)는 본딩이 아닌 단순히 다이 부착(die attach)된 것일 수도 있다.

이와 같이, 믹서를 포함하는 부재(130)가 제4 배선(122)의 일단에 연결된 제5 도전성 플러그(h5)와 연결되어 있고, 지역 오실레이터의 능동소자(132)는 제4 배선(122)의 타단에 연결된 제6 도전성 플러그(h6)와 연결되어 있기 때문에, 결국부재(130) 및 능동소자(132)는 제4 배선(122)을 통해서 연결된 상태가 된다.

한편, 부재(130) 및 능동소자(132)사이의 신호 누설 대부분은 제4 배선(122)으로부터 발생되나, 제4 배선(122)은 차폐 접지면(126) 아래에 형성되어 있기 때문에 상기 신호누설은 차폐 접지면(126)에 대부분이 흡수되어 차단된다. 이를 위해, 차폐 접지면(126)의 두께는 상기 신호누설의 침투깊이(skin depth)보다 수배 이상, 바람직하게는 적어도 3배 이상이다.

상기 신호 누설은 부재(130) 및 능동소자(132)를 제5 및 제6 도전성 플러그(h5, h6)에 연결하는 본딩(128), 능동소자(132)로부터 신호가 출력되는 제6 도전성 플러그(h6) 및 상기 출력된 신호가 부재(130)로 입력되는 제5 도전성 플러그(h5) 등으로부터도 발생되나, 이들은 길이가 매우 짧기 때문에 신호 누설이 배선의 길이에 비례한다는 것을 고려하면 차폐 접지면(126)이 구비됨으로써 부재(130) 및 능동 소자(132) 사이에서 발생되는 신호 누설은 차단된다고 볼 수 있다.

이와 같이 믹서를 포함하는 부재(130) 및 지역 오실레이터의 능동소자(132)사이에서 발생되는 신호 누설은 차폐 접지면(126)에 의해 대부분이 차단되기 때문에, 상기 신호 누설이 지역 오실레이터로부터 발생되는 기준신호와 믹싱되어 발생되는 디.씨 옵셋은 최소화된다.

제7 도전성 플러그(C7)는 전원(미도시)과 연결된 제5의 배선과 연결되어 있다. 따라서, 상기 제5의 배선과 제7 도전성 플러그(C7), 제2 배선(104), 제3 도전성 플러그(C3), 인덕터(112), 제1 배선(102) 및 제1 도전성 플러그(C1)를 거쳐 제1 도전막(108)에 전원이 인가된다.

실제로 본딩(128)이나 제5 및 제6 도전성 플러그(h6, h7)의 길이는 제4 배선(122)의 길이에 비해 훨씬 짧지만, 도시의 편의 상 도 6에서는 길이 차이를 작게 하였다.

한편, 별도의 도면으로 나타내지는 않았지만, 도 6에서 오실레이터를 원 칩화하여 커패시터(A) 및 인덕트(112) 등과 같은 수동소자들을 제거한 실시예가 있을 수 있다.

상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 각 비어홀들은 제1 내지 제4 배선(102, 104, 118, 122) 일단이나 타단이 아닌 보다 안쪽 부분이 노출되게 형성될 수도 있을 것이다. 또한, 제1 기판(100)의 저면에 제1 및 제2 배선(102, 104)을 보호하기 위한 보호재가 부착될 수도 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.

상술한 바와 같이, 본 발명은 멀티 칩 모듈 방식을 이용한 것이므로 원 칩(one chip)화 하였을 때보다 크기가 증가하지 않으며, 믹서와 오실레이터의 능동소자를 연결하는, 대부분의 신호 누설이 발생되는 배선을 차폐 접지면 아래에 구비하고, 믹서와 오실레이터의 능동소자는 차폐 접지면 위쪽에 구비한 형태이기 때문에 기존의 디.씨 옵셋을 줄이기 위한 회로를 추가한 구조나 오프 칩(off-chip) 형태로 오실레이터를 실장한 경우보다 크기 및 소비 전력을 줄일 수 있고, 제조 비용도 낮출 수 있다.

Claims

안테나를 통해 수신되는 신호를 증폭하는 증폭기;

소정의 기준신호를 받아서 상기 증폭기로부터 출력되는 신호로부터 캐리어 신호를 분리시키는 믹서(mixer);

상기 믹서에 상기 기준신호를 제공하는 지역 오실레이터(local oscillator);

상기 믹서로부터 출력되는 신호에서 고주파 성분을 제거하기 위한 저역필터; 및

상기 저역 필터로부터 출력되는 신호를 증폭하는 증폭기를 포함하는 다이렉트 컨버젼 수신기에 있어서,

상기 믹서와 상기 지역 오실레이터를 구성하는 일부 요소가 상기 안테나를 통해 상기 신호가 수신되어 처리되는 과정에서 발생된 신호누설이 상기 기준신호와 다시 믹싱되는 것을 차단하는 차폐 접지면 위로 형성되어 있고,

상기 믹서 및 상기 지역 오실레이터의 일부 요소를 연결하는 배선은 상기 차폐 접지면 아래로 형성된 것을 특징으로 하는 다이렉트 컨버젼 수신기.
제 1 항에 있어서, 상기 믹서는 상기 배선과 플립칩 본딩, 와이어 본딩 또는 다이 접착(die attach)된 것을 특징으로 하는 다이렉트 컨버젼 수신기.
제 1 항에 있어서, 상기 차폐 접지면 사이에 상기 배선의 일단이 노출되는 비어홀이 형성되어 있고, 상기 믹서는 상기 비어홀을 채우는 도전성 플러그를 통해서 상기 배선과 연결된 것을 특징으로 하는 다이렉트 컨버젼 수신기.
제 3 항에 있어서, 상기 차폐 접지면 사이에 상기 배선의 타단이 노출되는 비어홀이 형성되어 있고, 상기 오실레이터의 일부 소자는 상기 타단이 노출되는 비어홀을 채우는 도전성 플러그를 통해 상기 배선과 연결된 것을 특징으로 하는 다이렉트 컨버젼 수신기.
제 1 항 또는 제 4 항에 있어서, 상기 오실레이터의 일부 요소는 오실레이터의 능동소자인 것을 특징으로 하는 다이렉트 컨버젼 수신기.
제 1 항에 있어서, 상기 지역 오실레이터의 다른 요소는 상기 차폐 접지면 아래에 형성된 것을 특징으로 하는 다이렉트 컨버젼 수신기.
제 6 항에 있어서, 상기 다른 요소는 수동소자로써, 캐패시터,인덕터및 이들을 연결하는 배선들인 것을 특징으로 하는 다이렉트 컨버젼 수신기.
제 1 항, 제 3 항 또는 제 4 항에 있어서, 상기 차폐 접지면의 두께는 상기 신호 누설의 침투 깊이(skin depth)보다 수배 이상 두꺼운 것을 특징으로 하는 다이렉트 컨버젼 수신기.