KR100333986B1 - A diriving circuit of a tft lcd for a compensation of kick back voltage - Google Patents
A diriving circuit of a tft lcd for a compensation of kick back voltage Download PDFInfo
- Publication number
- KR100333986B1 KR100333986B1 KR1020000032503A KR20000032503A KR100333986B1 KR 100333986 B1 KR100333986 B1 KR 100333986B1 KR 1020000032503 A KR1020000032503 A KR 1020000032503A KR 20000032503 A KR20000032503 A KR 20000032503A KR 100333986 B1 KR100333986 B1 KR 100333986B1
- Authority
- KR
- South Korea
- Prior art keywords
- switch
- voltage
- turned
- capacitor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
본 발명은 킥백 전압 보상을 위한 TFT LCD 구동 회로에 관한 것으로, 제1 및 제2 스위치, 일정 레벨의 전압을 발생하고, 발생된 전압이 상기 제1 스위치를 통해 출력되는 전압원, 일정 주기의 신호를 발생하여 상기 제2 스위치의 턴 온/오프를 제어하는 스위치 제어부, 상기 전압원의 전압을 분압하는 전압 분압부, 상기 전압 분압부를 통해 인가되는 전류를 충전하여 상기 제1 스위치의 턴 온 전압을 형성하고, 상기 제2 스위치의 턴 온시 상기 스위치 제어부의 출력 전압에 따라 상기 제2 스위치의 턴 오프 전압을 형성하는 제1 커패시터 및, 상기 제1 스위치를 통해 인가되는 전류를 충전하고, 상기 제2 스위치 턴 온시 충전 전류를 설정된 시정수로 상기 제2 스위치를 통해 방전하는 시정수 결정부를 포함한다.The present invention relates to a TFT LCD driving circuit for kickback voltage compensation. Generating a switch control unit for controlling the turn on / off of the second switch, a voltage divider for dividing the voltage of the voltage source, and charging a current applied through the voltage divider to form a turn on voltage of the first switch; And a first capacitor configured to form a turn-off voltage of the second switch according to an output voltage of the switch controller when the second switch is turned on, and charge a current applied through the first switch and turn the second switch. And a time constant determiner configured to discharge the on-charge charging current through the second switch at a predetermined time constant.
본 발명의 실시예에 따르면, 본 발명은 TFT LCD의 구동 능력을 떨어뜨리지 않고 게이트 온 전압을 낮추므로써, 킥백 전압을 줄일 수 있는 구동 회로를 제공하는 효과가 있다.According to the embodiment of the present invention, the present invention has the effect of providing a driving circuit that can reduce the kickback voltage by lowering the gate-on voltage without lowering the driving capability of the TFT LCD.
Description
본 발명은 TFT LCD(Thin Film Transistor Liquid Crystal Display; 이하 'TFT LCD'라 칭함)의 구동 회로에 관한 것으로서, 특히 킥백 전압을 보상하기 위한 TFT LCD의 구동 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving circuit of a TFT LCD (Thin Film Transistor Liquid Crystal Display) (hereinafter referred to as 'TFT LCD'), and more particularly to a driving circuit of a TFT LCD for compensating kickback voltage.
TFT-LCD는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써, 원하는 화상 신호를 얻는 표시장치이다.The TFT-LCD is a display device that obtains a desired image signal by applying an electric field to a liquid crystal material having an anisotropic dielectric constant injected between two substrates, and controlling the amount of light transmitted through the substrate by adjusting the intensity of the electric field.
도1은 일반적인 TFT-LCD에서 단위 화소에 대한 등가회로이다. 도1에 도시한 바와 같이, TFT(10)의 게이트 전극(g), 소스 전극(s), 드레인 전극(d)은 각각 게이트선(Gn), 데이터선(Dm), 화소 전극(P)에 연결되고, 화소 전극(P)과 공통 전극(Com)사이에는 액정 물질이 형성되는데 이를 등가적으로 액정용량(Clc)으로 나타내었다. 그리고, 화소 전극과 전단 게이트선(Gn-1)사이에는 축적 용량(Cst)이 형성되며, 게이트 전극과 드레인 전극 사이에는 오정렬(misalignment)등에 기인한 기생 용량(Cgd)이 생긴다. 액정 용량(Ccl)과 축적 용량(Cst)은 TFT-LCD가 구동해야 하는 부하로서 작용한다.1 is an equivalent circuit for a unit pixel in a typical TFT-LCD. As shown in Fig. 1, the gate electrode g, the source electrode s, and the drain electrode d of the TFT 10 are connected to the gate line Gn, the data line Dm, and the pixel electrode P, respectively. The liquid crystal material is formed between the pixel electrode P and the common electrode Com, which is equivalently represented as the liquid crystal capacitor Clc. The storage capacitor Cst is formed between the pixel electrode and the front gate line Gn-1, and the parasitic capacitance Cgd is generated between the gate electrode and the drain electrode due to misalignment. The liquid crystal capacitor Ccl and the storage capacitor Cst act as loads that the TFT-LCD should drive.
이와 같은 TFT-LCD는 표시하고자 하는 게이트선(Gn)에 연결된 게이트 전극에 게이트 온 전압을 인가하여 TFT(10)를 도통시킨 후에, 화상 신호를 나타내는 데이터 전압을 소스 전극(s)에 인가하여 이 데이터 전압을 드레인 전극(d)에 인가하도록 한다. 그러면, 상기 데이터 전압은 화소 전극(P)을 통해 각각 액정 용량(Clc)과 축적 용량(Cst)에 인가되고, 화소 전극(Cp)과 공통 전극(Com)의 전위차에 의해 전계가 형성된다.The TFT-LCD applies the gate-on voltage to the gate electrode connected to the gate line Gn to be displayed to conduct the TFT 10, and then applies a data voltage representing the image signal to the source electrode s. The data voltage is applied to the drain electrode d. Then, the data voltage is applied to the liquid crystal capacitor Clc and the storage capacitor Cst through the pixel electrode P, respectively, and an electric field is formed by the potential difference between the pixel electrode Cp and the common electrode Com.
한편, TFT가 온 상태로 된 경우에 액정 용량(Clc) 및 축적 용량(Cst)에 인가된 전압은 TFT가 오프 상태로 된 후에도 계속 지속되어야 하나, 게이트 전극과 드레인 전극 사이에 있는 기생 용량(Cgd) 때문에, 화소 전극에 인가된 전압은 왜곡이 생기게 된다. 이와 같이 왜곡된 전압을 킥백 전압(kick-back)전압이라 하고 Vk로표시하는데, 이 킥백 전압(Vk)은 다음의 수학식1로 구해진다.On the other hand, when the TFT is turned on, the voltage applied to the liquid crystal capacitor Clc and the storage capacitor Cst must continue to be maintained even after the TFT is turned off, but the parasitic capacitance Cgd between the gate electrode and the drain electrode is maintained. Due to this, the voltage applied to the pixel electrode causes distortion. The distorted voltage is referred to as a kick-back voltage and denoted by Vk. The kickback voltage Vk is obtained by Equation 1 below.
킥백 전압(Vk)은 작을수록 그 산포 크기가 작아지므로 패널간 화질 변동이 적어 플리커링(flickering) 측면에서 양산시 안정한 품질을 얻을 수 있는 장점이 있다. 이에 수학식1로부터 보조용량인 Cst를 크게 하는 TFT 설계를 주로 선택해 왔으나, 이 Cst 커패시터는 패널이 대형화되면서 전단 게이트 구조와 같이 게이트 라인의 기생용량으로 작용되므로 게이트 라인 신호지연의 주 요인이 되거나 개구율이 줄어들어 광 투과율이 줄어들 수 있다.The smaller the kickback voltage (Vk), the smaller the dispersion size, and thus, there is less variation in image quality between panels, and thus there is an advantage in that stable quality can be obtained in mass production in terms of flickering. Therefore, the TFT design that increases the auxiliary capacitance Cst has been mainly selected from Equation 1, but this Cst capacitor becomes a parasitic capacitance of the gate line like the front gate structure as the panel is enlarged, which is the main factor of the gate line signal delay or the aperture ratio. This can reduce the light transmittance.
이러한 부작용을 최소화하기 위하여 킥백 전압(Vk)을 최소화하는 방법은 수학식1로부터 기생용량 Cgd 값에 비례하는 특성을 이용하여 Cgd를 작게 하는 TFT 설계가 일반적인 방향이다.In order to minimize such side effects, the method of minimizing the kickback voltage Vk is a TFT design in which Cgd is reduced by using a property proportional to the parasitic capacitance Cgd value from Equation (1).
그리고, 구동측면에서는 수학식1의 게이트 온 전압(Von)을 낮추는 방법이 유효한데, Von 전압 전체를 낮추면 TFT의 구동능력이 떨어지게 되어 Von →Voff 천이시간 부근에서만 Von 전압을 낮춤으로써 킥백 전압크기를 낮추는 방법을 많이 사용하고 있다.On the driving side, a method of lowering the gate-on voltage (Von) of Equation 1 is effective. If the entire Von voltage is lowered, the driving ability of the TFT decreases, and the kickback voltage is reduced by lowering the Von voltage only in the Von-> Voff transition time. I use a lot of lowering methods.
이에, 본 발명은 구동측면에서의 킥백 전압을 줄일 수 있는 실제 TFT LCD 모듈에서 유효한 구동회로를 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide an effective driving circuit in an actual TFT LCD module capable of reducing kickback voltage on the driving side.
도1은 일반적인 박막 트랜지스터 액정표시장치의 단위 화소에 대한 등가회로를 나타내는 도면이다.1 is a diagram illustrating an equivalent circuit for a unit pixel of a general thin film transistor liquid crystal display.
도2는 본 발명의 실시예에 따른 킥백 전압 보상을 위한 TFT LCD의 블록 구성도이다.2 is a block diagram of a TFT LCD for kickback voltage compensation according to an embodiment of the present invention.
도3은 본 발명의 실시예에 따른 킥백 전압 보상을 위한 TFT LCD 구동 회로도이다.3 is a TFT LCD driving circuit diagram for kickback voltage compensation according to an embodiment of the present invention.
도4는 본 발명의 실시예에 따른 킥백 전압 보상을 위한 TFT LCD의 신호 파형도이다.4 is a signal waveform diagram of a TFT LCD for kickback voltage compensation according to an embodiment of the present invention.
상기한 기술적 과제를 달성하기 위한 본 발명에 따른 TFT LCD의 킥백 전압 보상 회로는,Kickback voltage compensation circuit of the TFT LCD according to the present invention for achieving the above technical problem,
제1 및 제2 스위치;First and second switches;
일정 레벨의 전압을 발생하고, 발생된 전압이 상기 제1 스위치를 통해 출력되는 전압원;A voltage source generating a voltage of a predetermined level and outputting the generated voltage through the first switch;
일정 주기의 신호를 발생하여 상기 제2 스위치의 턴 온/오프를 제어하는 스위치 제어부;A switch control unit generating a signal of a predetermined period to control turn on / off of the second switch;
상기 전압원의 전압을 분압하는 전압 분압부;A voltage divider which divides the voltage of the voltage source;
상기 전압 분압부를 통해 인가되는 전류를 충전하여 상기 제1 스위치의 턴 온 전압을 형성하고, 상기 제2 스위치의 턴 온시 상기 스위치 제어부의 출력 전압에 따라 상기 제2 스위치의 턴 오프 전압을 형성하는 제1 커패시터; 및Charging a current applied through the voltage divider to form a turn on voltage of the first switch, and forming a turn off voltage of the second switch according to an output voltage of the switch controller when the second switch is turned on 1 capacitor; And
상기 제1 스위치를 통해 인가되는 전류를 충전하고, 상기 제2 스위치 턴 온시 충전 전류를 설정된 시정수로 상기 제2 스위치를 통해 방전하는 시정수 결정부를 포함한다.And a time constant determiner configured to charge the current applied through the first switch and discharge the charged current through the second switch at a predetermined time constant when the second switch is turned on.
여기서, 상기 제1 스위치는 PNP 바이폴라 트랜지스터이고, 제2 스위치는 NPN 바이폴라 트랜지스터인 것이 바람직하다.Here, it is preferable that the first switch is a PNP bipolar transistor, and the second switch is an NPN bipolar transistor.
그리고, 상기 시정수 결정부는 상기 제1 스위치의 출력단과 상기 제2 스위치의 입력단에 연결된 제1 저항과, 상기 제1 저항에 병렬 연결되고 상기 제1 스위치의 출력단과 접지단 사이에 형성된 제2 커패시터를 포함하는 것이 바람직하다.The time constant determiner includes a first resistor connected to an output terminal of the first switch and an input terminal of the second switch, and a second capacitor connected in parallel to the first resistor and between the output terminal of the first switch and the ground terminal. It is preferable to include.
이하, 첨부한 도면을 참조로 본 발명의 실시예에 따른 킥백 전압 보상을 위한 TFT LCD 구동 회로를 설명한다.Hereinafter, a TFT LCD driving circuit for kickback voltage compensation according to an embodiment of the present invention will be described with reference to the accompanying drawings.
도2는 본 발명의 실시예에 따른 킥백 전압 보상을 위한 TFT LCD의 블록 구성도이다. 도2에 도시되어 있듯이, 본 발명의 실시예에 따른 킥백 전압 보상을 위한 TFT LCD는 게이트 전압 발생부(100), 게이트 구동부(200), 소스 구동부(300), 및 LCD 패널(400)을 포함한다.2 is a block diagram of a TFT LCD for kickback voltage compensation according to an embodiment of the present invention. As shown in FIG. 2, a TFT LCD for kickback voltage compensation according to an exemplary embodiment of the present invention includes a gate voltage generator 100, a gate driver 200, a source driver 300, and an LCD panel 400. do.
상기 게이트 전압 발생부(100)는 게이트 구동부(200)로 게이트 온 전압, 게이트 오프 전압, 및 공통 전압을 공급하고, 게이트 구동부(200)는 도시하지 않은 타이밍 콘트롤러(timing controller)로부터 게이트 클럭과 게이트 온 인에이블 신호를 입력받아 이 두 신호에 동기하는 게이트 온 신호를 게이트 선에 순차적으로 인가한다.The gate voltage generator 100 supplies a gate on voltage, a gate off voltage, and a common voltage to the gate driver 200, and the gate driver 200 provides a gate clock and a gate from a timing controller (not shown). The on enable signal is input and the gate on signal synchronized with the two signals is sequentially applied to the gate line.
소스 구동부(300)는 도시하지 않은 타이밍 콘트롤러에서 출력하는 신호에 의해 구동하여 게이트 구동부(200)의 구동에 동기하는 데이터 신호를 모든 데이터 선에 인가한다.The source driver 300 is driven by a signal output from a timing controller (not shown) to apply a data signal synchronized with the driving of the gate driver 200 to all data lines.
한편, LCD 패널(400)은 게이트 구동부(200)와 소스 구동부(300)에서 출력하는 데이터 전압과 게이트 온 신호를 인가받아 프레임별 화상을 디스플레이(display)한다.On the other hand, the LCD panel 400 receives a data voltage and a gate-on signal output from the gate driver 200 and the source driver 300 to display an image for each frame.
여기서, 게이트 전압 발생부(100)에서 게이트 구동부(200)로 공급하는 게이트 온 신호(Vn1)는 일정 주기마다 톱니파 형태로 ΔV만큼 전압 강하하는 형태를 나타낸다.Here, the gate-on signal Vn1 supplied from the gate voltage generator 100 to the gate driver 200 may have a voltage drop by ΔV in a sawtooth wave shape at a predetermined period.
이하, 도3과 도4를 참조로 게이트 온 신호(Vn1)를 출력하기 위한 게이트 전압 발생부(100)의 구동 회로 및 동작을 상세히 설명한다.Hereinafter, a driving circuit and an operation of the gate voltage generator 100 for outputting the gate-on signal Vn1 will be described in detail with reference to FIGS. 3 and 4.
도3은 본 발명의 실시예에 따른 킥백 전압 보상을 위한 TFT LCD 구동 회로도이다. 도3에 도시되어 있듯이, TFT LCD 구동 회로는, 일정 레벨의 DC 전압을 발생하는 전압원(Vn), 전압원(Vn)과 접지단 사이에 형성되고 서로 직렬 연결된 저항(R1, R2), 전압원(Vn)과 저항(R1)의 일단의 접점에 이미터가 연결되고, 저항(R1, R2)의 접전에 베이스가 연결된 PNP 트랜지스터(Q2), 트랜지스터(Q2)의 베이스와 저항(R1, R2)의 접점에 일단이 연결된 커패시터(C1), 커패시터(C1)의 타단과 접지단 사이에 형성되어 일정 주기의 신호를 발생하는 스위치 제어부(Vc), 트랜지스터(Q2)의 컬렉터에 일단이 연결된 저항(R3), 저항(R3)의 타단에 컬렉터가 연결되고 스위치 제어부(Vc)에 베이스가 연결되며 이미터가 접지된 NPN 트랜지스터(Q1), 및 저항(R3)과 트랜지스터(Q2)의 컬렉터의 접점에 일단이 연결되고 타단이 접지된 커패시터(C2)로 이루어진다.3 is a TFT LCD driving circuit diagram for kickback voltage compensation according to an embodiment of the present invention. As shown in Fig. 3, the TFT LCD driving circuit includes a voltage source Vn for generating a constant level of DC voltage, resistors R1 and R2 and a voltage source Vn formed between the voltage source Vn and a ground terminal and connected in series with each other. ) Is connected to one end of the resistor (R1), the base of the PNP transistor (Q2), the base of the transistor (Q2) and the contact of the resistors (R1, R2) connected to the base of the resistor (R1, R2) A capacitor C1 having one end connected thereto, a switch controller Vc formed between the other end of the capacitor C1 and a ground terminal to generate a signal of a predetermined period, a resistor R3 having one end connected to the collector of the transistor Q2, A collector is connected to the other end of the resistor R3, a base is connected to the switch control unit Vc, and an emitter is grounded, and one end is connected to the contacts of the collectors of the resistor R3 and the transistor Q2. And the other end of the capacitor C2.
여기서, 전압원을 Vn으로 명명하고, 그 출력 또한 Vn으로 명명한다. 그리고, 출력단을 Vn1으로 명명하고, 출력단을 통해 출력되는 신호를 Vn1이라 명명한다. 또한, 스위칭 제어부를 Vc로 명명하고 그 출력 신호를 Vn이라 명명한다. 그리고, 상기 커패시터(C2)는 직접 부품을 실장하거나, 직접 부품을 실장하지 않는 경우에는 출력(Vn1) 경로상의 기생 커패시터를 의미한다.Here, the voltage source is named Vn, and its output is also named Vn. The output terminal is named Vn1, and the signal output through the output terminal is named Vn1. In addition, the switching controller is named Vc and its output signal is named Vn. The capacitor C2 refers to a parasitic capacitor on the output Vn1 path when the component is directly mounted or the component is not directly mounted.
상기에서, 전압원(Vn)은 도4의 a)와 같이 일정 레벨의 DC 전압(Vn)을 발생하고, 스위치 제어부(Vc)는 도4의 b)와 같이 t1 동안 하이 레벨인 주기 신호를 발생한다. 그리고, 저항(R1)과 저항(R2)은 전압 분압의 기능을 하여 DC 전압(Vn)을 설계자가 원하는 레벨로 떨어뜨린다. 이때, 저항(R1, R2)에 의해 분압된 전압은 트랜지스터(Q2)의 구동 전압으로 작용하는데, 트랜지스터(Q2)의 임계치 이상 레벨인 것이 바람직하다.In the above, the voltage source Vn generates a predetermined level of the DC voltage Vn as shown in FIG. 4A, and the switch control unit Vc generates a periodic signal having a high level during t1 as shown in FIG. 4B. . The resistor R1 and the resistor R2 function as voltage dividers to drop the DC voltage Vn to a level desired by the designer. At this time, the voltage divided by the resistors R1 and R2 acts as a driving voltage of the transistor Q2, but is preferably at or above a threshold value of the transistor Q2.
구제적인 동작을 설명하면, 전압원(Vn)에서 DC 전압을 발생하고, 스위치 제어부(Vc)의 출력이 로우 레벨인 상태이면, 저항(R1)과 저항(R2)은 DC 전압을 분압하고, 이 분압 전압은 커패시터(C1) 전압이 되어 트랜지스터(Q2)의 베이스에 인가되어 트랜지스터(Q2)를 턴 온시킨다.Referring to the specific operation, when the DC voltage is generated from the voltage source Vn, and the output of the switch controller Vc is at the low level, the resistors R1 and R2 divide the DC voltage and divide the DC voltage. The voltage becomes the voltage of the capacitor C1 and is applied to the base of the transistor Q2 to turn on the transistor Q2.
이에, 커패시터(C2)에는 일정 전압이 형성되고, 출력단(Vn1)에는 스위치 제어부(Vc)의 출력이 로우 레벨인 구간에서 도4의 c와 같이 일정 레벨의 DC 전압이 출력된다.Thus, a constant voltage is formed in the capacitor C2, and a DC voltage of a predetermined level is output to the output terminal Vn1 as shown in FIG. 4C in a section where the output of the switch controller Vc is at a low level.
그리고, 스위치 제어부(Vc)의 출력이 t1 구간과 같이 하이 레벨이 되면, 트랜지스터(Q1)는 턴 온하여 커패시터(C2)에 충전되어 있는 전하를 방전시키는 경로를 제공하는 스위치 역할로서 작용한다.When the output of the switch controller Vc is at the high level as in the period t1, the transistor Q1 turns on and serves as a switch that provides a path for discharging the charge charged in the capacitor C2.
따라서, 커패시터(C2)에 충전된 전하는 저항(R3)과 트랜지스터(Q1)를 통해 접지단으로 흐르고, 출력단(Vn1)의 출력은 커패시터(C2)의 방전에 따라 전압 강하가 나타난다.Therefore, the charge charged in the capacitor C2 flows to the ground terminal through the resistor R3 and the transistor Q1, and the output of the output terminal Vn1 exhibits a voltage drop as the capacitor C2 discharges.
이때, 나타나는 전압 파형은 도4의 c에서, 스위치 제어부의 출력이 하이 레벨인 구간인 t1 구간과 같이 R3 ×C2의 시정수에 의해 일정 기울기로 전압이 강하하는 형태(톱니파 형태)를 나타낸다.In this case, the voltage waveform shown in FIG. 4C shows a form in which the voltage falls (a sawtooth wave shape) by a constant slope by a time constant of R3 × C2, such as a section t1 which is a section in which the output of the switch controller is at a high level.
여기서, 전압 강하되는 크기(ΔV)는 다음의 수학식2로 나타낼 수 있다.Here, the magnitude (ΔV) of the voltage drop may be expressed by Equation 2 below.
수학식2에서, ΔV는 t1과 C2가 고정되어 있는 경우에는 저항(R3)의 저항값으로 결정된다.In Equation 2, ΔV is determined as the resistance value of the resistor R3 when t1 and C2 are fixed.
한편, 스위치 제어부(Vc)의 출력이 하이 레벨일 때 즉, 트랜지스터(Q1)가 턴 온상태일 때 트랜지스터(Q2)는 커패시터(C1)의 전압이 레벨 쉬프트되어 트랜지스터(Q2)의 임계 전압 이하가 되고, 이에 따라 턴 오프된다.On the other hand, when the output of the switch control unit Vc is at a high level, that is, when the transistor Q1 is turned on, the transistor Q2 has a level shifted by the voltage of the capacitor C1 so that the threshold voltage of the transistor Q2 is lower than or equal to. It is turned off accordingly.
여기서, 트랜지스터(Q2)는 트랜지스터(Q1)가 턴 온 될 때에 턴 오프하여 트랜지스터(Q2)의 이미터에 연결되어 있는 Vn 파워가 저항(R3) 경로로 방전되지 않도록 한다.Here, the transistor Q2 is turned off when the transistor Q1 is turned on so that the Vn power connected to the emitter of the transistor Q2 is not discharged to the resistor R3 path.
한편, 트랜지스터(Q2)를 턴 온시키기 위해서는 분할 저항(R1, R2)의 저항비가 저항(R1)에 의한 전압 강하분(Vx)이 트랜지스터(Q2)의 Vbe 보다 크거나 같아야 한다. 즉, 트랜지스터(Q2)를 턴 온시키기 위한 전압 강하분(Vx)은 다음의 수학식3과 같이 나타낼 수 있다.On the other hand, in order to turn on the transistor Q2, the resistance ratio of the split resistors R1 and R2 must be equal to or greater than the voltage drop Vx caused by the resistor R1 than Vbe of the transistor Q2. That is, the voltage drop Vx for turning on the transistor Q2 may be expressed by Equation 3 below.
여기서, Vbe2는 트랜지스터(Q2)의 이미터와 베이스간의 전압이다.Where Vbe2 is the voltage between the emitter and base of transistor Q2.
따라서, 스위치 제어부(Vn)의 출력 신호가 로우 레벨(Vlow)일 때 저항(R1,R2)에 의해 결정된 Vn-Vx 전압은 C1에 충전되었다가 스위치 제어부(Vn)의 출력 신호가 하이 레벨(Vhigh)이 되면 트랜지스터(Q1)의 베이스 단자에는 (Vn-Vx)에 스위치 제어부(Vc)의 전압인 (Vhigh -Vlow)의 전압이 더하여 나타나게 되어 트랜지스터(Q2)가 턴 오프한다.Therefore, when the output signal of the switch control unit Vn is at the low level Vlow, the Vn-Vx voltage determined by the resistors R1 and R2 is charged to C1, and the output signal of the switch control unit Vn is at the high level Vhigh. ), A voltage of (Vhigh -Vlow), which is the voltage of the switch controller Vc, is displayed at (Vn-Vx) to the base terminal of the transistor Q1, and the transistor Q2 is turned off.
즉, 스위치 제어부(Vx)의 출력이 하이 레벨일 때의 트랜지스터(Q2)의 베이스에 걸리는 전압은 (Vn-Vx)+(Vhigh-Vlow)가 되고, 이 전압, (Vn-Vx) + (Vhigh-Vlow)은 Vn -Vbe2보다 커야 한다. 따라서, 전압강하분(Vx)은 다음의 수학식4와 같이 나타날 수 있다.That is, the voltage applied to the base of the transistor Q2 when the output of the switch control unit Vx is at the high level becomes (Vn-Vx) + (Vhigh-Vlow), and this voltage, (Vn-Vx) + (Vhigh -Vlow) must be greater than Vn -Vbe2. Therefore, the voltage drop Vx may be represented by Equation 4 below.
수학식3과 수학식4에 의해 전압강하분(Vx)를 결정하기 위한 R1과 R2의 저항비는 다음의 수학식5의 범위에서 결정되어 진다.By using Equations 3 and 4, the resistance ratios of R1 and R2 for determining the voltage drop Vx are determined in the range of Equation 5 below.
그리고, 커패시터(C1)에 의해 레벨 쉬프트되어 발생된 전압, Vn-Vx)+(Vhigh-Vlow)은 t1 구간동안 트랜지스터(Q1)을 턴 온시킬 정도로 방전되어서는 않된다. 예를 들어, Vx=Vbe로 하고, 방전량을 Qd라고 하였을 때 저항(R1, R2)에 의한 방전량을 무시하는 경우, Qd=Ib(Q1의 베이스 전류)×t1 ≪ C1×(Vhigh-Vlow)가 되어야 하므로, 다음의 수학식6의 조건으로 커패시터(C1) 값을 설정해야 한다.In addition, the voltage Vn−Vx + (Vhigh−Vlow) generated by the level shift by the capacitor C1 should not be discharged enough to turn on the transistor Q1 during the t1 period. For example, when Vx = Vbe and disregarding the discharge amount caused by the resistors R1 and R2 when the discharge amount is Qd, Qd = Ib (base current of Q1) x t1 < C1 x (Vhigh-Vlow ), The value of capacitor C1 should be set under the condition of Equation 6 below.
여기서, Ib는 트랜지스터(Q2)의 베이스 전류이다.Here, Ib is the base current of the transistor Q2.
그리고, 저항(R1)에 의한 방전을 고려할 경우 다음의 수학식7에 의거하여 저항(R1)의 크기를 정해야 한다.When considering the discharge by the resistor R1, the size of the resistor R1 should be determined based on Equation 7 below.
결국, 게이트 전압 발생부(100)의 출력단(Vn1)을 통해 출력되는 신호의 파형은 도4의 c와 같이 일정 주기마다 톱니파 형태로 전압이 강하되는 형태를 나타낸다.As a result, the waveform of the signal output through the output terminal Vn1 of the gate voltage generator 100 shows a voltage drop in a sawtooth wave shape at regular intervals as shown in FIG.
도4의 c와 같은 신호 파형은 게이트 구동부(200)에 입력되고, 게이트 구동부(200)는 LCD 패널(400) 구동시 게이트 라인에 도4의 d와 같이 소정의 기울기로 ΔV만큼의 전압 강하가 있는 게이트 온 전압을 인가한다.The signal waveform as shown in FIG. 4C is input to the gate driver 200, and the gate driver 200 has a voltage drop of ΔV at a predetermined slope as shown in FIG. 4D when the LCD panel 400 is driven. Apply a gate-on voltage.
따라서, 도1을 참조로 한 종래 기술에서 언급한 바와 같이, 본 발명은 Von 전압을 낮춤으로써 킥백 전압의 크기를 낮출 수 있게 된다.Thus, as mentioned in the prior art with reference to FIG. 1, the present invention can lower the magnitude of the kickback voltage by lowering the Von voltage.
이상에서는 본 발명의 실시예에 대하여 설명하였으나, 본 발명은 상기한 실시예에 한정되는 것은 아니며, 그 외의 많은 변경 및 변형이 가능한 것은 물론이다.As mentioned above, although the Example of this invention was described, this invention is not limited to the said Example, Of course, many other changes and a deformation | transformation are possible.
본 발명은 TFT LCD의 구동 능력을 떨어뜨리지 않고 게이트 온 전압을 낮추므로써, 킥백 전압을 줄일 수 있는 구동 회로를 제공하는 효과가 있다.The present invention has the effect of providing a driving circuit that can reduce the kickback voltage by lowering the gate-on voltage without lowering the driving capability of the TFT LCD.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000032503A KR100333986B1 (en) | 2000-06-13 | 2000-06-13 | A diriving circuit of a tft lcd for a compensation of kick back voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000032503A KR100333986B1 (en) | 2000-06-13 | 2000-06-13 | A diriving circuit of a tft lcd for a compensation of kick back voltage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010111820A KR20010111820A (en) | 2001-12-20 |
| KR100333986B1 true KR100333986B1 (en) | 2002-04-26 |
Family
ID=45932682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000032503A Expired - Fee Related KR100333986B1 (en) | 2000-06-13 | 2000-06-13 | A diriving circuit of a tft lcd for a compensation of kick back voltage |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100333986B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015154264A1 (en) * | 2014-04-09 | 2015-10-15 | 上海携福电器有限公司 | Device with controllable switch end voltage |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100767373B1 (en) * | 2001-09-08 | 2007-10-17 | 삼성전자주식회사 | Driving device of liquid crystal display |
| KR100840324B1 (en) * | 2002-01-29 | 2008-06-20 | 삼성전자주식회사 | Liquid Crystal Display for Compensating Gate Line Signal Delay |
| KR100846461B1 (en) * | 2002-02-07 | 2008-07-16 | 삼성전자주식회사 | Clock generation circuit and liquid crystal display having the same |
| KR100840317B1 (en) * | 2002-02-15 | 2008-06-20 | 삼성전자주식회사 | Gate driving voltage generation circuit and liquid crystal display device using the same |
| KR100878232B1 (en) * | 2002-04-26 | 2009-01-13 | 삼성전자주식회사 | Liquid Crystal Display for Compensating Kickback Voltage |
| KR100895305B1 (en) | 2002-09-17 | 2009-05-07 | 삼성전자주식회사 | LCD and its driving method |
| US8179385B2 (en) | 2002-09-17 | 2012-05-15 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| KR100948376B1 (en) * | 2003-07-11 | 2010-03-22 | 삼성전자주식회사 | Liquid crystal display |
-
2000
- 2000-06-13 KR KR1020000032503A patent/KR100333986B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015154264A1 (en) * | 2014-04-09 | 2015-10-15 | 上海携福电器有限公司 | Device with controllable switch end voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010111820A (en) | 2001-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8558823B2 (en) | Liquid crystal display and gate modulation method thereof | |
| US8289312B2 (en) | Liquid crystal display device | |
| KR100895305B1 (en) | LCD and its driving method | |
| KR20000022668A (en) | Active Matrix Liquid Crystal Display | |
| KR20050028842A (en) | Display device and driving circuit for the same, display method | |
| KR100333986B1 (en) | A diriving circuit of a tft lcd for a compensation of kick back voltage | |
| KR100483400B1 (en) | Driving Method of LCD | |
| CN109509449B (en) | Current regulating circuit, driving circuit and display device | |
| JPS63198022A (en) | Active matrix type liquid crystal display device | |
| KR100825094B1 (en) | LCD and its driving method | |
| KR100529554B1 (en) | Liquid crystal display device including gradation voltage variable circuit | |
| JP2006065298A (en) | Capacitive load charge / discharge device and liquid crystal display device having the same | |
| KR20020056220A (en) | Apparatus and method for automatic brightness control of liquid crystal display | |
| KR100840317B1 (en) | Gate driving voltage generation circuit and liquid crystal display device using the same | |
| KR100767373B1 (en) | Driving device of liquid crystal display | |
| KR100521270B1 (en) | Driving circuit of liquid crystal display enabling common voltages to control alternatively | |
| KR100309924B1 (en) | How to Operate Liquid Crystal Display and Liquid Crystal Display | |
| KR20050005903A (en) | Driving Device for Liquid Crystal Display | |
| KR20030035096A (en) | A Device for driving Liquid Crystal Display | |
| KR20000003396A (en) | Driving method and device of liquid crystal panel | |
| KR20040048623A (en) | Liquid crystal display and method of dirving the same | |
| KR100783708B1 (en) | Driving device of liquid crystal display | |
| KR100495805B1 (en) | Gate on voltage generation circuit | |
| KR100803725B1 (en) | Common voltage generator | |
| KR100948378B1 (en) | Driving device of liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-5-5-R10-R17-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20080328 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20090412 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20090412 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |