KR0177111B1

KR0177111B1 - Tv 및 모니터 겸용의 광폭 수신기의 화면 종횡비 변환 제어 장치

Info

Publication number: KR0177111B1
Application number: KR1019960004539A
Authority: KR
Inventors: 황호대
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1996-02-24
Filing date: 1996-02-24
Publication date: 1999-05-01
Anticipated expiration: 2016-02-24
Also published as: JPH10308904A; US5896177A; KR970064194A

Abstract

본 발명은 위상 동기 루프 시스템을 이용하여 샘플링 클럭 속도를 조정하므로써, 가로×세로의 상 비율(Aspect Ratio)이 4×3인 화면을 16×9의 와이드 스크린 모니터에 디스플레이 시킬 때 나타나는 상의 수평 왜곡 현상을 보정하기 위한 TV 및 모니터 겸용의 광폭 수신기의 화면 종횡비 변환 제어 장치에 관한 것으로서, 더블 스캐닝한 TV 신호 및 VGA 모드의 모니터용 신호를 선택적으로 다를 수 있는 입력 신호 선택 스위치와, 상기 입력 신호 선택 스위치에 의해 선택된 신호의 이득을 조정하는 이득 조정부와, 상기 이득조정부에 의해 조정된 신호를 클램핑시키는 클램프 회로와, 상기 클램프 회로에 의해 클램핑된 신호를 디지탈 신호로 샘플링하는 A/D 변환기와, 상기 A/D 변환기에 의해 샘플링된 디지탈 신호를 가로방향 및 세로방향으로 변환시키는 상 변환기와, 상기 A/D 변환기와 상변환기에 연결되어 샘플링 클럭의 속도를 조정하여 상의 왜곡을 보정하는 위상 동기 루프 시스템을 포함하여 구성되는 것을 특징으로 하는 TV 및 모니터 겸용의 광폭 수신기의 화면 종횡비 변환 제어 장치에 관한 것이다.

Description

TV 및 모니터 겸용의 광폭 수신기의 화면 종횡비 변환 제어 장치

제1(a)도는 가로×세로 비율이 4×3 인 화면을 나타내는 도면이다.

제1(b)도는 가로×세로 비율이 16×9 인 화면을 나타내는 도면이다.

제1(c)도 및 제1(d)도는 가로×세로 비율이 16×9 인 화면에 4×3 상 화면을 디스플레이 시킨 화면을 나타내는 도면이다.

제2(a)도는 가로×세로 비율이 4×3 인 화면을 나타내는 도면이다.

제2(b)도는 가로×세로 비율이 16×9 인 화면을 나타내는 도면이다.

제2(c)도는 가로×세로 비율이 16×9 인 화면에 4×3화면이 디스플레이 된 상태를 나타내는 도면이다.

제3도는 본 발명의 실시에 따른 TV 및 모니터 겸용의 광폭 수신기의 화면 종횡비 변환 제어 장치를 나타내는 회로도이다.

제4도는 본 발명의 실시에 따른 위상 동기 루프 시스템을 나타내는 회로도이다.

제5도는 본 발명의 실시에 따른 상 변환 장치를 상세히 나타내는 블록도이다.

제6도는 본 발명의 실시에 따라 나타나는 신호의 파형도이다.

본 발명은 TV 및 모니터 겸용의 광폭 수신기의 화면 종횡비 변환 제어 장치에 관한 것으로서, 더욱 상세하게는 위상 동기 루프 시스템을 이용하여 샘플링 클럭 속도를 조정하므로써, 가로×세로의 상 비율(Aspect Ratio)이 4×3인 화면을 16×9의 와이드 스크린 모니터에 디스플레이 시킬 때 나타나는 상의 수평 왜곡 현상을 보정하기 위한 TV 및 모니터 겸용의 광폭 수신기의 화면 종횡비 변환 제어 장치에 관한 것이다.

일반적으로 모니터(Monitor)라 함은 TV의 수상기로부터 방송국에서 보내온 전파를 수신하는 안테나 부와 이를 분리 처리하는 튜너 부를 제거한 형태와 매우 유사하다. 또한 입력신호의 형태가 모니터의 경우는 R(Red), G(Green), B(Blue), H(Horizontal), V(Vertical) 구분 방식으로 전달되지만 TV 방식에서는 영상 신호 상에 동기 신호를 중복시킨 복합 신호로서 전달된다.

R, G, B의 구분 방식은 화면상의 수평, 수직 주파수가 자유로 선택되기 때문에 고해상도에 적합하다. TV 수상기에서는 신호방식(NTSC, PAL, SECAM 등)의 사양에 따라 신호대역, 수평, 수직의 편향 주파수가 정해진다. 또 복합 신호는 비데오, 수평, 수직의 제한을 받으며, 비데오 대역, 색 반송파, 수평, 수직 편향 주파수간에 제한이 있어 주파수의 자유로운 선택이 불가능하다.

또한 해상도는 세밀한 영상을 나타낼 수 있는 정도를 일컫는 것이다. 해상도를 표시하는 방법으로 DOT(점) × LINE(선)이라는 단위를 사용한다. 예를 들면 해상도가 640 DOT × 480 LINE 이라면 가로로 640 개의 점까지 구별할 수 있는 수평해상도와, 세로로 480 개의 선을 구별할 수 있는 수직 해상도를 가지고 있다는 말이다.

제1(c)도 및 제(d)도는 가로×세로 비율이 16×9 인 화면에 4×3 상 화면을 디스플레이 시킨 화면을 나타내는 도면이다.

또한, 제2(a)도는 가로×세로 비율이 4×3 인 화면을 나타내는 도면이다.

제2(c)도는 가로×세로 비율이 4×3 인 화면을 나타내는 도면이다.

도면에서 나타난 바와 같이, 가로×세로의 비율이 4×3인 일반 TV 화면(제2a도)을 가로×세로의 비율이 16×9인 와이드 TV에 디스플레이 시킬 때 제2(b)도와 같이 수평으로 왜곡된 화면이 디스플레이된다. 그 이유는 다음과 같다.

가로 길이를 L1, L2 라 하고, 세로 길이를 H1, H2 라 할 때, 세로 길이를 같게 하면, 즉 H1 = H2 라고 하면, 가로 길이의 비(L1 : L2)는 3 : 4 라는 비율이 생긴다.

따라서 상의 왜곡없이 제2(c)도와 같이 디스플레이 시키기 위하여 제2(b)도의 가로의 길이 L2 를배만큼 보정하여야 하는 것이다.

여기서 종래의 상 비율 변환(Aspect Ratio Conversion : 이하 ARC 라 칭함)에 대한 특허는 TV 신호에 적용되는 특허(미국 특허 No. 5,159,438)로서 화면의 가로×세로 비율이 16×9 인 와이드 TV에 적용하기 위한 기술이다. 기존의 NTSC 방식의 TV 신호는 가로×세로의 비율이 4×3의 비율을 가지고 있었다. 상기 ARC 특허는 가로×세로의 비율이 4×3인 일반 TV 화면 비율을 가로×세로의 비율이 16×9의 비율을 갖는 와이드 TV에 적용하고 있다. 이러한 종래의 ARC에 대한 특허는 TV 신호에 있어서, 휘도 신호와 색조 신호의 아날로그/디지탈변환(Analog/Digital) 후에 삽입(Interpolation)을 위한 필터(Filter)의 사용 및 메모리의 리드, 라이트 클럭 스피드 차이에 의한 압축 기법을 사용하여 복잡한 필터를 사용하는 문제가 있었다.

또한 NTSC 신호는 SYNC 신호와 주파수 변조된 신호가 혼합되어서 공중 파로 전송되어 온다. 그리고 NTSC를 따르는 TV 신호는 15.75 KHz 의 수평 주파수를 가지고 매초당 30 프레임(Frame)을 표시한다. 따라서 종래의 기술은 NTSC 신호만을 처리할 수 있으므로 광폭 표시 장비를 사용하는 컴퓨터의 경우에는 이를 적용할 수 없었다.

이러한 문제점을 해결하기 위한 본 발명은 삽입(Interpolation)을 위한 필터를 사용하지 않고, 비데오 데이타 샘플링시, 위상 동기 루프 시스템을 이용하여 샘플링 클럭의 스피드를 변화시키므로써 상 변환이 가능하게 하는, TV 및 모니터 겸용의 광폭 수신 장치의 화면 종횡비 변환 제어 장치를 제공함을 목적으로 한다.

위와 같은 목적을 달성하기 위한 본 발명의 특징은, 더블 스캐닝한 TV 신호 및 VGA 모드의 모니터용 신호를 선택적으로 다룰 수 있는 입력 신호 선택 스위치와, 상기 입력 신호 선택 스위치에 의해 선택된 신호의 이득을 조정하는 이득 조정부와, 상기 이득 조정부에 의해 조정된 신호를 클램핑시키는 클램프 회로와, 상기 클램프 회로에 의해 클램핑된 신호를 디지탈 신호로 샘플링하는 A/D 변환기와, 상기 A/D 변환기에 의해 샘플링된 디지탈 신호를 가로방향 및 세로방향으로 변환시키는 상 변환기와, 상기 A/D 변환기와 상변환기에 연결되어 샘플링 클럭의 속도를 조정하여 상의 왜곡을 보정하는 위상 동기 루프 시스템을 포함하여 구성된 점에 있다. 또한 본 발명의 세부적 특징은, 상기 위상 동기 루프 시스템이, A/D 변환 샘플링 클럭과 화면 종횡비 변환 포트의 메모리 라이트 클럭을 제공하는 제1위상 동기 루프와, 메모리 리드 클럭을 제공하는 제2위상 동기 루프로 이루어진 듀얼 방식으로 구성된 점에 있다.

이하 첨부된 도면을 참조로 본 발명의 구성 및 동작에 대하여 설명한다.

도시된 바와 같이 본 발명은, 크게 TV 수신부와 모니터 수신부로 나누어 구성된다.

먼저 TV 수신부(10)는 방송국에서 송출하는 공중파를 수신하는 안테나와, 상기 공중파를 분리 처리하는 튜너부를 갖는다.

또한 상기 튜너부로부터 영상 신호를 검출해내는 비데오 디코더와, 상기 비데오 디코더에 의해 검출된 영상 신호의 색조 신호를 검출하는 색조 변환기와, 더블 스캔 기법으로 기존의 15.73 KHz 의 수평 주파수를 31.46 KHz 로 변환시키는 더블 스캐너를 가진다.

상기 더블 스캐너를 통해 더블 스캐닝된 영상 신호를 R,G,B 데이타로 변환시키는 복합기(MATRIX)회로와, 상기 복합기(MATRIX) 회로를 통과한 신호를 저역 필터링하는 저역 대역 필터(Low Pass Filter)를 포함하여 구성된다.

한편 모니터 수신부(20)는 더블 스캐닝한 TV 신호와 컴퓨터로부터 전달된 신호를 선택하여 그 신호의 이득을 조정하는 이득 조정부를 갖는다.

이득 조정된 신호를 클램프 회로와, 상기 클램프 회로의 후단에 상 변환제어회로(30)를 구비한다.

이때 상기 상 변환 제어회로(30)는 상기 클램프 회로를 거쳐 클램핑된 신호를 디지탈화 시키는 A/D변환기(Analog/Digital Convert)와, 디지탈화된 신호를 위상 동기 루프(Phase Locked Loop : 이하 PLL 이라 칭함) 시스템(40)에서 제공하는 샘플링 스피드 클럭에 맞게 샘플링하는 상 변환 장치와, 상기 상변환 장치에 의한 신호를 아날로그 신호로 변환시키는 D/A 변환기로 구성된다.

이상에서 설명한 바와 같이 구성되는 본 발명은 다음과 같이 동작하게 된다.

먼저 제3스위치(CONT 3)의 스위칭에 의해 TV 신호를 수신할 것인지, 컴퓨터 신호를 수신할 것인지 선택하게 된다.

제1스위치(CONT 1)의 스위칭에 의해 TV 신호중의 오디오신호를 수신할 것인지, 컴퓨터로부터 전달되는 오디오 신호를 수신할 것인지를 선택한다.

제2스위치(CONT 2)에서 더블 스캐닝한 TV 신호 또는 컴퓨터 신호를 선택하여, 이득 조정부를 통해 이득 조정된 값을 얻는다. 후단에 연결된 클램핑 회로를 거쳐 클램핑된 후에, A/D 변환기에서 디지탈로 샘플링 된다.

샘플링 후에 상 변환 장치에서 위상 동기 루프 시스템에서 제공하는 클럭 스피드로 상 변환되어 최종 디스플레이 된다.

여기서 상기 상 변환 제어회로(30)를 좀 더 상세히 설명하기로 한다.

상 변환 제어 회로(30)에서 가로×세로 4×3 화면을 16×9 화면에 디스플레이 시킬 때 발생되는 상의 왜곡을 보정하기 위하여 PLL시스템(40)의 샘플링 클럭 스피드를 조정한다. 즉 ARC 내부의 라인 메모리에 라이트 시킬 때 비데오 데이타의 크기는 PLL 시스템(40)에서 제공되는 클럭으로 A/D 변환 샘플링 되는 크기와 같다. 그러므로 A/D 변환기에서 샘플링하는 클럭의 스피드와 ARC 메모리에 라이트하는 클럭의 스피드와 메모리를 읽는 클럭의 스피드가 모두 같으면, 가로×세로의 비율이 4×3 인 화면이 16×9 화면에 수평적으로 넓어져 디스플레이 된다.

그러나 A/D 샘플링하는 클럭과, ARC 내의 라인 메모리에 라이트하는 클럭의 스피드가 메모리의 리드 클럭보다 스피드가배 만큼 늦어지면 메모리에 A/D 데이타를 라이트할 때 데이타의 크기가배 작아지게 된다.

또한 메모리 리드 클럭은 변화가 없으므로 전체적으로배 압축되게 된다.

이러한, 샘플링 클럭 스피드 조절 기능을 하는 PLL 시스템(40)은 듀얼 방식으로 구성된다.

제4도는 본 발명의 실시에 따른 PLL 시스템을 나타내는 회로도이다.

도시된 바와 같이, PLL 시스템(40)은 듀얼 방식으로 구성되어 있으며, 제1 PLL(41)과, 제2 PLL(42) 및 상기 제1 PLL(41), 제2 PLL(42) 시스템의 선택 스위치(SW5)를 구비한다.

상기 PLL 시스템(40)에서는 입력 주파수를 판별하여 적합한 해상력의 데이타를 제공하며, 현재 화면의 상태를 16×9의 풀(Full) 화면으로 디스플레이 시킬 것인지, ARC를 통하여 4×3으로 디스플레이 시킬 것인지의 컨트를 신호를 상기 선택 스위치(SW5)에 제공한다. 상기 선택 스위치(SW5)가 1번 루틴을 선택하면, 제1 PLL의 프로그래머블 드라이버과, 제2 PLL의 프로그래머블 드라이버에 입력되는 주파수가 동일하다.

따라서 A/D 데이타, 메모리 라이트, 메모리 리드의 클럭 값이 모두 같은 주파수 값을 갖는다.

상기 선택 스위치(SW5)가 2번 루틴을 선택하게 되면 제2 PLL(42)에는 제1 PLL(41)에 입력되는 주파수의의 값이 입력된다.

따라서, A/D 샘플링 클럭과 메모리 라이트 클럭은 메모리 리드 클럭보다배만큼 낮은 주파수가 출력된다.

한편, 상기 상 변환장치(ARC)의 동작에 대한 설명은 다음과 같다.

제5도는 본 발명의 실시에 따른 상 변환 장치를 상세히 나타내는 블럭도이다. 상 변환 장치(ARC)는 상기 PLL 시스템(40)에서 제공하는 메모리 라이트 클럭과 메모리 리드 클럭을 이용하여 라인 메모리에 수평 동기(H_SYNC) 주기 동안 라이트와 리드를 반복한다.

이상에서 설명한 바와 같이, 상기 PLL 시스템(40)의 클럭 스피드 조정에 따른 상 변환 장치(ARC)의 동작 관계를 다음의 신호 파형도를 이용하여 설명한다.

제1신호와 같이 A/D 클럭과, 메모리 라이트 클럭과, 메모리 리드 클럭이 모두 같은 스피드일 경우에는 제1예시와 같다.

즉, A/D 샘플링 크기와 메모리 리드한 데이타 크기가 같기 때문에 상의 변화가 없다. 즉 a,b,c,d 의 A/D 샘픔링 데이타를 같은 스피드의 메모리 리드 클럭(r1,r2,r3,r4)으로 읽어들이므로, 메모리 리드한 데이타는 제6(a)도와 같이 a',b',c',d' 를 갖게 된다.

한편 제2신호와 같이 A/D 클럭과, 메모리 라이트 클럭의 스피드가 메모리 리드 클럭의배만큼 느린 경우의 메모리 리드한 데이터는(a₁',b₁',c₁' )와 같이된다. 그 이유는 같은 비데오 신호를배만큼 느린 스피드로 읽어들이므로 해당 구간동안의 샘플링 데이타의 수가 줄어들게 되는 것이다. 즉 샘플링 클럭을 메모리 리드 클럭의배로 다운시켜 샘플링 하기 때문에, 샘플링 데이타가배로 줄어든다. 이렇게 줄어든 데이타를 빠른 메모리 리드 클럭으로 읽어 들이게 되므로 같은 영역의 데이터는 a₁',b₁',c₁' 가배 압축되어 제6(b)도와 같이 a₁',b₁',c₁',a₂'로 줄어들게 된다. 따라서 전체 비데오 영역이배로 압축되어 상 변환된 정상화면이 디스플레이 된다.

한편, 모니터의 경우는 TV와 같이 1개의 주파수가 입력되는 경우가 아니므로, 다양한 입력 주파수에 대하여, 다양한 해상도의 신호가 입력된다. 따라서 모니터로 사용되는 경우에는 비데오 데이타의 A/D 샘플링시 입력신호의 해상도를 인식하여 샘플링 주파수를 조절하여야 한다. 이는 샘플링 수(Dot 수)를 고정시킬 경우 비데오 데이타 복원시 상의 왜곡이 발생되는 것을 방지하기 위한 수단이다.

여기서, 상기 PLL 시스템(40)에 제공되는 입력 주파수와 그에 따른 PLL 샘플링 수에 대한 관계는 아래의 표와 같다.

즉, 상기 표에서 보는 바와 같이, 4×3 화면을 16×9 화면 전체에 디스플레이 시킬 때의 샘플링 수와 상 변환 샘플링 수를 인식하여 입력 해상도에 적합하게 샘플링하게 되는 것이다. 이상에서 설명한 바와 같이 본 발명은 NTSC 방식의 TV 신호 및 VGA 모드의 컴퓨터 신호를 겸용으로 사용하는 광폭 수신기에서, 비데오 데이타 샘플링시 위상 동기 루프 시스템을 이용하여 샘플링 클럭의 스피드를 변화시키므로써 4×3 화면이 16×9의 화면에 디스플레이 될 때 나타나는 상의 왜곡을 방지할 수 있는 효과를 가진다.

Claims

더블 스캐닝한 TV 신호 및 VGA 모드의 모니터용 신호를 선택적으로 다를 수 있는 입력 신호 선택 스위치와, 상기 입력 신호 선택 스위치에 의해 선택된 신호의 이득을 조정하는 이득 조정부와, 상기 이득 조정부에 의해 조정된 신호를 클램핑시키는 클램프 회로와, 상기 클램프 회로에 의해 클램핑된 신호를 디지탈 신호로 샘플링하는 A/D 변환기와, 상기 A/D 변환기에 의해 샘플링된 디지탈 신호를 가로방향 및 세로방향으로 변환시키는 상 변환기와, 상기 A/D 변환기와 상 변환기에 연결되어 샘플링 클럭의 속도를 조정하여 상의 왜곡을 보정하는 위상 동기 루프 시스템을 포함하여 구성된 TV 및 모니터 겸용의 광폭 수신기의 화면 종횡비 변환 제어 장치.
제1항에 있어서, 상기 위상 동기 루프 시스템이, A/D 변환 샘플링 클럭과 화면 종횡비 변환 포트의 메모리 라이트 클럭을 제공하는 제1위상 동기 루프와, 메모리 리드 클럭을 제공하는 제2위상 동기 루프로 이루어진 듀얼 방식으로 구성된 것을 특징으로 하는 TV 및 모니터 겸용의 광폭 수신기의 화면 종횡비 변환 제어 장치,
제2항에 있어서, 상기 제1위상 동기 루프의 클럭 속도가, 제2위상 동기 루프의 클럭 속도보다배만큼 늦게 샘플링 되는 것을 특징으로 하는 TV 및 모니터 겸용의 광폭 수신기의 화면 종횡비 변환 제어 장치.