KR0168796B1 - 다이버시티용 결합기에서 정규화 전압 발산 방지를 위한 정규화 회로 - Google Patents

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야 :

다이버시티용 결합기에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제 :

위상검출기의 정규화신호가 0에 근접할 시 소정 기준전압이하로 감소되지 않도록 하는 다이버시티용 결합기에서 정규화 전압 발산 방지를 위한 정규화 회로를 제공한다.

3. 발명의 해결방법의 요지 :

결합기의 성능을 저해하는 요인인 위상쉬프터에 인가되는 위상검출신호가 발산되어 안정적이지 못하므로, 본 발명에서는 정규화신호가 극히 작은 값이 되어 발생되는 발산을 비교선태부를 구비하여 정규화신호가 미리 설정된 기준전압보다 낮은 값이 되면 상기 기준전압을 정규화신호로 출력하도록 한다.

4. 발명의 중요한 용도 :

결합기에서 극히 작은 정규화신호로 인해 발생되는 발산을 방지하고자 이를 구현한다.

Description

다이버시티용 결합기에서 정규화 전압 발산 방지를 위한 정규화 회로

제1도는 일반적인 다이버시티용 결합기의 블럭구성도.

제2도는 종래의 다이버시티용 결합기에서 정규화회로의 구성도.

제3도는 본 발명의 실시예에 따른 다이버시티용 걸합기에서 정규화 전압 발산 방지를 위한 정규화회로의 구성도.

본 발명은 마이크로파 시스템에 관한 것으로, 특히 다이버시티 운용모드에 필요한 결합기에서 위상검출전압을 정규화할 경우 상기 정규화전압의 발산을 방지하기 위한 결합기에 관한 것이다.

일반적으로 장거리 단파 무선통신에 있어 페이딩의 영향으로 수신점의 전계 강도는 시간적으로 불규칙하여 안정된 통신은 불가능하다. 이것을 방지하기 위한 방법으로 위치를 바꾸어서 설치된 둘 이상의 안테나의 수신신호를 합성하여 하나의 수신기에 공급하여 안정된 출력을 얻을 수 있도록 하는 다이버시티가 있다. 그러므로 다이버시티 운용모드에서 둘 이상의 안테나 수신신호를 합성하기 위한 결합기가 필요하다.

디지탈 마이크로파 시스템의 다이버시티 운용모드에 필요한 결합기가 제1도에 도시되어 있다. 이에 결합기는 위상쉬프터와 위상검출기를 포함하여 위상이 서로 다른 두 신호를 동위상(CO-PHASE)이나 또는 특정한 조건을 만족하는 위상이 되도록 조정한 후 동일한 신호세기의 두 신호를 합하는 것이다. 그리고 상기 제1도의 정규화회로의 구체적인 블럭구성도가 제2도에 도시되어 있다.

제1도 및 제2도는 본원 출원인에 의해 1995년 8월 16일자로 선출원된바 있는 특허출원 제95-25168호에 상세하게 설명되어 있다.

이하 상기 제1도를 참조하여 설명하면, 위상쉬프트는 위사분배기 20, 곱셈기 30, 32 및 덧셈기 34에 대응된다. 그리고 위상검출기는 위상분배기 20, 곱셈기 22, 24, 제1저억통과필터 26 및 제2저역통과필터 28에 대응된다. 정규화회로 40은 위상검출기의 출력을 정규화하여 곱셈기 30, 32로 출력한다.

참조번호 2와 4는 두개의 안테나를 통하여 수신되어 중간주파수신호로 변환된 신호들이 각각 들어오는 입력단이다. 제1입력단 2를 총하여 입력된 중간주파 수신호 DI1은 위상분배기 20을 통하여 위상이 0˚및 90˚로 분배되어 곱셈기 22와 24에 각각 인가된다. 또한 제2입력단 4를 통하여 입력된 중간주파수신호 D12는 상기 곱셈기 22와 24에 바로 인가된다. 상기 곱셈기 22의 출력은 제1저역통과필터 26에 필터링되어 라인 27 상에 직류의 위상차 정보로 출력된다. 이때 위상차 정보는 사인함수(Sinψ)이다. 한편 상기 곱셈기 24의 출력은 제2저역통과필터 28에서 필터링되어 라인 29상에 직류의 위상차 정보로 출력된다. 이때 위상차 정보는 코사인함수(Cosψ)이다.

정규화회로 40은 위상검출기의 제1, 제2저역통과필터 26, 28의 출력단에 위치하여 곱셈기 30, 32로 인가되는 위상검출신호의 벡터합의 크기를 일정하게 한다.

결합기의 위상쉬프터는 상기 정규화회로 40의 정규화된 신호를 사용한다. 곱셈기 30은 정규화회로 40의 출력과 위상분배기 20의 0˚위상의 출력을 곱셈하고, 곱셈기 32는 정규화회로 40의 출력과 위상분배기 20의 90˚위상의 출력을 곱셈한다. 그리하여 덧셈기 34는 상기 곱셈기 30과 32의 출력을 덧셈하여 덧셈기 10에 인가한다. 덧셈기 10은 상기 덧셈기 34의 출력과 제2입력단 4를 통하여 들어오는 중간주파수신호 DI2를 합하여 출력하게 된다. 상기 덧셈기 10의 출력은 버퍼 12를 거쳐서 출력신호 DO로 제공된다. 상기 출력신호 DO는 동위상이 되도록 조정된 후 동일한 신호세기의 두신호가 합한 값이 되어야 바람직하다.

제2도에 정규화회로 40을 참조하여 설명하면, 상기 정규화회로 40은 제곱승기 42, 44, 덧셈기 46, 제곱근기 48 및 나눗셈기 50, 52로 구성된다. 이에 라인 27과 28로 인가되는 위상검출신호 a, b를 나누면 벡터합이 일정한 위상검출신호 d, e는 얻어진다.

상기 정규화회로 40의 출력인 정규화신호 c를 식1로 나타내면 다음과 같다.

상기 위상검출신호 a, b가 sinψ 및 cosψ 이므로 상기 식1를 살펴보면 c는 일정한 상수 즉, 정규화된 신호가 된다.

그리고 나눗셈기 50과 52의 출력신호 즉, 벡터합이 일정한 위상검출신호 d, e은 아래와 같은 식2, 식3으로 표현된다.

따라서 정규화회로 40에서 출력되어 위상쉬프트에 인가되는 벡터합은,

로서 언제나 일정한 값을 가진게 된다.

그러나 이때 위상검출신호 a, b가 아주 작을 경우, 1볼트보다 대단히 작을 경우는 정규화신호 c가 대단히 작아져서 벡터합이 일정한 위상검출신호 d, e이 발산되는 경우가 발생된다. 벡터합이 일정한 위상검출신호 d, e의 발산에 의해 위상 쉬프트의 동작이 영향을 받는다. 그리하여 위상검출전압이 발산될 시 측정전압이 흔들리는 현상이 발생된다.

따라서 본 발명의 목적은 위상검출기의 정규화신호가 0에 근접할 시 소정 기준전압이하로 감소되지 않도록 하는 다이버시티용 결합기에서 정규화 전압 발산 방지를 위한 정규화 회로를 제공함에 있다.

이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다. 도면들중 동일한 구성요소들은 가능한한 어느곳에서는지 동일한 참조부호들을 나타내고 있음을 유의하여야 한다.

결합기의 성능을 저해하는 요인인 벡터합에 의한 위상검출신호의 발산은 정규화신호가 대단히 작을 경우 발생되므로, 본 발명에서는 비교선택부를 구비하여 정규화신호가 대단히 작을 경우 미리 설정된 기준전압이 출력되도록 한다.

이를 위하여 본 발명에서는 제1도와 같은 결합기의 회로 구성의 정규화회로 40에 제3도의 정규화회로 40으로 대체하였다. 즉, 본 발명에서 제1도, 제2도의 종래기술에 대한 구성요소들 중 정규화회로 40을 제외한 나머지 구성요소들은 동일하다. 그리고 제3도의 구성요소들 중 기준전압 Vref, 다이오드 60의 비교선택부를 제외한 구성요소들은 제2도에 대응개소의 구성요소와 동일하다.

제3도의 본 발명에 따른 정규화회로 40의 구체구성도를 참조하여 설명하면, 상기 정규화회로 40은 제곱승기 42, 44, 덧셈기 46, 제곱근기 48, 다이오드 60과 기준전압 Vref을 구비한 비교선택부와, 나눗셈기 50, 52로 구성된다. 상기 정규화회로 40의 연결구성은 다음과 같다. 라인 27은 제곱승기 42의 입력라인으로 제공되며, 라인 39는 제곱승기 44의 입력라인으로 각각 제공된다. 제곱승기 42와 44의 출력라인은 덧셈기 46에 입력라인으로 제공되고, 덧셈기 46의 출력라인은 제곱근기 48의 입력라인으로 제공된다. 상기 제곱근기 48의 출력라인은 노드 N1과 접속된다. 이에 기준전압 Vref과 에노드단이 접속된 다이오드 60은 캐소드단이 노드 N1에 접속된다. 그리고 노드 N1은 나눗셈기 50, 52의 제수의 입력라인으로 접속된다. 상기 나눗셈기 50의 피제수의 입력라인은 라인 27이 된다. 그리고 상기 나눗셈기 52의 피제수의 입력라인을 라인 29가 된다.

상기와 같은 구성의 정규화회로 40은 위상검출신호 a, b는 제곱승기 42, 44, 덧셈기 46, 제곱근기 48를 이용하여 일정한 정규화신호가 된다. 이때 제곱근기 48의출력신호는 0에 근접할 경우가 발생된다. 그러면 다이오드 60을 턴온하여 일정한 값인 Vref-Vd이 노드 N1에 인가되어 나눗셈기 50, 52에 입력된다. 이때 여기서 Vd는 다이오드 60의 최저 턴온전압이다. 이에 Vref-Vd는 나눗셈기 50, 52의 제수값에 인가되며, 벡터합이 일정한 위상검출신호 g, h가 출력된다. 즉, 0.7볼트의 기준전압 Vref이 다이오드 60에 인가된 경우 노드 N1에 인가되는 정규화신호 f가 0.7-Vd보다 클시에는 제곱근기 48의 출력된 신호인가 나눗셈기 50, 52의 제수값으로 인가되며, 노드 N1에 인가되는 정규화신호 f가 0.7-Vd보다 작을 시에는 0.7-Vd가 나눗셈기 50, 52의 제수값으로 인가된다.

그러므로 나눗셈기 50, 52의 출력전압은 어떠한 경우에라도 발산되지 않고 안정된 전압으로 유지된다. 그러므로 위상쉬프트의 출력도 흔들리지 않고 보다 안정되어 진다.

전술된 바와 같이 정규화신호 f가 최소 입력 허용 전압보다 작을 시 다이오드 60의 턴온동작에 의해 최소 허용 전압이 나눗셈기 50, 52에 인가되어 어떤 경우라도 위상검출신호 g, h가 발산되지 않도록 함으로서 위상쉬프트의 출력신호가 흔들리지 않고, 위상도 안정화시킬 수 있다. 그러므로 다이버시티용 결합기는 성능이 개선된다.

Claims (4)

1. 디지탈 마이크로파 시스템의 결합기에 있어서, 제1안테나 및 제2안테나를 통하여 들어오는 신 호의 제1, 제2위상차를 검출하여 그에 대응하는 위상검출신호를 출력하는 위상검출수단과, 기준 전압발생수단을 구비하며, 상기 제1, 제2위상차에 대응된 위상검출 신호를 소정 정규화 연산을 이용하여 언제나 일정한 값으로 정규화시켜 출력하고, 상기 기준전압보다 낮은 값으로 정규화 될 시 상기 기준전압을 출력하는 정규화수단과, 상기 정규화수단의 출력을 위상분배된 제1위상 및 제2위상과 곱하고 더하여 위상을 쉬프트하는 위상쉬프트수단과, 상기 위상수프트수단의 출력과 상기 제2안테나를 통하여 들어오는 신호를 더하여 출력하는 덧셈수단으로 구성함을 특징으로 하는 다이버시티용 결합기에서 정규화 전압 발산 방지를 위한 정규화회로.
2. 제1항에 있어서 상기 정규화수단은, 상기 제1위상차를 제곱하는 제1제곱승기와, 상기 제2위상 차를 제곱하는 제2제곱승기와, 상기 제1제곱승기의 출력과 상기 제2제곱승기의 출력을 덧셈하는 덧셈기와, 상기 덧셈기의 출력을 제곱근하여 출력하는 제곱근기와, 기준전압출력수단과, 상기 제곱근기의 출력을 비교신호로 입력하여 상기 제곱근기의 출력이 상기 기준전압보다 클시 상기 제곱근기의 출력을 선택하여 출력하며, 상기 제곱근기의 출력이 상기 기준전압보다 작을 시 상기 기준전압을 선택하여 출력하는 비교선택수단과, 상기 제1위상차를 상기 비교선택수단의 출력으로 나누어 출력하는 제1나눗셈기와 상기 제2위상차를 상기 비교선택수단의 출력으로 나누어 출력하는 제2나눗셈기로 구성됨을 특징으로 하는 다이버시티용 결합기에서 정규화 전압 발산 방지를 위한 정규화회로.
3. 상기 제1항에 있어서 상기 기준전압이 1볼트보다 작은 값으로 설정함을 특징으로 하는 다이버 시티용 결합기에서 정규화 전압 발산 방지를 위한 정규화회로.
4. 디지탈 마이크로파 시스템의 결합기에 있어서, 제1중간주파수신호를 0˚및 90˚로 위상분배하여 출력하는 위상분배기와, 상기 0˚위상분배된 신호와 제2중간주파수신호를 곱하여 출력하는 제1곱셈기와, 상기 90˚위상분배된 신호와 제2중간주파수신호를 곱하여 출력하는 제2곱셈기와, 상기 90˚위상분배된 신호와 제2중간주파수신호를 곱하여 출력하는 제2곱셈기와, 상기 제1곱셈기의 출력을 저역통과필터링하여 제1위상검출신호를 출력하는 제1저역통과필터와, 상기 제2곱셈기의 출력을 저역통과필터링하여 제2위상검출신호를 출력하는 제2저역통과필터와 상기 제1위상검출신호를 제곱하는 제1제곱승기와 상기 제2위상검출신호를 제곱하는 제2제곱승기와, 상기 제1제곱승기의 출력과 상기 제2제곱승기의 출력을 덧셈하는 덧셈기와 상기 덧셈기의 출력을 제 곱근하는 제곱근기와, 기준전압발생수단과 상기 기준전압과 상기 제곱근기의 출력을 비교하여 상기 제곱근기의 출력이 클 시 상기 제곱근기의 출력을 선택하여 출력하고, 상기 제곱근기의 출력이 작을 시 상기 기준전압을 선택하여 출력하는 비교선택수단과 상기 제1위상검출신호를 상기 비교선택수단의 출력으로 나누어 출력하는 제1나눗셈기와 상기 제2위상검출신호를 상기 비교선택수단의 출력으로 나누어 출력하는 제2나눗셈기와, 상기 제1나눗셈기의 출력과 상기 제1중간주파수신호의 0˚위상분배된 신호를 곱하여 출력하는 제3곱셈기와, 상기 제2나눗셈기의 출력과 상기 제1중간주파수신호의 90˚위상분배된 신호를 곱하여 출력하는 제4곱셈기와, 상기 제 3곱셈기와 상기 제4곱셈기의 출력을 더하여 출력하는 제1덧셈기와, 상기 제1덧셈기의 출력과 상기 제2중간주파수신호를 더하여 출력하는 제2덧셈기로 구성함을 특징으로 하는 다이버시티용 결합기에서 정규화 전압 발산 방지를 위한 정규화회로.