[go: up one dir, main page]

JPWO2009031260A1 - 位相比較器、及びこれを用いたクロック生成回路、映像表示装置及び再生信号処理装置 - Google Patents

位相比較器、及びこれを用いたクロック生成回路、映像表示装置及び再生信号処理装置 Download PDF

Info

Publication number
JPWO2009031260A1
JPWO2009031260A1 JP2009502372A JP2009502372A JPWO2009031260A1 JP WO2009031260 A1 JPWO2009031260 A1 JP WO2009031260A1 JP 2009502372 A JP2009502372 A JP 2009502372A JP 2009502372 A JP2009502372 A JP 2009502372A JP WO2009031260 A1 JPWO2009031260 A1 JP WO2009031260A1
Authority
JP
Japan
Prior art keywords
phase comparator
counter
filter processing
reference value
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009502372A
Other languages
English (en)
Other versions
JP4944943B2 (ja
Inventor
好史 岡本
好史 岡本
中田　浩平
浩平 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009502372A priority Critical patent/JP4944943B2/ja
Publication of JPWO2009031260A1 publication Critical patent/JPWO2009031260A1/ja
Application granted granted Critical
Publication of JP4944943B2 publication Critical patent/JP4944943B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10425—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2562—DVDs [digital versatile discs]; Digital video discs; MMCDs; HDCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

同期型再生信号処理装置において、再生データとクロックとの位相誤差を検出することを繰り返してその位相誤差に基づいて再生信号と同期したクロックを生成するに際し、フィルタ処理部３４は、位相誤差算出部３３からの現時点より前の位相誤差系列に対して、例えば複数タップのＦＩＲフィルタで重み付け加算を行うフィルタ処理を行って、その位相誤差系列に混入されたノイズの影響を軽減した基準値をフィードバック補正して生成する。クロス検出部３２は、サンプリングされた再生データが前記フィルタ処理部３４で生成された基準値をクロスしたタイミングを検出する。従って、そのフィードバックされる基準値のダイナミックレンジを制限することなく有効に活用できると共に、ノイズ耐性の強化が同時に図られる。

Description

本発明は、入力される再生信号と同期したクロックを生成するクロック生成回路における位相比較器、及びこれを用いた再生信号処理装置に関する。
従来の一般的な再生信号処理装置では、記録データと同期したクロックを抽出するため、例えば特許文献１では、入力される再生信号を量子化手段（Ａ／Ｄ変換器）によって量子化し、オフセット調整回路により量子化データのオフセット成分を除去した再生データを基に、周波数誤差、位相誤差をデジタル回路により算出し、ループフィルタで平滑し、デジタル補正量をＤ／Ａ変換器を用いてアナログ値に変換し、ＶＣＯ（電圧制御発振器）の発振周波数制御を行っている。図２は、このようなフィードバック型クロック生成回路のブロック構成を示す。前記のようなフィードバック型の制御を行うことにより、Ａ／Ｄ変換器及びデジタル部を駆動するクロックと再生信号の同期を図っている。データの復号に関しては、クロックと量子化された再生データとの同期がとれるようになっているので、このデータを基にデータ検出器によりデータの検出を行うことが可能である。
ところで、例えば光ディスク分野では、ＣＤ、ＤＶＤなど、高密度化が進み、更には再生速度の高速化も進んでおり、図２に示す再生信号処理装置のように、フィードバックループ内にデジタル演算が含まれる同期型のクロック生成回路では、高速動作を実現するためにはパイプライン処理を行う必要があるため、クロック抽出のフィードバックループにおけるクロックデジタルレイテンシが増加することとなる。図１９に示すような従来の一般的な位相比較器は、再生信号がゼロクロスする際のデータを用いて位相誤差を算出しており、このため、位相比較器の線形レンジは、−π〜＋πであった。その結果、線形レンジを外れた場合には、位相反転が発生することになる。クロックレイテンシが増加すると、この位相反転が頻繁に発生し、特にクロック生成回路のキャプチャレンジ（引き込みレンジ）が大幅に悪化することになる。この様子を図２０に示す。
これに対し、特許文献２では、位相比較器の構成を図２１に示す構成としている。図２１の位相比較器では、従来の一般的な構成と異なり、位相誤差を算出するタイミングをゼロクロスと固定にするのではなく、前回の位相誤差にゲインを乗じて基準値を生成し、入力されるサンプリングデータがこの基準値をクロスするタイミングで位相誤差を算出する構成としている。位相比較器の構成をこのようにすることにより、クロックレイテンシが増加しても、位相比較器の線形レンジが拡大すること、及び位相反転の反転レベルの軽減が可能となり、引き込み特性を大幅に改善することが可能である。図２２は、前記図２１に示した位相比較器の特性を示す。
特開２００２−８３１５号公報 特許第３８８９０２７号明細書
前記特許文献２に記載の構成では、フィードバックゲインを１とすることにより、基準値のレンジをフルに活用でき、大幅な改善が得られることが期待できる。
しかしながら、特許文献２の位相比較器をＢｌｕ−ｒａｙディスクシステム等の高密度記録に対応した再生信号処理装置に適用した場合には、ＣＤやＤＶＤと比較して、再生信号のＳ／Ｎが劣化し、フィードバックゲインを１に設定したままではノイズ耐性が弱く、また、ゲイン制御やオフセット制御との併用による基準値の発散が生じ、デッドロック状態に陥ることが想定される。この様子を図２３に示す。逆に、フィードバックゲインを１より小さくすれば、デッドロック状態を回避することは可能となるが、基準値の可変レンジに制限をかけることとなり、フィードバック制御によるダイナミックレンジをフルに活用することができなくなる。
本発明の目的は、クロック生成回路における位相比較器において、位相誤差を算出するタイミングを基準値とクロスするタイミングに設定し、この基準値をフィードバック補正する場合に、このフィードバックされる前記基準値のダイナミックレンジを制限することなく有効に活用でき、且つノイズ耐性の強化も同時に図ることにある。
前記の目的を達成するため、本発明では、現時点より前の位相誤差系列に対してフィルタ処理を行って基準値を生成することとする。
具体的に、本発明の位相比較器は、入力される再生信号をサンプリング手段によりサンプリングして得られる再生データを基に、前記再生信号に同期した同期クロックを抽出するクロック生成回路に用いられる位相比較器であって、前記サンプリング手段により得られた前記再生データ及び所定の基準値を受け、前記再生データが前記基準値をクロスするクロスタイミングを検出するクロス検出部と、前記再生データを受け、この再生データのエッジ極性を判定する極性判定部と、前記再生データ、前記クロス検出部が出力するクロスタイミング信号、及び前記極性判定部の判定結果を受け、前記クロスタイミングでの前記再生データとゼロ値との差を位相誤差として算出する位相誤差算出部と、前記位相誤差算出部が算出した位相誤差を前記クロス検出部が検出したタイミングでフィルタリングして、前記クロス検出部に与える前記基準値を生成するフィルタ処理部とを備えたことを特徴とする。
本発明は、前記位相比較器において、前記フィルタ処理部は、ＦＩＲフィルタであることを特徴とする。
本発明は、前記位相比較器において、前記フィルタ処理部は、ＩＩＲフィルタであることを特徴とする。
本発明は、前記位相比較器において、前記フィルタ処理部は、入力される位相誤差のエンベロープ検出を行って出力することを特徴とする。
本発明は、前記位相比較器において、前記フィルタ処理部は、前記再生データの極性変化間隔を基に、極性変化間隔が短い場合には前記再生データの信号品質が低いと判断して、対応する前記位相誤差をマスク処理して前記フィルタ処理部に反映させないことを特徴とする。
本発明は、前記位相比較器において、前記フィルタ処理部は、前記クロス検出部が出力するタイミングをカウントするカウンタを有し、前記カウンタのカウント値が所定回数となる毎に前記カウンタ及び前記フィルタ処理部を０にリセットすることを特徴とする。
本発明は、前記位相比較器において、前記フィルタ処理部は、前記クロス検出部が出力するタイミング間隔をカウントするカウンタを有し、前記カウンタのカウント値が所定回数を越えたとき、前記カウンタ及び前記フィルタ処理部を０にリセットすることを特徴とする。
本発明は、前記位相比較器において、前記フィルタ処理部は、前記再生データの極性変化の回数をカウントするカウンタを有し、前記カウンタのカウント値が所定回数となる毎に、前記カウンタ及び前記フィルタ処理部を０にリセットすることを特徴とする。
本発明は、前記位相比較器において、前記フィルタ処理部は、前記再生データの極性変化の回数をカウントする第１のカウンタと、前記クロス検出部が出力するタイミング間隔をカウントする第２のカウンタとを有し、前記第１のカウンタ値と前記第２のカウンタ値との差が所定値を越えたとき、前記第１のカウンタ、前記第２のカウンタ及び前記フィルタ処理部を０にリセットすることを特徴とする。
本発明は、前記位相比較器において、前記クロス検出部及び前記フィルタ処理部は、各々、前記基準値に対する前記サンプリングデータのエッジの極性に応じて独立に動作することを特徴とする。
本発明のクロック生成回路は、前記位相比較器を有し、前記位相比較器の前記位相誤差算出部で算出した位相誤差に基づいて、前記再生信号に同期した同期クロックを生成することを特徴とする。
本発明の映像表示装置は、前記クロック生成回路を有し、前記クロック生成回路で得られたクロックに基づいて音声データ及び映像データを含む受信信号を復号する信号処理回路を有するＬＳＩと、前記ＬＳＩからの復号信号を受けて、復号された音声データを発音すると共に、復号された映像データを表示するディスプレイ端末とを備えたことを特徴とする。
本発明の再生信号処理装置は、前記位相比較器において、前記入力される再生信号は、無線の通信路、光ファイバ、同軸ケーブル、又は電力線を含む通信路を経て供給されることを特徴とする。
本発明の再生信号処理装置は、前記位相比較器において、前記入力される再生信号は、ＤＶＤディスク、ＣＤディスク、又はＢｌｕ−ｒａｙディスクを含む光ディスクから供給されることを特徴とする。
以上により、本発明では、クロック生成回路における位相比較器において、現時点より前の位相誤差系列に対してフィルタ処理を行って基準値を生成し、入力される再生信号が前記基準値をクロスするタイミングで位相誤差を生成するので、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
以上説明したように、本発明によれば、クロック生成回路における位相比較器において、ノイズ耐性を強化しながら、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができる効果を奏する。
図１は本発明の第1の実施形態の位相比較器のブロック図である。 図２は同位相比較器を有するクロック生成回路を備えた再生信号処理装置のブロック図である。 図３は同位相比較器に備える極性判定部の内部構成例を示す図である。 図４は同極性判定部の動作タイミングチャート図である。 図５は同位相比較器に備えるクロス検出部の内部構成例を示す図である。 図６は同クロス検出部の動作タイミングチャート図である。 図７は同位相比較器に備える位相誤差算出部の内部構成例を示す図である。 図８は同位相誤差算出部の動作タイミングチャート図である。 図９は同位相比較器に備えるフィルタ処理部の内部構成例を示す図である。 図１０は同フィルタ処理部の第１の変形例を示す図である。 図１１は同フィルタ処理部の第２の変形例を示す図である。 図１２は同フィルタ処理部の第３の変形例を示す図である。 図１３は同フィルタ処理部の第４の変形例を示す図である。 図１４は同フィルタ処理部の第５の変形例を示す図である。 図１５は本発明の第２の実施形態の位相比較器のブロック図である。 図１６は同位相比較器に備えるフィルタ処理部の内部構成例を示す図である。 図１７は同フィルタ処理部の変形例を示す図である。 図１８は本発明の位相比較器を含むクロック生成回路を内蔵するＬＳＩを含んだ再生信号処理装置の構成例を示す図である。 図１９は従来のクロック生成回路における位相比較器の内部構成を示す図である。 図２０は同位相比較器の特性を示す図である。 図２１は特許文献２の位相比較器の内部構成を示す図である。 図２２は同位相比較器の特性を示す図である。 図２３は同位相比較器を用いた場合に基準値の発散現象が生じる様子を示した図である。
符号の説明
１ Ａ／Ｄ変換器
（サンプリング手段）
２ オフセット調整器
３ 位相比較器
４ ループフィルタ
５ Ｄ／Ａ変換器
６ ＶＣＯ
７ データ検出器
１０ クロック生成回路
３１ 極性判定部
３２ クロス検出部
３３ 位相誤差算出部
３４、３５ フィルタ処理部
３１１、３１３、３２２、３２４、３３１、
３４８、３５６、３６１、３６２、３８４ レジスタ
３３４、３４１、３４２、３４３、３５１、
３５２、４１４、４１５ イネーブル付きレジスタ
３１２、３２１、３５３、４１６ 減算器
３２３、３４７、３６５、３９１ 加算器
３２５ 論理演算回路
３３２、３６３、３６４ セレクタ
３３３、３４４、３４５、３４６、３５４、
３５５、３８８、３８９、３９０ 乗算器
３６６ クリップ回路
３７１ マスク信号生成部
３７２ ＡＮＤ演算回路
３８１ エッジカウンタ（カウンタ）
３８２、３９３、４０３、４１９ 比較器
３８３、４０４、４１８ 所定値
３８５、３８６、３８７ リセット付きイネーブルレジスタ
３９２、４１３ エッジ間隔カウンタ（カウンタ）
３９４ ＯＲ演算回路
４０１、４１１ 極性変化検出部
４０２ カウンタ
４１２ 変化間隔カウンタ
（第１のカウンタ）
４１３ エッジ間隔カウンタ
（第２のカウンタ）
４１７ 絶対値算出回路
１０１ 情報記録部
１０２ 情報読み出し部
１０３ ＬＳＩ
以下、本発明の実施形態に関して図面を参照して詳細に説明する。
（実施形態１）
図１は、本発明の第１の実施形態である位相比較器の構成を示すものである。
図１に示した位相比較器３において、３１は再生データのエッジ極性を判定する極性判定部、３２は入力される再生データが基準値をクロスするタイミングを検出するクロス検出部、３３はクロス検出部３２が出力するクロスタイミングで、入力される再生データと零値との差に前記極性判定部３１が出力する極性を乗じて位相誤差を算出する位相誤差算出部、３４は入力される位相誤差系列に対してフィルタ処理を行って基準値を生成するフィルタ処理部である。
この位相比較器3を用いたクロック生成回路及び再生信号処理装置の一例を図２に示す。入力される再生信号はＡＤＣ(Ａ／Ｄ変換器（サンプリング手段）)１により量子化され、オフセット調整器２によってオフセット制御がなされる。オフセット調整がなされた再生データは、データ検出器７へ出力され、データの抽出を行う。再生データは位相比較器３へも出力され、ここで、クロックとの位相誤差が算出される。算出された位相誤差はループフィルタ４へ出力され、ＤＡＣ５によってアナログ信号に変換され、ＶＣＯ６の発振周波数の制御が行われる。最終的に、クロック生成回路１０は、入力される再生信号とＶＣＯ６の出力クロックとが同期し、位相比較器３の出力が０となるようにループの制御を行う。
以下、図１に示した位相比較器３の構成及び動作について詳細を説明する。尚、本実施形態では、入力される再生データは２の補数で表されるデジタルデータであるものとする。
図３に極性判定部３１の構成例を示す。３１１及び３１３は入力されるクロックで駆動されるレジスタであり、３１２は減算器である。レジスタ３１１はクロックエッジ毎に再生データを取り込むので、減算器３１２は入力される再生データ系列の傾きを算出する。本実施形態では再生データは２の補数で表されるので、減算器３１２の出力のＭＳＢは符号ビットを意味する。よって、レジスタ３１３の出力は、再生データの傾きが０以上の場合には０、負の場合には１となる。以上の演算を行うことにより、極性判定部３１の出力は、再生データが立ち上がり状態にあるときには０となり、逆に、立ち下がり状態にあるときには１となる。図３に示した極性判定部３１のタイミングチャートを図４に示す。
図５は、位相比較器３内のクロス検出部３２の構成例を示す。同図において、３２２及び３２４は入力されるクロックで駆動されるレジスタ、３２１は減算器、３２３は加算器、３２５は論理演算回路である。減算器３２１は再生データと基準値との差演算を行う。３２２はその結果を保持するレジスタであるので、加算器３２３は再生データから基準値を引いたデータ系列に対し１＋Ｄ演算を行う。レジスタ３２４は加算器３２３のＭＳＢを保持するレジスタであるので、論理演算回路３２５の出力は加算器３２３の出力が負から正に変化したタイミングで１となる。すなわち、クロス検出部３２は、基準値に対して、再生データが立ち上がりでクロスするタイミングを検出することとなる。図５に示したクロス検出部３２のタイミングチャートを図６に示す。尚、この構成では、基準値に対して再生データが立ち上がりでクロスするタイミングを検出する構成としているが、立ち下りでクロスするタイミングを検出する構成としてもよい。
図７は、位相比較器３内の位相誤差算出部３３の構成例を示す。同図において、３３１は入力されるクロックで駆動されるレジスタ、３３２は極性入力が０（立ち上がり状態）のときに１を出力し、極性入力が１（立ち下がり状態）のときに−1を出力するセレクタ、３３３は乗算器、３３４は入力されるクロックタイミングでクロスタイミングが１の場合に乗算器３３３の出力を取り込むレジスタである。レジスタ３３１は極性信号及びクロスタイミングとの整合性をとるための遅延調整を行っており、クロスタイミングが１の時に、レジスタ３３１の出力に極性に応じた符号（セレクタ３３２の出力）を乗じて位相誤差の更新を行う。図７に示した位相誤差算出部３３のタイミングチャートを図８に示す。尚、本実施形態では、クロス検出部３２の構成を基準値に対して再生データが立ち上がりでクロスするタイミングで位相誤差を算出する構成としているが、立ち下がりでクロスするタイミングで位相誤差を算出する構成としてもよい。
図９は、位相比較器３内のフィルタ処理部３４の構成例を示す。同図において、３４１、３４２及び３４３はレジスタ３４８の出力が１のときに、入力されるクロックに応じて位相誤差を保持するレジスタ、３４４、３４５及び３４６はゲイン乗算器、３４７は加算器、３４８はクロスタイミングを入力とするタイミング調整用のレジスタである。フィルタ処理部３４の構成をこのようにすることにより、レジスタ３４１、３４２、３４３には位相誤差が更新される毎に位相誤差系列を保持することが可能となり、この保持している誤差系列に対し３タップのＦＩＲフィルタで重み付け加算を行うことにより、位相誤差系列に混入されたノイズの影響を軽減して、位相比較器３の基準値を生成することが可能となる。
以上説明した通り、クロック生成回路１０における位相比較器３において、現時点より前の位相誤差系列に対しフィルタ処理を行って基準値を生成し、入力される再生データがこの基準値をクロスするクロスタイミングで位相誤差を生成することにより、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
（フィルタ処理部の変形例１）
図１０は、前記実施形態１における図１中のフィルタ処理部３４の変形例１を示す。
同図において、３５１及び３５２は、入力されるクロックで駆動されるレジスタであり、レジスタ３５６の出力が１のときに、入力されるデータの保持を行う。３５３は減算器、３５４及び３５５はゲイン乗算器である。３５６はクロスタイミングを保持するレジスタであり、タイミング調整のために用いられる。図１０に示すフィルタは１次のＩＩＲフィルタであり、フィルタ処理部３４の構成をこのようにすることにより、位相誤差が更新される毎にフィルタ処理が行われ、ゲイン乗算器３５４、３５５の値を適切に設定することにより、フィルタ処理部３４のゲイン特性を高域成分除去とすることができ、入力される位相誤差に対してノイズ成分の抑制を行うことが可能となる。
従って、クロック生成回路１０における位相比較器３において、現時点より前の位相誤差系列に対しフィルタ処理を行って基準値を生成し、入力される再生データがこの基準値をクロスするタイミングで位相誤差を生成することにより、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
（フィルタ処理部の変形例２）
図１１は、前記実施形態１における図１中のフィルタ処理部３４の変形例２を示す。
同図において、３６１及び３６２は入力されるクロックで駆動されるレジスタ、３６３及び３６４はセレクタ、３６５は加算器、３６６は加算器３６５の出力の極性と基準値の極性とが異なった場合に０にクリップして出力するクリップ回路である。レジスタ３６１は入力されるクロスタイミングのタイミング調整のために用いられる。レジスタ３６１の出力（クロスタイミングを１クロック遅延させた信号）が１の場合には、セレクタ３６３は位相誤差を出力し、そうでない場合にはクロップ回路３６６の出力を出力する。レジスタ３６２にはセレクタ３６３の出力が入力され、これが基準値として出力される。セレクタ３６４は、この基準値の極性が正の場合には−１を、負の場合には＋１を出力する。加算器３６５は基準値にセレクタ３６４の出力を加算して出力する。クリップ回路３６６は、加算器３６５の出力が同一極性を保ち、０を交差して、極性が変化しないように０にクリップ処理を行う。フィルタ処理部３６４の構成をこのようにすることにより、検出された位相誤差系列に対して零値でクリップされたエンベロープ検出を行うことが可能となる。
従って、クロック生成回路１０における位相比較器３において、現時点より前の位相誤差系列に対してエンベロープ検出によるフィルタ処理を行って基準値を生成し、入力される再生データがこの基準値をクロスするタイミングで位相誤差を生成することにより、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
（フィルタ処理部の変形例３）
図１２は、前記実施形態１における図１中のフィルタ処理部３４の変形例３を示す。
同図は、図９に示したフィルタ処理部３４の構成に対し、クロスタイミング信号をマスクするためのマスク信号生成部３７１と、ＡＮＤ演算回路３７２とを付加したものである。マスク信号生成部３７１は、クロスタイミングの間隔をカウントし、カウント値が所定値以上となった場合にイネーブル信号を出力する。ＡＮＤ演算回路３７２は、入力されるクロスタイミングに関し、イネーブル信号が１、すなわちクロスタイミングの間隔が所定値以上の場合にのみタイミング信号の更新を有効としている。これにより、信頼性の低い高周波パターンの誤差要因を取り除くことが可能となる。
従って、クロック生成回路１０における位相比較器３において、現時点より前の位相誤差系列に対し信頼性の低い高周波パターンの情報を除いてフィルタ処理を行って基準値を生成し、入力される再生データがこの基準値をクロスするタイミングで位相誤差を生成することにより、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
（フィルタ処理部の変形例４）
図１３は、前記実施形態１における図１中のフィルタ処理部３４の変形例４を示す。
同図において、レジスタ３８５、３８６及び３８７はクロスタイミングが１のときに入力される位相誤差系列を保持し、これを基に基準値が生成される。エッジカウンタ（カウンタ）３８１は、クロスタイミングのエッジ数をカウントする。比較器３８２はこのカウンタ値と所定値３８３との比較を行い、等しい場合には、カウンタ３８１とレジスタ３８５、３８６、３８７へリセット信号を出力する。エッジカウンタ３８１は０にリセットされると、再びクロスタイミングのエッジ数のカウントを行う。また、レジスタ３８５、３８６、３８７の値は０にリセットされ、基準値も０にリセットされる。
従って、クロック生成回路１０における位相比較器３において、現時点より前の位相誤差系列に対しフィルタ処理を行って基準値を生成し、入力される再生データが前記基準値をクロスするタイミングで位相誤差を生成することにより、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
更に、基準値に関しては、クロスタイミングを所定数カウントする毎に強制的に０とすることにより、基準値の発振を抑制することが可能となる。
（フィルタ処理部の変形例５）
図１４は、前記実施形態１における図１中のフィルタ処理部３４の変形例５を示す。
同図において、レジスタ３８５、３８６及び３８７は、クロスタイミングが１の時に入力される位相誤差系列を保持し、これを基に基準値が生成される。エッジ間隔カウンタ（カウンタ）３９２は、クロスタイミングのエッジのエッジ間隔をカウントする。比較器３９３はこのカウンタ値と所定値３８３との比較を行い、エッジ間隔カウンタ３９２の出力が所定値３８３以上の場合には、エッジ間隔カウンタ３９２とレジスタ３８５、３８６、３８７へリセット信号を出力する。エッジ間隔カウンタ３９２は０にリセットされると、再びクロスタイミングのエッジ間隔のカウント演算を行う。また、レジスタ３８５、３８６、３８７の値は０にリセットされ、基準値も０にリセットされる。尚、エッジ間隔カウンタ３９２は、クロスタイミングが１となった場合にも０にリセットされる。
従って、クロック生成回路１０における位相比較器３において、現時点より前の位相誤差系列に対しフィルタ処理を行って基準値を生成し、入力される再生データがこの基準値をクロスするタイミングで位相誤差を生成することにより、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
更に、基準値に関しては、クロスタイミングの間隔が所定値を越えた場合に、強制的に０とすることにより、基準値の発振を抑制することが可能となる。
（実施形態２）
図１５は、本発明の第２の実施形態である位相比較器の構成を示すものである。図１との差異は、極性判定部３１の出力がフィルタ処理部３５へも入力される点である。図１５におけるフィルタ処理部３５の構成例を図１６に示す。基本ブロック構成は図１３に示したフィルタ処理部３４の構成と同一である。具体的な差異は、図１６に示すフィルタ処理部３５において、基準値のリセットを行うタイミングを、入力される再生データの極性変化の数で生成している点である。これを実現するため、極性変化検出部４０１は、入力される極性が正から負、又は負から正に切り替わるタイミングエッジを検出する。カウンタ４０２は、極性変化検出部４０１が検出したタイミングエッジの数をカウントし、その値が所定値４０４と等しくなった場合に、比較器４０３がカウンタへのリセットと基準値のリセット信号を生成する。
従って、クロック生成回路１０における位相比較器３において、現時点より前の位相誤差系列に対しフィルタ処理を行って基準値を生成し、入力される再生データがこの基準値をクロスするタイミングで位相誤差を生成することにより、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
更に、基準値に関しては、入力される再生データの極性変化が所定回数に達する毎に強制的に０とすることにより、基準値の発振を抑制することが可能となる。
（フィルタ処理部の変形例１）
図１７は、前記実施形態２における図１中のフィルタ処理部３５の変形例１を示す。図１７に示すフィルタ処理部３５では、入力されるクロスタイミング間隔と極性の変化間隔との差が所定値以上の場合に、基準値が発散していると判断し、基準値を０にリセットする。この機能を実現するために、極性変化検出部４１１は、入力される極性情報から、再生データが正から負、又は負から正に変化するタイミングを検出する。変化間隔カウンタ（第１のカウンタ）４１２は、極性変化検出部４１１が検出した変化タイミングを基に極性変化の間隔をカウントする。この値は、極性変化のタイミングでイネーブル付きレジスタ４１４へ出力される。その一方で、エッジ間隔カウンタ（第２のカウンタ）４１３は、クロスタイミングのエッジ間隔をカウントする。このカウント値は、クロスタイミングが検出されるタイミングで、イネーブル付きレジスタ４１５へ出力される。減算器４１６は、２つのイネーブル付きレジスタ４１４、４１５の保持値同士の差演算を行い、絶対値算出回路４１７により絶対値に変換される。絶対値算出回路４１７の出力が所定値４１８以上の場合、基準値が発散していると判断し、比較器４１９は、位相誤差系列を格納するレジスタ３８５、３８６、３８７へリセット信号を出力し、基準値を０にリセットする。
従って、クロック生成回路１０における位相比較器３において、現時点より前の位相誤差系列に対しフィルタ処理を行って基準値を生成し、入力される再生データがこの基準値をクロスするタイミングで位相誤差を生成することにより、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
更に、基準値に関しては、入力される再生データの極性変化間隔とクロスタイミング間隔との差が所定値を超えた場合に強制的に０とすることにより、基準値の発振を抑制することが可能となる。
前記実施形態１及び実施形態２では、何れも、クロス検出器３２は再生データが基準値に対して立ち上がりでクロスするタイミングで位相誤差を算出する場合を示したが、立下りでクロスするタイミングで位相誤差を算出する構成としても同様の効果を得ることが可能である。その際、フィルタ処理部３４、３５に入力される位相誤差は、立ち下がりエッジであるという点を考慮して、極性を反転させる必要がある。
また、再生データが基準値に対して、立ち上がりエッジと立ち下がりエッジとの両方を独立に並列検出できるようにクロス検出部３２、及びフィルタ処理部３４、３５を設けても、同様の効果を得ることが可能である。
図１８は、本位相比較器３を含むクロック生成回路１０を内蔵するＬＳＩを含んだ再生信号処理装置の全体概略構成を示すブロック図である。例えば、ＤＶＤ再生装置等に当てはめると、情報記録部１０１は記録媒体（ＤＶＤメディア）であり、情報読み出し部１０２は記録媒体から記録データを読み出すピックアップであり、１０３は、ピックアップに読み出された再生信号波形を用いて波形等化、誤り訂正、データ復調などを行う信号処理回路を含むＬＳＩである。このＬＳＩが出力する復号データとクロックとを用いて情報の表示や音声への変換を行う。
尚、以上の説明では、ＤＶＤ等の記録媒体からの再生信号を入力とした場合の例を説明したが、無線の通信路や、光ファイバ、同軸ケーブル、電力線路などの有線の通信経路を経て供給される信号を入力信号とする場合にも、本発明を適用することができるのは勿論である。
また、本発明の再生信号処理装置では、デジタル制御値の設定制御をソフトウェアで行う場合も含まれる。
以上説明したように、本発明では、クロック生成回路における位相比較器において、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となるので、再生信号からデータに同期したクロックを再生する機能が必要な再生信号処理装置、例えば光ディスク再生システム、特に高密度で高倍速再生が必要とされる場合に有用である。
本発明は、入力される再生信号と同期したクロックを生成するクロック生成回路における位相比較器、及びこれを用いた再生信号処理装置に関する。
従来の一般的な再生信号処理装置では、記録データと同期したクロックを抽出するため、例えば特許文献１では、入力される再生信号を量子化手段（Ａ／Ｄ変換器）によって量子化し、オフセット調整回路により量子化データのオフセット成分を除去した再生データを基に、周波数誤差、位相誤差をデジタル回路により算出し、ループフィルタで平滑し、デジタル補正量をＤ／Ａ変換器を用いてアナログ値に変換し、ＶＣＯ（電圧制御発振器）の発振周波数制御を行っている。図２は、このようなフィードバック型クロック生成回路のブロック構成を示す。前記のようなフィードバック型の制御を行うことにより、Ａ／Ｄ変換器及びデジタル部を駆動するクロックと再生信号の同期を図っている。データの復号に関しては、クロックと量子化された再生データとの同期がとれるようになっているので、このデータを基にデータ検出器によりデータの検出を行うことが可能である。
ところで、例えば光ディスク分野では、ＣＤ、ＤＶＤなど、高密度化が進み、更には再生速度の高速化も進んでおり、図２に示す再生信号処理装置のように、フィードバックループ内にデジタル演算が含まれる同期型のクロック生成回路では、高速動作を実現するためにはパイプライン処理を行う必要があるため、クロック抽出のフィードバックループにおけるクロックデジタルレイテンシが増加することとなる。図１９に示すような従来の一般的な位相比較器は、再生信号がゼロクロスする際のデータを用いて位相誤差を算出しており、このため、位相比較器の線形レンジは、−π〜＋πであった。その結果、線形レンジを外れた場合には、位相反転が発生することになる。クロックレイテンシが増加すると、この位相反転が頻繁に発生し、特にクロック生成回路のキャプチャレンジ（引き込みレンジ）が大幅に悪化することになる。この様子を図２０に示す。
これに対し、特許文献２では、位相比較器の構成を図２１に示す構成としている。図２１の位相比較器では、従来の一般的な構成と異なり、位相誤差を算出するタイミングをゼロクロスと固定にするのではなく、前回の位相誤差にゲインを乗じて基準値を生成し、入力されるサンプリングデータがこの基準値をクロスするタイミングで位相誤差を算出する構成としている。位相比較器の構成をこのようにすることにより、クロックレイテンシが増加しても、位相比較器の線形レンジが拡大すること、及び位相反転の反転レベルの軽減が可能となり、引き込み特性を大幅に改善することが可能である。図２２は、前記図２１に示した位相比較器の特性を示す。
特開２００２−８３１５号公報 特許第３８８９０２７号明細書
前記特許文献２に記載の構成では、フィードバックゲインを１とすることにより、基準値のレンジをフルに活用でき、大幅な改善が得られることが期待できる。
しかしながら、特許文献２の位相比較器をＢｌｕ−ｒａｙディスクシステム等の高密度記録に対応した再生信号処理装置に適用した場合には、ＣＤやＤＶＤと比較して、再生信号のＳ／Ｎが劣化し、フィードバックゲインを１に設定したままではノイズ耐性が弱く、また、ゲイン制御やオフセット制御との併用による基準値の発散が生じ、デッドロック状態に陥ることが想定される。この様子を図２３に示す。逆に、フィードバックゲインを１より小さくすれば、デッドロック状態を回避することは可能となるが、基準値の可変レンジに制限をかけることとなり、フィードバック制御によるダイナミックレンジをフルに活用することができなくなる。
本発明の目的は、クロック生成回路における位相比較器において、位相誤差を算出するタイミングを基準値とクロスするタイミングに設定し、この基準値をフィードバック補正する場合に、このフィードバックされる前記基準値のダイナミックレンジを制限することなく有効に活用でき、且つノイズ耐性の強化も同時に図ることにある。
前記の目的を達成するため、本発明では、現時点より前の位相誤差系列に対してフィルタ処理を行って基準値を生成することとする。
具体的に、請求項１記載の発明の位相比較器は、入力される再生信号をサンプリング手段によりサンプリングして得られる再生データを基に、前記再生信号に同期した同期クロックを抽出するクロック生成回路に用いられる位相比較器であって、前記サンプリング手段により得られた前記再生データ及び所定の基準値を受け、前記再生データが前記基準値をクロスするクロスタイミングを検出するクロス検出部と、前記再生データを受け、この再生データのエッジ極性を判定する極性判定部と、前記再生データ、前記クロス検出部が出力するクロスタイミング信号、及び前記極性判定部の判定結果を受け、前記クロスタイミングでの前記再生データとゼロ値との差を位相誤差として算出する位相誤差算出部と、前記位相誤差算出部が算出した位相誤差を前記クロス検出部が検出したタイミングでフィルタリングして、前記クロス検出部に与える前記基準値を生成するフィルタ処理部とを備えたことを特徴とする。
請求項２記載の発明は、前記請求項１記載の位相比較器において、前記フィルタ処理部は、ＦＩＲフィルタであることを特徴とする。
請求項３記載の発明は、前記請求項１記載の位相比較器において、前記フィルタ処理部は、ＩＩＲフィルタであることを特徴とする。
請求項４記載の発明は、前記請求項１記載の位相比較器において、前記フィルタ処理部は、入力される位相誤差のエンベロープ検出を行って出力することを特徴とする。
請求項５記載の発明は、前記請求項１記載の位相比較器において、前記フィルタ処理部は、前記再生データの極性変化間隔を基に、極性変化間隔が短い場合には前記再生データの信号品質が低いと判断して、対応する前記位相誤差をマスク処理して前記フィルタ処理部に反映させないことを特徴とする。
請求項６記載の発明は、前記請求項１記載の位相比較器において、前記フィルタ処理部は、前記クロス検出部が出力するタイミングをカウントするカウンタを有し、前記カウンタのカウント値が所定回数となる毎に前記カウンタ及び前記フィルタ処理部を０にリセットすることを特徴とする。
請求項７記載の発明は、前記請求項１記載の位相比較器において、前記フィルタ処理部は、前記クロス検出部が出力するタイミング間隔をカウントするカウンタを有し、前記カウンタのカウント値が所定回数を越えたとき、前記カウンタ及び前記フィルタ処理部を０にリセットすることを特徴とする。
請求項８記載の発明は、前記請求項１記載の位相比較器において、前記フィルタ処理部は、前記再生データの極性変化の回数をカウントするカウンタを有し、前記カウンタのカウント値が所定回数となる毎に、前記カウンタ及び前記フィルタ処理部を０にリセットすることを特徴とする。
請求項９記載の発明は、前記請求項１記載の位相比較器において、前記フィルタ処理部は、前記再生データの極性変化の回数をカウントする第１のカウンタと、前記クロス検出部が出力するタイミング間隔をカウントする第２のカウンタとを有し、前記第１のカウンタ値と前記第２のカウンタ値との差が所定値を越えたとき、前記第１のカウンタ、前記第２のカウンタ及び前記フィルタ処理部を０にリセットすることを特徴とする。
請求項１０記載の発明は、前記請求項１〜９の何れか１項に記載の位相比較器において、前記クロス検出部及び前記フィルタ処理部は、各々、前記基準値に対する前記サンプリングデータのエッジの極性に応じて独立に動作することを特徴とする。
請求項１１記載の発明のクロック生成回路は、前記請求項１〜１０の何れか１項に記載の位相比較器を有し、前記位相比較器の前記位相誤差算出部で算出した位相誤差に基づいて、前記再生信号に同期した同期クロックを生成することを特徴とする。
請求項１２記載の発明の映像表示装置は、前記請求項１１記載のクロック生成回路を有し、前記クロック生成回路で得られたクロックに基づいて音声データ及び映像データを含む受信信号を復号する信号処理回路を有するＬＳＩと、前記ＬＳＩからの復号信号を受けて、復号された音声データを発音すると共に、復号された映像データを表示するディスプレイ端末とを備えたことを特徴とする。
請求項１３記載の発明の再生信号処理装置は、前記請求項１〜１１の何れか１項に記載の位相比較器において、前記入力される再生信号は、無線の通信路、光ファイバ、同軸ケーブル、又は電力線を含む通信路を経て供給されることを特徴とする。
請求項１４記載の発明の再生信号処理装置は、前記請求項１〜１１の何れか１項に記載の位相比較器において、前記入力される再生信号は、ＤＶＤディスク、ＣＤディスク、又はＢｌｕ−ｒａｙディスクを含む光ディスクから供給されることを特徴とする。
以上により、請求項１〜１４記載の発明では、クロック生成回路における位相比較器において、現時点より前の位相誤差系列に対してフィルタ処理を行って基準値を生成し、入力される再生信号が前記基準値をクロスするタイミングで位相誤差を生成するので、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
以上説明したように、請求項１〜１４記載の発明によれば、クロック生成回路における位相比較器において、ノイズ耐性を強化しながら、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができる効果を奏する。
以下、本発明の実施形態に関して図面を参照して詳細に説明する。
（実施形態１）
図１は、本発明の第１の実施形態である位相比較器の構成を示すものである。
図１に示した位相比較器３において、３１は再生データのエッジ極性を判定する極性判定部、３２は入力される再生データが基準値をクロスするタイミングを検出するクロス検出部、３３はクロス検出部３２が出力するクロスタイミングで、入力される再生データと零値との差に前記極性判定部３１が出力する極性を乗じて位相誤差を算出する位相誤差算出部、３４は入力される位相誤差系列に対してフィルタ処理を行って基準値を生成するフィルタ処理部である。
この位相比較器3を用いたクロック生成回路及び再生信号処理装置の一例を図２に示す。入力される再生信号はＡＤＣ(Ａ／Ｄ変換器（サンプリング手段）)１により量子化され、オフセット調整器２によってオフセット制御がなされる。オフセット調整がなされた再生データは、データ検出器７へ出力され、データの抽出を行う。再生データは位相比較器３へも出力され、ここで、クロックとの位相誤差が算出される。算出された位相誤差はループフィルタ４へ出力され、ＤＡＣ５によってアナログ信号に変換され、ＶＣＯ６の発振周波数の制御が行われる。最終的に、クロック生成回路１０は、入力される再生信号とＶＣＯ６の出力クロックとが同期し、位相比較器３の出力が０となるようにループの制御を行う。
以下、図１に示した位相比較器３の構成及び動作について詳細を説明する。尚、本実施形態では、入力される再生データは２の補数で表されるデジタルデータであるものとする。
図３に極性判定部３１の構成例を示す。３１１及び３１３は入力されるクロックで駆動されるレジスタであり、３１２は減算器である。レジスタ３１１はクロックエッジ毎に再生データを取り込むので、減算器３１２は入力される再生データ系列の傾きを算出する。本実施形態では再生データは２の補数で表されるので、減算器３１２の出力のＭＳＢは符号ビットを意味する。よって、レジスタ３１３の出力は、再生データの傾きが０以上の場合には０、負の場合には１となる。以上の演算を行うことにより、極性判定部３１の出力は、再生データが立ち上がり状態にあるときには０となり、逆に、立ち下がり状態にあるときには１となる。図３に示した極性判定部３１のタイミングチャートを図４に示す。
図５は、位相比較器３内のクロス検出部３２の構成例を示す。同図において、３２２及び３２４は入力されるクロックで駆動されるレジスタ、３２１は減算器、３２３は加算器、３２５は論理演算回路である。減算器３２１は再生データと基準値との差演算を行う。３２２はその結果を保持するレジスタであるので、加算器３２３は再生データから基準値を引いたデータ系列に対し１＋Ｄ演算を行う。レジスタ３２４は加算器３２３のＭＳＢを保持するレジスタであるので、論理演算回路３２５の出力は加算器３２３の出力が負から正に変化したタイミングで１となる。すなわち、クロス検出部３２は、基準値に対して、再生データが立ち上がりでクロスするタイミングを検出することとなる。図５に示したクロス検出部３２のタイミングチャートを図６に示す。尚、この構成では、基準値に対して再生データが立ち上がりでクロスするタイミングを検出する構成としているが、立ち下りでクロスするタイミングを検出する構成としてもよい。
図７は、位相比較器３内の位相誤差算出部３３の構成例を示す。同図において、３３１は入力されるクロックで駆動されるレジスタ、３３２は極性入力が０（立ち上がり状態）のときに１を出力し、極性入力が１（立ち下がり状態）のときに−1を出力するセレクタ、３３３は乗算器、３３４は入力されるクロックタイミングでクロスタイミングが１の場合に乗算器３３３の出力を取り込むレジスタである。レジスタ３３１は極性信号及びクロスタイミングとの整合性をとるための遅延調整を行っており、クロスタイミングが１の時に、レジスタ３３１の出力に極性に応じた符号（セレクタ３３２の出力）を乗じて位相誤差の更新を行う。図７に示した位相誤差算出部３３のタイミングチャートを図８に示す。尚、本実施形態では、クロス検出部３２の構成を基準値に対して再生データが立ち上がりでクロスするタイミングで位相誤差を算出する構成としているが、立ち下がりでクロスするタイミングで位相誤差を算出する構成としてもよい。
図９は、位相比較器３内のフィルタ処理部３４の構成例を示す。同図において、３４１、３４２及び３４３はレジスタ３４８の出力が１のときに、入力されるクロックに応じて位相誤差を保持するレジスタ、３４４、３４５及び３４６はゲイン乗算器、３４７は加算器、３４８はクロスタイミングを入力とするタイミング調整用のレジスタである。フィルタ処理部３４の構成をこのようにすることにより、レジスタ３４１、３４２、３４３には位相誤差が更新される毎に位相誤差系列を保持することが可能となり、この保持している誤差系列に対し３タップのＦＩＲフィルタで重み付け加算を行うことにより、位相誤差系列に混入されたノイズの影響を軽減して、位相比較器３の基準値を生成することが可能となる。
以上説明した通り、クロック生成回路１０における位相比較器３において、現時点より前の位相誤差系列に対しフィルタ処理を行って基準値を生成し、入力される再生データがこの基準値をクロスするクロスタイミングで位相誤差を生成することにより、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
（フィルタ処理部の変形例１）
図１０は、前記実施形態１における図１中のフィルタ処理部３４の変形例１を示す。
同図において、３５１及び３５２は、入力されるクロックで駆動されるレジスタであり、レジスタ３５６の出力が１のときに、入力されるデータの保持を行う。３５３は減算器、３５４及び３５５はゲイン乗算器である。３５６はクロスタイミングを保持するレジスタであり、タイミング調整のために用いられる。図１０に示すフィルタは１次のＩＩＲフィルタであり、フィルタ処理部３４の構成をこのようにすることにより、位相誤差が更新される毎にフィルタ処理が行われ、ゲイン乗算器３５４、３５５の値を適切に設定することにより、フィルタ処理部３４のゲイン特性を高域成分除去とすることができ、入力される位相誤差に対してノイズ成分の抑制を行うことが可能となる。
従って、クロック生成回路１０における位相比較器３において、現時点より前の位相誤差系列に対しフィルタ処理を行って基準値を生成し、入力される再生データがこの基準値をクロスするタイミングで位相誤差を生成することにより、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
（フィルタ処理部の変形例２）
図１１は、前記実施形態１における図１中のフィルタ処理部３４の変形例２を示す。
同図において、３６１及び３６２は入力されるクロックで駆動されるレジスタ、３６３及び３６４はセレクタ、３６５は加算器、３６６は加算器３６５の出力の極性と基準値の極性とが異なった場合に０にクリップして出力するクリップ回路である。レジスタ３６１は入力されるクロスタイミングのタイミング調整のために用いられる。レジスタ３６１の出力（クロスタイミングを１クロック遅延させた信号）が１の場合には、セレクタ３６３は位相誤差を出力し、そうでない場合にはクロップ回路３６６の出力を出力する。レジスタ３６２にはセレクタ３６３の出力が入力され、これが基準値として出力される。セレクタ３６４は、この基準値の極性が正の場合には−１を、負の場合には＋１を出力する。加算器３６５は基準値にセレクタ３６４の出力を加算して出力する。クリップ回路３６６は、加算器３６５の出力が同一極性を保ち、０を交差して、極性が変化しないように０にクリップ処理を行う。フィルタ処理部３６４の構成をこのようにすることにより、検出された位相誤差系列に対して零値でクリップされたエンベロープ検出を行うことが可能となる。
従って、クロック生成回路１０における位相比較器３において、現時点より前の位相誤差系列に対してエンベロープ検出によるフィルタ処理を行って基準値を生成し、入力される再生データがこの基準値をクロスするタイミングで位相誤差を生成することにより、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
（フィルタ処理部の変形例３）
図１２は、前記実施形態１における図１中のフィルタ処理部３４の変形例３を示す。
同図は、図９に示したフィルタ処理部３４の構成に対し、クロスタイミング信号をマスクするためのマスク信号生成部３７１と、ＡＮＤ演算回路３７２とを付加したものである。マスク信号生成部３７１は、クロスタイミングの間隔をカウントし、カウント値が所定値以上となった場合にイネーブル信号を出力する。ＡＮＤ演算回路３７２は、入力されるクロスタイミングに関し、イネーブル信号が１、すなわちクロスタイミングの間隔が所定値以上の場合にのみタイミング信号の更新を有効としている。これにより、信頼性の低い高周波パターンの誤差要因を取り除くことが可能となる。
従って、クロック生成回路１０における位相比較器３において、現時点より前の位相誤差系列に対し信頼性の低い高周波パターンの情報を除いてフィルタ処理を行って基準値を生成し、入力される再生データがこの基準値をクロスするタイミングで位相誤差を生成することにより、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
（フィルタ処理部の変形例４）
図１３は、前記実施形態１における図１中のフィルタ処理部３４の変形例４を示す。
同図において、レジスタ３８５、３８６及び３８７はクロスタイミングが１のときに入力される位相誤差系列を保持し、これを基に基準値が生成される。エッジカウンタ（カウンタ）３８１は、クロスタイミングのエッジ数をカウントする。比較器３８２はこのカウンタ値と所定値３８３との比較を行い、等しい場合には、カウンタ３８１とレジスタ３８５、３８６、３８７へリセット信号を出力する。エッジカウンタ３８１は０にリセットされると、再びクロスタイミングのエッジ数のカウントを行う。また、レジスタ３８５、３８６、３８７の値は０にリセットされ、基準値も０にリセットされる。
従って、クロック生成回路１０における位相比較器３において、現時点より前の位相誤差系列に対しフィルタ処理を行って基準値を生成し、入力される再生データが前記基準値をクロスするタイミングで位相誤差を生成することにより、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
更に、基準値に関しては、クロスタイミングを所定数カウントする毎に強制的に０とすることにより、基準値の発振を抑制することが可能となる。
（フィルタ処理部の変形例５）
図１４は、前記実施形態１における図１中のフィルタ処理部３４の変形例５を示す。
同図において、レジスタ３８５、３８６及び３８７は、クロスタイミングが１の時に入力される位相誤差系列を保持し、これを基に基準値が生成される。エッジ間隔カウンタ（カウンタ）３９２は、クロスタイミングのエッジのエッジ間隔をカウントする。比較器３９３はこのカウンタ値と所定値３８３との比較を行い、エッジ間隔カウンタ３９２の出力が所定値３８３以上の場合には、エッジ間隔カウンタ３９２とレジスタ３８５、３８６、３８７へリセット信号を出力する。エッジ間隔カウンタ３９２は０にリセットされると、再びクロスタイミングのエッジ間隔のカウント演算を行う。また、レジスタ３８５、３８６、３８７の値は０にリセットされ、基準値も０にリセットされる。尚、エッジ間隔カウンタ３９２は、クロスタイミングが１となった場合にも０にリセットされる。
従って、クロック生成回路１０における位相比較器３において、現時点より前の位相誤差系列に対しフィルタ処理を行って基準値を生成し、入力される再生データがこの基準値をクロスするタイミングで位相誤差を生成することにより、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
更に、基準値に関しては、クロスタイミングの間隔が所定値を越えた場合に、強制的に０とすることにより、基準値の発振を抑制することが可能となる。
（実施形態２）
図１５は、本発明の第２の実施形態である位相比較器の構成を示すものである。図１との差異は、極性判定部３１の出力がフィルタ処理部３５へも入力される点である。図１５におけるフィルタ処理部３５の構成例を図１６に示す。基本ブロック構成は図１３に示したフィルタ処理部３４の構成と同一である。具体的な差異は、図１６に示すフィルタ処理部３５において、基準値のリセットを行うタイミングを、入力される再生データの極性変化の数で生成している点である。これを実現するため、極性変化検出部４０１は、入力される極性が正から負、又は負から正に切り替わるタイミングエッジを検出する。カウンタ４０２は、極性変化検出部４０１が検出したタイミングエッジの数をカウントし、その値が所定値４０４と等しくなった場合に、比較器４０３がカウンタへのリセットと基準値のリセット信号を生成する。
従って、クロック生成回路１０における位相比較器３において、現時点より前の位相誤差系列に対しフィルタ処理を行って基準値を生成し、入力される再生データがこの基準値をクロスするタイミングで位相誤差を生成することにより、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
更に、基準値に関しては、入力される再生データの極性変化が所定回数に達する毎に強制的に０とすることにより、基準値の発振を抑制することが可能となる。
（フィルタ処理部の変形例１）
図１７は、前記実施形態２における図１中のフィルタ処理部３５の変形例１を示す。図１７に示すフィルタ処理部３５では、入力されるクロスタイミング間隔と極性の変化間隔との差が所定値以上の場合に、基準値が発散していると判断し、基準値を０にリセットする。この機能を実現するために、極性変化検出部４１１は、入力される極性情報から、再生データが正から負、又は負から正に変化するタイミングを検出する。変化間隔カウンタ（第１のカウンタ）４１２は、極性変化検出部４１１が検出した変化タイミングを基に極性変化の間隔をカウントする。この値は、極性変化のタイミングでイネーブル付きレジスタ４１４へ出力される。その一方で、エッジ間隔カウンタ（第２のカウンタ）４１３は、クロスタイミングのエッジ間隔をカウントする。このカウント値は、クロスタイミングが検出されるタイミングで、イネーブル付きレジスタ４１５へ出力される。減算器４１６は、２つのイネーブル付きレジスタ４１４、４１５の保持値同士の差演算を行い、絶対値算出回路４１７により絶対値に変換される。絶対値算出回路４１７の出力が所定値４１８以上の場合、基準値が発散していると判断し、比較器４１９は、位相誤差系列を格納するレジスタ３８５、３８６、３８７へリセット信号を出力し、基準値を０にリセットする。
従って、クロック生成回路１０における位相比較器３において、現時点より前の位相誤差系列に対しフィルタ処理を行って基準値を生成し、入力される再生データがこの基準値をクロスするタイミングで位相誤差を生成することにより、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となる。
更に、基準値に関しては、入力される再生データの極性変化間隔とクロスタイミング間隔との差が所定値を超えた場合に強制的に０とすることにより、基準値の発振を抑制することが可能となる。
前記実施形態１及び実施形態２では、何れも、クロス検出器３２は再生データが基準値に対して立ち上がりでクロスするタイミングで位相誤差を算出する場合を示したが、立下りでクロスするタイミングで位相誤差を算出する構成としても同様の効果を得ることが可能である。その際、フィルタ処理部３４、３５に入力される位相誤差は、立ち下がりエッジであるという点を考慮して、極性を反転させる必要がある。
また、再生データが基準値に対して、立ち上がりエッジと立ち下がりエッジとの両方を独立に並列検出できるようにクロス検出部３２、及びフィルタ処理部３４、３５を設けても、同様の効果を得ることが可能である。
図１８は、本位相比較器３を含むクロック生成回路１０を内蔵するＬＳＩを含んだ再生信号処理装置の全体概略構成を示すブロック図である。例えば、ＤＶＤ再生装置等に当てはめると、情報記録部１０１は記録媒体（ＤＶＤメディア）であり、情報読み出し部１０２は記録媒体から記録データを読み出すピックアップであり、１０３は、ピックアップに読み出された再生信号波形を用いて波形等化、誤り訂正、データ復調などを行う信号処理回路を含むＬＳＩである。このＬＳＩが出力する復号データとクロックとを用いて情報の表示や音声への変換を行う。
尚、以上の説明では、ＤＶＤ等の記録媒体からの再生信号を入力とした場合の例を説明したが、無線の通信路や、光ファイバ、同軸ケーブル、電力線路などの有線の通信経路を経て供給される信号を入力信号とする場合にも、本発明を適用することができるのは勿論である。
また、本発明の再生信号処理装置では、デジタル制御値の設定制御をソフトウェアで行う場合も含まれる。
以上説明したように、本発明では、クロック生成回路における位相比較器において、フィードバックされる基準値のダイナミックレンジを制限することなく有効に活用することができ、且つノイズ耐性の強化も同時に図ることが可能となるので、再生信号からデータに同期したクロックを再生する機能が必要な再生信号処理装置、例えば光ディスク再生システム、特に高密度で高倍速再生が必要とされる場合に有用である。
本発明の第1の実施形態の位相比較器のブロック図である。 同位相比較器を有するクロック生成回路を備えた再生信号処理装置のブロック図である。 同位相比較器に備える極性判定部の内部構成例を示す図である。 同極性判定部の動作タイミングチャート図である。 同位相比較器に備えるクロス検出部の内部構成例を示す図である。 同クロス検出部の動作タイミングチャート図である。 同位相比較器に備える位相誤差算出部の内部構成例を示す図である。 同位相誤差算出部の動作タイミングチャート図である。 同位相比較器に備えるフィルタ処理部の内部構成例を示す図である。 同フィルタ処理部の第１の変形例を示す図である。 同フィルタ処理部の第２の変形例を示す図である。 同フィルタ処理部の第３の変形例を示す図である。 同フィルタ処理部の第４の変形例を示す図である。 同フィルタ処理部の第５の変形例を示す図である。 本発明の第２の実施形態の位相比較器のブロック図である。 同位相比較器に備えるフィルタ処理部の内部構成例を示す図である。 同フィルタ処理部の変形例を示す図である。 本発明の位相比較器を含むクロック生成回路を内蔵するＬＳＩを含んだ再生信号処理装置の構成例を示す図である。 従来のクロック生成回路における位相比較器の内部構成を示す図である。 同位相比較器の特性を示す図である。 特許文献２の位相比較器の内部構成を示す図である。 同位相比較器の特性を示す図である。 同位相比較器を用いた場合に基準値の発散現象が生じる様子を示した図である。
１ Ａ／Ｄ変換器
（サンプリング手段）
２ オフセット調整器
３ 位相比較器
４ ループフィルタ
５ Ｄ／Ａ変換器
６ ＶＣＯ
７ データ検出器
１０ クロック生成回路
３１ 極性判定部
３２ クロス検出部
３３ 位相誤差算出部
３４、３５ フィルタ処理部
３１１、３１３、３２２、３２４、３３１、
３４８、３５６、３６１、３６２、３８４ レジスタ
３３４、３４１、３４２、３４３、３５１、
３５２、４１４、４１５ イネーブル付きレジスタ
３１２、３２１、３５３、４１６ 減算器
３２３、３４７、３６５、３９１ 加算器
３２５ 論理演算回路
３３２、３６３、３６４ セレクタ
３３３、３４４、３４５、３４６、３５４、
３５５、３８８、３８９、３９０ 乗算器
３６６ クリップ回路
３７１ マスク信号生成部
３７２ ＡＮＤ演算回路
３８１ エッジカウンタ（カウンタ）
３８２、３９３、４０３、４１９ 比較器
３８３、４０４、４１８ 所定値
３８５、３８６、３８７ リセット付きイネーブルレジスタ
３９２、４１３ エッジ間隔カウンタ（カウンタ）
３９４ ＯＲ演算回路
４０１、４１１ 極性変化検出部
４０２ カウンタ
４１２ 変化間隔カウンタ
（第１のカウンタ）
４１３ エッジ間隔カウンタ
（第２のカウンタ）
４１７ 絶対値算出回路
１０１ 情報記録部
１０２ 情報読み出し部
１０３ ＬＳＩ

Claims (14)

  1. 入力される再生信号をサンプリング手段によりサンプリングして得られる再生データを基に、前記再生信号に同期した同期クロックを抽出するクロック生成回路に用いられる位相比較器であって、
    前記サンプリング手段により得られた前記再生データ及び所定の基準値を受け、前記再生データが前記基準値をクロスするクロスタイミングを検出するクロス検出部と、
    前記再生データを受け、この再生データのエッジ極性を判定する極性判定部と、
    前記再生データ、前記クロス検出部が出力するクロスタイミング信号、及び前記極性判定部の判定結果を受け、前記クロスタイミングでの前記再生データとゼロ値との差を位相誤差として算出する位相誤差算出部と、
    前記位相誤差算出部が算出した位相誤差を前記クロス検出部が検出したタイミングでフィルタリングして、前記クロス検出部に与える前記基準値を生成するフィルタ処理部とを備えた
    ことを特徴とする位相比較器。
  2. 前記請求項１記載の位相比較器において、
    前記フィルタ処理部は、ＦＩＲフィルタである
    ことを特徴とする位相比較器。
  3. 前記請求項１記載の位相比較器において、
    前記フィルタ処理部は、ＩＩＲフィルタである
    ことを特徴とする位相比較器。
  4. 前記請求項１記載の位相比較器において、
    前記フィルタ処理部は、入力される位相誤差のエンベロープ検出を行って出力する
    ことを特徴とする位相比較器。
  5. 前記請求項１記載の位相比較器において、
    前記フィルタ処理部は、前記再生データの極性変化間隔を基に、極性変化間隔が短い場合には前記再生データの信号品質が低いと判断して、対応する前記位相誤差をマスク処理して前記フィルタ処理部に反映させない
    ことを特徴とする位相比較器。
  6. 前記請求項１記載の位相比較器において、
    前記フィルタ処理部は、前記クロス検出部が出力するタイミングをカウントするカウンタを有し、前記カウンタのカウント値が所定回数となる毎に前記カウンタ及び前記フィルタ処理部を０にリセットする
    ことを特徴とする位相比較器。
  7. 前記請求項１記載の位相比較器において、
    前記フィルタ処理部は、前記クロス検出部が出力するタイミング間隔をカウントするカウンタを有し、前記カウンタのカウント値が所定回数を越えたとき、前記カウンタ及び前記フィルタ処理部を０にリセットする
    ことを特徴とする位相比較器。
  8. 前記請求項１記載の位相比較器において、
    前記フィルタ処理部は、前記再生データの極性変化の回数をカウントするカウンタを有し、前記カウンタのカウント値が所定回数となる毎に、前記カウンタ及び前記フィルタ処理部を０にリセットする
    ことを特徴とする位相比較器。
  9. 前記請求項１記載の位相比較器において、
    前記フィルタ処理部は、前記再生データの極性変化の回数をカウントする第１のカウンタと、前記クロス検出部が出力するタイミング間隔をカウントする第２のカウンタとを有し、前記第１のカウンタ値と前記第２のカウンタ値との差が所定値を越えたとき、前記第１のカウンタ、前記第２のカウンタ及び前記フィルタ処理部を０にリセットする
    ことを特徴とする位相比較器。
  10. 前記請求項１〜９の何れか１項に記載の位相比較器において、
    前記クロス検出部及び前記フィルタ処理部は、各々、前記基準値に対する前記サンプリングデータのエッジの極性に応じて独立に動作する
    ことを特徴とする位相比較器。
  11. 前記請求項１〜１０の何れか１項に記載の位相比較器を有し、
    前記位相比較器の前記位相誤差算出部で算出した位相誤差に基づいて、前記再生信号に同期した同期クロックを生成する
    ことを特徴とするクロック生成回路。
  12. 前記請求項１１記載のクロック生成回路を有し、前記クロック生成回路で得られたクロックに基づいて音声データ及び映像データを含む受信信号を復号する信号処理回路を有するＬＳＩと、
    前記ＬＳＩからの復号信号を受けて、復号された音声データを発音すると共に、復号された映像データを表示するディスプレイ端末とを備えた
    ことを特徴とする映像表示装置。
  13. 前記請求項１〜１１の何れか１項に記載の位相比較器において、
    前記入力される再生信号は、無線の通信路、光ファイバ、同軸ケーブル、又は電力線を含む通信路を経て供給される
    ことを特徴とする再生信号処理装置。
  14. 前記請求項１〜１１の何れか１項に記載の位相比較器において、
    前記入力される再生信号は、ＤＶＤディスク、ＣＤディスク、又はＢｌｕ−ｒａｙディスクを含む光ディスクから供給される
    ことを特徴とする再生信号処理装置。
JP2009502372A 2007-09-03 2008-07-08 位相比較器、及びこれを用いたクロック生成回路、映像表示装置及び再生信号処理装置 Expired - Fee Related JP4944943B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009502372A JP4944943B2 (ja) 2007-09-03 2008-07-08 位相比較器、及びこれを用いたクロック生成回路、映像表示装置及び再生信号処理装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007227815 2007-09-03
JP2007227815 2007-09-03
JP2009502372A JP4944943B2 (ja) 2007-09-03 2008-07-08 位相比較器、及びこれを用いたクロック生成回路、映像表示装置及び再生信号処理装置
PCT/JP2008/001824 WO2009031260A1 (ja) 2007-09-03 2008-07-08 位相比較器、及びこれを用いたクロック生成回路、映像表示装置及び再生信号処理装置

Publications (2)

Publication Number Publication Date
JPWO2009031260A1 true JPWO2009031260A1 (ja) 2010-12-09
JP4944943B2 JP4944943B2 (ja) 2012-06-06

Family

ID=40428585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009502372A Expired - Fee Related JP4944943B2 (ja) 2007-09-03 2008-07-08 位相比較器、及びこれを用いたクロック生成回路、映像表示装置及び再生信号処理装置

Country Status (4)

Country Link
US (1) US8188795B2 (ja)
JP (1) JP4944943B2 (ja)
CN (1) CN101548326B (ja)
WO (1) WO2009031260A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097304A (ja) 1995-06-15 1997-01-10 Pioneer Electron Corp ディジタル信号再生装置
US6445662B1 (en) 1998-12-24 2002-09-03 Victor Company Of Japan, Ltd. Reproducing apparatus
JP3883090B2 (ja) * 1999-02-17 2007-02-21 富士通株式会社 データ再生システムにおけるクロック調整装置
JP3323824B2 (ja) * 1999-02-22 2002-09-09 松下電器産業株式会社 クロック生成回路
JP3337997B2 (ja) * 1999-03-29 2002-10-28 松下電器産業株式会社 周波数検出型位相同期回路
JP2002008315A (ja) 2000-06-22 2002-01-11 Matsushita Electric Ind Co Ltd 光ディスク装置
JP2002216434A (ja) 2001-01-17 2002-08-02 Sharp Corp 位相補正回路及びそれを用いたディスク再生装置
JP4100878B2 (ja) * 2001-05-31 2008-06-11 富士通株式会社 データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置
JP3889027B2 (ja) * 2003-09-09 2007-03-07 松下電器産業株式会社 位相誤差検出回路及び同期クロック抽出回路
CN1784743A (zh) 2003-09-09 2006-06-07 松下电器产业株式会社 相位误差检测电路及同步时钟抽出电路

Also Published As

Publication number Publication date
US8188795B2 (en) 2012-05-29
CN101548326B (zh) 2012-04-11
US20090315878A1 (en) 2009-12-24
WO2009031260A1 (ja) 2009-03-12
CN101548326A (zh) 2009-09-30
JP4944943B2 (ja) 2012-06-06

Similar Documents

Publication Publication Date Title
JP4157145B2 (ja) 情報再生装置
TWI227017B (en) Regeneration apparatus for the digital data
JP4821264B2 (ja) 同期装置、同期方法及び同期プログラム並びにデータ再生装置
JPH1186449A (ja) デジタルデータ検出システム
JP3129156B2 (ja) 位相検出方法およびその実施装置
CN100435231C (zh) 自适应均衡电路和自适应均衡方法
JP4232120B2 (ja) Ｐｌｌ回路及びディスク装置
JPH097304A (ja) ディジタル信号再生装置
JP4944943B2 (ja) 位相比較器、及びこれを用いたクロック生成回路、映像表示装置及び再生信号処理装置
JPWO2009069246A1 (ja) 位相比較器、ｐｌｌ回路、情報再生処理装置、光ディスク再生装置及び磁気ディスク再生装置
JP4232207B2 (ja) 情報再生装置
JPWO2008129708A1 (ja) 再生信号処理装置及び映像表示装置
US8094536B2 (en) Reproducing apparatus
US5920533A (en) Clock signal extraction system for high density recording apparatus
JP4528834B2 (ja) 再生信号処理装置及び映像表示装置
US20100066722A1 (en) Information reproduction appartus and video display apparatus
JP3818031B2 (ja) 記録情報再生装置
JPH0863888A (ja) 信号処理装置
JP2004039178A (ja) デジタル情報処理装置
JP2002304817A (ja) 振幅制限を狭くした振幅制限型の波形等化器
JP3140298B2 (ja) チャージポンプ型ｄ／ａコンバータ
JP2001006287A (ja) ディジタル信号再生装置
JP2006134501A (ja) 位相同期装置及びデータ再生装置
JP2000011550A (ja) 再生装置、クロック発生装置及びその方法、コンピュータ読み取り可能な記憶媒体
JP3955560B2 (ja) 再生信号処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120113

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120302

R150 Certificate of patent or registration of utility model

Ref document number: 4944943

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees