[go: up one dir, main page]

JPWO2004061926A1 - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置 Download PDF

Info

Publication number
JPWO2004061926A1
JPWO2004061926A1 JP2004564461A JP2004564461A JPWO2004061926A1 JP WO2004061926 A1 JPWO2004061926 A1 JP WO2004061926A1 JP 2004564461 A JP2004564461 A JP 2004564461A JP 2004564461 A JP2004564461 A JP 2004564461A JP WO2004061926 A1 JPWO2004061926 A1 JP WO2004061926A1
Authority
JP
Japan
Prior art keywords
substrate
wafer
manufacturing
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004564461A
Other languages
English (en)
Inventor
堀内 博志
博志 堀内
柄沢 章孝
章孝 柄沢
宮嶋 基守
基守 宮嶋
山本 保
保 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2004061926A1 publication Critical patent/JPWO2004061926A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

表面に絶縁領域と金属領域とが露出した基板の該表面を、有機系洗浄液を用いて洗浄する。洗浄された基板の表面に紫外線を照射する。これにより、基板表面に残留物が残ることを抑制することができる。

Description

本発明は、半導体装置の製造方法及び製造装置に関し、特に絶縁膜に形成した凹部に金属を埋め込んで配線を形成する半導体装置の製造方法及びその製造装置に関する。
近年、半導体集積回路装置(LSI)の高速化に伴い、チップ内の電子回路同士を接続する配線を伝搬する電気信号の遅延が、LSIのさらなる高速化の障害になってきている。また、配線の信頼性向上も重要な課題であり、従来のアルミニウム(Al)に代わる配線材料として銅(Cu)が注目されている。配線材料として銅を用いる場合、銅膜のエッチングが困難である等の理由から、ダマシン法が採用される。
従来のダマシン法による銅配線の形成方法について簡単に説明する。半導体基板上の層間絶縁膜に、配線溝を形成する。配線溝の内面及び層間絶縁膜の上面をバリアメタル層で覆う。バリアメタル層の表面上に銅のシード層を形成し、銅をめっきすることにより、配線溝内を銅で埋め込む。
層間絶縁膜上の余分な銅膜及びバリアメタル層を化学機械研磨(CMP)により除去し、層間絶縁膜の表面を露出させる。これにより、配線溝内に銅配線が残る。CMP後、基板表面をアンモニアまたは有機アルカリ等のアルカリ性の薬液や有機酸で洗浄し、乾燥させる(例えば、特開平11−330023号公報)。
基板表面を乾燥させた直後は、表面上に残留物等は観察されず、清浄な状態になっているように見える。ところが、クリーンエア中に約1日間放置した後に表面を観察すると、残留物が見られた。アルカリ性薬液や有機酸を用いた洗浄及びその後の乾燥のみでは、CMPで用いたスラリに含まれる有機化合物や、洗浄液に含まれる有機化合物が表面上に残留してしまうものと考えられる。この残留物に起因して銅配線の表面が酸化されたり変質したりすることがある。
本発明の目的は、CMP後の基板表面に残留物が残ることを抑制することが可能な半導体装置の製造方法及びその製造装置を提供することである。
本発明の一観点によると、表面に絶縁領域と金属領域とが露出した基板の該表面を、有機系洗浄液を用いて洗浄する工程と、洗浄された前記基板の表面に紫外線を照射する工程とを有する半導体装置の製造方法が提供される。
本発明の他の観点によると、ウエハを回転可能に保持するウエハ保持手段と、前記ウエハ保持手段に保持されたウエハの表面に紫外線を照射する紫外光源とを有する製造装置が提供される。
洗浄された基板の表面に紫外線を照射することにより、表面に残留する残留物を除去することができる。
図1〜図3は、本発明の実施例による半導体装置の製造方法を説明するための基板の断面図である。
図4は、実施例による方法で使用されるCMP装置及び洗浄装置の配置図である。
図5は、実施例による方法で使用され乾燥装置の概略断面図である。
図6は、実施例による方法で作製した銅配線が露出した基板の表面の顕微鏡写真である。
図7は、参考例による方法で作製した銅配線が露出した基板の表面の顕微鏡写真である。
図1〜図3を参照して、本発明の実施例による半導体装置の製造方法について説明する。
図1に示すように、シリコンからなる半導体基板1の表面上に形成された素子分離絶縁膜2により活性領域が画定されている。この活性領域の表面上に、ソース領域3S、ドレイン領域3D、及びゲート電極3Gを有するMOSトランジスタ3が形成されている。
MOSトランジスタ3を覆うように、半導体基板1の上に、フォスフォシリケートガラス(PSG)からなる層間絶縁膜4が形成されている。層間絶縁膜4は、基板温度600℃で化学気相成長(CVD)により厚さ1.5μmのPSG膜を堆積させた後、化学機械研磨(CMP)により表面の平坦化を行ったものである。
層間絶縁膜4の上に、窒化シリコンからなる厚さ50nmの保護膜5が形成されている。保護膜5及び層間絶縁膜4を貫通し、ドレイン領域3Dの表面まで達するビアホール6が形成されている。ビアホール6の底面及び側面が、TiN等のバリアメタル層7で覆われ、ビアホール6内にタングステン(W)等の導電性プラグ8が充填されている。
保護膜5の上に、原料ガスとして有機シロキサン等を用いたCVDにより、SiOCからなる厚さ100〜2000nm程度の絶縁膜10を形成する。絶縁膜10に、保護膜5の表面まで達する配線溝11を形成する。配線溝11の底面に導電性プラグ8の上面が現れる。
配線溝11の内面及び絶縁膜10の上面上に、TaNまたはTaからなる厚さ5〜50nmのバリアメタル層14をスパッタリングにより形成する。バリアメタル層14の表面上に、スパッタリングにより銅のシード層を形成し、銅または銅合金を電解めっきすることにより金属膜15を形成する。配線溝11の内部が金属膜15で埋め込まれる。
図2に示すように、図1に示した金属膜15及びバリアメタル層14を、絶縁膜10が露出するまで化学機械研磨する。配線溝11の内面上にバリアメタル層14Aが残り、配線溝11内に埋め込まれた銅配線15Aが残る。
化学機械研磨後、絶縁膜10及び銅配線15Aの表面が露出した基板を、前処理液に50秒間浸漬させる。前処理液への浸漬を「前処理」と呼ぶこととする。前処理液は、例えばベンゾトリアゾール(BTA)とテトラメチルアンモニウムヒドロキシド(TMAH)とを含有する水溶液である。BTAの濃度は0.05体積%であり、TMAHの濃度は0.2体積%である。BTAは、銅の腐食を防止するための腐食防止剤である。なお、前処理液のTMAH濃度を0.01〜1.2体積%としてもよい。また、BTA濃度を0.001〜1.0体積%としてもよい。また、基板を前処理液に浸漬させた状態で超音波処理を行ってもよい。
前処理後、洗浄液で、基板表面のブラシ洗浄を行う。洗浄液は、シュウ酸、クエン酸等の有機酸を含む酸性の薬液である。ブラシ洗浄後、スピンリンスドライヤで基板を乾燥させる。
乾燥した基板の表面に、紫外線を照射する。なお、本実施例のようにスピンリンスドライヤで基板を乾燥させた後に紫外線を照射してもよいし、乾燥処理と紫外線照射処理とを同時に行ってもよい。
紫外線を照射した後、アンモニアプラズマまたは水素プラズマを用いて、銅配線15Aの表面を還元する。表面に酸化銅が形成されている場合には、このプラズマ処理により酸化銅が除去される。
図3に示すように、絶縁膜10の上に、窒化シリコンからなる厚さ50nmのエッチングストッパ膜(拡散防止膜)20、SiOCからなる厚さ100〜2000nm程度の層間絶縁膜21を、CVDにより順番に形成する。周知のデュアルダマシン法により、層間絶縁膜21の厚さ方向の途中まで達する配線溝22を形成するとともに、配線溝22の底面の一部分に、下層の銅配線15Aの上面まで達するビアホール23を形成する。
ビアホール23の底面と側面及び配線溝22の底面と側面を覆うTaNまたはTaからなるバリアメタル層24、及びビアホール23及び配線溝22の内部に埋め込まれた銅配線25を形成する。バリアメタル層24及び銅配線25は、第1層目の配線層のバリアメタル層14A及び銅配線15Aの形成方法と同様の方法で形成される。銅配線25を形成した後、第1層目の銅配線15Aの形成後の工程と同様に、基板表面の洗浄、乾燥、及び紫外線照射を行う。
同様の方法で、第3層目以上の配線を形成することができる。
図4に、上記実施例で使用されるCMP、洗浄、及び乾燥装置の配置図を示す。以下、CMP、洗浄、及び乾燥工程について、より詳細に説明する。ウエハカセット設置場所50に複数のウエハカセット60が設置されている。ウエハカセット60には、図1に示した金属膜15が形成されたウエハが保持されている。
ウエハカセット60に保持されているウエハを、搬送装置によりウエハ受渡場所53まで移送する。ウエハヘッドが、ウエハ受渡場所53に移送されたウエハを受け取り、銅研磨用プラテン51上まで移送する。ここで銅膜の研磨及び水洗を行う。水洗されたウエハを、ウエハヘッドがバリアメタル研磨用プラテン52上まで移送する。ここで、バリアメタル層の研磨及び水洗を行う。水洗されたウエハをウエハ受渡場所53に戻す。
搬送装置が、ウエハ受渡場所53に戻されたウエハを、洗浄装置54に移送する。洗浄装置54内に、有機アルカリ洗浄装置55、有機酸洗浄装置56、及びスピンリンスドライヤ57が配置されている。有機アルカリ洗浄装置55は、例えばベンゾトリアゾール(BTA)とテトラメチルアンモニウムヒドロキシド(TMAH)とを含有する薬液が満たされた処理槽を含む。BTAの濃度は0.05体積%であり、TMAHの濃度は0.2体積%である。有機酸洗浄装置56は、シュウ酸、クエン酸等の有機酸を用いるブラシ洗浄装置である。
洗浄装置54に移送されたウエハを、有機アルカリ洗浄装置55の薬液に浸漬させる。その後、有機酸洗浄装置56で、有機酸を用いたブラシ洗浄を行う。ブラシ洗浄後、基板をスピンリンスドライヤ57に設置する。
図5に、スピンリンスドライヤ57の概略断面図を示す。容器70内にウエハ保持アーム71が配置されている。ウエハ保持アーム71は、ウエハ75を回転可能に保持する。ノズル72が、ウエハ保持アーム71に保持されたウエハ75の表面に水洗用の水を吹き付ける。ウエハ固定用アーム71に保持されたウエハ75の表面に対向する位置に、キセノンランプ73が取り付けられている。キセノンランプ73は、波長248nmの光を含む紫外線を発光する。ウエハ75とキセノンランプ73との間隔は約10cmである。
有機酸によるブラシ洗浄が終了して、スピンリンスドライヤ57にウエハ75が設置されると、ノズル72からウエハ75に水を吹き付けながらウエハ75を回転させることにより水洗する。その後、水の吹き付けを停止させ、ウエハ75をスピン乾燥させる。乾燥後、紫外線ランプ73を点灯させ、ウエハ75に紫外線を照射する。
紫外線を照射されたウエハ75は、搬送装置により、ウエハカセット設置場所50に設置されているウエハカセットに戻される。
図6に、上記実施例による方法で銅配線を形成して、洗浄、乾燥、及び紫外線照射を行い、約1日放置した後のウエハ表面の走査型電子顕微鏡(SEM)写真を示す。紫外線の照射時間は30秒とした。
写真中の濃い細い線が絶縁領域であり、淡い太い線が銅配線である。残留物は観察されなかった。
図7に、紫外線照射を行うことなく約1日放置したウエハ表面のSEM写真を示す。ウエハ表面に残留物が残っていることが分かる。この残留物は、洗浄液に含まれる有機化合物の残渣と考えられる。
実施例による方法のように、乾燥後に紫外線を照射すると、残留物が分解されて、ウエハ表面が清浄化されるものと考えられる。
上記実施例では、キセノンランプを用いて紫外線を照射したが、有機残留物を分解することができる波長域の紫外線を放射する他の紫外線光源を用いてもよい。例えば、水銀ランプ、KrFランプ、蛍光ランプ等を用いてもよい。紫外線の波長が短くなりすぎると、ウエハに形成されている半導体素子がダメージを受ける。このため、照射する紫外線が波長190nmよりも短い成分を含まないようにすることが好ましい。また、波長が長くなると、有機残留物が分解しにくくなり、照射時間を長くしなければならなくなる。このため、紫外線の波長を190〜400nmとすることが好ましい。
紫外線の照射時間は、15秒以上とすることが好ましい。また、照射時間を60秒より長くしても、残留物除去効果に大きな差は見られない。
また、上記実施例では、SiOCからなる層間絶縁膜に銅配線を埋め込んだ基板を例にとって、表面の洗浄、乾燥方法を説明したが、実施例で示した洗浄、乾燥方法は、他の絶縁材料からなる層間絶縁膜に、銅以外の金属配線を埋め込んだ基板の表面の洗浄にも適用することができる。層間絶縁膜の材料として、例えば、SiLK(ダウ・ケミカル社の登録商標)、SiO、フッ素ドープSiO等が挙げられる。配線材料として、銅を主成分とする合金等が挙げられる。
また、上記実施例では、CMP後の基板表面をTMAHや有機酸で洗浄したが、他の有機系洗浄液を用いて洗浄する場合に、紫外線照射によって残留物を除去する効果が期待できる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

Claims (9)

  1. (a)表面に絶縁領域と金属領域とが露出した基板の該表面を、洗浄液を用いて洗浄する工程と、
    (b)洗浄された前記基板の表面に紫外線を照射する工程と
    を有する半導体装置の製造方法。
  2. 前記工程(a)が、
    表面に半導体素子が形成された半導体基板の表面上に第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜に凹部を形成する工程と、
    前記凹部内を埋め込むように、前記第1の絶縁膜の上に金属膜を堆積させる工程と、
    前記金属膜を、前記第1の絶縁膜の表面が露出するまで化学機械研磨する工程と
    を含む請求項1に記載の半導体装置の製造方法。
  3. 前記工程(b)が
    前記基板の表面を水洗する工程と、
    前記基板の表面に紫外線を照射しながら、該基板を乾燥させる工程と
    を含む請求項1または2に記載の半導体装置の製造方法。
  4. 前記工程(b)の後に、さらに、
    基板の表面を還元性雰囲気にさらして還元処理を行う工程と、
    還元された前記基板の表面上に第2の絶縁膜を形成する工程と
    を含む請求項1〜3のいずれかに記載の半導体装置の製造方法。
  5. 前記基板の表面に露出した金属領域が銅または銅合金からなる配線である請求項1〜4のいずれかに記載の半導体装置の製造方法。
  6. 前記工程(b)で照射する紫外線の波長域が190nmよりも長い請求項1〜5のいずれかに記載の半導体装置の製造方法。
  7. ウエハを回転可能に保持するウエハ保持手段と、
    前記ウエハ保持手段に保持されたウエハの表面に紫外線を照射する紫外光源とを有する製造装置。
  8. さらに、前記ウエハ保持手段に保持されたウエハの表面にリンス液を吹き付けるノズルを有する請求項7に記載の製造装置。
  9. 前記紫外光源が、波長190nmよりも長い波長の紫外線を放射する請求項7または8に記載の製造装置。
JP2004564461A 2003-01-06 2003-01-06 半導体装置の製造方法及び製造装置 Withdrawn JPWO2004061926A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/000023 WO2004061926A1 (ja) 2003-01-06 2003-01-06 半導体装置の製造方法及び製造装置

Publications (1)

Publication Number Publication Date
JPWO2004061926A1 true JPWO2004061926A1 (ja) 2006-05-18

Family

ID=32697352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004564461A Withdrawn JPWO2004061926A1 (ja) 2003-01-06 2003-01-06 半導体装置の製造方法及び製造装置

Country Status (3)

Country Link
JP (1) JPWO2004061926A1 (ja)
CN (1) CN100342498C (ja)
WO (1) WO2004061926A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006126536A1 (ja) * 2005-05-25 2006-11-30 Nec Corporation 半導体装置及びその製造方法
JP4956754B2 (ja) * 2005-11-11 2012-06-20 国立大学法人九州工業大学 ポリシング加工方法及び装置
JP2007208142A (ja) * 2006-02-03 2007-08-16 Sharp Corp 半導体装置の製造方法
JP5168966B2 (ja) * 2007-03-20 2013-03-27 富士通セミコンダクター株式会社 研磨方法及び研磨装置
JP5884582B2 (ja) * 2012-03-19 2016-03-15 富士通株式会社 半導体装置の製造方法及び半導体装置の製造装置
TWI770115B (zh) 2017-02-06 2022-07-11 新加坡商平面半導體公司 加工汙水之去除
CN110622290B (zh) 2017-02-06 2023-11-07 平面半导体公司 亚纳米级基板清洁机构
EP3577682A4 (en) * 2017-02-06 2020-11-25 Planar Semiconductor, Inc. CLEANING MECHANISM FOR SUBSTRATE BASED ON LIGHT IN THE SUBNANOMETER RANGE

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000279899A (ja) * 1999-03-29 2000-10-10 Shibaura Mechatronics Corp スピン処理装置及びその方法
JP3426560B2 (ja) * 2000-04-11 2003-07-14 島田理化工業株式会社 基板洗浄方法
JP3574383B2 (ja) * 2000-07-31 2004-10-06 富士通株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2004061926A1 (ja) 2004-07-22
CN100342498C (zh) 2007-10-10
CN1679143A (zh) 2005-10-05

Similar Documents

Publication Publication Date Title
JP5268215B2 (ja) 銅結線のシード層の処理方法および処理装置
KR100698987B1 (ko) 반도체 집적 회로 장치의 제조 방법
US8080475B2 (en) Removal chemistry for selectively etching metal hard mask
TW483105B (en) A semiconductor integrated circuit device and a method of manufacturing the same
KR100746543B1 (ko) 반도체 집적 회로 장치의 제조 방법
KR20020025806A (ko) 반도체 집적 회로 장치의 제조방법
JP5387695B2 (ja) 配線構造の形成方法
JP2003332426A (ja) 半導体装置の製造方法および半導体装置
JP2006093357A (ja) 半導体装置及びその製造方法、並びに処理液
US6743719B1 (en) Method for forming a conductive copper structure
JPWO2004061926A1 (ja) 半導体装置の製造方法及び製造装置
US6890864B2 (en) Semiconductor device fabricating method and treating liquid
US20050170653A1 (en) Semiconductor manufacturing method and apparatus
JP2008141204A (ja) 半導体集積回路装置の製造方法
JP2002329780A (ja) 半導体装置の製造方法および半導体装置
KR100674049B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JP2016139766A (ja) 半導体装置の製造方法
CN100517610C (zh) 半导体元件的处理方法以及半导体元件的形成方法
JP2004146669A (ja) 半導体装置の製造方法
JP5938920B2 (ja) 半導体装置の製造方法
JP4963815B2 (ja) 洗浄方法および半導体装置の製造方法
JP4198438B2 (ja) 半導体装置の製造方法
JP2006120664A (ja) 半導体装置の製造方法
JP5412722B2 (ja) 電子装置の製造方法
JP2008004615A (ja) 配線形成方法及び配線形成装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080703

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091027