JPS6397994A - display device - Google Patents
display deviceInfo
- Publication number
- JPS6397994A JPS6397994A JP61244346A JP24434686A JPS6397994A JP S6397994 A JPS6397994 A JP S6397994A JP 61244346 A JP61244346 A JP 61244346A JP 24434686 A JP24434686 A JP 24434686A JP S6397994 A JPS6397994 A JP S6397994A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- vertical
- signal
- gain
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は電子計算機の端末等に用いられるディスプレイ
装置に係り、特に各種の電子計算機に接続されても表示
タイミングを自動識別して正確な表示を行うように改良
したものに関する。Detailed Description of the Invention (Industrial Application Field) The present invention relates to a display device used in a computer terminal, etc., and in particular to a display device that automatically identifies the display timing and displays accurately even when connected to various computers. Regarding improvements made to perform the following.
(従来の技術)
第5図はディスプレイ装はの表示タイミングの説明図で
ある。図において、1つの画面は多数の走査線より構成
されており、垂直同期13号は1フレームの開始を示し
、水平同期信号は1走査線の開始を示している。(Prior Art) FIG. 5 is an explanatory diagram of display timing of a display device. In the figure, one screen is composed of a large number of scanning lines, and a vertical synchronization signal 13 indicates the start of one frame, and a horizontal synchronization signal indicates the start of one scanning line.
コンピュータ画面は、ASCIl、 Vol、 10.
飄7゜P、 +76 (+986)に記藏されているよ
うに、細かいドツトを表示するために一画面中の走査線
数を多くしている。The computer screen is ASCII, Vol. 10.
As described in 飄7°P, +76 (+986), the number of scanning lines in one screen is increased in order to display fine dots.
(発明が解決しようとする問題点)
しかしながら、コンピュータ毎に水平走査周波数が異な
っているので、専用ディスプレイを使用する必要がある
。この賜金、価格が高くなる。他のfi[と共有できな
い等の問題点があった。(Problems to be Solved by the Invention) However, since each computer has a different horizontal scanning frequency, it is necessary to use a dedicated display. This gift increases the price. There were problems such as not being able to share it with other fi[.
またある範囲の走査周波数に対応するディスプレイも存
在するが、縦横の比を示すアスペクト比がまちまちなの
で、例えば真円を楕円で表示する等の像のゆがみを生じ
る問題があった。There are also displays that support a certain range of scanning frequencies, but since the aspect ratio, which indicates the ratio of length and breadth, varies, there is a problem that image distortion occurs, for example, when a perfect circle is displayed as an ellipse.
本発明はこのような問題点を解決したもので、多様な水
平走査周波数に対応すると共に像の正確な表示を行うデ
ィスプレイ装置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve these problems, and it is an object of the present invention to provide a display device that is compatible with various horizontal scanning frequencies and that accurately displays images.
(問題点を解決するための手段)
このような目的を達成する本発明は、ホスト側から送信
される画像信号を表示するディスプレイ装置において、
前記ホストより送信される画像信号の表示すべきアスペ
クト比及び画像中心位置を指示する較正信号を受信して
、前記ディスプレイの画面に対応する水平ゲイン、水平
位相、垂直ゲイン、垂直位相を演算する演算部と、この
演算部で演算された水平ゲイン及び水平位相に基づいて
、前記画像信号の水平偏向を行う水平偏向回路と、前記
演算部で演算された垂直ゲイン及び垂直位相に基づいて
、前記画像信号の垂直偏向を行う垂直偏向回路と、上記
水平及び垂直偏向回路で制御され、ラスタースキャン方
式で前記画像信号の表示を行う陰極管とを設けたことを
特徴とするものである。(Means for Solving the Problems) The present invention achieves the above object by providing a display device that displays an image signal transmitted from a host side.
An operation for receiving a calibration signal that instructs the display aspect ratio and image center position of the image signal transmitted from the host, and calculating horizontal gain, horizontal phase, vertical gain, and vertical phase corresponding to the screen of the display. a horizontal deflection circuit that horizontally deflects the image signal based on the horizontal gain and horizontal phase calculated by the calculation unit; and a horizontal deflection circuit that horizontally deflects the image signal based on the horizontal gain and vertical phase calculated by the calculation unit The device is characterized in that it is provided with a vertical deflection circuit that vertically deflects a signal, and a cathode tube that is controlled by the horizontal and vertical deflection circuits and displays the image signal in a raster scan method.
(作用)
本発明の各構成要素は次の作用をする。演算部は較正信
号のアスペクト比と一致するように水平ゲインと垂直ゲ
インを調整すると共に、画面全体で表示できるように個
を定める。また演算部は較正信号の画像中心位置が画面
の中心と一致するように水平位相と垂直位相を:A整す
る。水平偏向回路及び垂直偏向回路は演算部で定めた4
つの値により画像信号を陰I!iil管に表示する。(Function) Each component of the present invention has the following function. The arithmetic unit adjusts the horizontal gain and vertical gain to match the aspect ratio of the calibration signal, and also determines the individual values so that they can be displayed on the entire screen. Further, the arithmetic unit adjusts the horizontal phase and the vertical phase so that the image center position of the calibration signal coincides with the center of the screen. The horizontal deflection circuit and vertical deflection circuit are 4 determined by the calculation section.
The image signal is expressed by two values. Display on ii tube.
(実施例) 以下図面を用いて本発明を説明する。(Example) The present invention will be explained below using the drawings.
第1図は本発明の一実施例を示す構成ブロック図である
。図において、10はホストコンピュータ、20はホス
トコンピュータ10の出力する映像信号を表示する映像
部、30はホストコンピュータ10の出力する較正信号
を映像信号から取出す前処理部、40は前処理部30で
抽出された較正信号に基づいて映像部20の動作に必要
な操作量を演算する演算部である。FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, 10 is a host computer, 20 is a video unit that displays the video signal output from the host computer 10, 30 is a preprocessing unit that extracts the calibration signal output from the host computer 10 from the video signal, and 40 is the preprocessing unit 30. This is a calculation unit that calculates the amount of operation required for the operation of the video unit 20 based on the extracted calibration signal.
各ブロックの詳細を次に謂明する。11はビデオ信号を
出力する画像信号発生回路で、あわせて水平同期信号及
び垂直同期信号を発生する。12はアクペクト比及び画
像中心位置の情報を含む較正信号をビデオ信号に重畳し
て出力する較正イ3号発生回路で、垂直同期信号に較正
信号出力中である旨の信号を重畳している。Details of each block will be described below. Reference numeral 11 denotes an image signal generation circuit that outputs a video signal, and also generates a horizontal synchronization signal and a vertical synchronization signal. Reference numeral 12 denotes a calibration signal No. 3 generation circuit which superimposes a calibration signal containing information on the aspect ratio and image center position on the video signal and outputs the same, and superimposes a signal indicating that the calibration signal is being output on the vertical synchronization signal.
21はビデオ信号を増幅する映楽増幅回路で、電子銃よ
り電子ビームを放出する。22は水平同期(1号により
電子ビームの水平偏向を行う回路で、振幅と位相は外部
入力により可変になっている。21 is a video amplification circuit that amplifies the video signal, and emits an electron beam from an electron gun. 22 is a circuit that horizontally deflects the electron beam using horizontal synchronization (No. 1), and the amplitude and phase are variable by external input.
22は垂直同期信号により電子ビームの垂直偏向を行う
回路で、振幅と位相は外部入力により可変になっている
。24は水平偏向コイル、25は垂直偏向コイル、26
は陰極管で画面はたてLV。Reference numeral 22 denotes a circuit that vertically deflects the electron beam using a vertical synchronization signal, and the amplitude and phase are variable by external input. 24 is a horizontal deflection coil, 25 is a vertical deflection coil, 26
is a cathode tube and the screen is vertical LV.
よこL Hの略矩形になっている。It is approximately rectangular with horizontal L and H sides.
31は垂直同期信号を入力して較正指定パルス検出用の
ウィンド信号をつくるモノマルチ、32はウィンド信号
で指定された時間内のパルス信号を検出する第1のフリ
ップフロップで、較正スティタス信号をつ(る。33は
パルス信号を除去して本来の垂直同期信号に戻す論理回
路、34はビデオ信号を入力して較正信号に含まれる水
平ゲイン及び水平位相を求めるための水平パルス時間T
HE、 TLを作成する第2のフリップフロップ、35
はフリップフロップ34をリセットする論理回路である
。36はビデオ信号を入力して較正43号に含まれる垂
直ゲイン及び垂直位相を求めるための垂直パルス時間T
V、、TV2を作成する第3のフリップフロップ、37
はブリップフロップ36をリセットする論理回路である
。38は較正スティタス信号を入力して、較正信号がビ
デオ信号に1畳している賜金の陰極管26の表示を禁止
する論理回路である。Reference numeral 31 designates a monomulti to create a wind signal for detecting a calibration designated pulse by inputting a vertical synchronization signal, and 32 designates a first flip-flop that detects a pulse signal within the time designated by the wind signal, which connects the calibration status signal. (33 is a logic circuit that removes the pulse signal and returns it to the original vertical synchronization signal, and 34 is a horizontal pulse time T for inputting the video signal and determining the horizontal gain and horizontal phase included in the calibration signal.
HE, second flip-flop to create TL, 35
is a logic circuit that resets the flip-flop 34. 36 is a vertical pulse time T for inputting a video signal and determining the vertical gain and vertical phase included in calibration No. 43.
V,, third flip-flop to create TV2, 37
is a logic circuit that resets the flip-flop 36. 38 is a logic circuit which inputs a calibration status signal and prohibits display of the cathode tube 26 whose calibration signal is connected to the video signal.
41は水平パルス時間TO,,Tl+2及び陰極管26
に固有の長さLH及び水平方向の走査速度G Hによっ
て、陰4fl管26上で適切な表示を行うためのゲイン
KIIを演算する水平ゲイン部、42は水平パルス時間
Tl+、、TH2及び水平走査線周期TI。によって水
平中心位置を画面の中心に一致させるための位相?!8
整量PHを演算する水平位相部である。41 is the horizontal pulse time TO, , Tl+2 and the cathode tube 26
42 is a horizontal gain unit that calculates a gain KII for performing an appropriate display on the negative 4fl tube 26 according to a length LH specific to the length LH and a horizontal scanning speed GH; Line period TI. phase to match the horizontal center position to the center of the screen? ! 8
This is a horizontal phase section that calculates the constant amount PH.
43は垂直パルス時間TV、、TV2及び陰極管26に
固有の長さLV及び水平速度の走査速度GVからゲイン
KVを演算する垂直ゲイン部、44は垂直パルス時間T
V、、TV2及び垂直走査周期TV。によって垂直中心
位置を画面の中心に一致させるための位相調整量P■を
演算する垂直位相部である。43 is a vertical pulse time TV, a vertical gain unit that calculates a gain KV from the length LV specific to TV2 and the cathode tube 26, and the horizontal scanning speed GV; 44 is a vertical pulse time T
V, , TV2 and vertical scanning period TV. This is a vertical phase section that calculates the phase adjustment amount P■ for aligning the vertical center position with the center of the screen.
このように構成されたgc首の動作を第2図及び第3図
に基づいて説明する。第2図は陰極管26の画面と垂直
水平同期信号との関係の説明図、第3図は信号の位相関
係を示すタイムチャートである。The operation of the GC neck configured in this way will be explained based on FIGS. 2 and 3. FIG. 2 is an explanatory diagram of the relationship between the screen of the cathode tube 26 and vertical and horizontal synchronizing signals, and FIG. 3 is a time chart showing the phase relationship of the signals.
較正信号発生回路12は垂直同期信号に較正パルス信号
○をm畳して出力し、続いてビデオ信号に画像信号発生
回路11で表示できる最大正方形の対角2点■、■を論
理表示領域の中心■を通るようにして出力する。前処理
部30は較正パルス信号○により較正スティタス信号を
)Iにして対角2点■、■の陰極管26上の表示を禁止
すると共に、対角2点A、Bと水平同期信号より水平パ
ルス時間TI1..TH2を求め、対角2点A、Bと垂
直同期信号より垂直パルス時間TV、、TV2を求めて
いる。The calibration signal generation circuit 12 outputs the vertical synchronization signal and the calibration pulse signal ○ by m, and then outputs the two diagonal points ■ and ■ of the largest square that can be displayed by the image signal generation circuit 11 as the video signal in the logical display area. Output it so that it passes through the center ■. The preprocessing unit 30 sets the calibration status signal to )I using the calibration pulse signal ○, prohibits the display of the two diagonal points ■ and ■ on the cathode tube 26, and also sets the calibration status signal to Pulse time TI1. .. TH2 is determined, and the vertical pulse times TV, TV2 are determined from the two diagonal points A and B and the vertical synchronization signal.
演算部40は対角2点■、■が画面(LVXLll)上
の最大正方形の対角2点の 、■ であって中心■を通
るものと一致するようなゲインKll、KVを次式で求
める。The calculation unit 40 calculates the gains Kll and KV such that the two diagonal points ■ and ■ match the two diagonal points , ■ of the largest square on the screen (LVXLll) that pass through the center ■ using the following equations. .
Kll = Lll/ ((TH+ Tll□) x
Gtl) (1)KV= LV/ ((T
V+ −TV2) X GV) (2)また
中心[有]と■ とを一致させるための位相調整量pH
,PVは次式で求める。Kll = Lll/ ((TH+ Tll□) x
Gtl) (1) KV= LV/ ((T
V+ -TV2) X GV) (2) Phase adjustment amount pH to match the center [with] and
, PV are determined by the following formula.
PII=α・TI。/2− (Tt!I+ TI+2)
/2 (3)PV= /3 ・TVo/2 (
TV+ + TV2)/2 (4)尚、αは水平
走査時間TH,のうち帰線時間を含まない実効表示率、
βは垂直走査時間TV。のらち帰線時間を含まない実効
表示率で、映像部20の動作に固有の伯となっている。PII=α・TI. /2- (Tt!I+TI+2)
/2 (3)PV= /3 ・TVo/2 (
TV+ + TV2)/2 (4) In addition, α is the effective display rate of the horizontal scanning time TH, which does not include blanking time,
β is vertical scanning time TV. This is an effective display rate that does not include flyback time, and is a characteristic specific to the operation of the video unit 20.
映像部20は演算部40で演算されたパラメータK11
. KV、 PH,PVを用いて較正し、映像信号を画
面全体を用いて正しい形状で表示する。The video unit 20 receives the parameter K11 calculated by the calculation unit 40.
.. Calibrate using KV, PH, and PV, and display the video signal in the correct shape using the entire screen.
第4図は本発明の第2の実施例を示す構成ブロック図で
ある。第1の実施例では較正信号をビデオ信号にm畳し
て前処理部30を用いて分離していたが、この実施例で
は較正信号を専用線で送り前処理部30を不要にして構
成を簡単にしている。FIG. 4 is a block diagram showing a second embodiment of the present invention. In the first embodiment, the calibration signal was multiplied by the video signal and separated using the preprocessing section 30, but in this embodiment, the calibration signal is sent over a dedicated line and the preprocessing section 30 is unnecessary, and the configuration is simplified. Keeping it simple.
図において、13は水平パルス時間T it + 、
T I+ 2及び垂直パルス時間TV、、TV2を専用
線を用いて送信する較正信号発生回路で、これらのパル
ス信号にアスベスト比及び画像中心位置の情報が含まれ
ている。In the figure, 13 is the horizontal pulse time T it + ,
This is a calibration signal generation circuit that transmits T I+ 2 and vertical pulse times TV, , TV2 using a dedicated line, and these pulse signals include information on the asbestos ratio and the image center position.
演算部40は較正信号発生回路13より送出された信号
を用いて映像部20を調整し、最適な画像を得ている。The arithmetic unit 40 adjusts the image unit 20 using the signal sent from the calibration signal generation circuit 13 to obtain an optimal image.
尚、上記実施例においては正方形の対角2点の。In the above embodiment, two diagonal points of a square are used.
■をアスペクト比及び画像中心位置@を求めるために用
いているが、形状が定められているならば矩形信号でも
よく、また画像中心位nQを別の信号によって表示して
もよい。(2) is used to determine the aspect ratio and the image center position @, but a rectangular signal may be used as long as the shape is determined, or the image center position nQ may be indicated by another signal.
(発明の効果) 以上説明したように本発明によれば吹の効果がある。(Effect of the invention) As explained above, according to the present invention, there is a blowing effect.
■ 画面上で表示するビデオ信号に対するアスペクト比
を較正信号により調節しているので、表示図形は正しい
形状となり、また画面全体を使用したものとなる。■ Since the aspect ratio of the video signal displayed on the screen is adjusted by the calibration signal, the displayed figure has the correct shape and uses the entire screen.
■ 複数稲類のホストに対しても、ディスプレイ装置は
1径類ですむので、保守作業が容易になると共に在庫管
理が容易になる。- Since only one type of display device is required even when hosting multiple rice varieties, maintenance work and inventory management become easier.
第1図は本発明の一実施例を示す構成ブロック図、第2
図は第1図の装はの動作説明図、第3図は信号のタイム
チャート、第4図は本発明の他の実施例を示す構成ブロ
ック図、第5図は従来装置の説明図である。
22・・・水平偏向回路、23・・・垂直偏向回路、2
6・・・陰極管、40・・・演算部。FIG. 1 is a configuration block diagram showing one embodiment of the present invention, and FIG.
The figures are an explanatory diagram of the operation of the equipment in Fig. 1, Fig. 3 is a time chart of signals, Fig. 4 is a block diagram showing another embodiment of the present invention, and Fig. 5 is an explanatory diagram of a conventional device. . 22...Horizontal deflection circuit, 23...Vertical deflection circuit, 2
6... Cathode tube, 40... Arithmetic unit.
Claims (1)
イ装置において、 前記ホストより送信される画像信号の表示すべきアスペ
クト比及び画像中心位置を指示する較正信号を受信して
、前記ディスプレイの画面に対応する水平ゲイン、水平
位相、垂直ゲイン、垂直位相を演算する演算部と、 この演算部で演算された水平ゲイン及び水平位相に基づ
いて、前記画像信号の水平偏向を行う水平偏向回路と、 前記演算部で演算された垂直ゲイン及び垂直位相に基づ
いて、前記画像信号の垂直偏向を行う垂直偏向回路と、 上記水平及び垂直偏向回路で制御され、ラスタースキャ
ン方式で前記画像信号の表示を行う陰極とを設けたこと
を特徴とするディスプレイ装置。[Scope of Claims] A display device that displays an image signal transmitted from a host side, comprising: receiving a calibration signal indicating the aspect ratio and image center position to be displayed of the image signal transmitted from the host; a calculation unit that calculates horizontal gain, horizontal phase, vertical gain, and vertical phase corresponding to the screen of the display; and a horizontal deflection unit that horizontally deflects the image signal based on the horizontal gain and horizontal phase calculated by the calculation unit. a vertical deflection circuit that vertically deflects the image signal based on the vertical gain and vertical phase calculated by the calculation section; A display device comprising a cathode for displaying images.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61244346A JPH07104654B2 (en) | 1986-10-15 | 1986-10-15 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61244346A JPH07104654B2 (en) | 1986-10-15 | 1986-10-15 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6397994A true JPS6397994A (en) | 1988-04-28 |
| JPH07104654B2 JPH07104654B2 (en) | 1995-11-13 |
Family
ID=17117333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61244346A Expired - Lifetime JPH07104654B2 (en) | 1986-10-15 | 1986-10-15 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07104654B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003003341A1 (en) * | 2001-06-27 | 2003-01-09 | Sony Corporation | Video display apparatus and video display method |
| JP4662088B2 (en) * | 1997-09-05 | 2011-03-30 | ソニー株式会社 | Image display method and apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61100791A (en) * | 1984-10-24 | 1986-05-19 | シャープ株式会社 | CRT display device |
-
1986
- 1986-10-15 JP JP61244346A patent/JPH07104654B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61100791A (en) * | 1984-10-24 | 1986-05-19 | シャープ株式会社 | CRT display device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4662088B2 (en) * | 1997-09-05 | 2011-03-30 | ソニー株式会社 | Image display method and apparatus |
| WO2003003341A1 (en) * | 2001-06-27 | 2003-01-09 | Sony Corporation | Video display apparatus and video display method |
| US7224350B2 (en) | 2001-06-27 | 2007-05-29 | Sony Corporation | Video display apparatus and video display method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07104654B2 (en) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0420568B1 (en) | Digital convergence apparatus | |
| JPS61281791A (en) | Digital convergence device | |
| US2842709A (en) | Raster distortion correction | |
| JPS6397994A (en) | display device | |
| JPH09247490A (en) | Delay compensation dynamic focus amplifier | |
| US4335380A (en) | Multi-beam raster scan display monitor | |
| JP2000092409A (en) | Video display device | |
| US5416818A (en) | X-ray TV camera having function to switch a visual field of X-ray image | |
| JPS6358512B2 (en) | ||
| JPS63164765A (en) | Image quality compensation device | |
| US7880818B2 (en) | Device and method for correcting kinescope scan distortion | |
| US6072540A (en) | Brightness control apparatus for video display appliance | |
| CN1254083C (en) | Line-field amplitude controller | |
| JPS6261187B2 (en) | ||
| JPH0258980A (en) | Brightness modulation circuit for video display equipment | |
| JPS6010177A (en) | Signal phase and amplitude display device | |
| EP1059624A2 (en) | A cathode-ray tube system capable of providing beam spots of a small diameter | |
| JPH07184080A (en) | Vertical line distortion correction device | |
| JPH0514912A (en) | Digital convergence device | |
| JP3407677B2 (en) | Speed modulation circuit | |
| KR100601629B1 (en) | High Pressure Compensation Device | |
| JPH06276532A (en) | Automatic convergence correction device | |
| JPS61100791A (en) | CRT display device | |
| JPH01108871A (en) | Linearity correction circuit | |
| JPS62196978A (en) | Sawtooth wave generating circuit for cathode-ray tube display device |