JPS63244497A - semiconductor equipment - Google Patents
semiconductor equipmentInfo
- Publication number
- JPS63244497A JPS63244497A JP62079313A JP7931387A JPS63244497A JP S63244497 A JPS63244497 A JP S63244497A JP 62079313 A JP62079313 A JP 62079313A JP 7931387 A JP7931387 A JP 7931387A JP S63244497 A JPS63244497 A JP S63244497A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- metal
- mask rom
- program
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明は半導体装置に関し、特に顧客の希望に応じたユ
ーザープログラミングが可能なROM(Read 0n
ly Memory)を含んだマイクロコンピュータ等
の半導体装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to a semiconductor device, and in particular to a ROM (Read On) that can be user programmed according to customer wishes.
The invention relates to semiconductor devices such as microcomputers that include ly memory.
口、従来技術
従来、民生用マイクロコンピュータ若しくはそれに類す
る技術において、顧客のプログラムを半導体メモリデバ
イス上に転写し、目的とする要求機能を実現することが
一般に行われている。近来、技術開発競争の激化により
、増々製品の寿命が短くなる傾向にあり、その開発スピ
ードが顧客のマイクロコンピュータ選定の最重点項目と
なってきている。BACKGROUND OF THE INVENTION Conventionally, in consumer microcomputers and similar technologies, it has been common practice to transfer a customer's program onto a semiconductor memory device to realize desired desired functions. In recent years, due to the intensification of competition in technological development, the lifespan of products has become shorter and shorter, and the speed of development has become the most important factor for customers when selecting microcomputers.
しかしながら、従来の顧客の要求によるユーザープログ
ラムのマイクロコンピュータ(以下、MPと略す。)に
よれば、種々のマスクROM技術が存在しているが、い
ずれもコスト高となったり、或いは納品までの日数が長
くなってスピードの要求を充たし得ない。即ち、コスト
と開発スピードとを両立させたものは存在していないし
、提案もされていない。However, although there are various mask ROM technologies for microcomputers (hereinafter abbreviated as MP) with user programs based on conventional customer requests, all of them are expensive or take a long time to deliver. becomes too long to meet the speed requirements. In other words, there is neither a solution that achieves both cost and development speed nor has it been proposed.
ハ0発明の目的
本発明の目的は、低コストにして短時間に要求プログラ
ミングを実現可能な半導体装置を提供するものである。OBJECTS OF THE INVENTION An object of the present invention is to provide a semiconductor device that can realize required programming in a short time at low cost.
二0発明の構成
即ち、本発明は、マスクROM部を有する半導体装置に
おいて、前記マスクROM部が、不純物拡散パターン又
はイオンインプランテーションパターンによってプログ
ラム可能な第1のマスクROMと、不純物拡散領域及び
ビット線の間の配線パターンによってプログラム可能な
第2のマスクROMとからなっている半導体装置に係る
ものである。20 Structure of the Invention That is, the present invention provides a semiconductor device having a mask ROM section, in which the mask ROM section includes a first mask ROM programmable by an impurity diffusion pattern or an ion implantation pattern, an impurity diffusion region and a bit. The present invention relates to a semiconductor device comprising a second mask ROM which can be programmed by a wiring pattern between lines.
ホ、実施例 以下、本発明の実施例を図面について説明する。E, Example Embodiments of the present invention will be described below with reference to the drawings.
第1図は、本実施例によるMP (ユーザープログラム
のマイクロコンピュータ)を概略的に示すものである。FIG. 1 schematically shows an MP (user program microcomputer) according to this embodiment.
このMPにおいては、共通の基板1上に、CPU(中央
処理ユニット) RAM (Random Acces
sMemory) T /○(入出力回路)等を配し
、かつPC(プログラムカウンター)によって制御され
るマスクROM部2を設けている。In this MP, a CPU (Central Processing Unit), RAM (Random Access
sMemory) T/○ (input/output circuit), etc., and a mask ROM section 2 which is controlled by a PC (program counter) is provided.
マスクROM部2は、メインのプログラム変更が可能な
後述のモー)ROM3と、変更の行われ/Q )
易いパラメータ変更用等の後述のメタルROM4とから
なっている。例えば、仮に8にビットのMP設計である
場合、メモリ部分がチップの半分を占めるとする。最短
の納期を達成するには、メタルROMが望ましいが、も
しユーザーの要求によるパラメータ変更部分が256ビ
ツトであれば、この部分のみをメタルROMとすること
によって、すべてのROMをメタルROM化する場合に
比べて約50%のチップコストの低下が得られる。The mask ROM section 2 consists of a main ROM 3 (described later) in which the main program can be changed, and a metal ROM 4 (described later) in which parameters can be easily changed. For example, in the case of an 8-bit MP design, assume that the memory portion occupies half of the chip. Metal ROM is preferable to achieve the shortest delivery time, but if the parameter change part requested by the user is 256 bits, by making only this part a metal ROM, it is possible to convert all ROMs to metal ROM. The chip cost can be reduced by about 50% compared to the conventional method.
このことを次に詳述すると、上記のモートROM3は、
第3図に示す如く、図中に斜線で示した不純物拡散領域
5によってポリシリコンゲート(ワード線)Wl、W2
、W3・・・・・・・・・と共に各トランジスタを形成
する(図中の破線6は1セルを示す。また、7はビット
線B1、B2、B3・・・・・・・・・へのコンタクト
エリアである。)。こうしたモー)ROM3は、不純物
拡散領域5をマスクパターンによって形成した位置のみ
トランジスタが形成され、目的とするプログラムが書き
込まれたことになる。従って、ユーザーの要求によるプ
ログラミングが、デバイス製造工程のうち比較的早期の
段階で不純物拡散工程により行われることになるので、
ユーザーからの注文を受けてから納品するまでの日数が
長くなる(通常は例えば30〜50日)が、セルサイズ
が非常に小さく、他のROMに比コンによるROMパタ
ーン形成も同様である。To explain this in detail next, the mote ROM3 mentioned above is
As shown in FIG. 3, polysilicon gates (word lines) Wl, W2 are formed by impurity diffusion regions 5 indicated by diagonal lines in the figure.
, W3...... to form each transistor (the broken line 6 in the figure indicates one cell, and 7 to the bit lines B1, B2, B3...... contact area). In such a ROM 3, transistors are formed only at the positions where the impurity diffusion regions 5 are formed by the mask pattern, and the intended program is written. Therefore, programming according to user requests is performed by an impurity diffusion process at a relatively early stage of the device manufacturing process.
Although it takes a long time from receiving an order from a user to delivering the product (usually, for example, 30 to 50 days), the cell size is very small, and ROM pattern formation using a ratio controller is similar to that of other ROMs.
一方、上記のメタルROM4については、第4図に示す
如くに構成されるが、一点鎖線15で示す不純物拡散領
域は各セル16について同様に形成しておき、デバイス
製造の終段階(即ち、メタル配線)でドレインをビット
ラインBに接続するか、しないかでプログラムする。即
ち、メタル配線10で接続をとったときにはトランジス
タが形成されるが、接続しないとき(ドレインが電気的
にフローティング状態)はトランジスタの形成さく5)
(4ン
は大幅に少なくて通常工程でも2〜4日で済む(但し、
セルサイズはモートROMの2倍位になる。)上に、レ
ーザー加工装置等を使えば、工程終了後もなおプログラ
ム変更が可能である。また、全メタルROMを接続状態
に形成し、上記レーザー加工装置を用し、)で必要な個
所を切り、プログラムするというような数時間のパター
ン形成も可能となる。On the other hand, the above-mentioned metal ROM 4 is constructed as shown in FIG. Program whether or not to connect the drain to bit line B using the bit line B (wiring). That is, when a connection is made with the metal wiring 10, a transistor is formed, but when it is not connected (the drain is in an electrically floating state), the transistor is formed. It only takes 4 days (however,
The cell size is about twice that of the mote ROM. ), if you use a laser processing device etc., it is possible to change the program even after the process is completed. It is also possible to form a pattern in several hours by forming all metal ROMs in a connected state, cutting the required portions using the laser processing device described above, and programming.
このように、マスクROM部をモーFROMとメタルR
OMの組合せとすることにより、次表にまとめるように
、パラメータ変更等の新たなプログラム変更について殆
どコストの上昇なしに大幅な開発スピードを実現できる
のである。In this way, the mask ROM part is connected to MO FROM and metal R.
By combining OM, as summarized in the following table, it is possible to achieve a significant development speed for new program changes such as parameter changes with almost no increase in cost.
なお、本実施例において、上記のように、大部分の開発
スピードの要求される民生機器ではユーザーの要求等に
よりプログラムの一部に蓄えられるパラメータデータは
、第2図の(alで斜線の例で示されるが、これはサブ
ルーチンを使うことによって同図(b)のように容易に
ユーザーROMの一部にまとめることができる。従って
、第1図で述べたようなレイアウトで、ユーザーROM
(図中の2)の中で特にメタルROM4にパラメータ
等の変更し易い部分を受は持たせることができる。しか
も、メインプログラムの変更はコストの安いモー)RO
M3で実現できる(勿論、メタルROMでも可能)ので
、コスト的にも非常に有利である。In addition, in this embodiment, as mentioned above, in most consumer devices where development speed is required, the parameter data stored in a part of the program due to user requests etc. However, by using a subroutine, this can be easily assembled into a part of the user ROM as shown in FIG.
Among (2) in the figure, the metal ROM 4 can especially have a part that is easy to change, such as parameters. Moreover, changing the main program is a low-cost method)
Since it can be realized with M3 (of course, it is also possible with metal ROM), it is very advantageous in terms of cost.
例えば、メタルROM4の割合は目的によって異なるが
、通常はROM’lf全体の5〜50%とするのが良い
。For example, the proportion of the metal ROM4 differs depending on the purpose, but it is usually good to set it to 5 to 50% of the entire ROM'lf.
上記に反し、仮に、他のプログラミング技術を用いた場
合、例えばコンタクトホールの有無でプログラムを行う
と、セルサイズが増大してしまい、納期もメタルROM
に劣る。また、モートROMの代わりに不純物イオン打
ち込みでトランジスタのしきい値を変える方法では、納
期が長く、かつプロセス条件の最適化は難しい。また、
EPROMによってプログラムを行う場合、MPにEP
ROMを集積させるためのコストの上昇、技術的困難さ
、パッケージ、データ保持特性、出荷評価等、民生用の
量産機種としては最適ではない。更に、EEPROMプ
ログラミングでは、技術的な困難さが最大であり、セル
サイズも最大となるから、応用範囲が限定される。Contrary to the above, if other programming techniques were used, such as programming with or without contact holes, the cell size would increase and the delivery time would be shorter than that of metal ROM.
inferior to Furthermore, the method of changing the threshold voltage of a transistor by implanting impurity ions instead of using a moat ROM requires a long delivery time and is difficult to optimize process conditions. Also,
When programming with EPROM, EP to MP
It is not optimal as a mass-produced model for consumer use due to the increased cost of integrating ROM, technical difficulties, packaging, data retention characteristics, shipping evaluation, etc. Furthermore, EEPROM programming presents the greatest technical difficulty and the largest cell size, which limits the range of applications.
このように、いずれのプログラム法もコストとスピード
又は技術的困難さの面で最適でなく、顧客からの納期ス
ピードの要求によってコストを犠牲にして高価で難しい
プログラム技術に頼るケースがみられるが、本実施例の
装置によって、従来の製造工程コストを保ちつつ2〜4
日のスピードで納品を実現できることになり、極めて有
利で効果の大きいMPを提供することができる。In this way, none of the programming methods is optimal in terms of cost, speed, or technical difficulty, and there are cases where customers rely on expensive and difficult programming techniques at the expense of cost due to demands for faster delivery times. By using the apparatus of this embodiment, 2 to 4
This means that delivery can be achieved at the speed of a few days, and it is possible to provide an extremely advantageous and highly effective MP.
以上、本発明を例示したが、上述の例は本発明の技術的
思想に基づいて更に変形が可能である。Although the present invention has been illustrated above, the above-mentioned example can be further modified based on the technical idea of the present invention.
例えば、マスクROM部をモードROMとメタルROM
とで構成する以外にも、更に他のプログラム素子(例え
ばコンタクトホールの有無でプログラムするもの)も併
用することもできる。また、MPも上述したレイアウト
以外であっても良い。For example, the mask ROM part is a mode ROM and a metal ROM.
In addition to the configuration, other programming elements (for example, those that program based on the presence or absence of contact holes) can also be used in combination. Further, the MP may also have a layout other than the above-mentioned layout.
へ6発明の作用効果
本発明は上述の如く、第1のマスクROMによってセル
サイズを最小(即ち、低コスト化)にしながら、第2の
マスクROMで開発スピードを高めることができ、低コ
ストとスピードとの双方を同時に充たしながら要求プロ
グラミングを実現することができる。6. Effects of the Invention As described above, the present invention can minimize the cell size (i.e., reduce costs) by using the first mask ROM, while increasing the development speed by using the second mask ROM, thereby reducing costs. It is possible to realize required programming while satisfying both speed and speed at the same time.
図面は本発明の実施例を示すものであって、第1図はユ
ーザープログラムのマイクロコンピュータの一例の概略
レイアウト図、
第2図はパラメータデータの存在の例(同図(a))、
その集約化(同図(b))を示す図、
第3図(A)はモートROMの要部平面図、第3図(B
)はその等価回路図、
第4図(A)はメタルROMの要部平面図、第4図(B
)はその等価回路図
である。
なお、図面に示す符号において、
1・・・・・・・・・マイクロコンピュータ2・・・・
・・・・・マスクROM部
3・・・・・・・・・モートROM
4・・・・・・・・・メタルROM
5.15・・・・・・・・・不純物拡散領域6.16・
・・・・・・・・メモリセル10・・・・・・・・・メ
タル配線
である。The drawings show an embodiment of the present invention, in which FIG. 1 is a schematic layout diagram of an example of a microcomputer with a user program, FIG. 2 is an example of the existence of parameter data (FIG. 2(a)),
Figure 3 (A) is a plan view of the main parts of the mote ROM, Figure 3 (B) shows its aggregation (Figure 3 (b)).
) is its equivalent circuit diagram, Figure 4 (A) is a plan view of the main part of the metal ROM, and Figure 4 (B) is the equivalent circuit diagram.
) is its equivalent circuit diagram. In addition, in the symbols shown in the drawings, 1......Microcomputer 2...
......Mask ROM section 3...Moat ROM 4...Metal ROM 5.15...Impurity diffusion region 6.16・
. . . Memory cell 10 . . . Metal wiring.
Claims (1)
マスクROM部が、不純物拡散パターン又はイオンイン
プランテーションパターンによってプログラム可能な第
1のマスクROMと、不純物拡散領域及びビット線の間
の配線パターンによってプログラム可能な第2のマスク
ROMとからなっている半導体装置。1. In a semiconductor device having a mask ROM section, the mask ROM section is programmable by a first mask ROM which is programmable by an impurity diffusion pattern or an ion implantation pattern, and a wiring pattern between the impurity diffusion region and the bit line. A semiconductor device comprising a second mask ROM.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62079313A JPS63244497A (en) | 1987-03-31 | 1987-03-31 | semiconductor equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62079313A JPS63244497A (en) | 1987-03-31 | 1987-03-31 | semiconductor equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63244497A true JPS63244497A (en) | 1988-10-11 |
Family
ID=13686372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62079313A Pending JPS63244497A (en) | 1987-03-31 | 1987-03-31 | semiconductor equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63244497A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203763A (en) * | 2003-12-19 | 2005-07-28 | Semiconductor Energy Lab Co Ltd | Semiconductor integrated circuit, semiconductor device, and method of manufacturing semiconductor integrated circuit |
JP2005252232A (en) * | 2003-12-26 | 2005-09-15 | Semiconductor Energy Lab Co Ltd | Security document and chip-mounting object, and manufacturing method thereof |
US8083153B2 (en) | 2003-12-26 | 2011-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
-
1987
- 1987-03-31 JP JP62079313A patent/JPS63244497A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203763A (en) * | 2003-12-19 | 2005-07-28 | Semiconductor Energy Lab Co Ltd | Semiconductor integrated circuit, semiconductor device, and method of manufacturing semiconductor integrated circuit |
JP2005252232A (en) * | 2003-12-26 | 2005-09-15 | Semiconductor Energy Lab Co Ltd | Security document and chip-mounting object, and manufacturing method thereof |
US8083153B2 (en) | 2003-12-26 | 2011-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
US8662402B2 (en) | 2003-12-26 | 2014-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4833650A (en) | Semiconductor memory device including programmable mode selection circuitry | |
US4268950A (en) | Post-metal ion implant programmable MOS read only memory | |
US5353250A (en) | Pin programmable dram that provides customer option programmability | |
JPH0253948B2 (en) | ||
US4230504A (en) | Method of making implant programmable N-channel ROM | |
US4290184A (en) | Method of making post-metal programmable MOS read only memory | |
JPH08316436A (en) | Pad structure of semiconductor memory device | |
US4342100A (en) | Implant programmable metal gate MOS read only memory | |
JPS63244497A (en) | semiconductor equipment | |
US4384399A (en) | Method of making a metal programmable MOS read only memory device | |
US6569714B2 (en) | Method and apparatus for a dense metal programmable ROM | |
US4208726A (en) | Programming of semiconductor read only memory | |
JPS5843568A (en) | Complementary type insulating gate field effect semiconductor memory device | |
US8106463B2 (en) | Memory cells for read only memories | |
JPS59167049A (en) | semiconductor equipment | |
US4390971A (en) | Post-metal programmable MOS read only memory | |
JPS5812678B2 (en) | Semiconductor integrated circuit ROM | |
JPH11328991A (en) | Anti-fuse stabilizer for memory devices | |
JP3022415B2 (en) | Programmable buffer circuit | |
JP2944348B2 (en) | Semiconductor memory | |
JP2699859B2 (en) | Method for manufacturing semiconductor device | |
JPH06148867A (en) | Method for determining photomask pattern | |
JPS62146494A (en) | Read-only memory | |
JPH1153893A (en) | Semiconductor device | |
JPH0320903B2 (en) |