JPS63206852A - Single chip LSI - Google Patents
Single chip LSIInfo
- Publication number
- JPS63206852A JPS63206852A JP62039267A JP3926787A JPS63206852A JP S63206852 A JPS63206852 A JP S63206852A JP 62039267 A JP62039267 A JP 62039267A JP 3926787 A JP3926787 A JP 3926787A JP S63206852 A JPS63206852 A JP S63206852A
- Authority
- JP
- Japan
- Prior art keywords
- program
- port
- rom
- data
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、CPU 、RAM、ROM、I/Oポート等
を1つのチップ上に形成して成るシングルチップLSI
に関する。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a single-chip LSI in which a CPU, RAM, ROM, I/O ports, etc. are formed on one chip.
Regarding.
シングルチップLSIには、演算部であるCPU。 A single-chip LSI includes a CPU, which is an arithmetic unit.
書き込み・読み出し可能なメモリであるRAM。RAM is a writable and readable memory.
データを格納・保持してお(ためのROM、処理プログ
ラムを格納しておくためのROMおよび外部とのデータ
入出力を行うためのI10ポート等が1つのチップ上に
搭載されており、I/Oポートを介して入力したデータ
を、CPUがプログラム用ROMに格納されているプロ
グラムに基づいて、RAM及びデータ格納・保持用RO
Mに格納されているデータと共に処理し、処理したデー
タをI/Oポートから外部に出力するように動作する。A ROM for storing and retaining data, a ROM for storing processing programs, an I10 port for inputting and outputting data with the outside, etc. are mounted on a single chip. Based on the program stored in the program ROM, the CPU inputs the data input through the O port to the RAM and data storage/retention RO.
It operates to process the data stored in M and output the processed data to the outside from the I/O port.
上記のようなシングルチップLSIを、ICカードのよ
うな媒体に組み込んで用いる場合、CPUの処理プログ
ラムを格納するROMは、マスクROM、あるいは書き
換え可能な、例えばE”FROM、EPROMを使用し
、データ線やアドレス線によって特定用途の処理用プロ
グラムを書き込みICカードのカード基板に実装する段
階では、ICカードとしての必要端子(例えば5本)の
みを残しておくのみである。When using a single-chip LSI as described above by incorporating it into a medium such as an IC card, the ROM that stores the CPU processing program is a mask ROM or a rewritable memory such as E''FROM or EPROM, and the data At the stage of writing a processing program for a specific purpose and mounting it on the card board of the IC card using lines or address lines, only the necessary terminals (for example, five terminals) for the IC card are left.
ICカードに実装するLSIに搭載するプログラム用R
OMは、製造段階で書き込んだ後に該ICカードに実装
した後は、一般に書き換えはできず、別の用途に該IC
カードを用いようとする場合には、別途用意したROM
を搭載したシングルチップLSIff:実装する必要が
ある。R for programming mounted on LSI mounted on IC card
OM generally cannot be rewritten after it is written in the manufacturing stage and mounted on the IC card, and it cannot be used for other purposes.
If you plan to use a card, use a separately prepared ROM.
Single-chip LSIff equipped with: Must be implemented.
最近は、製品化後のICカードをユーザが、自身の用途
に合わせて、そのプログラムを書き換えたり、一つの用
途から他の用途へ用途変更をしたいという要望がある。Recently, there has been a desire for users to rewrite the program of commercialized IC cards to suit their own usage, or to change the usage from one usage to another.
そのため、上記プログラム用ROMを書き換え可能なR
OMとして対応できそうであるが、ICカードに実装し
た後での書き換えのために、例えば8ビツトのデータ線
、16ビツトのアドレス線をカード基体に引き出してお
くことは現実的でない。Therefore, the above program ROM can be rewritten with R.
Although it seems possible to handle this as an OM, it is not practical to draw out, for example, 8-bit data lines and 16-bit address lines to the card base for rewriting after mounting on an IC card.
なお、このようなシングルチップLSIは既に知られて
いるので、改めて文献を挙げない。Incidentally, since such a single-chip LSI is already known, the literature will not be cited again.
上記したように、従来技術においては、シングルチップ
LS IK搭載したプログラム格納用ROMを書き換え
る為には、書き換えのためのデータ端子、アドレス端子
を設けておく必要があり、ICカード等の媒体に実装し
た場合のようなLSIにおいてはICカードとしての端
子の外に上記のような端子を別途設けることは現実的で
ない。As mentioned above, in the conventional technology, in order to rewrite a program storage ROM equipped with a single-chip LS IK, it is necessary to provide a data terminal and an address terminal for rewriting, and it is necessary to provide a data terminal and an address terminal for rewriting. In such an LSI, it is not practical to separately provide the above-mentioned terminals in addition to the IC card terminals.
本発明は、シングルチップLSIに搭載するプログラム
格納用ROMを書き換え可能ROMとし、ユーザが任意
にその内容を書き換えできるようにしたシングルチップ
LSIを提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a single-chip LSI in which a program storage ROM mounted on the single-chip LSI is a rewritable ROM, and the contents thereof can be arbitrarily rewritten by a user.
上記目的は、プログラム格納用ROMを書き換え可能な
ROMであるE”FROM、あるいはEPROMとする
と共17C,該プログラム書き換え用のプログラムを格
納したROMを搭載させたシングルチップLSIとし、
該プログラムを外部から入力するためのシリアルI/O
ポートを設けることにより達成される。The above purpose is to make the program storage ROM a rewritable ROM, E"FROM, or EPROM, and to make it a single-chip LSI equipped with a 17C ROM that stores a program for rewriting the program,
Serial I/O for inputting the program from outside
This is achieved by providing a port.
プログラム書き換え用プログラムを内蔵させたため、シ
リアルI/Oポートから入力させた新らたなプログラム
を該プログラム書き換え用プログラムによってプログラ
ム格納用ROMに格納させて、シングルチップLSIに
新らたな処理機能を付与できる。Since the program rewriting program is built-in, a new program input from the serial I/O port can be stored in the program storage ROM using the program rewriting program, thereby adding new processing functions to the single-chip LSI. Can be granted.
以下、本発明の実施例を図面を用いて説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第1図は本発明の一実施例を示す構成図であって、lは
シングルチップLSI、2はプログラム書き換え用プロ
グラムを格納するROM(以下、これをブート、ROM
と称す)、3は入出力用のシリアルI10ポート、4は
RAM、5はプログラム格納用E鵞PROM16はCP
U、7はデータ格納・保持用E”FROMである。FIG. 1 is a configuration diagram showing an embodiment of the present invention, where l is a single-chip LSI, and 2 is a ROM (hereinafter referred to as boot) that stores a program for rewriting the program.
), 3 is a serial I10 port for input/output, 4 is a RAM, 5 is a program storage E-PROM 16 is a CP
U and 7 are E''FROM for data storage and retention.
同図において、シングルチップLSIIはICカード用
LSIであり、ICカードとしての動作は、従来と同様
であるので詳しい説明は省略する。In the figure, the single-chip LSII is an IC card LSI, and its operation as an IC card is the same as that of the conventional IC card, so a detailed explanation will be omitted.
E寅FROM 5にはCPU6の処理のためのプログラ
ムが格納されており、シリアルI/Oポート3を介して
入力するデータなEtFROM7に格納保持されている
データを用いて処理し、シリアルI10ポート3を介し
て外部へ出力する。なお、RAM4は、入力データ・出
力データの保持等を行うものである。The Etara FROM 5 stores a program for processing by the CPU 6, and processes the data input via the serial I/O port 3 using the data stored and held in the EtFROM 7. Output to the outside via. Note that the RAM 4 is used to hold input data and output data.
この様な構成において、ブートROM2には、プログラ
ム格納用E’FROM5にプログラムを書き込むための
プログラムが格納されており、シリアルI/Oポート3
を介して入力される新らたなプログラムなCPU6の制
御によりE”FROM5に書き込んだり、書き込まれた
プログラムをベリファイする手順がファームウェアとし
て保持されている。In such a configuration, the boot ROM 2 stores a program for writing a program into the program storage E'FROM 5, and the serial I/O port 3
A procedure for writing a new program input via the CPU 6 into the E''FROM 5 and verifying the written program is held as firmware.
第2図はプログラム格納用E”FROMにホストコンピ
ュータから転送されるプログラムを書き込んで書き換え
を行う構成を示すブロック図であって、8はシングルチ
ップLSIIのパス、9はホストコンピュータ、第】図
と同一符号は同一部分に対応する。FIG. 2 is a block diagram showing a configuration for writing and rewriting a program transferred from a host computer to E"FROM for program storage, in which 8 is a single-chip LSII path, 9 is a host computer, and FIG. The same symbols correspond to the same parts.
第3図は第2図の構成においてプログラム格納用E”F
ROMのプログラムを書き換える手順を説明する流れ図
である。Figure 3 shows E"F for program storage in the configuration of Figure 2.
It is a flowchart explaining the procedure of rewriting the program of ROM.
第2図、第3図において、シングルチップLSIはホス
トコンピュータ9に対して、シリアルエ/Oポート3を
介して結合され、書き換えプログラムは該ホストコンピ
ュータ9から転送される。In FIGS. 2 and 3, the single-chip LSI is connected to a host computer 9 via a serial E/O port 3, and the rewriting program is transferred from the host computer 9.
シングルチップLSIが起動すると(ステップl)ブー
トROM2に制御が移る(ステップ2)。ここでシリア
ルI/Oポート3の初期設定、各種パラメータ等の初期
設定が行なわれ、シリアルI/Oポート3からデータが
入力されるのを待つ。ホストコンピュータ9からシリア
ルI/Oポート3を介してプログラム書き込みスタート
信号がくると、CPU6はシリアルI/Oポート3から
そのデータを読む(ステップ3)。CPU6は入力した
データがプログラム書き込み信号であるか否かを判断し
、プログラム書き込み信号であると判断した場合は、シ
リアルI10ポート3からホストコンピュータ9から転
送されるプログラムを読み(ステップ4,5)、プログ
ラム書き込み信号でないと判断した場合はすでにE”F
ROM5にプログラムが書き込まれているとみなし、E
”FROMのプログラムを起動し、通常のICカードと
してシリアルI10ポートを通してホストコンピュータ
9と交信する(ステップ4,9)。When the single-chip LSI starts up (step 1), control is transferred to the boot ROM 2 (step 2). Here, initial settings of the serial I/O port 3, initial settings of various parameters, etc. are performed, and data is waited for to be input from the serial I/O port 3. When a program write start signal is received from the host computer 9 via the serial I/O port 3, the CPU 6 reads the data from the serial I/O port 3 (step 3). The CPU 6 determines whether the input data is a program write signal, and if it is determined to be a program write signal, reads the program transferred from the host computer 9 through the serial I10 port 3 (steps 4 and 5). , if it is determined that it is not a program write signal, it is already E”F.
Assuming that the program is written in ROM5, E
``Start the FROM program and communicate with the host computer 9 through the serial I10 port as a normal IC card (steps 4 and 9).
上記ステップ5でプログラムを読んだ後、CPU6はE
”FROM5に該プログラムを書き込み、ホストコンピ
ュータ9からプログラムデータが送られてくるたびKそ
れをE”FROM5に書き、ベリファイして(ステップ
7)、その結果をホストコンピュータ9に返送する動作
を行い、プログラムデータの転送が終了するまで、これ
を(り返す。After reading the program in step 5 above, the CPU 6
The program is written in the FROM 5, and whenever program data is sent from the host computer 9, it is written in the FROM 5, verified (step 7), and the result is returned to the host computer 9. Repeat this until the program data transfer is complete.
プログラムの転送が終了し℃、その書き込みが完了する
と(ステップ8)、以降は通常のICカードとしてシリ
アルI/Oポート3を介してホストコンピュータ9と交
信する(ステップ9)。When the transfer of the program is completed and the writing is completed (step 8), the card communicates with the host computer 9 via the serial I/O port 3 as a normal IC card (step 9).
以上のように、この発明によるシングルチップLSIは
、そのシリアルI/Oポートに対し、公知のR8−23
2等のシリアル通信線を介して簡単にそのプログラムを
書き換えすることができる。As described above, the single-chip LSI according to the present invention has a serial I/O port using the well-known R8-23
The program can be easily rewritten via a second grade serial communication line.
上記シリアルI/Oポートは、プログラム書き換え用の
専用ポートを設けてもよいが、ICカードの場合は、そ
の規格として設けられているデータ用のポートを兼用す
れば、特に専用ポートを設けることなく、外観上は従来
のICカードと同一のものとすることができる。The above serial I/O port may be provided with a dedicated port for program rewriting, but in the case of an IC card, if the standard data port is also used, there is no need to provide a dedicated port. The external appearance can be the same as a conventional IC card.
上記実施例では、プログラム格納用ROMとしてのE”
FROM5とデータ格納・保持用のE”PRムを格納す
る様に構成してもよい。また、上記のE’FROM5に
替えて、FROMあるいはRAMを用いてもよい。In the above embodiment, E" is used as a ROM for storing programs.
It may be configured to store FROM 5 and E''PRM for data storage/retention. Also, FROM or RAM may be used in place of E'FROM 5 described above.
また、E”FROMは何回でも書き換えが可能なもので
あるが、1回又は2回の書き換えの後は、ブートROM
のアクセスを禁止して、不法に書き換えができないよう
にすることもできる。通常のICカードは、ユーザの希
望するプログラムを出荷段階で格納するための書き換え
を行うことで足りるので、上記書き換えを、該E”FR
OMの内容がすべて16進の’ FF ’で埋められて
いる(すなわち、最初の書き込み)状態では、その書き
換えを許容し、それ以外では書き込みを禁止するように
することで実現できる。Also, E"FROM can be rewritten as many times as you like, but after being rewritten once or twice, the boot ROM
It is also possible to prohibit access to the data to prevent it from being illegally rewritten. For ordinary IC cards, it is sufficient to rewrite the program desired by the user to store it at the shipping stage.
This can be achieved by allowing rewriting when the contents of OM are all filled with hexadecimal 'FF' (that is, the first writing), and prohibiting writing in other cases.
なお、以上はICカードに本発明を適用した場合につい
ての実施例であるが、I/OポートとしてパラレルI/
Oポートを設けたまま用いるものについては、データ用
のI/Oポートを残存させるか、別途パラレルI/Oポ
ートを設けるなどしてプログラムの書き換えをブートR
OMの格納プログラムにより行うようにすることもでき
る。The above is an example in which the present invention is applied to an IC card, but parallel I/O ports are used as I/O ports.
For those that are used with the O port installed, either leave the I/O port for data or provide a separate parallel I/O port and rewrite the program by boot R.
It is also possible to perform this using a program stored in OM.
以上説明したように、本発明によれば、シングルチップ
LSIにプログラム格納用のブートROMを設けたので
、該シングルチップLSIの製造後に1あるいはICカ
ード等の媒体に実装した後にそのプログラムを簡単に曹
ぎ換えてユーザの希望に沿ったものとすることができる
ので、開発期間の短縮、コスト低減に貢献でき、優れた
機能のシングルチップLSIを提供することができる。As explained above, according to the present invention, since the single-chip LSI is provided with a boot ROM for storing programs, the program can be easily stored after the single-chip LSI is manufactured or mounted on a medium such as an IC card. Since the design can be modified to meet the user's wishes, it is possible to contribute to shortening the development period and reducing costs, and it is possible to provide a single-chip LSI with excellent functionality.
第1図は本発明の一実施例を示すシングルチップLSI
の構成図、第2図はプログラム格納用ROMのVぎ換え
を説明するための構成を示すブロック図、第3図はプロ
グラム書き俟え手順を説明する流れ図である。
1・・・・・・シングルチップLSI、2・旧・・ブー
トROM3・・・・・・I/Oポート、4・・・・・・
RAM、5・・・・・・プログラム格納用EtPROM
、6・・・・・・CPU、7・・・・・・データ格納、
・保持用E”FROM。
第1図
第2図FIG. 1 shows a single-chip LSI showing an embodiment of the present invention.
FIG. 2 is a block diagram showing the configuration for explaining V switching of the program storage ROM, and FIG. 3 is a flow chart explaining the program writing procedure. 1... Single chip LSI, 2... Old boot ROM 3... I/O port, 4...
RAM, 5...EtPROM for program storage
, 6... CPU, 7... Data storage,
・E"FROM for holding. Figure 1 Figure 2
Claims (2)
えたシングルチップLSIにおいて、前記ROMのうち
少くとも処理プログラムを格納するROMを書き換え可
能なROMとすると共に、該書き換え可能なROMの書
き換えを行うためのプログラムを格納したブートROM
を設け、前記入出力用ポートから転送されてくるプログ
ラムデータを上記ブートROMに格納したプログラムに
より上記書き換え可能なROMのプログラムとして格納
する様に構成したことを特徴とするシングルチップLS
I。(1) In a single-chip LSI equipped with a CPU, RAM, ROM, and input/output ports, at least the ROM that stores the processing program among the ROMs is a rewritable ROM, and the rewritable ROM is not rewritten. Boot ROM that stores programs to perform
A single-chip LS characterized in that the program data transferred from the input/output port is stored as a program in the rewritable ROM using a program stored in the boot ROM.
I.
LSIにおいて、前記入出力用ポートに前記書き換えプ
ログラムを入力するための専用ポートとしてシリアルI
/Oポートを設けたことを特徴とするシングルチップL
SI。(2) In the single-chip LSI according to claim (1), a serial I/O port is used as a dedicated port for inputting the rewriting program to the input/output port.
Single chip L featuring /O port
S.I.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62039267A JPS63206852A (en) | 1987-02-24 | 1987-02-24 | Single chip LSI |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62039267A JPS63206852A (en) | 1987-02-24 | 1987-02-24 | Single chip LSI |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63206852A true JPS63206852A (en) | 1988-08-26 |
Family
ID=12548366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62039267A Pending JPS63206852A (en) | 1987-02-24 | 1987-02-24 | Single chip LSI |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63206852A (en) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0298771A (en) * | 1988-10-05 | 1990-04-11 | Matsushita Electric Ind Co Ltd | Neuro chip and neuro computer using the same |
WO1998013828A1 (en) * | 1996-09-26 | 1998-04-02 | Mitsubishi Denki Kabushiki Kaisha | Synchronous type semiconductor memory device |
US6026020A (en) * | 1992-03-17 | 2000-02-15 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
US6212646B1 (en) | 1998-01-07 | 2001-04-03 | Mitsubishi Denki Kabushiki Kaisha | Microprocessor including flash memory with its verification simplified |
US6414878B2 (en) | 1992-03-17 | 2002-07-02 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
US6434659B1 (en) | 1993-06-25 | 2002-08-13 | Hitachi, Ltd. | Microcomputer having a non-volatile semiconductor memory having a first block storing a program and a second block for storing data which is selectively erased under predetermined conditions if data is found written in that block |
US6601131B2 (en) | 2000-06-08 | 2003-07-29 | Mitsubishi Denki Kabushiki Kaisha | Flash memory access control via clock and interrupt management |
JP2006508576A (en) * | 2002-11-27 | 2006-03-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Protection means with integrated chips |
US7057937B1 (en) | 1992-03-17 | 2006-06-06 | Renesas Technology Corp. | Data processing apparatus having a flash memory built-in which is rewritable by use of external device |
US7162622B2 (en) | 2002-02-15 | 2007-01-09 | Denso Corporation | Microcomputer for apparatus control and vehicle-mounted electronic control unit incorporating microcomputer |
JP2009049496A (en) * | 2007-08-14 | 2009-03-05 | Yokogawa Electric Corp | Pulse detector |
JP2010041532A (en) * | 2008-08-07 | 2010-02-18 | Yokogawa Electric Corp | Pulse rate converter |
WO2010026902A1 (en) * | 2008-09-08 | 2010-03-11 | ミツミ電機株式会社 | Semiconductor integrated circuit device |
JP2010161461A (en) * | 2009-01-06 | 2010-07-22 | Yamatake Corp | Control device |
JP2011044806A (en) * | 2009-08-19 | 2011-03-03 | Sanyo Electric Co Ltd | Reference-pulse generator |
JP2011109645A (en) * | 2009-11-17 | 2011-06-02 | Hon Hai Precision Industry Co Ltd | Phase adjusting system and method for pwm controller |
-
1987
- 1987-02-24 JP JP62039267A patent/JPS63206852A/en active Pending
Cited By (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0298771A (en) * | 1988-10-05 | 1990-04-11 | Matsushita Electric Ind Co Ltd | Neuro chip and neuro computer using the same |
US6999350B2 (en) | 1992-03-17 | 2006-02-14 | Renesas Technology Corp. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
US7505329B2 (en) | 1992-03-17 | 2009-03-17 | Renesas Technology Corp. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
US7965563B2 (en) | 1992-03-17 | 2011-06-21 | Renesas Technology Corp. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
US6130836A (en) * | 1992-03-17 | 2000-10-10 | Hitachi, Ltd. | Semiconductor IC device having a control register for designating memory blocks for erasure |
US6166953A (en) * | 1992-03-17 | 2000-12-26 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
US6181598B1 (en) | 1992-03-17 | 2001-01-30 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory |
US6804152B2 (en) | 1992-03-17 | 2004-10-12 | Renesas Technology Corp. | Method for manufacturing a printed board on which a semiconductor device having two modes is mounted |
US6335879B1 (en) | 1992-03-17 | 2002-01-01 | Hitachi, Ltd. | Method of erasing and programming a flash memory in a single-chip microcomputer having a processing unit and memory |
US7295476B2 (en) | 1992-03-17 | 2007-11-13 | Renesas Technology Corp. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
US6414878B2 (en) | 1992-03-17 | 2002-07-02 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
US7184321B2 (en) | 1992-03-17 | 2007-02-27 | Hitachi Ulsi Systems Co., Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
US6493271B2 (en) | 1992-03-17 | 2002-12-10 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
US6400609B1 (en) | 1992-03-17 | 2002-06-04 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
US6690603B2 (en) | 1992-03-17 | 2004-02-10 | Hitachi, Ltd. | Microcomputer including a flash memory that is two-way programmable |
US6026020A (en) * | 1992-03-17 | 2000-02-15 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
US7057937B1 (en) | 1992-03-17 | 2006-06-06 | Renesas Technology Corp. | Data processing apparatus having a flash memory built-in which is rewritable by use of external device |
US6434659B1 (en) | 1993-06-25 | 2002-08-13 | Hitachi, Ltd. | Microcomputer having a non-volatile semiconductor memory having a first block storing a program and a second block for storing data which is selectively erased under predetermined conditions if data is found written in that block |
US6064627A (en) * | 1996-09-26 | 2000-05-16 | Mitsubishi Denki Kabushiki Kaisha | Synchronous semiconductor memory device |
WO1998013828A1 (en) * | 1996-09-26 | 1998-04-02 | Mitsubishi Denki Kabushiki Kaisha | Synchronous type semiconductor memory device |
US6212646B1 (en) | 1998-01-07 | 2001-04-03 | Mitsubishi Denki Kabushiki Kaisha | Microprocessor including flash memory with its verification simplified |
US6601131B2 (en) | 2000-06-08 | 2003-07-29 | Mitsubishi Denki Kabushiki Kaisha | Flash memory access control via clock and interrupt management |
US7162622B2 (en) | 2002-02-15 | 2007-01-09 | Denso Corporation | Microcomputer for apparatus control and vehicle-mounted electronic control unit incorporating microcomputer |
JP2006508576A (en) * | 2002-11-27 | 2006-03-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Protection means with integrated chips |
US8738930B2 (en) | 2002-11-27 | 2014-05-27 | Entropic Communications, Inc. | Chip integrated protection means |
US8266444B2 (en) | 2002-11-27 | 2012-09-11 | Entropic Communications, Inc. | Chip integrated protection means |
JP2009049496A (en) * | 2007-08-14 | 2009-03-05 | Yokogawa Electric Corp | Pulse detector |
JP2010041532A (en) * | 2008-08-07 | 2010-02-18 | Yokogawa Electric Corp | Pulse rate converter |
WO2010026902A1 (en) * | 2008-09-08 | 2010-03-11 | ミツミ電機株式会社 | Semiconductor integrated circuit device |
JP2010068037A (en) * | 2008-09-08 | 2010-03-25 | Mitsumi Electric Co Ltd | Semiconductor integrated circuit device |
JP2010161461A (en) * | 2009-01-06 | 2010-07-22 | Yamatake Corp | Control device |
JP2011044806A (en) * | 2009-08-19 | 2011-03-03 | Sanyo Electric Co Ltd | Reference-pulse generator |
JP2011109645A (en) * | 2009-11-17 | 2011-06-02 | Hon Hai Precision Industry Co Ltd | Phase adjusting system and method for pwm controller |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63206852A (en) | Single chip LSI | |
JP2682700B2 (en) | IC card | |
JPH0812646B2 (en) | Semiconductor integrated circuit | |
JP2005515542A (en) | Apparatus and method for writing to NV memory in a controller architecture together with a corresponding computer program and a corresponding computer-readable storage medium | |
US8914602B2 (en) | Display controller having an embedded non-volatile memory divided into a program code block and a data block and method for updating parameters of the same | |
JPH06274710A (en) | I / O memory card and operating method thereof | |
JPH04141794A (en) | Ic card | |
US4649476A (en) | Microcomputer having an internal address mapper | |
JP2000194551A (en) | Flash memory rewriting circuit | |
JPH0765139A (en) | IC memory card | |
JPS6029980B2 (en) | One-chip microcomputer with test mode setting function | |
JP4793798B2 (en) | Microcomputer | |
JPS6154583A (en) | IC card | |
JPH11167525A (en) | Nonvolatile-memory mixedly mounted microcomputer and nonvolatile memory rewriting method thereof, and recording medium where nonvolatile memory rewriting program of nonvolatile-memory mixedly mounted microcomputer is recorded | |
JPH11237983A (en) | One-chip microcomputer and entry method for boot area access in this one-chip microcomputer | |
JP3039479B2 (en) | Extended BIOS protection system | |
JP3912447B2 (en) | Memory system and method of using external nonvolatile memory | |
JPS61139998A (en) | Data writing device for writable rom | |
TWI406175B (en) | Memory card and method for memory card | |
JPS638937A (en) | Single chip microcomputer | |
JPH11328089A (en) | Id information write circuit in device for pci bus interface | |
JP2000099402A (en) | Microcomputer | |
JPS6376095A (en) | Ic card | |
JPH07296132A (en) | Ic memory card | |
JPS62224854A (en) | micro computer |