JPS63179336A - エレクトロクロミツク表示装置 - Google Patents
エレクトロクロミツク表示装置Info
- Publication number
- JPS63179336A JPS63179336A JP1171287A JP1171287A JPS63179336A JP S63179336 A JPS63179336 A JP S63179336A JP 1171287 A JP1171287 A JP 1171287A JP 1171287 A JP1171287 A JP 1171287A JP S63179336 A JPS63179336 A JP S63179336A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display
- constant current
- fet
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
C産業上の利用分野コ
この発明はエレクトロクロミック表示装置、特に表示素
子駆動回路の改良に関する。
子駆動回路の改良に関する。
[従来の技術]
一般にエレクトロクロミック表示素子は、化学反応を利
用してその表示を行わせている関係上、一旦着色すると
電源を停止しても着色状態を維持する所謂メモリー特性
を有する反面、着色及び消色時に対応して個別に逆極性
の電圧印加を必要とする。かかる電圧印加用として、電
源部に於いて複数種類の電圧値の出力を行わせ、この電
圧を駆動回路で切り換え使用することも可能であるが、
例えばTTLレベルの5v単一電源で全システムを駆動
できれば、表示装置全体の回路構成の簡素化が図られ、
製造コストの低減も可能となる。
用してその表示を行わせている関係上、一旦着色すると
電源を停止しても着色状態を維持する所謂メモリー特性
を有する反面、着色及び消色時に対応して個別に逆極性
の電圧印加を必要とする。かかる電圧印加用として、電
源部に於いて複数種類の電圧値の出力を行わせ、この電
圧を駆動回路で切り換え使用することも可能であるが、
例えばTTLレベルの5v単一電源で全システムを駆動
できれば、表示装置全体の回路構成の簡素化が図られ、
製造コストの低減も可能となる。
上記要望に対し、従来第3図に示すような駆動回路50
が提案されている。かかる回路50は、表示部1の各表
示極3に表示極駆動部5の出力端を個別につなぎ、常時
は各出力端をオープン状態にしておくとともに、各表示
極3に対して共通に備えた対向極4に対向極駆動部51
を繋ぐ。
が提案されている。かかる回路50は、表示部1の各表
示極3に表示極駆動部5の出力端を個別につなぎ、常時
は各出力端をオープン状態にしておくとともに、各表示
極3に対して共通に備えた対向極4に対向極駆動部51
を繋ぐ。
ここで着色時は、着色する表示S3をOv、その他の表
示極をオーブン状態にするとともに、対向極4をIV程
度として着色電圧V、を表示部1に印加し、逆に消色時
は、全ての表示t4i3を5Vとして対向極4を4V程
度に設定することにより、表示部1に消色電圧vbを5
v単一電源11を用いて印加可能としている。
示極をオーブン状態にするとともに、対向極4をIV程
度として着色電圧V、を表示部1に印加し、逆に消色時
は、全ての表示t4i3を5Vとして対向極4を4V程
度に設定することにより、表示部1に消色電圧vbを5
v単一電源11を用いて印加可能としている。
C発明が解決しようとする問題点]
ところで、上記した駆動回路50を使用し、各種条件を
変化させて表示動作を行うと、表示部1を構成する表示
素子それ自体の劣化が通常使用時より大きいことが知ら
れる。かかる原因を究明するため、本発明者らは表示装
置全体の温度をOoCないし60℃の間で変化させて着
色電圧V、と消色電圧V、の変化状態を観察したところ
、温度が上昇するにつれて両電圧とも大幅に上昇するこ
とを見い出した。即ち、従来の対向電極駆動部51で形
成される着色用電圧V、は、電源電圧v0を抵抗52で
分圧したものを単にダーリントン接続したトランジスタ
53で増幅したものであり、他方消色用電圧v2は、直
列接続したダイオード54の順方向電圧を利用したもの
であって、特別には温度変化に対する電圧変動の補償は
行っておらず、この温度上昇に対する対策の欠如が高温
時における予想を上回る電圧上昇をもたらすとともに、
表示素子それ自体の高温時における特性とも相俟って1
表示素子の劣化を早めていることを知見するに至った。
変化させて表示動作を行うと、表示部1を構成する表示
素子それ自体の劣化が通常使用時より大きいことが知ら
れる。かかる原因を究明するため、本発明者らは表示装
置全体の温度をOoCないし60℃の間で変化させて着
色電圧V、と消色電圧V、の変化状態を観察したところ
、温度が上昇するにつれて両電圧とも大幅に上昇するこ
とを見い出した。即ち、従来の対向電極駆動部51で形
成される着色用電圧V、は、電源電圧v0を抵抗52で
分圧したものを単にダーリントン接続したトランジスタ
53で増幅したものであり、他方消色用電圧v2は、直
列接続したダイオード54の順方向電圧を利用したもの
であって、特別には温度変化に対する電圧変動の補償は
行っておらず、この温度上昇に対する対策の欠如が高温
時における予想を上回る電圧上昇をもたらすとともに、
表示素子それ自体の高温時における特性とも相俟って1
表示素子の劣化を早めていることを知見するに至った。
上記問題に対し、表示素子の単位面積当りの電流値が一
定となるように定電流着色を行うことが考えられるが、
全表示電極に対して1組づつの定電流回路を配設するこ
とは、製作コストが極めて高くなるばかりか、回路基板
全体が大型化するなど非現実的である。
定となるように定電流着色を行うことが考えられるが、
全表示電極に対して1組づつの定電流回路を配設するこ
とは、製作コストが極めて高くなるばかりか、回路基板
全体が大型化するなど非現実的である。
本発明は上記問題に鑑みてなされたものであって、着色
時に表示部に対し流入される電流値の定電流化と温度変
化に対する安定化を可及的に図り、もって表示部の定電
流駆動を可能とし、異常高電圧印加に起因する素子自体
の劣化を未然に防止するとともに、表示品質の向上を図
ることを目的とする。
時に表示部に対し流入される電流値の定電流化と温度変
化に対する安定化を可及的に図り、もって表示部の定電
流駆動を可能とし、異常高電圧印加に起因する素子自体
の劣化を未然に防止するとともに、表示品質の向上を図
ることを目的とする。
[問題点を解決するための手段]
第1図は本発明にかかるエレクトロクロミック表示装置
の概略を示すブロック図であって、表示部1と、該表示
部lに着色及び消色動作を規制する駆動電圧を印加する
駆動部2と、駆動部2と表示部1間に介装した定電流手
段とから構成される。
の概略を示すブロック図であって、表示部1と、該表示
部lに着色及び消色動作を規制する駆動電圧を印加する
駆動部2と、駆動部2と表示部1間に介装した定電流手
段とから構成される。
表示部1は表示極3と対向極4を備えたエレクトロクロ
ミック表示素子で構成され、両極に印加する電圧の方向
を反転することにより、着色と消色を繰り返す。
ミック表示素子で構成され、両極に印加する電圧の方向
を反転することにより、着色と消色を繰り返す。
定電流手段はFET20を定電流接続したものであって
、表示部1の表示極3と駆動部2間に介装すると共に、
FET20の着色時におけるゲート・ソース間電圧を温
度係数が略零となる値に設定している。
、表示部1の表示極3と駆動部2間に介装すると共に、
FET20の着色時におけるゲート・ソース間電圧を温
度係数が略零となる値に設定している。
[作用〕
上記構成に於いて、例えば制御部10から送られるデー
タに基づき先ず着色サイクルに入ると、駆動部2からは
着色すべき表示極3が選ばれ、該当の表示極3と対向極
4間に所定の駆動電圧が印加される。この時、駆動部2
と表示極3間には定電流手段が介装されており、該定電
流手段は駆動部2から出力される駆動電圧の変動あるい
は表示部1の特性の経時変化など各種電流変動要因を全
て吸収し、表示極3に対して略一定の電流を流し続ける
。
タに基づき先ず着色サイクルに入ると、駆動部2からは
着色すべき表示極3が選ばれ、該当の表示極3と対向極
4間に所定の駆動電圧が印加される。この時、駆動部2
と表示極3間には定電流手段が介装されており、該定電
流手段は駆動部2から出力される駆動電圧の変動あるい
は表示部1の特性の経時変化など各種電流変動要因を全
て吸収し、表示極3に対して略一定の電流を流し続ける
。
ここで装置全体の温度が変化すると、表示部1及び駆動
部2と共に、定電流手段を構成するFET20それ自体
の動作特性も変化するが、該FET20のゲート・ソー
ス間に加えるバイアス電圧を温度係数が略零となる値に
予め設定しであるため、温度変化にかかわらず定電流手
段の設定電流値は変化することなく、表示部lの安定し
た定電流駆動が行われるのである。
部2と共に、定電流手段を構成するFET20それ自体
の動作特性も変化するが、該FET20のゲート・ソー
ス間に加えるバイアス電圧を温度係数が略零となる値に
予め設定しであるため、温度変化にかかわらず定電流手
段の設定電流値は変化することなく、表示部lの安定し
た定電流駆動が行われるのである。
[実施例]
第2図は本発明にかかる表示装置を具体的に実施した一
例を示す電気回路図であって、表示部1と、該表示部1
に所定の電圧を印加する駆動部2と、装置全体をコント
ロールする制御部10と、所定の電源電圧V。を各回路
に供給する電源部11とから構成される。
例を示す電気回路図であって、表示部1と、該表示部1
に所定の電圧を印加する駆動部2と、装置全体をコント
ロールする制御部10と、所定の電源電圧V。を各回路
に供給する電源部11とから構成される。
表示部1は、1又は複数のエレクトロクロミック表示素
子で構成され、該素子は表示すべき形状に対応して区画
された複数の表示faj3・3・・・と、全表示w&3
に対して共通の対向1i4を備え、両極3・4に印加す
る電圧の方向及び値を変えることにより、両極間で生ず
る例えば酸化タングステンとリチウムイオンとの可逆的
な化学変化を制御し、個別の表示極3毎の青色への着色
及び消色を行い、所定の表示動作を可能とする。
子で構成され、該素子は表示すべき形状に対応して区画
された複数の表示faj3・3・・・と、全表示w&3
に対して共通の対向1i4を備え、両極3・4に印加す
る電圧の方向及び値を変えることにより、両極間で生ず
る例えば酸化タングステンとリチウムイオンとの可逆的
な化学変化を制御し、個別の表示極3毎の青色への着色
及び消色を行い、所定の表示動作を可能とする。
制御部10は、例えば中央処理装置を備えてプログラム
で動作が規制されるものであって、駆動部2に対してデ
ータ信号、制御信号、アドレス信号など各種信号So・
S、−S2を適宜送り、装置全体の動作をコントロール
する・ 電源部11は、温度変化あるいは負荷状態の如何にかか
わらず、十分に安定化された例えば5V程度の単一極性
の電圧voを出力する。
で動作が規制されるものであって、駆動部2に対してデ
ータ信号、制御信号、アドレス信号など各種信号So・
S、−S2を適宜送り、装置全体の動作をコントロール
する・ 電源部11は、温度変化あるいは負荷状態の如何にかか
わらず、十分に安定化された例えば5V程度の単一極性
の電圧voを出力する。
駆動部2は、表示極3に対して接続される表示極駆動部
5と、対向極4に接続される対向極駆動部6とから構成
される。
5と、対向極4に接続される対向極駆動部6とから構成
される。
表示極駆動部5は、少なくとも表示極3の数に対応する
出力端を備え、制御部10から送られる各種信号31.
によりその出力電圧が制御される。即ち、表示極3のう
ちデータの書き込みを必要としない出力端はハイインピ
ーダンス状態を維持する一方、データの書き込みを行う
出力端はアースして出力電圧をOvにし、対向極駆動部
6から出力される電圧値V、との差電圧v8で表示部」
を駆動する。逆に消去を行う場合は、全ての出力端を約
5Vとし、対向極駆動部6から出力される電圧値V。
出力端を備え、制御部10から送られる各種信号31.
によりその出力電圧が制御される。即ち、表示極3のう
ちデータの書き込みを必要としない出力端はハイインピ
ーダンス状態を維持する一方、データの書き込みを行う
出力端はアースして出力電圧をOvにし、対向極駆動部
6から出力される電圧値V、との差電圧v8で表示部」
を駆動する。逆に消去を行う場合は、全ての出力端を約
5Vとし、対向極駆動部6から出力される電圧値V。
との差電圧V、で表示部lを駆動する。
対向極駆動部6は、前記着色用電圧V、は電源電圧v0
をそのまま、消色用電圧v2は可変抵抗器13で分圧し
て形成した後、アナログスイッチ14・15を介して電
圧緩衝回路16に送る。
をそのまま、消色用電圧v2は可変抵抗器13で分圧し
て形成した後、アナログスイッチ14・15を介して電
圧緩衝回路16に送る。
アナログスイッチ14・15は、C−MOSクイブのト
ランスミッションゲートあるいはFETによる電子スイ
ッチなどの如く、制御端に対する信号の有無と連繋して
ゲートを高速に開閉し、入力電圧値をそのまま出力可能
とするものである。
ランスミッションゲートあるいはFETによる電子スイ
ッチなどの如く、制御端に対する信号の有無と連繋して
ゲートを高速に開閉し、入力電圧値をそのまま出力可能
とするものである。
両アナログスイッチ14・15は、常時はオフしている
が、制御部lOから着色制御信号SI及び消色制御信号
S2が送られるのと連繋して個別にオンし、着色用電圧
v1あるいは消色用電圧V2を択一的に一定期間だけ出
力する。
が、制御部lOから着色制御信号SI及び消色制御信号
S2が送られるのと連繋して個別にオンし、着色用電圧
v1あるいは消色用電圧V2を択一的に一定期間だけ出
力する。
電圧a周回路16は、対向極4とOPアンプ17のマイ
ナス極間に抵抗による貝帰還回路18を設けることによ
り、OPアンプ17のプラス極に入力される電圧が、温
度変化あるいは表示素子駆動電流の増減等の作動条件の
変動にもかかわらず安定した状態でその値を変更するこ
となくそのまま、あるいは所定の割合だけ増幅されたの
ち、対向S4に印加されるようにしている。
ナス極間に抵抗による貝帰還回路18を設けることによ
り、OPアンプ17のプラス極に入力される電圧が、温
度変化あるいは表示素子駆動電流の増減等の作動条件の
変動にもかかわらず安定した状態でその値を変更するこ
となくそのまま、あるいは所定の割合だけ増幅されたの
ち、対向S4に印加されるようにしている。
本発明は、表示極駆動部5と表示部1の各表示極3間に
定電流回路19を介装したことを特徴とする。
定電流回路19を介装したことを特徴とする。
定電流回路19は、Nタイプの接合型あるいはMOS型
等のFET20を使用し、該F E T ノドレインを
表示極3に接続すると共に、ソース・ゲート間を可変抵
抗器21で繋ぎ、更にゲートを表示極駆動部5の出力端
に接続することにより、着色時、即ち本実施例にあって
は対向極4から表示極3に向けて電流が流入される際、
該FET20のソース・ドレイン間にピンチオフ電圧以
、ヒの電圧が印加され、飽和領域で定電流素子として動
作するように構成している。
等のFET20を使用し、該F E T ノドレインを
表示極3に接続すると共に、ソース・ゲート間を可変抵
抗器21で繋ぎ、更にゲートを表示極駆動部5の出力端
に接続することにより、着色時、即ち本実施例にあって
は対向極4から表示極3に向けて電流が流入される際、
該FET20のソース・ドレイン間にピンチオフ電圧以
、ヒの電圧が印加され、飽和領域で定電流素子として動
作するように構成している。
更に、ドレイン電流が流れる可変抵抗器21でソース・
ゲートrI!I電圧を:JR整し、着色時にFET20
の温度係数が略零となる電圧値に設定することにより、
装置全体の温度変化にかかわらず定電流回路19は設定
電流値を常時維持し、駆動部2からの出力電圧の変化あ
るいは表示部1それ自体の劣化等に電流変動要因を吸収
し、表示部1の定電流駆動が安定して行われる。
ゲートrI!I電圧を:JR整し、着色時にFET20
の温度係数が略零となる電圧値に設定することにより、
装置全体の温度変化にかかわらず定電流回路19は設定
電流値を常時維持し、駆動部2からの出力電圧の変化あ
るいは表示部1それ自体の劣化等に電流変動要因を吸収
し、表示部1の定電流駆動が安定して行われる。
次に消色時においては、表示部lに印加される電圧の方
向は着色時とは逆になるが、FET20が接合型の場合
、ドレイン・ゲート間のPN接合部が順方向ダイオード
となって、従来と略同様に定電圧駆動が可能となる。し
かし、FET20がMOS型でPN接合部がなく電流値
が制限される場合、あるいは消色時の電流それ自体が不
足する場合には、表示極駆動部5と表示極3間にダイオ
ード22を消色時に順方向となるように接続することに
より、抽出電流を該ダイオード22でバイパスして電流
値を増加させ、確実な消色動作を可能としている。
向は着色時とは逆になるが、FET20が接合型の場合
、ドレイン・ゲート間のPN接合部が順方向ダイオード
となって、従来と略同様に定電圧駆動が可能となる。し
かし、FET20がMOS型でPN接合部がなく電流値
が制限される場合、あるいは消色時の電流それ自体が不
足する場合には、表示極駆動部5と表示極3間にダイオ
ード22を消色時に順方向となるように接続することに
より、抽出電流を該ダイオード22でバイパスして電流
値を増加させ、確実な消色動作を可能としている。
なおFET20がP型あるいは着消色時の電圧印加方向
が逆の場合、FET20の接続方向を上記とは逆にする
必要がある。
が逆の場合、FET20の接続方向を上記とは逆にする
必要がある。
また、各表示極3の面積が各々異なる場合、該面積に比
例した定電流値が得られるようにFET20の特性を適
宜設計変更することにより、表示部1あるいは駆動部2
に何ら手を加えることなく、定電流密度による着色動作
が行える。
例した定電流値が得られるようにFET20の特性を適
宜設計変更することにより、表示部1あるいは駆動部2
に何ら手を加えることなく、定電流密度による着色動作
が行える。
[実験例]
第2図に示す構成の駆動部2と、7Cセグメントの表示
素子を用い、着色時の注入電気量の温度依存性を調べた
。実験は、温度が25°Cで着色時の電流値を8.3m
Aに調整して電気量を5.0mCとし、一方、消色電圧
を1.7vに設定した後、温度をO′Cと60°Cに変
化さゼながら注入電気量の変化を調べた0着色及び消色
の繰り返し時間は、各々0.6秒ずつである。
素子を用い、着色時の注入電気量の温度依存性を調べた
。実験は、温度が25°Cで着色時の電流値を8.3m
Aに調整して電気量を5.0mCとし、一方、消色電圧
を1.7vに設定した後、温度をO′Cと60°Cに変
化さゼながら注入電気量の変化を調べた0着色及び消色
の繰り返し時間は、各々0.6秒ずつである。
比較のため従来例である第3図の回路を用い、温度が2
5°Cにおける着色電圧を1.lVとした以外は同一条
件で実験した結果を示す。
5°Cにおける着色電圧を1.lVとした以外は同一条
件で実験した結果を示す。
比較例においては、注入電気量の値が25°Cで5.0
rrrCだうたものが、0°Cで2.2+nC160’
Cで8.1mCと大幅に変動したのに対し、本実施例に
あっては、25°Cで5.0mGに設定したものが、0
°Cで4 、8DIG、60’Cで5.1mCと変化幅
が小さく、十分な定電流制御が行われたことが確かめら
れた。
rrrCだうたものが、0°Cで2.2+nC160’
Cで8.1mCと大幅に変動したのに対し、本実施例に
あっては、25°Cで5.0mGに設定したものが、0
°Cで4 、8DIG、60’Cで5.1mCと変化幅
が小さく、十分な定電流制御が行われたことが確かめら
れた。
〔発明の効果]
本発明は上記の如く、着色時における温度係数を略零と
した定電流手段を駆動部2と表示極3間に介装したので
、他に特別な制御手段を用いることなく、むしろ駆動部
2の構成を簡略化しても、温度変化に起因する駆動電圧
の変動あるいは表示素子の動作特性の変化等に対し常に
表示部1を定電流駆動でき、高電圧印加による素子の破
損も未然に防止できる。
した定電流手段を駆動部2と表示極3間に介装したので
、他に特別な制御手段を用いることなく、むしろ駆動部
2の構成を簡略化しても、温度変化に起因する駆動電圧
の変動あるいは表示素子の動作特性の変化等に対し常に
表示部1を定電流駆動でき、高電圧印加による素子の破
損も未然に防止できる。
また定電流手段の設定電流値を、各表示極3の面積に比
例するようにFET20の特性を設定するだけで、他の
構成を何ら工夫あるいは変更することなく表示素子の定
電流密度による駆動ができ、駆動電圧のパルス幅を制御
するのみで定電気量着色となって表示品質の向上が図れ
る。
例するようにFET20の特性を設定するだけで、他の
構成を何ら工夫あるいは変更することなく表示素子の定
電流密度による駆動ができ、駆動電圧のパルス幅を制御
するのみで定電気量着色となって表示品質の向上が図れ
る。
更に、本発明の定電流手段はIC化も容易で、表示極駆
動部5と一体化して回路構成の小型化が図れるなど、多
くの利点を宥する。
動部5と一体化して回路構成の小型化が図れるなど、多
くの利点を宥する。
第1図は本発明の概略を示すブロック図、第2図は本発
明を実施した一例を示す電気回路図である。 第3図は従来例を示す電気回路図である。 1・・・・表示部、 2・・・・駆動部、 3・・・・表示極、 4・・・・対向極、 5・・・・表示W&駆動部、 6・・・・対向極駆動部、 10・・・制御部、 11・・・電源部。 発 明 者 長 弁 北回 用土 章 同 真辺俊勝 第3 +’A / ”s1 田
明を実施した一例を示す電気回路図である。 第3図は従来例を示す電気回路図である。 1・・・・表示部、 2・・・・駆動部、 3・・・・表示極、 4・・・・対向極、 5・・・・表示W&駆動部、 6・・・・対向極駆動部、 10・・・制御部、 11・・・電源部。 発 明 者 長 弁 北回 用土 章 同 真辺俊勝 第3 +’A / ”s1 田
Claims (3)
- (1)表示部3と対向極4とを備えた表示部1と、該表
示部1の着色及び消色動作を規制する駆動電圧を印加す
る駆動部2とを備えたエレクトロクロミック表示装置で
あって、 前記駆動部2と表示極3間に定電流手段を介装し、該定
電流手段を定電流接続したFET20で構成すると共に
、該FET20の着色時におけるゲート・ソース間電圧
を温度係数が略零となる値に設定したことを特徴とする
エレクトロクロミック表示装置。 - (2)前記FET20は、ダイオード22が消色時にオ
ン可能に並列接続されている特許請求の範囲第1項記載
のエレクトロクロミック表示装置。 - (3)各FET20は、着色時に流れる定電流値が表示
部3の面積に比例するように形成されている特許請求の
範囲第1項または第2項記載のエレクトロクロミック表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1171287A JPS63179336A (ja) | 1987-01-20 | 1987-01-20 | エレクトロクロミツク表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1171287A JPS63179336A (ja) | 1987-01-20 | 1987-01-20 | エレクトロクロミツク表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63179336A true JPS63179336A (ja) | 1988-07-23 |
Family
ID=11785654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1171287A Pending JPS63179336A (ja) | 1987-01-20 | 1987-01-20 | エレクトロクロミツク表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63179336A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002039420A1 (en) * | 2000-11-07 | 2002-05-16 | Sony Corporation | Active matrix display and active matrix organic electroluminescence display |
| US7015882B2 (en) | 2000-11-07 | 2006-03-21 | Sony Corporation | Active matrix display and active matrix organic electroluminescence display |
| JP2007188036A (ja) * | 2005-12-14 | 2007-07-26 | Casio Comput Co Ltd | エレクトロクロミック表示装置及び表示駆動装置 |
| JP2007293236A (ja) * | 2006-03-28 | 2007-11-08 | Casio Comput Co Ltd | エレクトロクロミック表示装置及び表示駆動装置 |
-
1987
- 1987-01-20 JP JP1171287A patent/JPS63179336A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002039420A1 (en) * | 2000-11-07 | 2002-05-16 | Sony Corporation | Active matrix display and active matrix organic electroluminescence display |
| US7015882B2 (en) | 2000-11-07 | 2006-03-21 | Sony Corporation | Active matrix display and active matrix organic electroluminescence display |
| US8120551B2 (en) | 2000-11-07 | 2012-02-21 | Sony Corporation | Active-matrix display device, and active-matrix organic electroluminescent display device |
| US8558769B2 (en) | 2000-11-07 | 2013-10-15 | Sony Corporation | Active-matrix display device, and active-matrix organic electroluminescent display device |
| US8810486B2 (en) | 2000-11-07 | 2014-08-19 | Sony Corporation | Active-matrix display device, and active-matrix organic electroluminescent display device |
| US9245481B2 (en) | 2000-11-07 | 2016-01-26 | Sony Corporation | Active-matrix display device, and active-matrix organic electroluminescent display device |
| US9741289B2 (en) | 2000-11-07 | 2017-08-22 | Sony Corporation | Active-matrix display device, and active-matrix organic electroluminescent display device |
| US10269296B2 (en) | 2000-11-07 | 2019-04-23 | Sony Corporation | Active-matrix display device, and active-matrix organic electroluminescent display device |
| JP2007188036A (ja) * | 2005-12-14 | 2007-07-26 | Casio Comput Co Ltd | エレクトロクロミック表示装置及び表示駆動装置 |
| JP2007293236A (ja) * | 2006-03-28 | 2007-11-08 | Casio Comput Co Ltd | エレクトロクロミック表示装置及び表示駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4160934A (en) | Current control circuit for light emitting diode | |
| KR100375259B1 (ko) | 출력 회로 | |
| JP3594126B2 (ja) | 電流駆動回路 | |
| US5973660A (en) | Matrix liquid crystal display | |
| EP0631269B1 (en) | Liquid crystal driving power supply circuit | |
| KR20030004048A (ko) | 전류구동회로 및 영상표시장치 | |
| US6127997A (en) | Driver for liquid crystal display apparatus with no operational amplifier | |
| JPH08263027A (ja) | シフトレジスタ | |
| EP0225441B1 (en) | Programming current controller | |
| US4032795A (en) | Input buffer | |
| DE69314139T2 (de) | Steuerschaltung für Flüssigkristallanzeigevorrichtung | |
| US20020140660A1 (en) | Liquid crystal display apparatus having level conversion circuit | |
| JPS63179336A (ja) | エレクトロクロミツク表示装置 | |
| KR100395831B1 (ko) | 차동 증폭 장치, 반도체 장치, 전원회로 및 이를 이용한전자기기 | |
| US5126603A (en) | Circuit utilizes N-channel mos transistors having reduced area dimension for effectively detecting output current of a H-bridge circuit | |
| US4245168A (en) | Integratable driver for liquid crystal displays and the like | |
| US5835999A (en) | Low power regenerative feedback device and method | |
| KR19980024952A (ko) | 디스플레이 드라이버 | |
| JPS63179335A (ja) | エレクトロクロミツク表示装置 | |
| WO2019237247A1 (en) | A circuit for providing a temperature-dependent common electrode voltage | |
| JPS63179333A (ja) | エレクトロクロミツク表示装置 | |
| TWI381342B (zh) | 驅動電壓產生電路 | |
| US11854463B2 (en) | Data driving integrated circuit and method of driving the same | |
| JPS63292117A (ja) | エレクトロクロミック表示装置 | |
| KR0153045B1 (ko) | 비데오 엔코더 |