JPS63138729A - Formation of insulating film sidewall in manufacture of schottky gate type field effect transistor - Google Patents
Formation of insulating film sidewall in manufacture of schottky gate type field effect transistorInfo
- Publication number
- JPS63138729A JPS63138729A JP28614886A JP28614886A JPS63138729A JP S63138729 A JPS63138729 A JP S63138729A JP 28614886 A JP28614886 A JP 28614886A JP 28614886 A JP28614886 A JP 28614886A JP S63138729 A JPS63138729 A JP S63138729A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- substrate
- forming
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 34
- 238000001312 dry etching Methods 0.000 claims abstract description 33
- 238000001020 plasma etching Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 7
- 238000010884 ion-beam technique Methods 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ショットキゲート型電界効果トランジスタの
製造における絶縁膜側壁の形成方法に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method for forming an insulating film sidewall in the manufacture of a Schottky gate field effect transistor.
従来の技術
近年、半導体集積回路の高密度化に伴い、LS11超L
SI等のチップの製造工程においても超微細な加工技術
が要求されている。半導体集積回路チップの製造工程に
おいて、半導体等の基板上に電極や絶縁膜のパターンを
形成するためにはエツチング技術が欠かせない。このよ
うなエツチングは、従来、ウェットエツチングと呼ばれ
ている方式が主体であったが、その後プラズマ放電中で
発生する活性ラジカルを用いたドライエツチングが使わ
れるようになってきている。特に、ドライエツチングの
1つである反応性イオンエツチングは、異方性ドライエ
ツチングが可能であるため、サブミクロンオーダーの微
細加工が要求される材料等に好適なエツチング技術とし
て現在主流となりつつある。Conventional technology In recent years, with the increase in the density of semiconductor integrated circuits,
Ultra-fine processing technology is also required in the manufacturing process of chips such as SI. In the manufacturing process of semiconductor integrated circuit chips, etching technology is essential for forming patterns of electrodes and insulating films on substrates such as semiconductors. Conventionally, such etching has mainly been carried out by a method called wet etching, but subsequently, dry etching using active radicals generated during plasma discharge has come to be used. In particular, reactive ion etching, which is one type of dry etching, is currently becoming mainstream as an etching technique suitable for materials that require microfabrication on the submicron order, since it allows anisotropic dry etching.
このような反応性イオンエツチング(以下RIEと略す
)は、電極等の側壁に絶縁膜を形成する場合に効果的に
用いられる。第5図は、ショットキゲート型電界効果ト
ランジスタのゲート電極の作製の際に、側壁に絶縁膜を
形成する従来の方法の典型的な1つの例を図解している
。Such reactive ion etching (hereinafter abbreviated as RIE) is effectively used when forming an insulating film on the side wall of an electrode or the like. FIG. 5 illustrates one typical example of a conventional method for forming an insulating film on the sidewalls when manufacturing a gate electrode of a Schottky gate field effect transistor.
第5図(a)は、基板1の表面に予めイオン注入法など
により形成された動作層5の上に、OMVPE(有機金
属気相成長法)等の気相成長法によりロ゛−GaAs導
電層なる凸部2が選択的に形成された状態を示す。第5
図(a)中、半導体導電層2によりできた谷間は、ゲー
ト電極を設けるだめの開口部(以下、ゲート開口部とい
う)9となっている。In FIG. 5(a), a low-GaAs conductive layer is formed by a vapor phase growth method such as OMVPE (organic metal vapor phase epitaxy) on an active layer 5 which has been formed in advance on the surface of a substrate 1 by an ion implantation method or the like. A state in which layered convex portions 2 are selectively formed is shown. Fifth
In Figure (a), the valley formed by the semiconductor conductive layer 2 serves as an opening (hereinafter referred to as gate opening) 9 in which a gate electrode is provided.
このような基板1にCVD法等により第5図(b)に示
したように絶縁膜4を形成する。An insulating film 4 is formed on such a substrate 1 by a CVD method or the like as shown in FIG. 5(b).
次いで、基板1上方からの反応性イオンエツチングによ
り、絶縁膜4を異方性ドライエツチングして、第5図(
C)に示すような半導体導電層なる凸部2の側面だけに
絶縁膜4が形成されたゲート開口部9を得る。Next, the insulating film 4 is anisotropically dry etched by reactive ion etching from above the substrate 1, as shown in FIG.
A gate opening 9 as shown in C) is obtained in which an insulating film 4 is formed only on the side surface of the protrusion 2 which is a semiconductor conductive layer.
発明が解決しようとする問題点
ショットキゲート型電界効果トランジスタの製造におい
て、上記のような従来のゲート開口部側壁に絶縁膜を形
成する方法では、RIEを行なってゲート内の基板表面
の絶縁膜をエツチングする際、エツチング終了時に基板
表面が露出し始めるとともにプラズマにさらされ損傷を
受は易いという欠点があった。Problems to be Solved by the Invention In manufacturing Schottky gate field effect transistors, the conventional method of forming an insulating film on the sidewalls of the gate opening as described above involves performing RIE to form an insulating film on the surface of the substrate inside the gate. During etching, there is a drawback that the surface of the substrate begins to be exposed at the end of etching and is easily exposed to plasma and damaged.
ショットキゲート型電界効果トランジスタにおいて基板
上にゲート電極が直接設けられるが、上記したように基
板がプラズマによって損塙を受けると、ゲート電極直下
の基板の表面領域で形成されるチャネル領域の特性が劣
化する。その結果、半導体素子としての電気的特性が低
下するという問題があった。また、加工すべき絶縁膜と
その下地とのエツチング速度の比が適当でないものはR
IEの使用が殆ど不可能であった。In a Schottky gate field effect transistor, the gate electrode is provided directly on the substrate, but if the substrate is damaged by plasma as described above, the characteristics of the channel region formed in the surface area of the substrate directly under the gate electrode will deteriorate. do. As a result, there was a problem in that the electrical characteristics as a semiconductor element deteriorated. Also, if the ratio of etching speed between the insulating film to be processed and its underlying layer is not appropriate, R
It was almost impossible to use IE.
そこで、本発明の目的は、ショットキゲート型電界効果
トランジスタの製造において、異方性ドライエツチング
を用いて絶縁膜側壁を形成する際に、異方性ドライエツ
チングによって基板に損傷を与えないで絶縁膜側壁を形
成する方法を提供することにある。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a method for forming an insulating film sidewall using anisotropic dry etching without damaging the substrate in manufacturing a Schottky gate field effect transistor. An object of the present invention is to provide a method for forming a sidewall.
問題点を解決するための手段
本発明者等は、ショットキゲート型電界効果トランジス
タの製造方法において上記欠点を解決するため鋭意検討
・研究した結果、エツチング特性の異なる2種の絶縁膜
を基板のマスクとして上下に重ね合わせて設け、下層の
絶縁膜を異方性ドライエツチングに対する保護膜として
使用することで、基板に損傷を与えることなく絶縁膜側
壁を形成させることができることを見い出した。Means for Solving the Problems As a result of intensive study and research in order to solve the above-mentioned drawbacks in the manufacturing method of Schottky gate field effect transistors, the present inventors discovered that two types of insulating films with different etching characteristics were used as a mask on the substrate. It has been discovered that by stacking the insulating films one above the other and using the lower insulating film as a protective film against anisotropic dry etching, the side walls of the insulating film can be formed without damaging the substrate.
すなわち、本発明によるならば、ショットキゲート型電
界効果トランジスタを製造する際、凸部を有する基板上
に絶縁膜Bを形成し、異方性ドライエツチングにより上
記凸部の側壁以外の部分に形成された上記絶縁膜Bを除
去して上記凸部に絶縁膜側壁を形成する方法において、
上記絶縁膜Bを形成する前に、該絶縁膜Bとエツチング
特性の異なり、且つ異方性ドライエツチングに対する耐
エツチング特性の優れた絶縁膜Aを予め基板表面上に形
成しておき、上記異方性ドライエツチングの後に、上記
異方性ドライエツチングと異なる第2のエツチング法に
より上記凸部の側壁以外の上記絶縁膜Aを除去して上記
基板表面を露出する。That is, according to the present invention, when manufacturing a Schottky gate field effect transistor, an insulating film B is formed on a substrate having a convex portion, and is formed on a portion other than the side wall of the convex portion by anisotropic dry etching. In the method of forming an insulating film sidewall on the convex portion by removing the insulating film B,
Before forming the insulating film B, an insulating film A having different etching properties from the insulating film B and having excellent etching resistance against anisotropic dry etching is previously formed on the substrate surface. After the anisotropic dry etching, a second etching method different from the anisotropic dry etching is used to remove the insulating film A other than the side walls of the convex portions to expose the substrate surface.
痒」
すなわち、本発明による絶縁膜側壁を形成する方法にお
いては、第1図(a)に示すように、凸部2を有する基
板1上に絶縁膜Aを予め形成しておく。That is, in the method for forming an insulating film sidewall according to the present invention, an insulating film A is formed in advance on a substrate 1 having a convex portion 2, as shown in FIG. 1(a).
そして、第1図ら)に示すように基板全面に絶縁膜Bを
形成する。その後、異方性ドライエツチングを行う。そ
の結果、第1図(C)に示すように凸部2の側壁2a以
外の部分に形成された絶縁膜Bが除去される。しかし、
絶縁膜Aは、異方性ドライエツチングに対する耐エツチ
ング特性に優れているので、その上の絶縁膜Bが異方性
ドライエツチングにより除去されても、除去されず、基
板1を異方性ドライエツチングから保護する。その後、
異方性ドライエツチングと異なる第2のエツチング法に
より、第1図(d)に示すように、絶縁膜Bをマスクと
して凸部2の側壁2a以外の絶縁膜Aを除去して基板表
面を露出する。すなわち、絶縁膜Aと絶縁膜Bとはエツ
チング特性が異なるので、第2のエツチング法として、
絶縁膜Aを優先的に除去するエツチング法を採用するこ
とにより、絶縁膜Bにより保護されている側壁上の絶縁
膜Aを除いて、基板1上の絶縁膜Aを除去することがで
きる。Then, as shown in FIG. 1 et al., an insulating film B is formed over the entire surface of the substrate. After that, anisotropic dry etching is performed. As a result, as shown in FIG. 1C, the insulating film B formed on the portions of the convex portion 2 other than the side wall 2a is removed. but,
Insulating film A has excellent etching resistance against anisotropic dry etching, so even if insulating film B thereon is removed by anisotropic dry etching, it will not be removed, and substrate 1 will not be removed by anisotropic dry etching. protect from after that,
By a second etching method different from anisotropic dry etching, as shown in FIG. 1(d), using the insulating film B as a mask, the insulating film A other than the side wall 2a of the convex portion 2 is removed to expose the substrate surface. do. In other words, since the insulating film A and the insulating film B have different etching characteristics, as a second etching method,
By employing an etching method that preferentially removes the insulating film A, the insulating film A on the substrate 1 can be removed except for the insulating film A on the side wall protected by the insulating film B.
このような本発明の絶縁膜側壁を形成する方法において
は、異方性ドライエツチングに対する耐性の優れた絶縁
膜Aを下層とする2層絶縁膜により基板を保護している
。従って、異方性ドライエツチングにより、絶縁膜已に
よる絶縁膜側壁を形成する間、基板が絶縁膜Aにより保
護される。それ故、基板が異方性ドライエツチングによ
り損傷することがなく、ショットキゲート型電界効果ト
ランジスタにおいて従来問題となっていた基板の損傷が
原因で生じる電気的効果の低下が見られない。In such a method of forming an insulating film sidewall according to the present invention, a substrate is protected by a two-layer insulating film having an insulating film A having excellent resistance to anisotropic dry etching as the lower layer. Therefore, by anisotropic dry etching, the substrate is protected by the insulating film A while the insulating film sidewalls are formed by the insulating film. Therefore, the substrate is not damaged by anisotropic dry etching, and there is no deterioration in electrical effectiveness caused by damage to the substrate, which has conventionally been a problem in Schottky gate field effect transistors.
上記した本発明の絶縁膜側壁の形成方法において、凸部
2は、半導体導電層、ゲート電極、ドレイン電極、ソー
ス電極等のいづれでもよい。そして、特に、ゲート電極
部のための側壁形成に利用するならば、ゲート幅がサブ
ミクロンオーダのショットキゲート型電界効果トランジ
スタを実現できる。In the method for forming an insulating film sidewall of the present invention described above, the convex portion 2 may be any of a semiconductor conductive layer, a gate electrode, a drain electrode, a source electrode, etc. In particular, if it is used to form sidewalls for a gate electrode portion, a Schottky gate field effect transistor with a gate width on the order of submicrons can be realized.
また、上記した本発明による絶縁膜側壁を形成する方法
において、異方性ドライエツチングとしては、反応性イ
オンエツチング、反応性イオンビームエツチング、電子
サイクロトロン共鳴プラズマエツチングのいずれかによ
り行うことが好ましい。また、第2のエツチング法とし
てはウェットエツチングを利用することができる。Further, in the method for forming an insulating film sidewall according to the present invention described above, it is preferable that the anisotropic dry etching be performed by any one of reactive ion etching, reactive ion beam etching, and electron cyclotron resonance plasma etching. Furthermore, wet etching can be used as the second etching method.
更に、本発明による絶縁膜側壁を形成する方法において
、上記絶縁膜Aおよび絶縁膜Bとしては、エツチング速
度が互いに異なる物質であり、絶縁膜A、絶縁膜Bの各
々のエツチング速度を■4、Va とすると、異方性ド
ライエツチングに対してVA<VBでありしかもウェッ
トエツチングに対してはVA>V、であることが好まし
い。Furthermore, in the method for forming an insulating film sidewall according to the present invention, the insulating film A and the insulating film B are made of materials having different etching rates, and the etching rates of the insulating film A and the insulating film B are set to (4), Assuming Va, it is preferable that VA<VB for anisotropic dry etching and VA>V for wet etching.
このようなエツチング速度の関係を満足する2種類の絶
縁膜AおよびBとして、異方性ドライエッチングにCF
、を使用した反応性イオンエッチンクを用いると同時に
およびウェットエツチングにフッ化水素酸を使用した場
合には、絶縁膜AがSiC2膜であり絶縁膜BがSI3
N4膜であることが好ましい。As two types of insulating films A and B that satisfy this etching rate relationship, CF is used in anisotropic dry etching.
, and when hydrofluoric acid is used for wet etching, insulating film A is a SiC2 film and insulating film B is an SI3 film.
Preferably, it is an N4 film.
かかる好ましい態様に従って、絶縁膜Aに5102、絶
縁膜Bに513N4を用いると、異方性ドライエツチン
グの反応ガスにCF4を用いた場合のエツチング速度の
比は、VA : VB = 1 : 5となり、絶縁膜
Aと絶縁膜Bとの境界面上で該エツチング処理を停止す
る制御が容易にできる。またワエットエッチングにおい
ては、エツチング液に緩(虹フフ化水素を用いるとエツ
チング速度の比は■A:8=5:1となり、側壁に形成
された絶縁膜Bである513N4膜を損傷させずに容易
に絶縁膜Aである5102膜をエツチング除去できる。According to this preferred embodiment, when 5102 is used for the insulating film A and 513N4 is used for the insulating film B, the etching rate ratio when CF4 is used as the reaction gas for anisotropic dry etching is VA: VB = 1: 5. The etching process can be easily controlled to stop on the interface between the insulating film A and the insulating film B. In addition, in wet etching, if a slow etching solution (hydrogen fluoride) is used, the etching rate ratio becomes A:8 = 5:1, and the 513N4 film, which is the insulating film B formed on the sidewall, is not damaged. The 5102 film, which is the insulating film A, can be easily removed by etching.
実施例
次に、本発明を実施例により詳細に説明するが、本発明
はこれらに何ら限定されない。EXAMPLES Next, the present invention will be explained in detail with reference to Examples, but the present invention is not limited thereto.
実施例1
本発明による絶縁膜側壁を形成する方法を用い、第2図
に示した工程順序に従ってショットキゲート型電界効果
トランジスタの製造を行った。Example 1 A Schottky gate field effect transistor was manufactured using the method of forming an insulating film sidewall according to the present invention in accordance with the process sequence shown in FIG.
まず、GaAs基板1上にレジスト膜を塗布し所定のパ
ターンにより露光・現像を行って、第2図(a)に示す
ようなレジストパターン6を形成した後、S1イオン注
入を行い、動作層5を設けた。First, a resist film is applied on a GaAs substrate 1, exposed and developed in a predetermined pattern to form a resist pattern 6 as shown in FIG. has been established.
次いで、レジストパターン6を溶剤アセトンによって除
去した後、絶縁膜AとしてSiC2膜をCVD法により
膜厚が約1000人となるように基板1上に形成し、更
に、全面にレジスト膜を塗布して上記パターンと異なる
別のパターンにより露光・現像し、そのレジストパター
ンをマスクとスルエツチングにより第2図(b)に示す
ような絶縁膜Aのパターン3と3゛ を形成した。第2
図(b)中、基板上の中央部に形成された5102膜パ
ターン3の幅は約1.5μmである。Next, after removing the resist pattern 6 with acetone solvent, a SiC2 film is formed as an insulating film A on the substrate 1 by CVD to a film thickness of approximately 1000 nm, and a resist film is further applied over the entire surface. The resist pattern was exposed and developed using another pattern different from the above pattern, and the resulting resist pattern was used as a mask and through-etched to form patterns 3 and 3' of the insulating film A as shown in FIG. 2(b). Second
In Figure (b), the width of the 5102 film pattern 3 formed at the center of the substrate is about 1.5 μm.
次に、第2図(C) 1.:示すように、OMVPE(
有機金属気相成長法)によりn =−GaAs層なる凸
部2を基板1上の5102膜の形成されてない部分、す
なわち5102膜のパターン3と3° との間に選択成
長させた。Next, Figure 2 (C) 1. : As shown, OMVPE (
A convex portion 2 consisting of an n = -GaAs layer was selectively grown on the substrate 1 in a portion where the 5102 film was not formed, that is, between patterns 3 and 3° of the 5102 film by metalorganic vapor phase epitaxy (organic metal vapor phase epitaxy).
その後、基板上全面に絶縁膜BとしてSi3N4膜4を
CVD法により膜厚が約1o0〇八となるように第2図
(d)のように形成した。Thereafter, a Si3N4 film 4 was formed as an insulating film B over the entire surface of the substrate by CVD to a thickness of about 1008 as shown in FIG. 2(d).
次に、n =−GaAs上にオーミック電極を設けるた
め、第2図(e)のようにして所定の5i3N4膜の部
分を除去したレジストパターン8を形成し、プラズマエ
ツチングにより513N4膜を除去した後、電極材料と
してAu/Ge/N iを用いて蒸着し表面を溶剤のア
セトンで流し第2図(f)に示すようなオーミック電極
7を得た。Next, in order to provide an ohmic electrode on the n=-GaAs, a resist pattern 8 was formed by removing a predetermined portion of the 5i3N4 film as shown in FIG. 2(e), and after removing the 513N4 film by plasma etching. Then, Au/Ge/Ni was deposited as an electrode material, and the surface was washed with acetone as a solvent to obtain an ohmic electrode 7 as shown in FIG. 2(f).
次に、RTEを行ない第2EU(g)に示したようにn
”−GaAs層なる凸部2の側壁以外の部分のSi3
N4膜を除去した。この際、ゲート開口部はSi3N、
の膜厚分だけ短縮され、0.9μmとなった。Next, perform RTE and n as shown in the second EU(g).
”-Si3 of the portion other than the side wall of the convex portion 2 made of GaAs layer
The N4 film was removed. At this time, the gate opening is made of Si3N,
It was shortened by the film thickness of , and became 0.9 μm.
さらに、中央部の開口部を緩衝フッ化水素酸によりウェ
ットエツチングを行ない該開口部の底部の8102膜を
第2図(h)のように除去した。Further, the central opening was wet-etched using buffered hydrofluoric acid, and the 8102 film at the bottom of the opening was removed as shown in FIG. 2(h).
最後に、ゲート電極材料としてMo/Auを真空蒸着法
により基板上に形成し、リフトオフ法により第2図(1
)に示すようなゲート電極を形成させてショットキゲー
ト型電界効果トランジスタを得た。Finally, Mo/Au is formed on the substrate as a gate electrode material by vacuum evaporation, and lift-off is performed as shown in Figure 2 (1).
A Schottky gate field effect transistor was obtained by forming a gate electrode as shown in ).
以上説明した実施例は、本発明による絶縁膜側壁を形成
する方法を、ゲート開口部の側壁に絶縁膜を形成する場
合に適用した例であるが、本発明による方法は、第4図
に示すようなLDD構造や、第5図に示すような短筒極
間構造のゲート電極11の側壁絶縁膜12の形成にも適
用できる。これらの構造の場合は、絶縁膜側壁は、n
”−GaAsの導電層ではなく、ゲート電極自体に設け
られる。The embodiment described above is an example in which the method for forming an insulating film sidewall according to the present invention is applied to the case where an insulating film is formed on the sidewall of a gate opening. The present invention can also be applied to the formation of the sidewall insulating film 12 of the gate electrode 11 having an LDD structure such as this or a short tube-pole structure as shown in FIG. In these structures, the sidewalls of the insulating film are n
”-provided on the gate electrode itself rather than on the GaAs conductive layer.
発明の効果
本発明の絶縁膜の形成方法によれば、絶縁膜側壁に隣接
する基板表面に損傷を与えることない。Effects of the Invention According to the method for forming an insulating film of the present invention, no damage is caused to the substrate surface adjacent to the side wall of the insulating film.
従って、本発明はショットキゲート型電界効果トランジ
スタの製造に極めて有効でかつ不可欠な方法であり、当
業界における価値は極めて高い。Therefore, the present invention is an extremely effective and essential method for manufacturing Schottky gate field effect transistors, and has extremely high value in the industry.
第1図は、本発明に従い絶縁膜側壁を形成する方法の工
程を図解する図である。
第2図は、本発明による絶縁膜側壁を形成する方法を利
用したショットキゲート型電界効果トランジスタの製造
方法を図解する図である。
第3図及び第4図は、本発明による絶縁膜側壁を形成す
る方法が適用可能な構造を例示する図である。
第5図は、従来のショットキゲート型電界効果トランジ
スタの製造方法におけるゲート電極側壁に絶縁膜を形成
する方法を示す図である。
(主な参照番号)
1・・基板、 2・・凸部、
3・・絶縁膜A、 4・・絶縁膜B15・・イオ
ン注入層、 6・レジストパターン、7・・オーミッ
ク電極、8・・レジストパターン、9・・ゲート開口部
、 10・・ゲート電極11・・ゲート電極 12
・・絶縁膜側壁第1図
1・・・・基板 2゛°凸部
2a・・・・・凸部イ則壁 3・・・絶縁膜A4
・・・・絶縁膜B
1−・基板 2 、、、、、 n”−GaA
s W部3.3′・絶縁膜A 4 絶縁膜B5
イオン注入層 6−レジストパターン7 オー
ミ・ンク電極 8・・・−レジストパターン9
ゲート開口部 10 ・ゲート電極第3図
第4図
11・・ゲート電極FIG. 1 is a diagram illustrating the steps of a method of forming an insulating film sidewall according to the present invention. FIG. 2 is a diagram illustrating a method of manufacturing a Schottky gate field effect transistor using the method of forming an insulating film sidewall according to the present invention. FIGS. 3 and 4 are diagrams illustrating structures to which the method of forming an insulating film sidewall according to the present invention can be applied. FIG. 5 is a diagram showing a method of forming an insulating film on the sidewall of a gate electrode in a conventional method of manufacturing a Schottky gate field effect transistor. (Main reference numbers) 1. Substrate, 2. Convex portion, 3. Insulating film A, 4. Insulating film B15.. Ion implantation layer, 6. Resist pattern, 7. Ohmic electrode, 8. Resist pattern, 9...Gate opening, 10...Gate electrode 11...Gate electrode 12
... Insulating film side wall Fig. 1 1 ... Substrate 2゛° convex part 2a ... Convex part A regular wall 3 ... Insulating film A4
...Insulating film B 1--Substrate 2,..., n''-GaA
s W part 3.3'・Insulating film A 4 Insulating film B5
Ion implantation layer 6-resist pattern 7 Ohmic electrode 8...-resist pattern 9
Gate opening 10 ・Gate electrode Figure 3 Figure 4 11...Gate electrode
Claims (6)
する際、凸部を有する基板上に絶縁膜Bを形成し、異方
性ドライエッチングにより上記凸部の側壁以外の部分に
形成された上記絶縁膜Bを除去して上記凸部に絶縁膜側
壁を形成する方法において、 上記絶縁膜Bを形成する前に、該絶縁膜Bとエッチング
特性の異なり、且つ異方性ドライエッチングに対する耐
エッチング特性の優れた絶縁膜Aを予め基板表面上に形
成しておき、上記異方性ドライエッチングの後に、上記
異方性ドライエッチングと異なる第2のエッチング法に
より上記凸部の側壁以外の上記絶縁膜Aを除去して上記
基板表面を露出することを特徴とする絶縁膜側壁の形成
方法。(1) When manufacturing a Schottky gate field effect transistor, an insulating film B is formed on a substrate having a convex portion, and the insulating film B is formed on a portion other than the side wall of the convex portion by anisotropic dry etching. In the method of forming an insulating film sidewall on the convex portion by removing the insulating film B, before forming the insulating film B, a An insulating film A is formed on the substrate surface in advance, and after the anisotropic dry etching, the insulating film A is removed except for the side walls of the convex portion by a second etching method different from the anisotropic dry etching. A method for forming an insulating film sidewall, the method comprising: exposing the surface of the substrate.
電極または半導体導電層のいずれかであることを特徴と
する特許請求の範囲第1項記載の絶縁膜側壁の形成方法
。(2) The method for forming an insulating film sidewall according to claim 1, wherein the convex portion is one of a gate electrode, a source electrode, a drain electrode, or a semiconductor conductive layer.
ッチング、反応性イオンビームエッチング、電子サイク
ロトロン共鳴プラズマエッチングの内のいずれか1つに
より実施することを特徴とする特許請求の範囲第1項又
は第2項記載の絶縁膜側壁の形成方法。(3) The anisotropic dry etching is performed by any one of reactive ion etching, reactive ion beam etching, and electron cyclotron resonance plasma etching. 2. The method for forming an insulating film sidewall according to item 2.
であることを特徴とする特許請求の範囲第1項ないし第
3項のいずれか1項記載の絶縁膜側壁の形成方法。(4) The method for forming an insulating film sidewall according to any one of claims 1 to 3, wherein the second etching method is wet etching.
るエッチング速度が絶縁膜Bより十分に小さく、且つウ
ェットエッチングに対するエッチング速度が絶縁膜Bよ
り十分大きいように形成することを特徴とする特許請求
の範囲第4項記載の絶縁膜側壁の形成方法。(5) A patent claim characterized in that the insulating film A is formed so that the etching rate for anisotropic dry etching is sufficiently lower than that of the insulating film B, and the etching rate for wet etching is sufficiently higher than that of the insulating film B. The method for forming an insulating film sidewall according to item 4.
BをSi_3N_4で形成し、上記異方性ドライエッチ
ングをCF_4による反応性イオンエッチングにより行
い、且つ上記ウェットエッチングをフッ化水素酸で行う
ことを特徴とする特許請求の範囲第4項または第5項記
載の絶縁膜側壁の形成方法。(6) The insulating film A is formed of SiO_2, the insulating film B is formed of Si_3N_4, the anisotropic dry etching is performed by reactive ion etching with CF_4, and the wet etching is performed with hydrofluoric acid. A method for forming an insulating film sidewall according to claim 4 or 5, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28614886A JPS63138729A (en) | 1986-12-01 | 1986-12-01 | Formation of insulating film sidewall in manufacture of schottky gate type field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28614886A JPS63138729A (en) | 1986-12-01 | 1986-12-01 | Formation of insulating film sidewall in manufacture of schottky gate type field effect transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63138729A true JPS63138729A (en) | 1988-06-10 |
Family
ID=17700558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28614886A Pending JPS63138729A (en) | 1986-12-01 | 1986-12-01 | Formation of insulating film sidewall in manufacture of schottky gate type field effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63138729A (en) |
-
1986
- 1986-12-01 JP JP28614886A patent/JPS63138729A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110970494B (en) | A semiconductor structure and a method for preparing the same | |
| US5470767A (en) | Method of making field effect transistor | |
| US6867143B1 (en) | Method for etching a semiconductor substrate using germanium hard mask | |
| JP3125869B2 (en) | Method for manufacturing semiconductor device | |
| JPS63138729A (en) | Formation of insulating film sidewall in manufacture of schottky gate type field effect transistor | |
| JP2879841B2 (en) | Manufacturing method of planar diode | |
| JP2914022B2 (en) | Method of forming gate electrode | |
| JP2551315B2 (en) | Method for manufacturing semiconductor device | |
| JP2658884B2 (en) | Method for manufacturing semiconductor device | |
| US5877068A (en) | Method for forming isolating layer in semiconductor device | |
| JP2004363150A (en) | Method of forming pattern | |
| JP2776053B2 (en) | Method for manufacturing semiconductor device | |
| JP2654143B2 (en) | Selective vapor deposition method | |
| JP2513801B2 (en) | Method for manufacturing semiconductor device | |
| JP3217714B2 (en) | Method for forming gate of field effect transistor | |
| JPS6025277A (en) | Manufacturing method of semiconductor device | |
| JPS60244075A (en) | Manufacture of e/d structure integrated circuit | |
| JPH0247840A (en) | Manufacture of semiconductor device | |
| KR100316018B1 (en) | Method for fabricating storage node | |
| KR100203911B1 (en) | Device Separating Method of Semiconductor Device | |
| JPH06177161A (en) | Manufacture of metal schottky junction field-effect transistor | |
| JPH05251404A (en) | Dry etching method for dielectric layer | |
| JPH0491438A (en) | Manufacture of field-effect transistor | |
| JPH1187322A (en) | Method for manufacturing semiconductor device | |
| JPH02142142A (en) | Manufacture of field effect transistor |