JPS61201389A - Card-shaped electronic device - Google Patents
Card-shaped electronic deviceInfo
- Publication number
- JPS61201389A JPS61201389A JP60043300A JP4330085A JPS61201389A JP S61201389 A JPS61201389 A JP S61201389A JP 60043300 A JP60043300 A JP 60043300A JP 4330085 A JP4330085 A JP 4330085A JP S61201389 A JPS61201389 A JP S61201389A
- Authority
- JP
- Japan
- Prior art keywords
- card
- integrated circuit
- chip
- subchip
- main chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はカード状電子機器に関し、さらに詳細には2以
上の集積回路チップを有し且つ一方の集積回路チップに
照合情報が記憶されたカード状電子機器に関する。Detailed Description of the Invention [Technical Field of the Invention] The present invention relates to a card-shaped electronic device, and more particularly to a card-shaped electronic device having two or more integrated circuit chips and in which verification information is stored in one of the integrated circuit chips. Regarding electronic equipment.
従来、照合情報を記憶した1個のメモリチップが内蔵さ
れたToカードが知られている。2. Description of the Related Art Conventionally, To cards have been known that have a built-in memory chip that stores verification information.
このIOカート°はクレジットカードとして用いられる
もので、買掛けの際の所有者の照合を行なうことを目的
とするものである。従って、照合コードや所有者基等が
記憶されていれば良いから1チツプで十分であった。This IO cart is used as a credit card, and its purpose is to verify the owner when making a purchase. Therefore, one chip was sufficient as long as the verification code, owner group, etc. were stored.
しかして、近年ではICカード内部に、従来はターミナ
ルやホストコンビエータに備えられていた暗号化や照合
機能はもとより、取引きの際の取引情報、例えば取引金
額や取引日および取引承認番号等のデータを記憶させる
ことにより、所有者が取引内容を任意に確認できるよう
にして所有者の便宜と不正使用の防止を図ることが検討
されている。In recent years, however, in addition to the encryption and verification functions that were previously provided in terminals and host combinators, IC cards have also become capable of storing transaction information such as the transaction amount, transaction date, and transaction approval number. Consideration is being given to storing data so that the owner can check transaction details at will, thereby providing convenience to the owner and preventing unauthorized use.
このため、メモリ部の容量の増大と、クレジット会社か
らの取引情報の記憶形態に対する種々の異なる要望への
配慮として、中央処理部とメモリ部を別チップとする必
要性が生じている。For this reason, in order to increase the capacity of the memory section and to take into account various different requests from credit card companies regarding the storage format of transaction information, it has become necessary to use separate chips for the central processing section and the memory section.
しかしながら、集積回路チップを単にIOカード本体内
に収納しただけでは、ICカードの可撓性のために集積
回路チップが破損したり、配線パダーンとの接続が切断
されてしまう問題が生じる。However, if the integrated circuit chip is simply housed in the IO card body, problems arise such that the integrated circuit chip is damaged or disconnected from the wiring pattern due to the flexibility of the IC card.
本発明は上記の状況に鑑みてなされたもので、その目的
とする処は、2以上の集積回路チップを有するものであ
りながら、機器本体が撓められた場合においても各集積
回路チップを破損から保護するとともに配線パダーンと
の接続部の断線を防止し得るカード状電子機器を提供す
るものである。The present invention has been made in view of the above situation, and its purpose is to prevent damage to each integrated circuit chip even when the main body of the device is bent, even though the device has two or more integrated circuit chips. An object of the present invention is to provide a card-shaped electronic device that can protect the device from damage and prevent disconnection of the connection portion with the wiring pattern.
本発明のカード状電子機器は、2以上の集積回路チップ
を有し且つ少なくとも一方の集積回路チップに照合情報
が記憶されたカード状電子機器において、外部の装置に
接続される複数のコンタクト部を機器本体の一端側縁部
に設けるとともに前記集積回路チップの少なくとも1つ
を前記フンダクト部近傍の機器本体内部に配置し、残り
の集積回路チップを前記機器本体の一端側縁部に対向す
る他端側縁部近傍の機器本体内部に配置したものであり
、この構成によれば、集積回路チップはすべて機器本体
が撓められたときにもつとも大きく撓む機器本体内部の
中央部分を縫けた、側端縁部に配置されているので、そ
れ自体の破損や配線パターンとの接続の断線に対して大
変効果を有する0〔実施例〕
以下、本発明のカード状電子機器をICカードを実施例
として図面とともに説明するうlC1図はICカードの
分解斜視図、第2図は全体の外観$jr視図、第3図は
第2図のm−lTl線切断断面図を示す。The card-shaped electronic device of the present invention has two or more integrated circuit chips and has verification information stored in at least one of the integrated circuit chips. At least one of the integrated circuit chips is provided at one edge of the device body, and at least one of the integrated circuit chips is disposed inside the device body near the duct portion, and the remaining integrated circuit chips are placed at the other end opposite to the edge of the device body. According to this configuration, all the integrated circuit chips are placed inside the device body near the side edges, and the integrated circuit chips are sewn into the center part of the device body, which flexes greatly when the device body is bent. Since it is placed at the edge, it is very effective against damage to the device itself and disconnection from the wiring pattern.Example: Hereinafter, the card-shaped electronic device of the present invention will be described using an IC card as an example. Figure 1C1, which will be explained with the drawings, is an exploded perspective view of the IC card, Figure 2 is a view of the overall appearance from $jr, and Figure 3 is a sectional view taken along the line m-lTl in Figure 2.
第2図において、参照番号1で示すICカードは、全体
が可倒性のカード状に構成されているもので、その表面
部(図面では下面側)には所有者コードや所有者名を現
すエンボス2が形成され、裏面部(図面では上面側)に
は暗証番号や口座番号等の所有者情報を有する磁気スト
ライプ3が設けられている。前記エンボス2および磁気
ストライプ3は、それぞれICカード1の相対向する長
手方向の一側縁に沿って設けられており、裏面部におけ
る略中央部の一端側に、複数の開口11α・・・が穿設
されている。この開口11!は、外部の装置に接続され
たプローブを挿通して、後述する如く、この開口11α
・・・の下面に配されたコンダクト部に接触させるため
のものである0また、ICカード1の内部には、基板4
とともに、この基板4に取り付けられたメインチップ5
およびサブチップ6が収納されている。メインチップ5
は前記開口11α・・・の近傍、カード本体1の一端部
1aノ11tli部に、また、サブチップ6は一端部1
hに対向する他端部1hの側縁部の本体内部に配置され
ている。In Figure 2, the IC card indicated by reference number 1 is constructed entirely in the form of a foldable card, and the owner code and owner name are displayed on the front surface (lower side in the drawing). An embossment 2 is formed, and a magnetic stripe 3 having owner information such as a password and account number is provided on the back side (upper side in the drawing). The embossing 2 and the magnetic stripe 3 are each provided along one side edge of the IC card 1 in the opposing longitudinal direction, and a plurality of openings 11α are provided at one end of the approximately central portion of the back surface. It is perforated. This opening 11! A probe connected to an external device is inserted through this opening 11α as described later.
. . . This is for contacting the conductive part arranged on the bottom surface.0 Also, inside the IC card 1, there is a board 4.
Along with this, the main chip 5 attached to this board 4
and a subchip 6 are housed therein. main chip 5
is in the vicinity of the opening 11α, 11tli of one end 1a of the card body 1;
It is disposed inside the main body at the side edge of the other end 1h opposite to h.
次に、第1図および第3図によってこのICカード1の
詳細を説明する。Next, details of this IC card 1 will be explained with reference to FIGS. 1 and 3.
】1は前述した磁気ストライプ3を形成した上lfrフ
ィルムである。この上面フィルムは透明な塩化ビニルや
ポリエステル等からなるフィルムに、内面(図面におけ
る下方側)に装飾印刷を施したものであり、また第1図
に示した如く、この上面フィルム11には、2列×4行
の8個の開口11α・・・が形成しである。各開口11
αの大きさは(L’ 2 mtx ”) X (W 1
.711Im )とされ、この大きさやそれぞれの位置
はISO規格に命するものとされている0
上面フィルム11の下面には、ビスマレイミド−トリア
ジン、ガラスエポキシ樹脂等からなる基板4が配置され
る。この基板4には、メインチップ5およびサブチップ
6を収納する開口4αおよび4hが穿没しである。また
、前記上面フィルム11の各開口11α・・・に対応し
てフンダクト部7−1〜7−8が設けられている。コン
タクト部7−1〜7−8は各々、上]kJフィルムの各
開口11αより大きく形成されていて、上面フィルムの
位置合せが多少不正確であっても各コンタクト部周辺の
基板面が開口11α・・・から外部に露出されないよう
に配慮されている。このコンタクト部7−1〜7−8は
、I80規格に阜じて各々、電源用のVop端子(7−
1)、リセット用端子(7−2)、クロック用端子<7
−3)、GND端子(7−5)、後述する取引情報書込
み時に電圧が印加されるVCC端子(7−6)およびア
ト0レスデータ入出力用端子(7−7)として設定され
ている。また、コンタクト部7−4および7−8は将来
のために設けられているもので、ここでは使用されてい
ないものとする。各コンタクト部7〜1〜7−3および
7−5〜7−7は、導体箔7α・・・により前記各開口
4α、4bの周縁部まで延出される。そして、この導体
箔7αに、LSI(大規模集積回路)が形成されたメイ
ンチップ5およびサブチップ6の外部端子が接続されろ
うこれをメインチップ5の場合で説明すると、ウエノ・
に集積回路を形成し、金バンプ5b・・・を設けた上、
ダイシングにより切り取ったペレット5αに、鋼箔に錫
メッキを施したリード5C・・・を前記金バンプ5b・
・・の各々に対向させて配置し、インナリードポンディ
ングする。この時、リード5C・・・はテープキャリア
(図示せず)上に接着されている。このリード5C・・
・を切断してテープキャリアから分離し、リード5C・
・・の各々の外端部を開口4αの周囲の導体箔7α・・
・上に重ねてアウタリードボンディングする。その後、
メインチップ5の主面上にモールド樹脂5dをモールド
するのである。これにより、メインチップ5は上部樹脂
シート12の一端部12bの側縁部側に取付けられるり
また、サブチップ6の基板4への取付けもメインチップ
5と全く同様である。この場合、ペレット6α。1 is an upper LFR film on which the above-mentioned magnetic stripe 3 is formed. This upper surface film is a film made of transparent vinyl chloride, polyester, etc., with decorative printing applied to the inner surface (lower side in the drawing).As shown in FIG. 1, this upper surface film 11 has two Eight openings 11α in columns×4 rows are formed. Each opening 11
The size of α is (L' 2 mtx ”)
.. 711Im), and the size and each position are determined by the ISO standard.0 On the lower surface of the upper film 11, a substrate 4 made of bismaleimide-triazine, glass epoxy resin, etc. is arranged. Openings 4α and 4h for accommodating the main chip 5 and subchip 6 are recessed in the substrate 4. Further, duct portions 7-1 to 7-8 are provided corresponding to each opening 11α of the upper film 11. Each of the contact portions 7-1 to 7-8 is formed larger than each opening 11α of the upper] kJ film, so that even if the alignment of the upper film is somewhat inaccurate, the substrate surface around each contact portion will fit within the opening 11α. Care has been taken to prevent external exposure from... These contact portions 7-1 to 7-8 each have a power supply Vop terminal (7-7-8) according to the I80 standard.
1), reset terminal (7-2), clock terminal <7
-3), a GND terminal (7-5), a VCC terminal (7-6) to which a voltage is applied when writing transaction information (described later), and an address data input/output terminal (7-7). Further, it is assumed that contact portions 7-4 and 7-8 are provided for future use and are not used here. Each contact part 7-1-7-3 and 7-5-7-7 is extended to the peripheral part of each said opening 4(alpha), 4b by conductor foil 7(alpha).... The external terminals of the main chip 5 and subchip 6 on which an LSI (Large Scale Integrated Circuit) is formed will be connected to this conductive foil 7α.
After forming an integrated circuit on and providing gold bumps 5b...
A lead 5C made of tin-plated steel foil is attached to the gold bump 5b on the pellet 5α cut out by dicing.
Place it facing each of... and do inner lead pounding. At this time, the leads 5C... are adhered onto a tape carrier (not shown). This lead 5C...
Cut and separate lead 5C from the tape carrier.
The outer end of each of the conductor foils 7α around the opening 4α...
・Place it on top and bond the outer lead. after that,
A molding resin 5d is molded onto the main surface of the main chip 5. As a result, the main chip 5 is attached to the side edge side of the one end 12b of the upper resin sheet 12, and the subchip 6 is attached to the substrate 4 in exactly the same manner as the main chip 5. In this case, pellet 6α.
金バンプ6b・・・、リード6Cおよびモールド樹脂6
、 rtがそれぞれメインチップ5のペレツl−5!、
金バンプ5b・・・、リード5Cおよびモールド樹脂番
dに対応するものである。ただこの場合、サブチップ5
は上部樹脂シート12の一端部12Aに対向する他端部
12Cの側縁部側に取付けられる0なお、コンタクト部
7−1〜7−4はスルーホール8・・・により基板4の
裏面側に引き回されて、メインチップ5のリード5C・
・・に接続(図示せず)されている。Gold bump 6b..., lead 6C and mold resin 6
, rt is Perez l-5 with main chip 5 respectively! ,
Gold bumps 5b... correspond to leads 5C and mold resin number d. However, in this case, subchip 5
are attached to the side edge side of the other end 12C opposite to the one end 12A of the upper resin sheet 12. The contact parts 7-1 to 7-4 are attached to the back side of the substrate 4 through the through holes 8... Lead 5C of main chip 5 is routed.
... is connected (not shown).
このようにして、メインチップ5およびサブチップ6が
取付けられた基板4は、この基板4の外形と略同じ大き
さの開口】2αが穿設された上部樹脂シート12に収納
される。上部樹脂シート12は硬質塩化ビニル樹脂やポ
リエステル樹脂からなるもので、その厚さは基板4と略
同厚である。従って、基板4は上部樹脂シート12の開
口12α内に略緊密状懐に収納され、各コンタクト部7
−1〜7−8はその状態で殆んど移動不能となる。In this way, the substrate 4 to which the main chip 5 and the subchip 6 are attached is housed in the upper resin sheet 12 in which an opening 2α having substantially the same size as the outer shape of the substrate 4 is formed. The upper resin sheet 12 is made of hard vinyl chloride resin or polyester resin, and has approximately the same thickness as the substrate 4. Therefore, the substrate 4 is housed in the opening 12α of the upper resin sheet 12 in a substantially tight manner, and each contact portion 7
-1 to 7-8 are almost unable to move in that state.
しかし、メインチップ5およびサブチップ6は、基板4
よりも厚いため、そのペレット5αおよび6αの下部は
、上部樹脂シート12の裏面よりも下方に突出される。However, the main chip 5 and subchip 6 are
The lower portions of the pellets 5α and 6α protrude below the back surface of the upper resin sheet 12.
上部樹脂シート12の下面には、上部樹脂シート12の
開口12αよりも遥かに小さい開口13αおよび13b
が穿設された下部樹脂シート】3が密着積j−される。The lower surface of the upper resin sheet 12 has openings 13α and 13b that are much smaller than the opening 12α of the upper resin sheet 12.
The lower resin sheet 3 with perforations is stacked closely together.
開口13αおよび13bはそれぞれ、メインチップ5お
よびサブチップ6の上部樹脂シート12から下方に突出
した部分を収納するもので、その大きさは各々、ペレッ
ト5αおよび6αと同じであるうまた、図中14は、下
部樹脂シート13の裏面に密着される透明な裏面フィル
ムである。この裏面フィルム14は内面(図面における
上方側)に所有者コードおよび所有者名14αが印刷さ
れまた、図示しないが、その全面に所有者コードおよび
所有者名14αとは異なる色により装飾印刷が施されて
いる。The openings 13α and 13b accommodate the portions of the main chip 5 and the subchip 6 that protrude downward from the upper resin sheet 12, respectively, and have the same size as the pellets 5α and 6α. is a transparent back film that is closely attached to the back surface of the lower resin sheet 13. This back film 14 has an owner code and owner name 14α printed on its inner surface (upper side in the drawing), and decorative printing is applied to the entire surface in a color different from that of the owner code and owner name 14α (not shown). has been done.
次に、上記実施例に示す構造のIOカート°1を組立て
る場合について説明するう
先ず、コンタクト部7−1〜7−8および導体箔7αが
形成された基板4にメインチップ5およびサブチップ6
を取付けておく。この取付方法は前述した通りである0
次に、下面フィルム14、下部樹脂シート13および上
部樹脂シート12を順次密着積層して、上部樹脂シート
12の開口12αに、メインチップ5およびサブチップ
6を取付けた基板4を収態する。この状態において、下
部樹脂シート13の開口13αおよび13bは、ペレッ
ト5αおよび6αに対向される位置に設けられており、
上部樹脂シート13から下方に突出した部分が、それぞ
れ開口13αおよび13b内に収納される。この上方か
ら上面フィルム11を積層して、その全面を熱プレスす
るのである。上面フィルム11.上部樹脂シート12、
下部樹脂シート13および下面フィルム14が塩化ビニ
ル樹脂により形成されている場合は、熱プレスによって
塩化ビニル樹脂が溶融軟化して各積層面が接合される。Next, to explain the case of assembling the IO cart °1 having the structure shown in the above embodiment, first, the main chip 5 and the sub chip 6 are mounted on the substrate 4 on which the contact portions 7-1 to 7-8 and the conductor foil 7α are formed.
Install it. This installation method is as described above.
Next, the lower film 14, the lower resin sheet 13, and the upper resin sheet 12 are successively laminated tightly, and the substrate 4 with the main chip 5 and the subchip 6 attached thereto is housed in the opening 12α of the upper resin sheet 12. In this state, the openings 13α and 13b of the lower resin sheet 13 are provided at positions facing the pellets 5α and 6α,
Portions projecting downward from the upper resin sheet 13 are accommodated in the openings 13α and 13b, respectively. The top film 11 is laminated from above, and the entire surface is hot pressed. Top film 11. upper resin sheet 12,
When the lower resin sheet 13 and the lower film 14 are formed of vinyl chloride resin, the vinyl chloride resin is melted and softened by hot pressing, and the respective laminated surfaces are joined.
また、シートおよびフィルムがポリエステルよりなる場
合には接合面に接着剤を介在させて、プレスにより接着
するようにすれば良い。Further, when the sheet and film are made of polyester, an adhesive may be interposed between the bonding surfaces and the sheets and film may be bonded by pressing.
この後、上面フィルム1lilllからエンボス加工を
して使有者コードおよび使有者名等の二ンポス14αを
突出し形成することにより942図に示すICカードと
なす。つまり、この実施例のICカードでは、メインチ
ップ5はICカード1の一端部1αの側縁部に、またサ
ブチップ6は一端部1αに対向する他端部1bの側縁部
のカード内部に配置されるのである。Thereafter, the upper film 1lill is embossed to form a protruding second mark 14α containing the user code, user name, etc., thereby forming the IC card shown in FIG. 942. That is, in the IC card of this embodiment, the main chip 5 is arranged at the side edge of one end 1α of the IC card 1, and the subchip 6 is arranged inside the card at the side edge of the other end 1b opposite to the one end 1α. It will be done.
次に、第4図によりメインチップ5とサブチップ6の回
路構成を説明する。Next, the circuit configurations of the main chip 5 and subchip 6 will be explained with reference to FIG.
上述の実施例における工0カード1は、ICカード内部
に蓄積する情報量を多くするためにデータメモリ部分を
別チップとしたものである。The processing card 1 in the above-described embodiment has a data memory portion as a separate chip in order to increase the amount of information stored inside the IC card.
すなわち、メインチップ5は、0PU51、メモリ部5
2、復元化回路53および比較回路54を有するもので
あり、またサブチップ6はEP−ROM (イレイサブ
ル アンド プログラマブルリード オンリ メモリ)
61を有している。そして、基板4のコンタクト部7−
r〜フー8の入出力(Ilo)用端子、リセット(R
8T)用端子、クロック(OLK)用端子およびGND
端子がメインチップ5に、Vcc端子がサブチップ6に
、またvDt+端子がメインチップ5およびサブチップ
6に接続される。That is, the main chip 5 includes the 0PU51 and the memory section 5.
2. It has a restoration circuit 53 and a comparison circuit 54, and the subchip 6 is an EP-ROM (erasable and programmable read-only memory).
61. Then, the contact portion 7- of the substrate 4
r~Fu8 input/output (Ilo) terminal, reset (R
8T) terminal, clock (OLK) terminal and GND
The terminal is connected to the main chip 5, the Vcc terminal is connected to the subchip 6, and the vDt+ terminal is connected to the main chip 5 and the subchip 6.
EP−ROMfilは、yi!J5図に示すメモリ領域
を有している。これについて説明すると、BP−ROM
61には所有者情報を格納するアイデンティフィケーシ
ョンデータ領域70とICカードによる取引の履歴デー
タを格納するアプリケーションデータ領域80が設けら
れている。アイデンティフィケーションデータ領域70
は、ICカードの製造者によって書込まれる製造者書込
み部71と、発行者によって書込まれる発行者書込み部
72と、ICカードの所有者が書込む所有者書込み部7
3が設定されている。製造者書込み部71は、OA(カ
ード オーセンティ耕ケータ)メモリ領域71αおよび
MPRK(マニュファグチュアラ プライベイト キー
コード)メモリ領域71bを有している。上記OAメ
モリ領域71αは、個々のICカードを識別するため各
力7ド毎に異なる例えば64ビツトよりなるOAコート
。EP-ROMfil is yi! It has a memory area shown in Figure J5. To explain this, BP-ROM
61 is provided with an identification data area 70 for storing owner information and an application data area 80 for storing transaction history data using an IC card. Identification data area 70
A manufacturer writing section 71 written by the IC card manufacturer, an issuer writing section 72 written by the issuer, and an owner writing section 7 written by the IC card owner.
3 is set. The manufacturer writing section 71 has an OA (Card Authenticator) memory area 71α and an MPRK (Manufacturer Private Key Code) memory area 71b. The OA memory area 71α is an OA code consisting of, for example, 64 bits, which is different for each card in order to identify each IC card.
を記憶する領域で、このOAコードはカードターミナル
(図示せず)に送出されて5AN(セールス アブルー
パル ナンバ)の算出に用いられるものである。This OA code is sent to a card terminal (not shown) and is used to calculate 5AN (Sales Aburu Pal Number).
また、発行者書込み部72は、I P RK (イシエ
ア プライベイト キー コード)メモリ領域72α、
OHN (カード ホルダ ナンバ)メモリ領域72b
およびgD(エクスバレージョンディト;有効期日)メ
モリ領域720から構成され、さらに、所有者書込み部
73は、PIN(プライベート アイデンティフィケー
ション ナンバ)メモリ領域73αを有する。そして、
アプリケーションデータ領域80には、ICカードによ
って取引した取引情報、例えば取引金額、取引日、8A
N等、を取引の都度紀録する領域である。上2sANは
、前述のOAコードの他に時間(日付)情報、取引金額
等を用いて、ターミナル側で所定のアルゴリズムによっ
て演算し、その演算結果が工0カード側に送出して記録
されるものである。The issuer writing unit 72 also includes an IPRK (Issier Private Key Code) memory area 72α,
OHN (card holder number) memory area 72b
and gD (exvaluation date) memory area 720, and the owner writing unit 73 further has a PIN (private identification number) memory area 73α. and,
The application data area 80 contains information on transactions made using the IC card, such as transaction amount, transaction date, and 8A.
This is an area where N, etc. are recorded each time a transaction is made. The above 2sAN uses time (date) information, transaction amount, etc. in addition to the OA code mentioned above, and is calculated by a predetermined algorithm on the terminal side, and the calculation result is sent to the 0 card side and recorded. It is.
しかして、第5図における回路の動作を説明すれば、タ
ーばナルからの入力信書に対応してサブチ・ンプ6のB
P−ROMfilのPINメモリ領域73αに記憶され
ている。識別コードが、メインチップ5の復元化回路5
3に読み出されて暗号の復元化が行われ、この復元化回
路53のバッファに一時記憶される。ここで、所有者が
暗証している識別コードがターミナルから入力されると
、この識別コードがメインチップ5のメモリ部52に入
力され、比較回路54で、上記復元化回路53に記憶さ
れている識別コードと、上記メモリ部に記憶されている
識別コードとが比較される。そして1両者が一致してい
れば、比較回路54からCPU51に一致信号が出され
、ターミナルに送出される。この後、vCC端子に高電
位を印加してサブチップ6のgP−ROM61に取引情
報を記るICチップが、メインチップ5たサブチップ6
の別チップとされているから、クレジット会社から要求
される種々の取引情報の記録形態に対しても、サブチッ
プ6のみを変更すれば良く、メインチップ5は共通使用
可能であるから、ICチップの製造装置を効率的に稼働
できる、という効果がある。Therefore, to explain the operation of the circuit shown in FIG.
It is stored in the PIN memory area 73α of P-ROMfil. The identification code is the restoration circuit 5 of the main chip 5.
3, the code is decoded and temporarily stored in the buffer of the decryption circuit 53. Here, when the identification code coded by the owner is input from the terminal, this identification code is input to the memory section 52 of the main chip 5, and is stored in the restoration circuit 53 by the comparison circuit 54. The identification code is compared with the identification code stored in the memory section. If both match, a match signal is sent from the comparison circuit 54 to the CPU 51 and sent to the terminal. After this, an IC chip that applies a high potential to the vCC terminal and writes transaction information in the gP-ROM 61 of the subchip 6 connects the main chip 5 to the subchip 6.
Since it is a separate chip for the IC chip, only the subchip 6 needs to be changed to accommodate the various transaction information recording formats required by credit card companies, and the main chip 5 can be used in common. This has the effect that manufacturing equipment can be operated efficiently.
なお、上記実施例において、サブチップはBP−ROM
の場合で説明したがEgP−ROMとしても全く同様の
動作をさせることができる。Note that in the above embodiment, the subchip is a BP-ROM.
Although the explanation has been made in the case of EgP-ROM, it is possible to perform exactly the same operation as EgP-ROM.
また、上記においてはICカード単一の機能を有する場
合で説明したが、本発明はこれに限定されることなく、
例えば、クレジット機能の他に小型電子式針X機の如き
計算機能や、時計機能等を合せもつ複合のカード状電子
機器にも適用できるものである。In addition, although the above description has been made of the case where the IC card has a single function, the present invention is not limited to this.
For example, it can be applied to a complex card-like electronic device that has not only a credit function but also a calculation function such as a small electronic needle X machine, a clock function, and the like.
以上の説明で明らかな如く、本発明のカード状電子41
!!器は、2以上の事項回路チップの中、少なくとも1
つの集積回路チップを一41■場部の機器本体内部に配
置するとともに残りの集積回路チップを一端部に対向す
る他端側縁部の4器本体内部に配(ff したから、機
器本体が撓められた場合でも各集積回路チップが受ける
変形荷重を大変束なくすることができるため、各集積回
路チップの破損および各集積回路チップと配線パダーン
が接続部の断線に対して、確実に保護を図ることができ
、機器の信頼性を向上させることができるという効果が
ある。As is clear from the above explanation, the card-shaped electronic 41 of the present invention
! ! The device has at least one of two or more circuit chips.
One integrated circuit chip is placed inside the main body of the device at the 141st part, and the remaining integrated circuit chips are placed inside the main body of the main unit at the other end opposite to the one end (ff), so that the main body of the device is not bent. Even if the integrated circuit chips are damaged, the deformation load applied to each integrated circuit chip can be reduced to a large degree, ensuring that each integrated circuit chip is protected from damage and the interconnections between each integrated circuit chip and the wiring pattern are disconnected. This has the effect of improving the reliability of the equipment.
図面はすべて本発明のカード状電子+1!器を、ICカ
ードを実施例として示すもので、第1図はICカードの
分解斜視図、第2図はその外観斜視図、第3図はg2図
のl1l−III線切断断面図、第4図はメインチップ
とサブチップのブロック回路図、第5図はBP−ROM
の記憶領域の一実施例を示す図である。
1、−P・・・ICカード、 4.4’−・・基板、5
・・・メインチップ、 ・・・
6・・・サブチップ、 7−1〜7−8・・・コンダク
ト部、 11・・・上面フィルム、 12・・・上部
相11旨シート、 13・・・下部樹脂シート。All drawings are card-shaped electronic +1 of the present invention! FIG. 1 is an exploded perspective view of the IC card, FIG. 2 is a perspective view of its external appearance, FIG. The figure is a block circuit diagram of the main chip and subchip, and Figure 5 is the BP-ROM.
FIG. 2 is a diagram showing an example of a storage area of FIG. 1, -P...IC card, 4.4'-...board, 5
...Main chip, ...6...Sub chip, 7-1 to 7-8...Conduct part, 11...Top surface film, 12...Upper phase 11 effect sheet, 13...Lower part resin sheet.
Claims (1)
集積回路チツプに照合情報が記憶されたカード状電子機
器において、外部の装置に接続される複数のコンタクト
部を機器本体の一端側縁部に設けるとともに前記集積回
路チツプの少なくとも1つを前記コンタクト部近傍の機
器本体内部に配置し、残りの集積回路チツプを前記機器
本体の一端側縁部に対向する他端側縁部近傍の機器本体
内部に配置したことを特徴とするカード状電子機器。In a card-shaped electronic device having two or more integrated circuit chips and in which verification information is stored in at least one of the integrated circuit chips, a plurality of contact portions connected to an external device are provided on one edge of the device body. At least one of the integrated circuit chips is arranged inside the device body near the contact portion, and the remaining integrated circuit chips are placed inside the device body near the other end side edge opposite to the one end side edge of the device body. A card-shaped electronic device characterized by the following:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4330085A JPH0752462B2 (en) | 1985-03-04 | 1985-03-04 | Card-shaped electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4330085A JPH0752462B2 (en) | 1985-03-04 | 1985-03-04 | Card-shaped electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61201389A true JPS61201389A (en) | 1986-09-06 |
JPH0752462B2 JPH0752462B2 (en) | 1995-06-05 |
Family
ID=12659937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4330085A Expired - Lifetime JPH0752462B2 (en) | 1985-03-04 | 1985-03-04 | Card-shaped electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0752462B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63208145A (en) * | 1987-02-25 | 1988-08-29 | Hitachi Ltd | IC card |
JPH039892A (en) * | 1989-06-06 | 1991-01-17 | Toshiba Corp | Ic card and its preparation |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59193596A (en) * | 1983-04-18 | 1984-11-02 | Kyodo Printing Co Ltd | IC module for IC card |
JPS60205786A (en) * | 1984-03-30 | 1985-10-17 | Toshiba Corp | Portable electronic device |
-
1985
- 1985-03-04 JP JP4330085A patent/JPH0752462B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59193596A (en) * | 1983-04-18 | 1984-11-02 | Kyodo Printing Co Ltd | IC module for IC card |
JPS60205786A (en) * | 1984-03-30 | 1985-10-17 | Toshiba Corp | Portable electronic device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63208145A (en) * | 1987-02-25 | 1988-08-29 | Hitachi Ltd | IC card |
JPH039892A (en) * | 1989-06-06 | 1991-01-17 | Toshiba Corp | Ic card and its preparation |
Also Published As
Publication number | Publication date |
---|---|
JPH0752462B2 (en) | 1995-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61201390A (en) | IC card | |
US5682296A (en) | Plastic integrated circuit card with reinforcement structure located over integrated circuit module for protecting same | |
EP1804200B1 (en) | IC card with improved printed circuit | |
JP2717432B2 (en) | Data device and data device module | |
JP2007183776A (en) | Semiconductor device | |
JPS59193596A (en) | IC module for IC card | |
JPS61201389A (en) | Card-shaped electronic device | |
JPH0521759B2 (en) | ||
JP2008090693A (en) | IC card and manufacturing method thereof | |
JPS63288797A (en) | Ic module | |
JPS61201388A (en) | Ic card | |
JPS6274696A (en) | Integrated circuit card | |
JP2588548B2 (en) | IC card | |
JPS62134295A (en) | Integrated circuit card | |
JPH08267972A (en) | IC card | |
KR101069033B1 (en) | Inlay of smart card, smart card including the same and manufacturing method thereof | |
JPS6282095A (en) | IC card | |
JPS62268694A (en) | IC card | |
JP2637120B2 (en) | Card medium | |
JPS6282093A (en) | IC card with magnetic stripe | |
JPH05291469A (en) | Plastic sealed semiconductor device, memory card using this device and manufacture thereof | |
JPS6282091A (en) | IC card | |
JPS63296993A (en) | Portable memory medium | |
JPS62218192A (en) | IC card | |
JPS62142695A (en) | Integrated circuit card |