JPS592381B2 - 逆導通サイリスタ - Google Patents

Description

【発明の詳細な説明】 本発明は定格臨界オン電流上昇率（以下Ｄｉ／Ｄｔ耐量
と云う）および転流能力の高い逆導通サイリスタの構造
および製造方法に関する。

逆導通サイリスタのＤｉ／Ｄｔ耐量を向上させるために
は、通常の逆阻止サイリスタの場合と同様にゲート電極
を指形、雪の結晶模様などのような複雑な形状にして、
カソード電極に入り組ませ、ゲート電極に対面するカソ
ード長を長くする構造が効果的であり、この方法は従来
からしばしば用いられて来た。

しかし、ゲート電極を複雑な形状にしてカソード電極の
中に配置するということは、それだけカソード領域の実
効面積を減らすことになり、その結果逆導通サイリスタ
の最も重要な特性項目の一つであるオン電圧を増加させ
、また素子の電流容量を低減させてしまうという好まし
くない結果を導く。

この問題に対する一つの解決策として、逆導通サイリス
タのサイリスタ部分とダイオード部分の境界領域に通常
設けられている分離帯の上に、ゲート電極の延長部分を
配置する対策が考えられる。

一般に分離帯は、ダイオード部分のベース中に残留する
少数キヤリアがサイリスタ部分に侵入してサイリスタ部
分をトリガしてターンオンさせるのを防ぐためのもので
あり、したがつてサイリスタ、ダイオードのいずれの機
能を持たない構成で一定の巾を有する構造となつている
のが普通である。したがつて分離帯はもともと実効的な
主電流通電面積には寄与しない部分であるが上記の対策
案ではこの無効部分を有効に利用できる。しかも分離帯
の長さが一般にサイリスタ部分をとりまくように長く設
定されているので、ゲート電極に対面するカソード長を
長くすることも可能である。しかし上記方法だけでは実
際の使用に当つて充分には適さない問題が生じる。とい
うのは、上記方法では分離帯上に設置されたゲート電極
からベース層を横断してダイオード部分のカソード電極
に至る電路を用いるがそのインピーダンスが低いため、
ゲート電極から流れこむトリガ電流の中、サイリスタ部
分に流れる有効トリガ電流の比率が低くなり、ターンオ
ン特性を低下させる。またターンオン特性を損わないた
め、余分のゲート電流を流すときは、ゲート電源の電力
容量を増加する必要がある。すなわち、素子性能の低下
や不経済なとりあつかいを余儀なくされる。

第１ａ図及び第１ｂ図に示す従来例について上述の問題
点をやや詳細に説明する。

第１ａ図及び第１ｂ図はそれぞれ分離帯に補助電極２０
を配置した逆導通サイリスタのカソード電極側からみた
平面図及び第１ａ図ａ−ａ切断面による断面図である。
この逆導通サイリスタは、ｐ形の第１エミツタ層ＰＥ吉
ｎ形の第１ベース層ＮＢ．ｌ５ｐ形の第２ベース層ＰＢ
とｎ形の第２エミツタ層ＮＥとが順次相接してそれらの
間にＰｎ接合Ｊｌ，Ｊ２，Ｊ３を形成したサイリスタ部
分１１を中央部に近く備え、周辺部には第１ベース層Ｎ
Ｂと第２ベース層ＰＢとから成るダイオード部１２とを
備え、上記サイリスタ部１１とダイオード部１２との間
には、第１エミツタ層ＰＥｌ第１ベース層ＮＢｌ第２ベ
ース層ＰＢの３層からなる分離領域１３を備え、逆導通
サイリスタウエハ１４の第１主面１５にアノード端子Ａ
に接続される第１主電極１６が接続され、第２主面１７
のサイリスタ部分１１とダイオード部分１２の両方には
カソード端子Ｋに接続される第２主電極１８が接続され
ウエハ中央の第２ベース層ＰＢにはゲート端子Ｇに接続
されるゲート電極１９が接続されたものである。前記の
分離領域１３の上にはゲート電極１９と接続された補助
電極２０が前述のように、カソード部分に人り組んだ形
状に設けられて、ゲートとカソードの対面辺長を長くし
、それによつてＤｉ／Ｄｔ耐量の向上をはかろうとする
ものである。

このような従来の逆導通サイリスタにおいて、ゲート端
子Ｇとカソード端子Ｋとの間に前者を正の極性とする電
圧を印加すると、ゲート端子からゲート電流１Ｇが流れ
込む。このゲート電流１Ｇは補助電極２０→第２ベース
層ＰＢ→第２エミツタ層ＮＥ→第２主電極１８のうち内
側の部分の経路を流れる電流１Ｇ０と補助電極２０→第
２ベース層ＰＢ→第２主電極１８のうち外側の部分の経
路を流れる電流１Ｇ１の２つにわかれる。上記の電流の
うちＩＧＯはサイリスタ部分１１をターンオンさせるの
に有効なトリガ電流であり、ＩＧｌはターンオントリガ
に寄与しない無効電流である。そして無効電流１Ｇ１は
第２ベース層ＰＢの横方向抵抗Ｒの値によつて制御でき
、また一般にはＩＧｌの全ゲート電流１Ｇに占める割合
は非常に大きい。

従来例では無効電流の存在するまま必要量の有効電流分
１Ｇ０を確保するために全ゲート電流１Ｇを相当増大さ
せることを行なつたため、ゲート電源の電力を大きくす
るなどの不経済な方法をとつていた。また、もしゲート
電流の有効分ＩＧＯが・」・さければ、従来よく知られ
た高ゲート入力電流による駆動すなわちハイゲートドラ
イブの効果が得られなくなり、ターンオン電流が局部的
に集中しやすくなるなど、Ｄｉ／Ｄｔ耐量の低下につな
がる欠点を生じ易い。このため第１図に示すような構造
の逆導通サイリスタは実際の使用に適さず、実用に到ら
なかつた。本発明は以上の問題を解決し、大電流容量で
かつＤｉ／Ｄｔ耐量の高い逆導通サイリスタを得るため
の新規な構造の素子を提供しようとするものである。

本発明の特徴は逆導通サイリスタの分離領域中に補助ゲ
ート電極を配置し、この補助電極とダイオード部分を被
うカソード電極の間の電路を高インピーダンスにするこ
とにより、ゲート電流の無効成分を減少させ、素子性能
を向上させ、あるいは取扱い上の不経済を除いたもので
ある。

以下本発明を第２ａ図以下に示す実施例について詳説す
る。

第２ａ図は本発明の第１実施例の逆導通サイリスタの断
面図である。

実施例の素子におけるサイリスタ部分１１、ダイオード
部分１２、分離領域１０１および各電極の構成は第１ａ
図、第１ｂ図に示した従来例のものと大部分同じである
。即ち、この逆導通サイリスタはｐ形の第１エミツタ層
ＰＥと、ｎ形の第１ベース層ＮＢとｐ形の第２ベース層
ＰＢと、ｎ形の第２エミツタ層ＮＥとが順次相接してそ
れらの間にＰｎ接合Ｊｌ，Ｊ２，Ｊ３を形成したサイリ
スタ部分１１を中央部に近く備える。周辺部には第１ベ
ース層ＮＢと第２ベース層ＰＢとからなるダイオード部
分１２を備える。上記サイリスタ部１１とダイオード部
１２との間には第１エミツタ層ＰＥｌ第１ベース層ＮＢ
ｌ第２ベース層ＰＢの３層からなる分離領域１０１を備
える。上記構成のウエハ１４の第１主面１５にアノード
端子Ａに接続される第１主電極１６が接続され、第２主
面１０２のサイリスタ部分１１とダイオード部分１２の
両方には、カソード端子Ｋに接続される第２主電極１０
５が接続され、ウエハ中央の第２ベース層ＰＢにはゲー
ト端子Ｇに接続されるゲート電極１９が接続されたもの
である。前記の分離領域１０１の上にはゲート電極１９
と接続された補助電極１０４が配置される。この補助電
極１０４はたとえば円弧状をなして第２主電極１０５の
中の開口部分に設けられ、第２主電極とは分離されつつ
その中に入り組んだ形状に設けられ、ゲート電極とカソ
ード電極との間の対面長さを長くし．それによつてＤｉ
／Ｄｔ耐量の向上をはかろうとしている。そして本発明
の素子では上記分離領域１０１にインピーダンス増加手
段を設けている。

この部分を拡大して第２ｂ図に示す。すなわち分離領域
１０１の第２主面１０２側に所定巾Ｗの絶縁層１０３を
設置し、補助電極１０４はこの絶縁層１０３の一部及び
分離領域の第１主面に露出する第２ベース層ＰＢの一部
にまたがるように設けてある。幅Ｗを大きくするほど補
助電極１０４から第１ベース層ＰＢを経てダイオード部
１２のカソード電極１０５に到るインピーダンスＲが高
くなり無効ゲート電流１Ｇ１を減少できて、本発明によ
る効果が大きくなる。

１例として第２ベーヌ層ＰＢシート抵抗値を７０〜１０
０Ω程度にし、その半径方向幅Ｗを１ｍｍ程度とすれば
無効電流１Ｇ１を充分低減させることができる。

絶縁層１０３は逆導通サイリスタの製造工程にて周知の
熱酸化によるＳｉＯ２でよく、厚みは０．５〜１μ程度
で充分な絶縁効果を発揮する。絶縁層としてはこの他に
、気相成長法や陽極酸化法などによるシリコン酸化膜、
Ａｌ２Ｏ３膜、Ｓｉ３Ｎ４膜などの無機絶縁物質、ワニ
スなどの有機絶縁物膜も用いることが可能である。補助
電極１０４はカソード電極１０５と同じく、Ａｌなどの
金属の選択蒸着法又は既知の全面蒸着と選択エツチング
の組み合せによる方法により第１ａ図に示すような所望
のパターンを得ることができる。第３図は第２の実施例
の逆導通サイリスタの断面図であり、第２ｂ図と同じく
補助電極部分附近の拡大図である。

この実施例では逆導通サイリスタの分離嶺域２旧の第２
ベース層ＰＢ表面部にｎ形の分離層ＮＤが埋め込まれ、
それによつてＰｎ接合Ｊ４が形成されている。この様に
構成すると、ゲート電流１Ｇの方向、補助電極２０４→
分離層ＮＤ→第２ベース層ＰＢは接合Ｊ４にとつて逆方
向極性となるので補助電極２０４から分離層ＮＤを通つ
て第２ベース層へ流れようとする無効電流は接合Ｊ４を
通つて流れることはない。したがつて分離層ＮＤの深さ
Ｘｊｌ幅Ｗを適当に制御することによつて第２ベース層
ＰＢの横方向抵抗Ｒを大きい値に制御することが可能に
なる。具体例においては、Ｘｊを１０１ｔｍ．ｗを１ｍ
１Ｌとすることにより無効電流分を全ゲート電流の１／
５以下におさえることができた。各層ＰＥ，ｎＢ，ｐＢ
，ｎＥ中におけ．る不純物プロフアイルを適当に制御す
ることによつてはこの具体例以外の設定９値によつても
本発明の効果を充分発揮させることも可能である。ただ
し、ここで注意を要する点がある。すなわち、それは分
離層ＮＤが設定されている部分を断面でみるとＰＥ−Ｎ
Ｂ−ＰＢ−ＮＤの４層からなるサイリスタの構造になつ
ているので、逆導通サイリスタの転流時にこの部分がタ
ーンオンしてしまい、そのために主サイリスタ部１１が
転流失敗する危険性がある。この現象は分離層ＮＤの不
純物濃度が高かつたり、層の厚さＸｊが深い場合に起り
やすくなる。従つて分離層ＮＤの条件設定についてはこ
の点を吟味する必要がある。本実施例では第２エミツタ
層の表面濃度が１×１０２０ａｔｍｃ１ｎ−３程度、拡
散深さＸＪが２０μｍ程度の設定値である場合、これに
対して分離層ＮＤの表面濃度を５〜１０×１０１８ａｔ
ｍ（ｍ−３、拡散深さＸＪを１０μｍ程度にすれば逆導
通サイリスタの転流能力を低下させずに本発明の無効ゲ
ート電流減少効果が得られることが確認された。第４図
は第３の実施例の逆導通サイリスタの断面図の第２ｂ図
と同じく補助ゲート部分附近の拡大図である。この実施
例は前記第２の実施例をさらに改良しようとするもので
大部分の構成は前の例と同様であるがその特徴点は図面
から容易にわかるように、第１エミツタ層ＰＥと分離層
ＮＤが対向しないように互いにずらして配置することに
より、前述したように分離層ＮＤを含むＰｎｐｎの４層
によるサイリスタ作用を避けるようにし、逆導通サイリ
スタの転流失敗が生じないようにしたものである。

本例は第３図の例に比較すると第１エミツタ層ＰＥを長
さＬだけ除去している。第１ａ図、第１ｂ図に示す従来
の構造の逆導通サイリスタの場合にもし本例のように分
離領域の一部の第１エミツタ層ＰＥを除去すると、分離
領域が縮少されるためにダイオード部分の電流の侵入が
増加して転流能力を低下させてしまう。しかしながら本
実施例では第４図に示すように分離層ＮＤを設置したた
め、第２ベース層ＰＢの横方向抵抗Ｒを高い値に制御で
き、このため第４図に点線で示すようなダイオード電流
１ｄの分離領域３０１への侵入はおこりにくい。したが
つて幅Ｌだけ第１エミツタ層ＰＥを除去したにもかかわ
らず、転流能力は損なわれず本発明の効果を充分に発揮
させることができる。第５図は第４の実施例の逆導通サ
イリスタの断面図の、第４図と同様の補助ゲート部分附
近の拡大図である。

この実施例の特徴は、ゲート電極４０１とダイオード部
分のカソード電極１０５の間の第２ベース層ＰＢの領域
４０３に化学的エッチング法あるいはサンドブラスト法
などにより凹状部を設け、それによつて第２ベース層Ｐ
Ｂの横方向抵抗Ｒを高くし、前記の各実施例と同様に無
効ゲート電流を減少させる効果を得ることである。

その他の点は前の例と同様である。第６図は第５の実施
例の逆導通サイリスタの断面図である。

この実施例の逆導通サイリスタは第１エミツタ層ＰＥｌ
第１ベース層ＮＢｌ第２ベース層ＰＢｌ第２エミツタ層
ＮＥの４層から成るサイリスタ部分５０１、第１ベース
層ＮＢｌ第２ベース層ＰＢの２層から成るダイオード部
分５０２、第１エミツタ層ＰＥｌ第１ベース層ＮＢｌ第
２ベース層ＰＢ，．ｎ形の補助エミツタ層ＮＥ′の４層
から成る補助サイリスタ部分５０３および分離領域５０
４を内蔵する。そして中央部から外周部に向つて順にゲ
ート電極５１３、補助サイリスタ部５０３、サイリスタ
部５０１、分離領域部５０４、ダイオード部５０２を配
夕１ルてある。逆導通サイリスタ５０５の第１主面５０
６にはアノード端子Ａに接続されるアノード電極５０７
が接続され、第２主面５０８ではサイリスタ部分５０１
とダイオード部分５０２とにカソード端子Ｋに接続され
るカソード電極５０９が接続され、補助エミツタ層ＮＥ
５に補助サイリスタ電極５１０が接続され、分離領域５
０４の分離層ＮＤにはカソード電極５０９の中に隔離さ
れつつ入り組んで設けられた補助電極５１１がそれぞれ
接続される。さらに前記補助サイリスタ電極５１０と補
助電極５１１は補助電極５１１の延長部分からなりサイ
リスタ部分のカソード電極５０９と隔離しつつこれを横
切つて設けた電路５１２で電気的に接続されているもの
である。第６図は半導体ウエハの断面の１例を示してい
るので各電極の平面的構造は必要に応じて既知技術によ
り設計したものを用いうる。今、この逆導通サイリスタ
のゲート電極５１３を正とし、カソード電極５０７を負
とする電圧を与えてゲート電極からトリガ電流を流しこ
むと、まず補助サイリスタ部分５０３がターンオンし、
このオン電流１ＡＴが補助サイリスタ電極５１０から補
助電極５１１を経由してカソード電極５０９に流れる。
分離領域５０４に接続された補助電極５１１の下の一部
分には、第３図及び第４図の実施例と同様に分離層ＮＤ
を形成して横方向の抵抗Ｒを高くしている。従つて補助
サイリスタ５０３のオン電流１ＡＴの中、補助サイリス
タ電極５１０→第２ベース層ＰＢ→第２エミツタ層ＮＥ
→カソード電極５０９→カソード端子Ｋの経路を流れる
有効トリガ電流値の占める割合が大きくなり、補助サイ
リスタ部５０３により増巾されたトリガ電流の効果即ち
ハイゲートドライブ効果を著しく大きくすることができ
る。また本実施例では、逆導通サイリスタウエハ５０５
の各ｐ層、ｎ層を形成した後、金拡散などの重金属拡散
法、熱処理法、放射線照射法などを用いて少数キヤリア
寿命を短縮させ、その後で各電極を設置する製法をとる
ことにより、高速スイツチングが可能で、かつＤｉ／Ｄ
ｔ耐量の高い大電力用逆導通サイリスタを得ることがで
きる。具体例としては、直径５０ｍ７１ＬＳ比抵抗１２
０〜１５０Ω−？のシリコンウエハを用い、Ｄｉ／Ｄｔ
耐量を従来品の約３倍以上に向上させることに成功した
。上記発明の諸実施例では半導体ウエハの中央部から周
辺部に向つてゲート部、補助サイリスタ部分、サイリス
タ部分、分離領域、ダイオード部分が順次配列されてい
る位置関係の例について説明した。

しかし、本発明は、これにかぎられるべきものではなく
、各種の配列組み合せの場合、たとえば中央から周辺に
むかつて、ダイオード部分、分離領域、サイリスタ部分
、補助サイリスタ部分及びゲート部の配列組み合せの素
子などについても本発明を自由に適用して、上記発明の
実施例と同様に充分な効果を発揮させることができる。

【図面の簡単な説明】

第１ａ図は従来の逆導通サイリスタの例の平面図、第１
ｂ図は、第１ａ図のａ−ａ切断面による断面図、第２ａ
図は本発明の第１の実施例の逆導通サイリスタの断面図
、第２ｂ図は第２ａ図の分離領域１０１部附近の拡大図
、第３図は第２の実施例の逆導通サイリスタの分離領域
部附近の断面図、第４図は第３の実施例の逆導通サイリ
スタの分離領域附近の断面図、第５図は第４の実施例の
逆導通サイリスタの分離領域附近の断面図、第６図は第
５の実施例の逆導通サイリスタの断面図である。 Ａはアノード端子、Ｋはカソード端子、Ｇはゲート端子
、ＰＥは第１エミツタ層、ＮＢは第１ベース層、ＰＢは
第２ベース層、ＮＥは第２エミツタ層、ＮＥ′は補助エ
ミツタ層、ＮＤは分離層、１０３は絶縁物層、４０３は
凹所、１９，５１３はゲート電極、２０，１０，２０４
，４０１，５１１は補助電極、１６はアノード電極、１
８，１０５，５０９はカソード電極、５１０は補助サイ
リスタ電極、１１，５０１はサイリスタ部分、１３，１
０１，２０１，３０１，４０１，５０４は分離領域、１
２，５０２はダイオード部分である。

Claims (1)

1. 【特許請求の範囲】 １ 第１導電形の第１エミッタ層と第２導電形の第１ベ
   ース層と第１導電形の第２ベース層と第２導電形の第２
   エミッタ層が順次隣接してなるサイリスタ部分と、前記
   第１ベース層と前記第２ベース層の２層からなるダイオ
   ード部分とを含む複合サイリスタウェハの前記第１エミ
   ッタ層と前記第１ベース層が露出する第１主面に接続さ
   れた第１主電極と、前記第１主面に対向する第２主面の
   前記サイリスタ部分および前記ダイオード部分に接続さ
   れた第２主電極と、前記第２主面の前記第２ベース層に
   接続されたゲート電極と、このゲート電極に電気的に接
   続されるとともに前記第２主面の前記第２ベース層に接
   続された補助電極とを有し、前記補助電極の少なくとも
   一部が前記サイリスタ部分と前記ダイオード部分の間の
   分離領域に配置され、且つ前記補助電極−前記ダイオー
   ド部分の第２ベース層−前記第２主電極間の経路に高イ
   ンピーダンス電路を設けたことを特徴とする逆導通サイ
   リスタ。 ２ 前記高インピーダンス電路が、前記補助電極と前記
   第２主面の間の接触部の一部に介在させた絶縁層の寸法
   巾によつて制御された前記第２ベース層の横方向抵抗に
   より形成されたことを特徴とする特許請求の範囲第１項
   の逆導通サイリスタ。 ３ 前記高インピーダンス電路が、前記第２ベース層に
   埋込まれてｐｎ接合を形成した第２導電形の分離層の寸
   法巾によつて制御された前記第２ベース層の横方向抵抗
   で形成されていることを特徴とする特許請求範囲第１項
   の逆導通サイリスタ。 ４ 前記高インピーダンス電路が、前記補助電極と前記
   ダイオード部分の間を、エッチング法あるいはサンドブ
   ラスト法などにより凹状にし、前記第２ベース層の横方
   向抵抗を高い値に設定することにより形成されることを
   特徴とする特許請求範囲第１項の逆導通サイリスタ。 ５ 前記複合サイリスタウェハを重金属拡散法、熱処理
   法、放射線照射法にて処理して少数キャリア寿命を短縮
   したことを特徴とする特許請求範囲第１項の逆導通サイ
   リスタ。 ６ 前記高インピーダンス電路のインピーダンスが前記
   補助電極−前記サイリスタ部分−前記第２主電極の経路
   のインピーダンスの２倍以上になるように前記絶縁層ま
   たは前記分離層の巾を設定したことを特徴とする特許請
   求範囲第２項または第３項の逆導通サイリスタ。 ７ 第１導電形の第１エミッタ層と第２導電形の第１ベ
   ース層と第１導電形の第２ベース層と第２導電形の第２
   エミッタ層の４層が順次隣接してなるサイリスタ部分と
   、前記第１ベース層と前記第２ベース層の２層からなる
   ダイオード部分と、前記第１エミッタ層、前記第１ベー
   ス層、前記第２ベース層、第２ベース層内に設けた第２
   導電形の第３エミッタ層の４層が順次隣接してなる補助
   サイリスタ部分とを含む複合サイリスタウェハの前記第
   １エミッタ層と前記第１ベース層が露出する第１主面に
   接続された第１主電極と、前記第１主面に対向する第２
   主面の前記サイリスタ部分および前記ダイオード部分に
   接続された第２主電極と、前記第２主面の前記第２ベー
   ス層に接続されたゲート電極および補助電極と、前記第
   ２主面の前記補助サイリスタ部分の第３エミッタ層に接
   続されるとともに前記補助電極に電気的に接続された補
   助サイリスタ電極とを有し、前記補助電極の少くとも一
   部が前記サイリスタ部分と前記ダイオード部分の間の分
   離領域に配置され、且つ前記補助電極−前記ダイオード
   部分の第２ベース層−前記第２主電極間の経路に高イン
   ピーダンス電路を設けたことを特徴とする逆導通サイリ
   スタ。 ８ 前記高インピーダンス電路が、前記補助電極と前記
   第２主面の間の接触部の一部に介在させた絶縁層の寸法
   巾によつて制御された前記第２ベース層の横方向抵抗に
   より形成されたことを特徴とする特許請求範囲第７項の
   逆導通サイリスタ。 ９ 前記高インピーダンス電路が、前記第２ベース層に
   埋込まれてｐｎ接合を形成した第２導電形の分離層の寸
   法巾によつて制御された前記第２ベース層の横方向抵抗
   で形成されていることを特徴とする特許請求範囲第７項
   の逆導通サイリスタ。 １０ 前記高インピーダンス電路が、前記補助電極と前
   記ダイオード部分の間を、エッチング法あるいはサンド
   ブラスト法などにより凹状にし、前記第２ベース層の横
   方向抵抗を高い値に設定することにより形成されること
   を特徴とする特許請求範囲第７項の逆導通サイリスタ。 １１ 前記複合サイリスタウェハを重金属拡散法、熱処
   理法、放射線照射法にて処理して少数キャリア寿命を短
   縮したことを特徴とする特許請求範囲第７項の逆導通サ
   イリスタ。 １２ 前記高インピーダンス電路のインピーダンスが前
   記補助電極−前記サイリスタ部分−前記第２主電極の経
   路のインピーダンスの２倍以上になるように前記絶縁層
   または前記分離層の巾を設定したことを特徴とする特許
   請求範囲第８項または第９項の逆導通サイリスタ。