JPS59157505A

JPS59157505A - パタ−ン検査装置

Info

Publication number: JPS59157505A
Application number: JP58030829A
Authority: JP
Inventors: Keiichi Okamoto; 啓一岡本; Mitsuzo Nakahata; 仲畑　光蔵; Yukio Matsuyama; 松山　幸雄; Hideaki Doi; 秀明土井; Susumu Aiuchi; 進相内; Mineo Nomoto; 峰生野本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-02-28
Filing date: 1983-02-28
Publication date: 1984-09-06
Also published as: EP0117559A3; EP0117559A2; EP0117559B1; US4628531A; DE3484938D1; JPH0160767B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、パターン検査装置、特に、プリント基板およ
び同製造用マスク、捷たけ集積回路ウェハーおよび集積
回路製造用マスク等のパターンを高速で検査する装置に
関するものである。

〔従来技術〕

第１図は、従来のパターン検査装置の一例パターン検出
部の構成図を示したものである。

この装置は、集積回路製造用のマスクが、’、＋、−ツ
ブパターンと称する同一形状回路パターンの繰り返しか
らなることと、パターン欠陥の性質から、同一形状の欠
陥がチップ内で同一′両所に存在する確率を無視しうる
という事実とに基づき、マスク１上の異なるチップパタ
ーン１．Ａ、ＩＢを相互に比較して欠陥検出を行う。

すなわち、フライングスポット走査器２の輝点スポラ）
ｌｔ物レンズ３，４によってマスク１」二のチップパタ
ーンＩＡ、ｉＢの対応パターンに照射し、光電検出器５
，６で電気信号に変換してこの電気信号を互いに比較す
るものである。

第２図に、その欠陥検出の原理図を示す。

チップパターンＩＡ、ＩＢの対応パターンヲ実線、靭線
で表わした各部分７Ａ、、７Ｂは、光学系。

機械系の誤差のために、完全に重ね合わせることは不可
能で、例えばΔＸ、Δｙだけ重ね合わせ誤差をもって比
較される。

このようにチップパターンＬＡ、ＩＢを重ね合わせたと
き、一致しない部分があれば、これを欠陥として検出す
るが、前述の避けられない誤差のために欠陥でないとこ
ろを欠陥と誤判定する可能性がある。

この従来技術では、正常パターン同士での避けられない
重ね合わせ誤差ΔＸ、Δｙの許容最大値δ工、δ２の不
一致は許容するようにして、疑似欠陥の除去を行い、こ
れを超える不一致、例えばチップパターン７Ａの部分８
を検出できるように工夫している。

ここでの問題点として、本方式では、原理的に重ね合わ
せ誤差以下の欠陥は検出できないことがあげられる。最
近のＬＳＩ用マスクでは、製作パターンの最小寸法が２
〜１μｍと微細になっているので、検出しなければなら
ない欠陥寸法が１μｍ以下と微細になっている。そこで
、重ね合わせ精度を１μｍ以下に保つ必要があるが、こ
の精度を機械系、光学系に要求することは非常に困難で
ある。

他の従来技術では、この点を改良し、比較、照合するパ
ターンの特徴を描き出した上で、この特徴パターン同士
を比較するようにしている。

その原理を第２図によって説明する。例えば、パターン
の特徴として微小パターン要素を持つも分が検出される
。一方、チップパターンＩＢの部分パターン７Ｂからは
微小パターン要素９Ｂのみが検出される。そこで、これ
ら検出された特徴パターンを比較する。部分パターン７
Ａから検出される特徴９Ａに対しては、部分パターン７
Ｂから検出される特徴９Ｂが重ね合わせ誤差の距離範囲
に存在する。一方、部分パターン７Ａから検出される特
徴８Ａに対しては、部分パターン７Ｂには対応するもの
が存在しない。このように、特徴パターン同士を重ね合
せ誤差以上の距離範囲内で比較することにより、重ね合
わせ誤差以下の欠陥を検出可能にしている。

この方式は、さきに述べたような原パターン同士の比較
に比べて、重ね合わせ誤差以下の欠陥を検出できるが、
特徴パターンとしてどのよう々ものを選択するかによっ
て欠陥検出が左右される。

すなわち、欠陥の形状依存性がきわめて高い。欠陥の形
状は千差万別であり、あらゆる形状の欠陥を検出しよう
とする場合は、特徴抽出器が各形状対応に必要となり、
ハードウェアで実現するときには、その規模が膨大なも
のとなってコストが必然的に増大すゐ。ソフトウェアで
は検査時間が膨大なものになって実用にならない。従来
技術では、この問題については大規模ハードウェアで対
応し、出現確率の低い欠陥形状に対しては、止む得す検
出不可能なものとして妥協していた。

〔発明の目的〕

本発明の目的は、上記した従来技術の欠点をなくシ、欠
陥の検出感度を大幅に向上するとともに、誤判定を防止
して確実で高速なパターン検査を行うことができる経済
的なパターン検査装置を提供することにある。

〔発明の概要〕

本発明に係るパターン検査装置の構成は、検査対象のパ
ターンについて２次元パターン走査を行い、その映像信
号を順次に送出する走査・撮像部と、あらかじめ記憶し
てい容基準データに基づいて上記の検査対象のパターン
に対応する基準パターンデータを順次に発生する基準パ
ターンデータ発生部と、上記の検査対象のパターンの映
像信号と上記基準パターンデータとを、その位置補正を
施して比較し、欠陥候補を瑛出して同情報を送出する欠
陥候補検出部と、−に記各部に対して所要の制御を付う
とともに、斗記基準パターンデ〜りに基づいて上記欠陥
候補の周辺パターン部分も含めて当該欠陥候補情報の詳
細解析を行い、上記欠陥候補の中から実用上許容しうる
誤差範囲内にあるものを除外するように演算処理を行う
制御・処理部とからなるようにしたものである。

なお、欠陥候補検出部は、検査対象のパターンの映像信
号と同対応の基準パターンデータとについて、それぞれ
、位置補正を行い、制御・処理部の詳細解析に要する時
間中の画像データをバッファリングをしておくようにし
、順次、少なくとも高・中・低の３レベルの閾値との比
較によって欠陥候補の検出を行い、その・検出に応じて
制御・処理部に附して割込みをするとともに、その比較
前の各データを欠陥候補情報として各解析メモリに記憶
させておくようにするものである。

なお、これらについて補足説明をすると、以下のとおり
である。

仮に、人間の目視によって行われる外観検査にだとえる
と、その脳に記憶されている標準パターン捷たは見本と
なるべき手本標準パターンと比較照合して不一致部分、
捷たけ欠陥らしい部分を選びだすことによって欠陥候補
を抽出し、この候補について目的の検査基準に合致する
か否かを更に詳細にチェックするという事実と類似の検
査を機械で自動的に行わせるようにしたものである。

すなわち、第１段階の欠陥候補検出としては、欠陥が存
在すれば必ず検出しうる敏感な検出によって「第１ふる
い」を行う。

次に、その検出された欠陥候補の周辺を含むパターンに
ついて制御・処理部（例えば電子計算機によるもの）で
詳細解析をすることにより、実用的な意味で欠陥とはな
らないものを欠陥候補から除外する「第２次ふるい」を
行い、真の欠陥を検出するものである。

この場合、疑似欠陥として検出されるものの大部分は、
位置合せ誤差が原因と考えられるので、これを「第１次
ふるい」の欠陥候補に含めると、膨大な欠陥候補処理を
行わねばならず、電子計算機等の処理能力が追いつかな
い。そこで、位置補正を積極的に行い、このようなもの
が欠陥候補に含まれるのを極めて少なくなるようにして
いる。

また、電子計算機等で詳細解析を行っている間のパター
ンデータは、バッファメモリに記憶シておくことによシ
、この間のパターンデータの消失を防いで、未検査の発
生とならないようにしている。

以上のようにして、実時間的（パターン撮１′敗・走査
と同時）に欠陥検査を可能にしたものである。

〔発明の実施例〕

以下、本発明の実施例を図に基づいて説明する。

第３図は、本発明に係るパターン検査装置の一実施例の
ブロック図であって、例えば半導体集積回路製造用のホ
トマスクの外観検査゛を実施する場（９）合に対するもの、第４図は、その２次元パターン走査の
説明図、第５図は、同欠陥候補検出部の入実施例のブロ
ック図、第６図は、その欠陥検出回路の一実施例のブロ
ック図、第７図は、そのタイムチャートである。

ここで、１１は、被検査のマスク、１２人は、走査・撮
像部に係るＸＹステージ、１２Ｂは、同機構制御装置、
１２Ｃは、同座標測定器、１３Ａは、同照明光源、１３
Ｂは、同コンデンサレンズ、１３Ｃは、同顕微鏡、１．
４Ａは、同撮像器、１４Ｂは、同Ａ、　／　Ｄ変換器、
１４Ｃは、同タイミング回路、１５は、欠陥候補検出部
、１６は、基準パターンデータ発生部に係るビットパタ
ーン発生器、１７は、同メモリインターフェース、１８
は、同基準データメモリ、１９は、制御・処理部である
。

まず、ＸＹステージ１２Ａに搭載した被検査の１マスク
１１を照明光源１３Ａ、コンデンサレンズ１３Ｂによっ
て透過照明し、この時に得られるマスク１１上のパター
ン像を顕微鏡２１で拡大し、このパターン像、（光学像
）を撮像器１４’Ａで検出（１０）し、電気的な映像信号に変換する。

一方、基準となるパターンは、基準データメモリ（例え
ば磁気テープ装置）１８に記録された基準データがメモ
リインターフェース１７を介して　′ビットパターン発
生器１６によってパターン発生をされる。これと」二記
撮像器１４Ａからの映像信号とが欠陥候補判定部１５に
おいて実時間で比較され、欠陥判定処理が行われる。

ピッ］・パターン発生の方法については、公知のものが
利用できるので、その説明を省略する。

続いて、全体の理解を容易にするために、被検査のマス
ク１１の全面２次元パターン走査について説明する。

被検査のマスク１１は、一般に、第４図（ａ）に示すよ
うに、ガラス１１０にチップ（ダイとも称される集積回
路１個）の機能パターン１１１が多数り繰り返してＸ、
Ｙ方向に整列配置されている。

この被検査のマスク１１を搭載したＸＹステージ１２Ａ
は、あらかじめ設定入力されたデータにもとづき機構制
御装置１．２　Ｂによって駆動され、マスク１１の全面
を走査するように制御される。

この時の状況を第４図（１））に示す。ＩＣ（集積回路
）チップのパターン］、　１１．　Ａ、、　　１　］、
　１．　Ｂは、同一形状パターンがくり返されたもので
、これを撮像器］、　４　Ａが１回の検査幅（センサ幅
）ｔでＸ方向に走査し、マスクパターンの有効部分１１
２の終端に達するとＹ方向へ１走査線分だけ移動し、次
に再びＸステージをそれまでと逆方向に移動走査する動
作をくり返すことによってマスク全面の２次元パターン
走査を行う。ここで第４図（ｂ）のＡ。

Ｂで示されるのはチップとしての有効部分、同Ｃで示さ
れるのはダイシングエリヤである。

次に、欠陥候補判定部１５の具体的構成について述べる
。ここで、本パターン検査装置においては、次の条件を
設けておくものとする。

（１）　　被検査のマスクを搭載するＸＹステージの精
度およびマスク焼付は時の製作精度は、マスク　　　　
　；全領域で数ミクロン以下である。すなわち、１つの
チップ内を撮像器が走査中に生じるパターン検出誤差は
、０．１〜０．２μｒη以内である。

（ｎ）　　真に欠陥が検出されたとき、その周辺の一定
範囲は検査する必要がない。

亜　チップ相互間の境界領域、すなわち、ダイシングエ
リヤでは、検査を行う必要がない。

第５図に基づいて欠陥候補判定部１５の構成動作を説明
する。

撮像器］、　４　Ａで検出したマスク１１のパターンの
アナログ映像信号をＡ／Ｄ変換器１４Ｂによってディジ
タル量に変換した検出パターン映像信号は、２次元的に
出力位置を市す御・処理部１９からの指令によって可変
した位置補正回路２０を通ってマルチプレクサ２４の入
力となると同時に、バッファメモ１Ｊ２２（４１〜≠ｍ
）にも順次に入力される。

バッファメモリ２２は、一定時間内の画像データを一時
的にプールするだめのシフトレジスタから構成されたメ
モリで、画像データ取出部には位置ずれ補正機能を有す
るものである。

この位置ずれ補正機能付の各バッファメモリ２２からの
各出力は、マルチプレクサ２４の入力となり、位置補正
回路２０からの出力部たけ上記各バッファメモリ２２か
らの出力のいずれかが選択されて欠陥検出回路２８への
入力ＶＤとなるとともに、解析メモリ２６にも入力され
、欠陥候補画像データが記憶され、後に制御・処理部１
９で内容解析が可能なようになっている。

一方、ビットパターン発生器１６からの基準パターン信
号は、位置補正回路２１を通ってマルチプレクサ２５に
入力されるとともに、順次、各バッファメモリ２３（≠
１〜＋ｍ）にも入力される。

各バッファメモリ２３は、バッファメモＩ７２０　　　
　　　’と同様な目的のだめのもので、その位置ずれ補
正機能を有する出力部からの出力は、マルチプレクサ２
５の入力となるとともに、次段のバッファメモリ２３の
入力と々っている。マルチプレクサ２５の出力ＶＲは、
欠陥検出回路２８および解析メモリ２７への入力となり
、このメモリ内容は１、後に制御・処理部１９で読みと
られ、その内容解析が可能なようになっている。

まず、初期状態としては、位置補正回路２０゜２１およ
びバッファメモ１Ｊ２２，２３の位置ずれ補正機能部は
、すべて補正可能範囲の中央にセットする。これは、制
御１１１１＋・処理部１９からの指令によって行われる
。

マルチプレクサ２４．２５は、初期状態では、それぞれ
位置補正回路２０．２１側を選択し、欠陥検出回路２８
には、検出パターン映像信号および基準パターン信号そ
のものが入力される。

欠陥検出回路２８は、実時間で（すなわち、画像データ
が撮像器］、　４．　Ａで検出される速度で）欠陥判定
が可能なものである。

その検出機能を第６図に基づいて説明する。検出画像信
号側のマルチプレクサ２４の出力信月Ｖｎは多値情報を
もった画像データであり、Ａ／Ｄ変換器１．４　Ｂによ
ってディジタル量で表わされている。

これに対し、各比較器２８１，２８２，２８３は、それ
ぞれ制作）・処理部１９から与える低・中・高の３個の
閾値Ｔｈｔ　、ＴｈＭ、Ｔ１１１１によって２値画像テ
ータＶＬ、ＶＭ、ＶＨを得るようにしている。

これら３個の閾値と検出画像データとの関係を第７図に
示す。実際には、処理を容易に行うためにディジタル多
値データであるが理解し易いようにアナログ波形で示し
ている。

この図で示しでいるように、微小パターンになると光学
系の解像度不足により、ホトマスクのように検出画像信
号が本来から白黒２値パターンでできているものに対し
ても、１００％コントラストが得られなくなる。そこで
、微小なパターンも険出司能なように閾値を複数個設け
ている。

ここで得られる２値化出力ＶＬ　、ＶＭ、Ｖｌ＋と標準
画像データＶＲとを各不一致検出器２８４゜２８５．２
８６で比較する。この場合、不一致出力としてＤ＋　、
Ｄ２　、Ｄ３のような出力が得られる。この不一致出力
には、標準画像データＶＲと検出画像データＶｏとの位
置合せ不良が原因のものと、真の欠陥によるものとが混
在する。これらの論理和が欠陥検出回路２８からの欠陥
候補検出信号りである。もちろん、位置合せ補正を行っ
ても避けられない誤差、たとえば１ビツトの量子化誤差
は、標準画像データＶ　Ｒと検出画像データＶＤとの不
一致部分がそれ以内のときは、位置合せ不良にはしない
ように比較器２８１〜２８３は設定されている。すなわ
ち、欠陥候補検出信号りとして、以上の避けられない位
置合せ誤差を含んだものを除く真の欠陥信号のみが候補
となっている。ここでの位置合せ不良による疑似欠陥を
検出しないようにする比較器２８１〜２８３の不感帯の
幅は、前述の従来例に比べ、後述する位置合せ回路の働
きによって極めて小さいものとすることができる。

更に、上記の欠陥検出について具体的に説明する。

まず、第８図の局所画像切出し回路の一実施例のブロッ
ク図に従って局所画像の切出しについて説明する。

第８図（ａ）に示すように、例えば３×３画素からなる
局所画像を検査側から切り出す。本回路は、撮像器の一
走査線分の画像データを記憶しておく（１７）だめの直列入力直列出力のシフトレジスタ２８０Ａ。

２８０Ｂと並列に画像データを読み出すだめの直列入力
、並列出力のシフトレジスタ２８０Ｃによって構成して
いる。

一方、手本側は、検査側の３×３局所画像の中央部分の
画素に対応する局所画像を得るために、直列入力直列出
力のシフトレジスタ２８０Ｄと直列入力並列出力ンフト
レジスタ２８０Ｅで切出回路が構成される。

第８図（ｂ）により、±１ビットの位置合せ余裕を持た
せた欠陥判定方法について説明する。

手本側の切出画素１）２２は、検査側の３×３切出画素
のａ２２に位相（位置）が対応している。

ｂ２２が°°１′の場合、”２＋＋　ａ２２＋　”２３
　　のすべてがパ０′″のとき、水平方向の不一致が発
見されたとして欠陥とする。また、ｂ２２が０″の場合
、”２１　＋　”２２　＋　ａ２３　　のすべてが１１
１．１＋のとき、水平方向の不一致が発見されたとして
欠陥とする。

第９図は、不一致検出器の一実施例のブロック図で、論
理回路で構成したものである。

（１８）これは、水平方向の不一致を±１ビットの位置合せ誤差
を許容して検出する回路の例で、これを、垂直、斜め方
向にも同様に適用することによって各方向での±１ビッ
トの位置ずれを許容し、２ビ　１ット以上の差のあると
きは、不一致として欠陥を検出するものである。

なお、欠陥候補信号りは、制御ｉ＋１１・処理部１９に
対して割込コントローラ２９を介して割込をかけ、これ
に対応して制＋ｉ１１・処理部１９は、解析メモリ２６
．２７への画像信号入力を停止させる。続いて、解析メ
モリ２６に保存されている欠陥候補画像を含む画像デー
タと解析メモリ２７保存されている標準画像データとを
比較し、詳細解析を行う。

位置合わせ、２値化レベルの不適当による疑似欠陥は、
この詳細解析によって除去され、真の欠陥のみが制御・
処理部１９のメモリ内に当該位置座標とともに登録記憶
される。

詳細解析の具体的方法について以下に説明する。

第１０図は、位置ずれによる典型的な疑似欠陥の説明図
で、第８図、第９図に示した不一致検出（１９）器によって欠陥候補が検出されるものとする。

この欠陥候補検出器は、３×３の微小領域だけの情報に
よって判定を行うために、第１０図の場合も欠陥として
制御・処理部１９に割込をかける。

副側１・処理部１９は、解析メモ１）２６．２７の内容
を読み出す。解析メモリ２６は検査側パターンのメモリ
で多１直メモリであり、ソフトウェアにて各種２値化が
可能である。各解析メモリ２６゜２７は、３×３以上の
領域を記憶しているので、解析に必要な検出欠陥候補周
辺のパターンの状況を調べることができる。

第１０図でｄｌ、欠陥候補の周辺５×５画素を調べる例
を示している。同図（ａ）の手本側のパターン（斜線部
分）をＸ、Ｙ方向に移動させて、その時の不一致量を調
べる。移動させた時に、５×５からはみ出る部分は無視
し、新たに５×５の局所画像領域にはいってくるところ
は、周辺のパターン情報が保存されるとする。第１０図
（ａ）に対し同図（１〕）をＸ方向へ移動させた時の重
ね合せ不一致画素数と移動量の関係を調べると次表のよ
うになる。

（２０）ここで、正の方向を（ｂ）を０に対し、第１０図で右方
向に移動させる方向としている。

この表から明らかに、（ｂ）は（ａ）に対して２画素分
だけＸの正方向にずれていることがわかる。したがって
、欠陥候補判定器で検出された欠陥候補は、実際には、
位置ずれが２ピツト生じたことによって検出されたもの
で、本来欠陥とすべきではない疑似欠陥であったことが
結論される。そこで欠陥として記憶領域に登録せずに、
位置すれか」−２ビット生じているので、これを補正す
るように位置補正伺のバッファメモリ２２（例えば＋１
）に指示し、マルチプレクサ２４をこのバッファメモリ
２２（例えば≠２）の後に切り替えるようにする。

以上は、Ｘ方向の位置ずれに対するものであるがＹ方向
の位置ずれおよびＸ、Ｙ方向の位置ずれに対しても同様
な解析手法をとることが、できる。

また、より詳細な解析方法としては、調べる領域を５×
５以上にするとか、多値情報を２値にするときの闇値の
与え方を変えるとか、種々の方式をソフトウェアできめ
細かく処理できる。以上をまとめて、その詳細解析フロ
ーを第１１図に示す。

もし、解析の結果、位置合せ不良が原因で欠陥１侯補と
なった場合には、制御・処理部１９は、その時の位置ず
れ袖をバッファメモ１Ｊ２２，２３それぞれに設けられ
た位置ずれ補正部で補正する。

この位置ずれ補正部の一実施例のブロック図を第１２図
に示す。撮像器１４．　Ａで検出される２次元画像が、
例えば、１２８Ｘ１２８の画素から構成されるものとす
る。シフトレジスタ３０は、横方向の画素と同じ長さの
１２８ビットのものを所多数だけ直列に接続したもので
、これをマルチプレクサ３１で選択切替することにより
、縦方向の画像を遅らせることができる。例えば、この
位置ずれ補正器を手本側の位置補正回路２１のものとす
るとき、マルチプレクサ３１が出力ｙ３を選択すれば、
手本側の基準（標準）映像信号は、検出映像信号に対し
て３画素分だけＸ方向に遅れることになる。逆に、位置
補正回路２０が第１２図に示すようになっているとき、
検出映像信号が手本側の基準映像信号に対して３画素分
だけ遅れることになる。

マルチプレクサ３１の切替によって、検出映像信号３７
．基準映像信号間の縦方向、すなわちＹ方向の画像の位
置合せが可能になる。第１２図では、シフトレジスタ７
０に１ビツト×１２８のもので示しであるが、位置補正
回路２０等においては、多階調映像信号のビット数×１
２８のものを用いることは熱論である。同様に直列へ力
、並列出力のシフトレジスタ３２のどの並列出力をマル
チプレクサ３３で選択するかによって、Ｘ方向の（２３
）位置ずれ補正が可能になる。

マルチプレクサ３１．３３の選択は、制御・処理部１９
で演算した位置ずれ補正量に合せて行う。

制御・処理部１９での解析は、通常の計算機におけるよ
うなものでは、画像データの走査に比べて非常に時間が
かかる。

バッファメモ１Ｊ２２，２３は、この解析中の画像デー
タが消失しないように保存するだめのもので、少なくと
も解析に必要な時間以上の画像データを保存可能なる容
量のシフトレジスタで構成したものである。

解析の結果、位置ずれによる疑似欠陥とわかったとき、
制御・処理部１９の指令に基づき、位置補正回路２０ま
だは２１によって位置合せを行った後、マルチプレクサ
２４．２５を切換えて、欠陥検出回路２８への入力をバ
ッファメモリ２２（位置ずれ浦正部を含む）を通り、位
置合せ完了後の解析期間中の保存検出画像データと、同
様にして保存された解析期間中の標準画像データとを入
力データとする。解析期間中の欠陥検出回路（２４）２８は、その機能を制御・処理部１９によって停止され
ており、このマルチプレクサ２４．２５の切替完了後、
再び機能を開始する。

以上述べたような画像バッファメモリを用いることによ
って、詳細解析を行っている間のデータ消失を防ぎ、未
検査をなくす欠陥判定回路を実現することができる。こ
の１面像バッファメモリをｍ段用いることによって、ｍ
回までの疑似欠陥を、未検査領域を生じることなく詳細
解析によって除去しうることになる。

ホトマスクの検査においては、最初に示した条件（Ｉ）
により、１つのチップ内の検査時の位置ずれは、たかだ
か数段の画塚バッファで済捷すことが可能である。

条件（ｎ）、（ＩＤにより、欠陥が検出された時、また
はダイシングエリヤでは欠陥検出回路２８への画像入力
を最初の状態に戻すことができる。このため画像バッフ
ァメモリは、１つのチップ内での検査に必要な最大の段
数だけあれば、全チップの検査を行うことができる。−
！た、走査機械系等の誤（５）　　　　　　　　　　　
　　　−へ差等によって累積する位置合せ誤差は、位置
補正回路２０．２１によって補正を保つことができる。

以上、電子的に位置合せをする方法で説明したが、位置
合せにおいては、上記に代えて撮像器１４ＡをＸ、Ｙ方
向に動かすことによって、さらに良好な結果を得ること
ができる。

制＠１・処理部１９での詳細解析は、例えば解析メモリ
２６におけるように、濃淡画像データで行うので、位置
ずれ補正量は、撮像器１４Ａで得た画像データをＡ／Ｄ
変換器１４Ｂで多階調量子化のディジタル画像とする時
のサンプリングによる画素間のデータを補間演算により
、１ビツト以下の値を得ることができる。

第１３図は、この補間演算の概要を説明したもので、検
出器の画素を横軸に検出出力データを縦軸に示している
。検出器は、たとえば、リニャイメージセンサであり、
ｎｌ”＋１．・・・・・・のように多数のセンサが並ん
だもので、その検出出力も、第１３図に示すような量子
化されたものとなる。

そこで、このｎ、ｎ＋１．・・・・・・の値の線形補間
捷（２６）たは、高次補間をすることによって、検出出力と画素の
位置関係を更に飢かく求めることができる。

そこで、撮像器１４Ａを当該値だけ移動させて補正する
ことによって、より正確な位置合せが実　′現できる。

撮像器１４Ａにおいては、実際のマスク１１のパターン
が顕微鏡］、　３　Ｃによって拡大されているので例え
ば倍率を５０倍にすると、マスク１１の上での０．１μ
ｍは、撮像器１４Ａの上では５μｍとなり、機械的に容
易に合わせられる値となる。

以上の実施例においては、標準パターンデータとして設
計データから発生させたものを用いるものとして説明し
たが、これを、ひとつのマスク中の異なる２チップ間の
比較によって欠陥検出を行う装置においても同様な欠陥
判定器が利用できることは明らかである。

更に、実施例では、位置ずれ補正器を検出側。

手本側の両者に設けているが、一方は単に遅延用シフト
レジスタだけを設け、正負の位置合せ取出し位置は、他
方のみから決定するようにしてもよ（２７）い。

〔発明の効果〕

以上、詳細に説明したように、本発明によれば、位置合
せを検査中に行いながら欠陥判定を行うので、欠陥判定
器の構造をきわめて簡単なものにでき大巾なコストダウ
ンがはかれる。また、欠陥検出の後、真の欠陥か、実用
上書にならない欠陥かを詳細に解析することができ、誤
判定が増えるのを恐れて、従来あまり実用していなかっ
た鋭敏な欠陥候補検出器を使うことが可能になる。その
ために、検出感度を犬ｌ］に向上させ、かつ誤判定を防
止したパターン検査装置を提供することができ、例えば
、半導体製造用のマスク等のパターン検査の信頼性向」
二、高速化、経済化に顕著な効果が得られる。

【図面の簡単な説明】

第１図は、従来のパターン検査装置の一例のパターン検
出部の構成図、第２図は、その欠陥検出の原理図、第３
図は、本発明に係るパターン検査装置の一実施例のブロ
ック図、第４図は、その２（２８）次元パターン走査の説明図、第５図は、同欠陥候補検出
部の一実施例のブロック図、第６図は、その欠陥検出回
路の一実施例のブロック図、第７図は、そのタイムチャ
ート、第８図は、同局所画像切出し回路の一実弛例のブ
ロック図、第９図は、同年一致検出器の一実施例のブロ
ック図、第１０図は、同位置ずれによる典型的な疑似欠
陥の説明図、第１１図は、制御・処理部の欠陥解析のフ
ローチャート、第１２図は、欠陥候補検出部の画像バッ
ファメモリの位置ずれ補正部の一実施例のブロック図、
第１３図は、サンプリング補間演算の説明図である。１１・・・マスク、１２Ａ・・・ＸＹステージ、１２Ｂ
・・・機構制御装置、１２Ｃ・・・座標測定器、１３Ａ
・・・照明ＩＬ１３Ｂ・・・コンデンサレンズ、１３Ｃ
・・・顕微鏡、１４Ａ・・・撮像器、１４Ｂ・・・Ａ／
Ｄ変換器、１４Ｃ・・・タイミング発生回路、１５・・
・欠陥候補検ｆＬＬ１６・・・ビットパターン発生器、
１７・・・メモリインターフェース、１８・・・基準デ
ータ）Ｉ　モＩＪ、１９・・・制御・処理部、２０．２
’ｌ・・・位置補正回路、（２９）２２．２３・・・バッファメモリ、２４．．２５・・・
マルチプレクサ、２６．２７・・・解析メモリ、２８・
・・欠妬す口串に抵！ムイ敵デ立りＶｐ孫本部針’−’／Ｖｇ第２０纂２目腋り測手本側凹第ｑ図諷／θ回（＆）　　　　　　　　　　　　　　＜ｂ’）ｑす者や
Ｗ岑横浜市戸塚区吉田町２９２番地株式会社日立製作所生産技術研究所内０発　明　者　野本峰生横浜市戸塚区吉田町２９２番地株式会社日立製作所生産技術研究所内 −３９＝

Claims

【特許請求の範囲】１、検査対象のパターンについて２次元パターン走査を
行い、その映像信号を順次に送出する走査・撮像部と、
あらかじめ記憶している基準データに基づいて上記検査
対象のパターンに対応する基準パターンデータを順次に
発生する基準データ発生部と、上記の検査対象のパター
ンの映像信号と上記基準パターンデータとを、その位置
補正を施して比較し、欠陥候補を検出して同情報を送出
する欠陥候補検出部と、上記各部に対して所要の制御を
行うとともに、上記基準パターンデータに基づいて上記
欠陥候補の周辺パターン部分も含めて欠陥候補情報の詳
細解析を行い、上記欠陥候補の中から実用上許容しうる
誤差範囲内にあるものを除外するように演算処理を行う
制御・処理部とから構成したパターン検査装置。２、特許請求の範囲第１項記載のものにおいて、欠陥候
補検出部は、検査対象のパターンの映像信号と同対応の
基準パターンデータとについて、それぞれ、位置補正を
行い、制御・処理部の詳細解析に要する時間中の画像デ
ータをバッフアラリングしておくようにし、順次、少な
くとも高・中・低の３レベルの閾値との比較によって欠
陥候補の検出を行い、その検出に応じて制御・処理部に
対して割込みをするとともに、その比較前の各データを
欠陥候補情報として各解析メモリに記憶させておくよう
にしたものであるパターン検査装置。