[go: up one dir, main page]

JPS5833855A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS5833855A
JPS5833855A JP13250681A JP13250681A JPS5833855A JP S5833855 A JPS5833855 A JP S5833855A JP 13250681 A JP13250681 A JP 13250681A JP 13250681 A JP13250681 A JP 13250681A JP S5833855 A JPS5833855 A JP S5833855A
Authority
JP
Japan
Prior art keywords
film
aluminum
wiring
hillocks
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13250681A
Other languages
Japanese (ja)
Inventor
Katsuo Koike
小池 勝夫
Kei Kirita
桐田 慶
Iwao Higashinakagaha
東中川 厳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP13250681A priority Critical patent/JPS5833855A/en
Publication of JPS5833855A publication Critical patent/JPS5833855A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To suppress an extraordinary crystal growth to occur on the surface of an aluminum film by inplanting Sn ions in the aluminum film at the substrate temperature of 150-400 deg.C. CONSTITUTION:An oxidized film 12, an n type diffused layer 13, an insulating film 14 and an aluminum film 15 are formed on a p type Si substrate 11. The film 15 is formed by a magnetron sputtering method at 250 deg.C of the substrate temperature. Then, Sn ions are inplanted in the film 15. After the film 15 is then formed in the prescribed wire pattern 15A, it is heat treated at 450 deg.C for approx. 30min. Subsequently, the PSG film is formed as an insulation protective film 16. Hillock is prevented from producing by inplanting the Sn ions.

Description

【発明の詳細な説明】 本発明は、半導体装置の製造方法に係わシ、特に高信頼
性の金属薄膜配線を形成する方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of forming highly reliable metal thin film wiring.

集積回路等の半導体装置においては、素子間接続のため
に金属薄膜、例えば、アル1ニウム薄膜を用い膜配線の
形成が広く行なわれているつアルきニウムは半導体との
オーミック接続が容易であること、被着性が良いこと、
加工が容易であること、電気抵抗が小さいこと等の利点
を有している。しかし乍ら、一般にアルミニウム薄膜配
線形成後、半導体基体との良好なオーでツタ接続を得る
ために40G〜500℃の温度下で加熱する工程や絶縁
保饅膜形成のための昇温工程等があり、これらの工程で
、アルミニウムの異常結晶成長が起こってヒロックと称
する表面突起が生ずる。従来、このヒロックの発生は半
導体装置の信頼性を劣化せしめる大きな要因となってい
た。即ち、配線上を覆う絶縁保饅膜、或いは多層配線構
造の場合であれば、層間絶縁膜等にはヒロックに因って
一ンホールや破壊が生ずる。これらはいわゆる/臂シベ
ーシ1ン不良や層間リークの原因となっていた。又、素
子の微細化が進み配線幅も狭くなシつつある現在、狭い
配線の中にそれと同等若しくは数分の−の径を有するヒ
ロックが存在することは、配線中の電流の流れの均一性
を妨げ、通電寿命の点で深刻な問題となってきている。
In semiconductor devices such as integrated circuits, metal thin films, such as aluminum thin films, are widely used to form film wiring for inter-element connections. Aluminum can easily form ohmic connections with semiconductors. and good adhesion.
It has advantages such as easy processing and low electrical resistance. However, in general, after forming aluminum thin film wiring, there is a heating process at a temperature of 40G to 500°C to obtain a good contact with the semiconductor substrate, and a temperature raising process to form an insulating film. During these steps, abnormal crystal growth of aluminum occurs, resulting in surface protrusions called hillocks. Conventionally, the occurrence of hillocks has been a major factor in deteriorating the reliability of semiconductor devices. That is, in the case of an insulating film covering wiring or a multilayer wiring structure, a hole or breakage occurs in the interlayer insulating film etc. due to hillocks. These have been the cause of so-called /arm seal failures and interlayer leaks. In addition, as devices become smaller and wiring widths become narrower, the presence of hillocks with a diameter equal to or several times smaller than narrow wiring is a sign of the uniformity of current flow in the wiring. This has become a serious problem in terms of energizing life.

更に、微細配線を形成する場合の写真蝕刻工程、特に配
線用マスク/中ターンのフォトレジスト層への露光転写
工11においては、フォトレジスト基板表面の厳しい平
坦性が要求される。この場合、規定の平坦性が無いと転
写像のばけが生じ精密ノ譬ターンの形成ができなくなる
。又、多層構造の配線を形成する場合、下層の薄膜配線
層にヒロックが存在すると、上層部の薄膜配線形成中ス
ルーホール加工に悪影響を及ぼす。
Furthermore, in the photolithography process for forming fine wiring, particularly in the exposure transfer process 11 for the wiring mask/middle turn photoresist layer, strict flatness of the photoresist substrate surface is required. In this case, if the specified flatness is not achieved, the transferred image will blur, making it impossible to form precise patterns. Further, when forming a multilayer wiring structure, the presence of hillocks in the lower thin film wiring layer adversely affects through-hole processing during the formation of the upper thin film wiring.

本発明者らは、イオン注入を利用し九ヒロック抑制法を
一つ膜中導体装置の製造方法を先に提案しえ、即ち、ア
ルミニウム薄膜を形成した後、皺アルtニウム薄膜中に
ネオン(N・)、アルノン(Ar)、クリプトン(Kr
)勢の稀ガス類元素や、硼素(B)、砒素(As)、燐
(P)、硅素(si)等の元素を所定量イオン注入する
ことに因シ、その後の熱工程でのヒロックを著しく抑制
し得ることを明らかKした。しかし乍ら、その後の検討
によると、上記元素のイオン注入に因るヒロック発生の
抑制効果は、アルミニウム薄膜を基板温度が室温〜15
0℃の範囲において蒸着形成し九場合にのみ顕著であっ
て、150tl:以上の基板温度でのアルミニウム蒸着
膜に対しては殆ど効果がみられないことが判明した。
The present inventors have previously proposed a method for manufacturing an in-film conductor device using a nine-hillock suppression method using ion implantation, that is, after forming an aluminum thin film, neon ( N.), Arnon (Ar), Krypton (Kr)
) Due to the ion implantation of specified amounts of rare gas elements such as boron (B), arsenic (As), phosphorus (P), silicon (si), etc., hillocks may occur during the subsequent thermal process. It was clear that K could be significantly suppressed. However, subsequent studies have shown that the effect of suppressing the occurrence of hillocks due to the ion implantation of the above elements is limited when the substrate temperature is between room temperature and 15°C.
It was found that the effect was noticeable only when the aluminum was deposited at a temperature of 0° C., and almost no effect was observed for aluminum deposited at a substrate temperature of 150 tl or higher.

本発明の目的は、150℃以上400℃以下の基板温度
で形成されたアルミニウムを主成分とする金属膜を用い
て効果的にヒロ、り発生を抑制した金属配線を得る方法
を提供するにある。
An object of the present invention is to provide a method for obtaining metal wiring that effectively suppresses the occurrence of cracks and cracks using a metal film containing aluminum as a main component and formed at a substrate temperature of 150°C or higher and 400°C or lower. .

本発明は150℃〜400℃の温度に設定された基板上
にアルミニウムを主成分とする金属膜を形成したのち、
前記金属膜に錫元素(8m)をイオン注入することによ
って、その後の熱工程でのヒロ、り発生を抑制すること
を特徴とする。
In the present invention, after forming a metal film mainly composed of aluminum on a substrate set at a temperature of 150°C to 400°C,
The present invention is characterized in that by ion-implanting tin element (8m) into the metal film, occurrence of cracks and etchants in subsequent thermal processes is suppressed.

以下、本発明の^体的*msについて図面を用いてl!
明するー@1図(、)〜(Qは一実施例の製造工程を示
す断面図である。1111 vA(a)は例えば、比抵
抗10Ω−1のpmシリコン基板11上に所定O能動素
子中受動素子を形成することを目的とし、酸化、拡散、
気相堆積、蒸着及び写真−刻等の工程を経て、酸化膜1
2、nm拡散層13、絶縁膜14、アル1ニウムM15
を形成した時点での工程断面図である。II型型数散層
13酸化膜12の所定領域に設けられた開孔部において
燐拡散によって形成しであるが、集°積回路の如き場合
は実際には面積の異なるものが画一的に多数形成され能
動素子や受動素子の一部を構成している。また、アルミ
ニウムEll 5Fi、n型拡散層13上を含む基板上
の絶縁IMzaの所定領域に形成された開孔部において
、n型拡散層13と接触し且つ、絶縁膜14を覆う様に
基板全面に被着形成されている1本実施例では、アルミ
ニウム膜15は、基板温度〜25G℃にてマダネトロン
スノやツタ法によって厚さ0.81saに形成し喪。ま
た本実施例では蒸着材料として99.9999%純度の
アルミニウムを用い九が、目的に応じて、シリコンや鋼
等を含んだアルミニウム合金材料を用いても良い、この
後、(b)工程において、前記アルミニウム膜15中に
、加速エネルギー110に@Vにて錫イオン(8nつを
注入量3X1015個/−程注入する。続いて(c)工
程において、写真蝕刻法によシ前記アルミニウム膜15
を所定の配線ノ々ターンIIAK加工形成した後、11
ill拡散層13fC対するオーミック接触を得るため
に450℃30分程度の熱処理を行なう。上記イオン注
入を施さない場合、通常唸この熱工程時にアルミニウム
膜配線ノ4ターン151にはヒロックの成長が起ζ夛、
大きいものは1〜2細にも達する。本実施例の場合斯様
なヒロックの発生は皆無であった0次いで(d)工程に
おいて、PEG (Phoapho −St l l@
at@−Glams )膜を絶縁保護膜16として形成
する。 PEG膜の形成は化学気相堆積法によって行な
うが、この場合基板温度が400〜500℃l!度にな
る。しかしこの熱工程時においてもヒロックの異常成長
は生じなかった。ま九高温多湿下での通電による配線腐
蝕試験を行なったとζろ、不良紘全く発生し表かった。
The physical *ms of the present invention will be explained below using drawings!
1111 vA (a) is, for example, a predetermined O active element on a pm silicon substrate 11 with a specific resistance of 10 Ω-1. Oxidation, diffusion,
Oxide film 1 is formed through processes such as vapor deposition, vapor deposition, and photo-engraving.
2, nm diffusion layer 13, insulating film 14, aluminum M15
It is a process sectional view at the time of forming. The type II scattering layer 13 is formed by phosphorus diffusion in an opening provided in a predetermined region of the oxide film 12, but in reality, in the case of an integrated circuit, things with different areas are uniformly formed. A large number of them are formed and constitute part of an active element or a passive element. In addition, aluminum Ell 5Fi is formed on the entire surface of the substrate so as to contact the n-type diffusion layer 13 and cover the insulating film 14 in an opening formed in a predetermined area of the insulation IMza on the substrate including the top of the n-type diffusion layer 13. In this embodiment, the aluminum film 15 is formed to a thickness of 0.81 sa by the Madanetron Suno or Tsuta method at a substrate temperature of ~25 G°C. Furthermore, in this example, 99.9999% pure aluminum is used as the vapor deposition material; however, depending on the purpose, an aluminum alloy material containing silicon, steel, etc. may be used.After this, in step (b), Into the aluminum film 15, tin ions (8n ions are implanted at an implantation amount of 3×1015/- at an acceleration energy of 110 @V).Subsequently, in step (c), the aluminum film 15 is etched by photolithography.
After forming the predetermined wiring no-turn IIAK processing, 11
Heat treatment is performed at 450° C. for about 30 minutes to obtain ohmic contact with the ill diffusion layer 13fC. If the above-mentioned ion implantation is not performed, hillocks will normally grow on the aluminum film wiring 4 turn 151 during this thermal process.
Large ones reach 1 to 2 fine pieces. In the case of this example, there was no occurrence of such hillocks. Next, in the step (d), PEG (Phoapho-St l l@
at@-Glams) film is formed as the insulating protective film 16. The PEG film is formed by chemical vapor deposition, but in this case the substrate temperature is 400-500°C! It becomes degree. However, no abnormal growth of hillocks occurred during this thermal process. When we conducted a wiring corrosion test by energizing under high temperature and high humidity conditions, we found that no defects occurred at all.

尚、通常は(d)工程の後、I/ディングツ譬ラッド形
成ために、絶縁保護膜16への開孔形成工程や、ワイア
がンrイングエ模等が加えられて中導体装置が製造され
る。
Incidentally, after the step (d), a step of forming holes in the insulating protective film 16, a wire pattern, etc. are usually added to form the I/Dings conductor device to manufacture the medium conductor device. .

次に、2層構造の配線形成に本発明を適用した実施例に
ついて、第2図(a)〜(f)を用いて説明する。先ず
、(a)工程の時点で所定のシリコン基板11上忙厚さ
〜1JII111の熱酸化N11xxを形成し、該熱酸
化11jxx上に重量組成率〜1.5916のシリコン
を含むアルミニウム膜23を、基板温度〜200℃下に
てマグネトロンスパッタ法を用いて、厚さ〜1 sm 
IIC被着形成する。次すで(b)工程において、上記
アルミニウム族23の全面に、加速エネs、 af −
100&V、注入量4 X 1015個/dにて錫イオ
ン(an”)を注入する。次に(、)工程で、上記7 
k iニクム@XSを所定の配IIdターン28Aに写
真蝕刻加工する0次いで(d)工程において、前記アル
ミニウム配置IAターン23ムの表面上を含む基板金量
上に層間絶縁膜となるシリコン酸化膜24を気相堆積法
にて厚さ〜α6μmに形成した後、写真蝕刻法によりて
所定領域に層間接続用の開孔25を穿つ。上記層間絶縁
膜としてはシリコン酸化膜の他にシリコン窒化膜でも良
く、それらの形成方法は気相堆積法、!ラズマ堆積法等
何れでも良い。通常これらの絶縁膜を形成する場合基板
を300〜500℃に加熱するが、本実施例では誼加熱
工程に因ってもアルイニウム配線/々ターフ23ムにヒ
ロックの異常成長は全く生じなかった0次いで(・)工
程において、2層目配線用材料膜として重量組成率1.
5%のシリコンを含むアルミニウムM26を基板温度2
00′CK”C厚さ〜1μmK、マグネトロンスー中ツ
タ法にて形成する。この時必要であれば2層のアルミニ
ウム膜26を基板温度2oo℃にて厚さ〜1μmに、マ
グネトロンスパッタ法にて形成する。この時必要であれ
ば2層目のアルミニウム膜J16にも(b)工程と同様
の錫イオン注入を行なう。そして(f)工程において、
通常の写真蝕刻法を用いてアルミニウムM2cを加工し
、2層目の配線ノ譬ターンj6A、JOBを形成する。
Next, an embodiment in which the present invention is applied to forming wiring in a two-layer structure will be described with reference to FIGS. 2(a) to 2(f). First, at the time of step (a), a thermally oxidized N11xx having a thickness of ~1JII111 is formed on a predetermined silicon substrate 11, and an aluminum film 23 containing silicon with a weight composition ratio of ~1.5916 is formed on the thermally oxidized N11xx. Thickness ~1 sm using magnetron sputtering at substrate temperature ~200°C
IIC deposition is formed. Next, in step (b), acceleration energy s, af − is applied to the entire surface of the aluminum group 23.
Tin ions (an'') are implanted at 100&V and an implantation amount of 4 x 1015 ions/d.Next, in the step (,), the above 7
In the step (d), a silicon oxide film, which will become an interlayer insulating film, is formed on the substrate metal including the surface of the aluminum arranged IA turns 23A. 24 is formed to a thickness of ~α6 μm by vapor deposition, and then holes 25 for interlayer connection are formed in predetermined areas by photolithography. The above-mentioned interlayer insulating film may be a silicon nitride film in addition to a silicon oxide film, and the method for forming them is a vapor deposition method. Any method such as a plasma deposition method may be used. Normally, when forming these insulating films, the substrate is heated to 300 to 500°C, but in this example, no abnormal growth of hillocks occurred on the aluminum wiring/turf even during the heating process. Next, in the (-) step, the weight composition ratio is 1.0 as the second layer wiring material film.
Aluminum M26 containing 5% silicon was heated to a substrate temperature of 2.
00'CK''C Thickness ~ 1 μmK, formed by magnetron sputtering method. At this time, if necessary, two-layer aluminum film 26 is formed at substrate temperature 20° C. to thickness ~1 μm by magnetron sputtering method. At this time, if necessary, tin ions are implanted into the second layer of aluminum film J16 in the same manner as in step (b).Then, in step (f),
Aluminum M2c is processed using an ordinary photolithography method to form second-layer wiring pattern turns j6A and JOB.

以上の工程を経て得られた最後の形は、配線/臂ターン
26Aと26Bとの間を調べることによシ配線層間の耐
圧、リーク電流等を測定できゐ様になっている。上記構
造にて、実際に耐圧短絡等の測定を行なった結果、眉間
短絡状皆無であり、耐圧の分布4大幅な改善が認められ
た。
The final shape obtained through the above steps is such that it is possible to measure the withstand voltage, leakage current, etc. between the wiring layers by examining the area between the wiring/arm turns 26A and 26B. As a result of actually measuring voltage short circuits and the like with the above structure, there was no glabellar short circuit, and a significant improvement in the breakdown voltage distribution 4 was observed.

上記各実施例で述べた様に1本発明の方法によるアルミ
ニウム加熱蒸着膜に対するヒロックの抑制は、腐蝕試験
及び耐圧試験に対する大幅な改善を龜たらした。実際に
ヒロック発生の様子を表面粗さ針で評価した。シリコン
基板上に熱酸化層を〜1畑の厚さに形成し、諌熱酸化膜
の全面上に重量組成率でi、 s %のシリコンを含有
するアルミニウム膜を蒸着基板温度250℃で厚さ〜1
.itmに形成し庚。この試料を通常の工程よ)厳しい
熱処理条件である、500℃40分間の条件にて熱処理
し、表面状態を調べた。第3図(a)FiアルZニウム
膜へイオン注入を施とさなかっ九場合、(b)は熱処理
の前に100に@Vの加・速エネルギーにてアルミニウ
ム膜中へ錫イオン(liim”)を3X1G15個/c
d注入した場合の、夫々熱処理後Cts面粗さを鍔ぺた
結果である。(a)。
As described in the above examples, the suppression of hillocks on the aluminum heated vapor deposited film by the method of the present invention led to significant improvements in corrosion tests and pressure tests. The appearance of hillocks was actually evaluated using a surface roughness needle. A thermal oxidation layer is formed on a silicon substrate to a thickness of ~1 field, and an aluminum film containing silicon at a weight composition ratio of i, s% is deposited on the entire surface of the thermal oxide film to a thickness of 250°C at a substrate temperature. ~1
.. Formed into itm. This sample was heat treated at 500° C. for 40 minutes, which is a severe heat treatment condition (compared to a normal process), and the surface condition was examined. Figure 3 (a) shows the case in which ion implantation is not performed into the FiAlZnium film, and (b) shows the case in which tin ions (liim" ) 3X1G15 pieces/c
These are the results of Cts surface roughness after heat treatment in case of d injection. (a).

(b)の比較によっても本発明の効果は明瞭である。The effect of the present invention is also clear from the comparison of (b).

頴黴鏡観察の結果、上記イオン注入を施こしたアル1=
クム薄膜の熱処理後の表面には、微細な突起が多数発生
していることが判明した。
As a result of microscopic observation of mold, the above ion-implanted Al1=
It was found that many fine protrusions were generated on the surface of the Kumu thin film after heat treatment.

ヒのことから、アルミニウム膜へのイオン注入の効果は
、咳薄膜表面近傍に多数のヒロック発生該を形成して熱
処理時に微小ヒロックを多発させ、粗大ヒロックの発生
を抑えているものと解釈できる。微小ヒロックを多数発
生させ、巨視的にアルミニウム膜表面の平坦性を確保す
ることが、本発明の効果を生ぜしめるものと考えること
ができる。
From this, it can be interpreted that the effect of ion implantation into the aluminum film is to form a large number of hillocks near the surface of the thin film, generate many small hillocks during heat treatment, and suppress the formation of large hillocks. It can be considered that the effects of the present invention are produced by generating a large number of minute hillocks and ensuring macroscopic flatness of the aluminum film surface.

室温近傍に保たれた基板に蒸着したアルミニウム膜の場
合には、前述のように稀ガス元素をはじめ種々の元素の
イオン注入を施こすことKよ抄、後続熱工程のヒロック
発生を抑制することがでti九。150℃〜400℃の
温度に加熱された基板へのアルミニウム蒸着膜に対して
は、種々検討し九結果、現時点では錫元素(Jiim)
のイオン注入のみがヒロック抑制に対する顕著な効果を
示すことが判明している。実施例で述べた99.999
9%純度Oアル1ニウム薄膜や重量組成率で〜1.5%
Oシリコンを含有するアルミニウム薄膜をはじめ、シリ
コン、銅、rルマニウム、ニッケル、鉄等の元素或い唸
それらの元素を複数種、重量組成率で数%程度にまで含
有せしめた、何れのアルミニウム薄膜についても、上記
したヒロックの抑制効果が確認された。これらアルミニ
ウムを成分とする加熱蒸着薄膜に錫元素(Jim)を上
記実施例の要領にてイオン注入した後、後続の加熱工程
の温度を種々変えて調べたところ、該アルミニウム膜の
融点(〜600℃)近くまで、上記したヒロック抑制効
果があることも確認され友。又、上記実施例では、厚さ
〜1趨のアルミニウム膜中へ、加速エネルギー100〜
110x@vで錫イオン(8m”)を注入したが、注入
後のアル1=ウム膜中の錫元素の分布性、表面から高々
6G0A@度の深さにわたりているだけで、アルミニウ
ム膜の厚さ方向全体にわたって分布している訳ではない
0本発明の如きヒロック抑制効果を生ぜしめるには、ア
ルミニウム膜の表面近傍にのみ錫元素(Sn)をイオン
注入すれば良く、アルミニウム膜の深い領域に錫イオン
注入層を形成する必要はない。アルミニウム膜の厚さ方
向に沿りて、中央部から更に深い領域へ錫元素をイオン
注入した場合、逆にヒロック抑制効果ができないことが
、実験的に確かめられた。従って、錫元素をイオン注入
する場合の注入エネルギーは、被注入物質であるアルオ
ニウム膜の厚さく応じ1表面近傍を含む領域に注入イオ
ンの分布を形成する様に、適宜選択する必要がある。1
+、アルミニウム膜中に注入すべき錫元素の注入量は1
×1014〜lX1017個/cdの範囲が良く、更に
はI X 10”〜I X 1 G”個/ ad o範
囲でヒロック抑制の効果が顕著に現われた。tた、上記
実施例では、錫元素のイオン注入工程はアルミニウム配
線ノ譬ターン形成工程の前に行なったが、勿論Δターシ
形成後にアルミニウム膜配線中に錫元素をイオン注入し
ても良い。一般には、アルミニウム膜のヒロ゛ツクは1
00℃近傍の加熱工程によって生ずるが、加熱温度の上
昇と共に発生密度、ヒロックの大きさは増加する。
In the case of an aluminum film deposited on a substrate kept near room temperature, ion implantation of various elements including rare gas elements is performed as described above to suppress the occurrence of hillocks in the subsequent thermal process. Gadeti9. As for the aluminum vapor deposition film on the substrate heated to the temperature of 150℃ to 400℃, various studies have been conducted, and at present, tin element (Jiim) is used.
It has been found that only ion implantation of is shown to have a significant effect on hillock suppression. 99.999 mentioned in the example
9% purity O Al 1 thin film and weight composition ~1.5%
Any aluminum thin film containing elements such as silicon, copper, rumanium, nickel, iron, etc., or containing multiple types of these elements up to several percent by weight composition, including aluminum thin films containing silicon. The above-mentioned hillock suppressing effect was also confirmed. After ion-implanting tin element (Jim) into these thermally vapor-deposited thin films containing aluminum in the same manner as in the above examples, the melting point of the aluminum film (~600 ℃) It has also been confirmed that it has the above-mentioned hillock suppressing effect. In addition, in the above embodiment, acceleration energy of 100 to
Tin ions (8m") were implanted at 110x@v, but the distribution of tin in the aluminum film after implantation was such that the thickness of the aluminum film was only 6G0A@degrees deep from the surface. In order to produce the effect of suppressing hillocks as in the present invention, it is sufficient to ion-implant tin element (Sn) only near the surface of the aluminum film; It is not necessary to form a tin ion-implanted layer.Experiments have shown that if tin ions are implanted from the center to a deeper region along the thickness of the aluminum film, the hillock suppression effect cannot be achieved. Therefore, when ion-implanting tin element, the implantation energy needs to be selected appropriately so as to form a distribution of implanted ions in a region including the vicinity of the surface, depending on the thickness of the aluminum film that is the material to be implanted. There is 1.
+, the amount of tin element to be implanted into the aluminum film is 1
The range of ×1014 to lX1017 pieces/cd was good, and the effect of suppressing hillocks was remarkable in the range of I×10” to I×1 G” pieces/ado. In the above embodiment, the tin element ion implantation process was performed before the aluminum wiring pattern formation process, but it is of course possible to implant tin element ions into the aluminum film wiring after the ΔT pattern is formed. In general, the heroism of aluminum film is 1.
Hillocks are caused by a heating process near 00°C, but the density and size of hillocks increase as the heating temperature increases.

200℃以上の加熱に因りて生ずるヒロックは、集積回
路をはじめとする種々の半導体装置を製従って、斯様な
加熱工程を行なう前に、アルオニウム膜或いはアルミニ
ウム膜配線パターン中の所定領域へ所定量の錫元素をイ
オン注入することが、本発明のIイyトである。
Hillocks that occur due to heating above 200°C are used in manufacturing various semiconductor devices including integrated circuits. Ion implantation of the tin element is the first step of the present invention.

以上述べたように本発明によれば、150〜400℃の
基板温度てのアル1=ウム膜中に所定量の錫元素(8m
)をイオン注入する工程を、ヒロックの発生しうる後続
の熱工程の前に加えることKよ)、ヒロックによりてア
ルミニウム膜表面に発生する異常結晶成長を抑制できる
。そしてヒロックの発生を抑制することによつて、実施
例で述べ丸ように配線腐蝕中層間耐圧の著しい改善がな
される捻か、写真蝕刻工種時の精密′&Δターン形成等
が可能となった。また本発明によればヒロックの発生を
抑制するととkよシ配線の通電寿命が長くなシ、各楢半
導体装置の信頼性向上忙大きく寄与することができる。
As described above, according to the present invention, a predetermined amount of tin element (8 m
) is added before the subsequent thermal process that may cause hillocks), it is possible to suppress abnormal crystal growth that occurs on the surface of the aluminum film due to hillocks. By suppressing the occurrence of hillocks, it has become possible to significantly improve interlayer breakdown voltage during wiring corrosion, as described in the embodiments, and to form precise '&Δ turns during photolithography. Further, according to the present invention, by suppressing the occurrence of hillocks, the current life of the wiring can be extended, which can greatly contribute to improving the reliability of each semiconductor device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(1)〜(d)は本発明の一実施例を説明する念
めの工程断面図、第2図(、)〜(f)は他の実施例を
説明するための工程断面図、第3図(a) 、 (b)
は本発明の実施例の効果を説明するための特性図である
。 11・・・1mlシリコン基板、12・・・酸化膜、J
J・・1Ml拡散層、14・・・絶縁膜、15・・・ア
ルミニウム膜、151川アルミニウム膜配!Idターン
、1e・・・絶縁保護膜、2ノ・・・シリコン基板、2
2・・・酸化膜、23・・・アルミニウム膜、2sム・
・・アルミニウム配線/4ターン、24・・・シリコン
酸化膜、25・・・開孔、26川アルミニウム膜、Jg
A、JgB・・・アルミニウム膜配線パターン。 出願人代理人  弁理士 鈴 江 武 蓼第2図 第3図 1−100pm−1 1−100Pm−1
Figures 1 (1) to (d) are process sectional views for explaining one embodiment of the present invention, and Figures 2 (,) to (f) are process sectional views for explaining other embodiments. , Figure 3 (a), (b)
FIG. 2 is a characteristic diagram for explaining the effects of the embodiment of the present invention. 11...1ml silicon substrate, 12...oxide film, J
J...1Ml diffusion layer, 14...insulating film, 15...aluminum film, 151 aluminum film arrangement! Id turn, 1e...insulating protective film, 2no...silicon substrate, 2
2... Oxide film, 23... Aluminum film, 2smu.
...Aluminum wiring/4 turns, 24...Silicon oxide film, 25...Open hole, 26 Aluminum film, Jg
A, JgB... Aluminum film wiring pattern. Applicant's representative Patent attorney Takeshi Suzue Figure 2 Figure 3 1-100pm-1 1-100pm-1

Claims (1)

【特許請求の範囲】[Claims] 半導体基板上に150℃〜400℃の基板温度にてアル
ミニウムを主成分とする金属膜を形成しこの金属膜を配
線・臂ターンに加工した後200℃以上の熱工程が加え
られる半導体装置の製造方法において、前記金属膜を形
成した後、前記200℃以上の熱工程が加えられる前K
、前記金属膜に錫元素をイオン注入する工程を有するこ
とを特徴とする半導体装置の製造方法。
Manufacture of semiconductor devices in which a metal film mainly composed of aluminum is formed on a semiconductor substrate at a substrate temperature of 150°C to 400°C, and after this metal film is processed into wiring and arm turns, a heat process of 200°C or higher is applied. In the method, after forming the metal film and before applying the heat process at 200°C or higher,
. A method for manufacturing a semiconductor device, comprising the step of ion-implanting a tin element into the metal film.
JP13250681A 1981-08-24 1981-08-24 Manufacture of semiconductor device Pending JPS5833855A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13250681A JPS5833855A (en) 1981-08-24 1981-08-24 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13250681A JPS5833855A (en) 1981-08-24 1981-08-24 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS5833855A true JPS5833855A (en) 1983-02-28

Family

ID=15082943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13250681A Pending JPS5833855A (en) 1981-08-24 1981-08-24 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5833855A (en)

Similar Documents

Publication Publication Date Title
US3918149A (en) Al/Si metallization process
US3653999A (en) Method of forming beam leads on semiconductor devices and integrated circuits
US4708904A (en) Semiconductor device and a method of manufacturing the same
JPS6057952A (en) Manufacture of semiconductor device
US3663279A (en) Passivated semiconductor devices
KR100225946B1 (en) Metal wiring formation method of semiconductor device
US4975389A (en) Aluminum metallization for semiconductor devices
JPS6043858A (en) Manufacture of semiconductor device
US5243221A (en) Aluminum metallization doped with iron and copper to prevent electromigration
CA1238429A (en) Low resistivity hillock free conductors in vlsi devices
JPS5961146A (en) Manufacture of semiconductor device
JPS5833855A (en) Manufacture of semiconductor device
USH546H (en) Formation of thin-film resistors on silicon substrates
JPS60193333A (en) Manufacture of semiconductor device
JPS61290740A (en) Manufacture of semiconductor device
JPS60176231A (en) Electrode forming process of compound semiconductor element
JPS6339105B2 (en)
KR100204009B1 (en) Semiconductor device manufacturing method
JPH07263447A (en) Semiconductor device and its manufacture
KR100779392B1 (en) Semiconductor device and manufacturing method thereof
JPS5966125A (en) Manufacturing method of semiconductor device
JPH03169018A (en) Manufacture of semiconductor integrated circuit
JPH02215131A (en) Manufacture of semiconductor device
JPH0349229A (en) Semiconductor device
JPH0467635A (en) Formation of wiring