[go: up one dir, main page]

JPH1197487A - 実装方法及びその装置及び異方性導電シート - Google Patents

実装方法及びその装置及び異方性導電シート

Info

Publication number
JPH1197487A
JPH1197487A JP9259799A JP25979997A JPH1197487A JP H1197487 A JPH1197487 A JP H1197487A JP 9259799 A JP9259799 A JP 9259799A JP 25979997 A JP25979997 A JP 25979997A JP H1197487 A JPH1197487 A JP H1197487A
Authority
JP
Japan
Prior art keywords
anisotropic conductive
substrate
film
wiring
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9259799A
Other languages
English (en)
Inventor
Tetsuya Yamamoto
哲也 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9259799A priority Critical patent/JPH1197487A/ja
Publication of JPH1197487A publication Critical patent/JPH1197487A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10W72/0711
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H10W72/01325
    • H10W72/07141
    • H10W72/072
    • H10W72/073
    • H10W72/241
    • H10W72/321
    • H10W72/325
    • H10W72/352
    • H10W72/354
    • H10W74/15
    • H10W90/724
    • H10W90/734

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

(57)【要約】 【課題】本発明は、例えばフリップチップなどの半導体
装置を基板に実装する実装方法及びその装置及び異方性
導電材に関する。 【解決手段】本発明の実装方法は、複数のバンプ電極を
有する電子部品を基板上に形成された複数の配線端子に
接続する実装方法において、前記配線端子を包含する前
記基板上の領域に異方性導電膜を被着する異方性導電膜
被着工程と、前記異方性導電膜を囲繞する前記基板上の
領域及び前記異方性導電膜上の領域に導電性を有しない
絶縁性樹脂膜を被着する絶縁性樹脂膜被着工程と、ツー
ルにより前記電子部品を前記基板に対して加熱加圧し前
記異方性導電膜を介して前記バンプ電極を前記配線端子
に接続する圧着工程とを具備する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばフリップチ
ップなどの半導体装置を基板に実装する実装方法及びそ
の装置及び異方性導電材に関する。
【0002】
【従来の技術】たとえば、図9及び図10に示すよう
に、基板81に形成された電極82に半導体素子83を
異方性導電膜(ACF:nisotropic
nductive ilm)84を介して、実装ヘッ
ドである加熱加圧ツール85により実装している。すな
わち、基板81の電極82上に異方性導電膜84を貼り
付け、その上から例えばフリップチップなどの半導体装
置83の突起電極83aを位置決めし、半導体装置53
を仮固定するために、圧縮空気をエアシリンダに注入
し、加熱加圧ツール85を下降させて半導体装置83を
加熱加圧しながら、仮圧着を行う。その後、位置ずれが
無いことを確認した後、異方性導電膜84を完全に硬化
させるために、再度、加熱加圧ツール85を下降させ
て、加熱加圧し本圧着する。なお、この場合、異方性導
電膜84の代わりに、異方性導電ペースト(ACF:
nisotropic onductive as
te)又はクリームはんだを塗布してもよい。
【0003】ところで、上記従来の実装方法において
は、次のような問題があった。まず、図10に示すよう
に、異方性導電膜84は、ツール85による加圧・加熱
中に側方にはみ出すが、はみ出した異方性導電膜84
は、導電粒子86の充填率が低くなり、隣接する配線間
の絶縁性が低下する。
【0004】さらに、はみ出した異方性導電膜84が、
ツール85に付着・硬化して基板51を破壊するのを防
止するためのツール85に付着・硬化した異方性導電膜
84を除去する工程が入ることにより作業性が著しく低
下する。
【0005】最後に、異方性導電膜84の量を半導体装
置83の実装面積より小さくすると、電極82がむきだ
しのままになるため、絶縁性樹脂90で封止する必要が
ある。
【0006】
【発明が解決しようとする課題】上述したように、従来
技術では、異方性導電膜84は、ツール85による加圧
・加熱中に側方にはみ出すが、はみ出した異方性導電膜
84は、導電粒子86の充填率が低くなり、隣接する配
線間の絶縁性が低下する。さらに、はみ出した異方性導
電膜84が、ツール85に付着・硬化して基板81を破
壊するのを防止するためのツール85に付着・硬化した
異方性導電膜84を除去する工程が入ることにより作業
性が著しく低下する。最後に、異方性導電膜84の量を
半導体装置83の実装面積より小さくすると、電極82
がむきだしのままになるため、絶縁性樹脂で封止する必
要がある。本発明は、上記事情を勘案してなされたもの
で、上記技術的課題を解決することのできる実装方法を
提供することを目的とする。
【0007】
【課題を解決するための手段】請求項1の実装方法は、
複数のバンプ電極を有する電子部品を基板上に形成され
た複数の配線端子に接続する実装方法において、前記配
線端子を包含する前記基板上の領域に異方性導電膜を被
着する異方性導電膜被着工程と、前記異方性導電膜を囲
繞する前記基板上の領域及び前記異方性導電膜上の領域
に導電性を有しない絶縁性樹脂膜を被着する絶縁性樹脂
膜被着工程と、ツールにより前記電子部品を前記基板に
対して加熱加圧し前記異方性導電膜を介して前記バンプ
電極を前記配線端子に接続する圧着工程とを具備する。
【0008】請求項2の実装方法は、複数のバンプ電極
を有する電子部品を基板上に形成された複数の配線端子
に接続する実装方法において、前記配線端子上に介挿膜
を前記基板上に被着する介挿膜被着工程と、ツールによ
り前記電子部品を前記基板に対して加熱加圧し前記介挿
膜を介して前記バンプ電極を前記配線端子に接続する圧
着工程とを具備し、前記介挿膜は、前記配線端子を包含
する前記基板上の領域に被着される異方性導電部と、前
記異方性導電部を囲繞する前記基板上の領域に被着され
導電性を有しない絶縁性樹脂部とからなる。
【0009】請求項3の実装方法は、複数のバンプ電極
を有する電子部品を基板上に形成された複数の配線端子
に接続する実装方法において、前記配線端子を包含する
前記基板上の領域に異方性導電ペーストを前記基板上に
塗布する異方性導電ペースト塗布工程と、前記異方性導
電ペーストを囲繞する前記基板上の領域に導電性を有し
ない絶縁性樹脂ペーストを被着する絶縁性樹脂ペースト
被着工程と、ツールにより前記電子部品を前記基板に対
して加熱加圧し前記異方性導電ペーストを介して前記バ
ンプ電極を前記配線端子に接続する圧着工程とを具備す
る。
【0010】請求項4の実装装置は、複数のバンプ電極
を有する電子部品を複数の配線端子が形成された基板に
対してツールにより加熱加圧し前記バンプ電極を異方性
導電膜を介して複数の配線端子に接続する実装装置にお
いて、前記ツールの表面にはフッ素樹脂からなる薄膜が
形成されている。
【0011】請求項5の異方性導電シートは、バンプ電
極を対応する配線端子に電気的に接続する異方性導電シ
ートにおいて、配線端子を包含する領域に被着され且つ
前記バンプ電極と前記配線端子との間に電気的導通を付
与する導電粒子を分散状態にて含有する異方性導電部
と、前記異方性導電部を囲繞する位置に一体的に延設さ
れ前記バンプ電極と前記配線端子との間に電気的導通を
付与しない絶縁性樹脂部とを具備する。請求項6の異方
性導電シート、請求項5において、前記導電粒子を含有
しないか、又は、前記異方性導電部よりも含有量が小さ
い。
【0012】
【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して詳述する。図1は、この一実施形態の実装装
置を示している。この実装装置は、基板1を載置して位
置決めするテーブル部2と、このテーブル部2の上方に
配設され基板1に対して例えばフリップチップなどのバ
ンプ電極3aを有する半導体素子3(図2参照)を異方
性導電膜4(図2参照)を介して基板1に形成された例
えば銅薄膜からなる電極1a(図2参照)に対して加熱
加圧するための加熱加圧ツール5を有するツール部6
と、このツール部6及びテーブル部2の作動を制御する
ボンディング制御部7とを有している。
【0013】しかして、ツール部4は、加熱加圧ツール
5と、この加熱加圧ツール5を着脱自在に保持するチャ
ック8と、このチャック8を保持して昇降駆動する駆動
機構9と、チャック8の下端部に設けられ加熱加圧ツー
ル5と基板1との距離を計測する測距手段としてのレー
ザ変位計8aとを有している。そして、加熱加圧ツール
5は、実際に半導体素子3を加熱加圧する横断面がコの
字状をなす一対の当接部5a(図2参照)と、この当接
部5aに加熱電流を通電させる加熱電源5bとを有して
いる。そして、加熱加圧ツール5の当接部5a表面に
は、フッ素樹脂であるテフロン(商標名:米国デュポン
社製)薄膜5cが、被着されている。
【0014】さらに、チャック8は、その下端部におい
て加熱加圧ツール5を挾圧・保持するとともに、上端部
において電気的絶縁材を介して駆動機構9に連結されて
いる。そして、チャック8は、前記加熱電源5bに電気
的に接続され、その下端部を介して当接部5aに直流電
流を通電するようになっている。
【0015】しかして、駆動機構9は、空気圧シリンダ
13と、この空気圧シリンダ13により昇降駆動される
作動杆14と、空気圧シリンダ13内に圧縮空気を導入
かつ導出する空気案内管15と、前記空気案内管15を
介して空気圧シリンダ13に圧縮空気を供給する圧縮空
気源16と、圧縮空気源16から供給される圧縮空気の
空気圧シリンダ13への注入速度を制御して作動杆14
の昇降速度を制御するスピード制御器17と、空気案内
管15の中途に設けられ当接部5aによる加圧力を検出
する加圧力検出器18とを有している。
【0016】さらに、ボンディング制御部7には、後述
する実装プロセスを実現するための操作プログラムが格
納されていて、レーザ変位計8aからの出力信号SD及
び加圧力検出器18からの出力信号SPに基づいて、加
熱加圧ツール5の昇降及び加圧時間を制御するものであ
る。
【0017】つぎに、上記構成の実装装置を用いて、こ
の一実施形態の実装方法について述べる。図2には、こ
の実施形態の実装方法にて基板1上に異方性導電膜4を
介して実装される半導体素子3が示されている。この半
導体素子3は、シリコン(Si)製板状の本体3bと、
この本体3bに突設されたバンプ電極3aとからなって
いる。このバンプ電極3aの材質としては、例えば金
(Au)などが好適している。
【0018】さらに、基板1上にあらかじめ配設される
異方性導電膜4は、図2に示すように、エポキシ樹脂系
のフィルム基材31と、このフィルム基材31中に分散
保持された導電粒子32とを有している。この導電粒子
32は、例えばニッケル(Ni),半田,カーボン,導
電めっき樹脂ボール等が好ましい。また、導電粒子32
の粒径は、例えば数μm程度である。
【0019】さて、まず基板1をテーブル部2上に位置
決めする。図2に示すように、この基板1上には、予め
例えば銅などからなる配線1aが所定の回路パターンに
形成されている。そして、配線1aの端子をなす半導体
素子3の接続領域1bに、例えば厚さ数100μmの異
方性導電膜4を被着する。つぎに、異方性導電膜4の上
から例えば厚さ数100μmの絶縁性樹脂膜4aを積層
する。このとき、異方性導電膜4の形状は、半導体素子
3の形状とほぼ相似関係にあり、かつ、寸法は、半導体
素子3よりもわずかに大きい程度に設定する。一方、絶
縁性樹脂膜4aは、半導体素子3の形状とほぼ相似関係
にあり、かつ、その寸法は、異方性導電膜4はもとよ
り、接続領域1bを囲繞する外辺領域1eを含む配線1
を完全に被覆する寸法に設定する。
【0020】しかして、バンプ電極3aが、異方性導電
膜4及び絶縁性樹脂膜4aを介して、対応する配線1a
上になるように、半導体素子3を図示せぬ搬送・位置決
め機構により基板1上に位置決め・載置する。
【0021】つぎに、ボンディング制御部7からは、あ
らかじめ設定されているプログラムに従って駆動機構9
のスピード制御器17に制御信号SCが印加される。こ
れに伴って、スピード制御器17にては、下降速度V1
で作動杆14が下降するように、圧縮空気を圧縮空気源
16から空気圧シリンダ13に注入する。これにともな
って、加熱加圧ツール5は、基板1に向かって接近する
(図2参照)。このとき、レーザ変位計8aからは加熱
加圧ツール5と基板1との距離Dを示す信号SDがボン
ディング制御部7に入力する。しかして、ボンディング
制御部7にては、この信号SDが示す距離Dが予め設定
されているD0(例えば10mm)になったとき、スピ
ード制御器17に制御信号SCを印加し、下降速度V2
で作動杆14が下降するように、注入している圧縮空気
の圧力を減圧する。ここで、下降速度V1は、例えば6
0mm/秒、及び、下降速度V2は、例えば10mm/
秒である。すなわち、下降速度V2は、下降速度V1の
ほぼ6分の1のように微速で下降する。このように減速
した状態で加熱加圧ツール5の当接体11を半導体素子
3に当接させるとともに、加熱加圧する。その結果、バ
ンプ電極3aは、異方性導電膜4及び絶縁性樹脂膜4a
を変形させながら侵入し、異方性導電膜4中の導電粒子
32を介して配線1aに電気的に接続される(図3参
照)。
【0022】一方、異方性導電膜4及び絶縁性樹脂膜4
aは、加熱加圧ツール5による加熱により硬化し、半導
体素子3は、基板1に固着される。このとき、加熱加圧
ツール5の当接部5a表面には、テフロン薄膜5cが施
されているため、異方性導電膜4及び絶縁性樹脂膜4a
が付着・硬化しても簡単に剥がすことができ、生産性向
上に寄与できる。
【0023】また、絶縁性樹脂膜4aは、半導体素子3
の形状とほぼ相似関係にあり、かつ、その寸法は、異方
性導電膜4はもとより、配線1を完全に被覆する寸法に
設定されているので、加圧加熱による硬化後において
も、半導体素子3と基板1との間に十分な量が介在する
こととなり、配線1及びバンプ電極3aを完全に封止す
ることができ、従来のように、封止剤を追加する工程が
必要となることはなく、生産性向上に寄与できる。
【0024】つぎに、本発明の他の実施形態について図
4乃至図6に基づいて述べる。なお、前記実施例の説明
と同一部分には、同一記号を付し、詳細な説明を省略す
る。この実施形態においては、まず基板1をテーブル部
2上に位置決め・載置する。そして、配線1aの半導体
素子3の接続領域に、例えば厚さ数10μmの異方性導
電シート40(図6参照)を被着させる。この異方性導
電シート40は、例えばニッケル(Ni)やカーボン
(C)などの粒径数μm程度の導電粒子32を含有し接
続領域1bを被覆する導電部位40−1と、この導電部
位40−1の周辺である外辺領域1eを被覆し且つ導電
粒子32を含有しない絶縁部位40−2とからなってい
る。これら導電部位40−1及び絶縁部位40−2は、
エポキシ樹脂系のフィルム基材31を共通基材としてい
る。
【0025】このとき、異方性導電シート40の導電部
位40−1の形状は、半導体素子3の形状とほぼ相似関
係にあり、かつ、寸法は、半導体素子3よりもわずかに
大きい程度に設定する。一方、異方性導電シート40の
絶縁部位40−2の外形寸法は、異方性導電シート40
はもとより、配線1を完全に被覆する寸法に設定する。
【0026】しかして、半導体素子3を図示せぬ搬送・
位置決め機構により異方性導電シート40上に位置決め
・載置し、バンプ電極3aが、異方性導電シート40を
介して、対応する配線1a上になるようにする。そし
て、加熱加圧ツール5の当接部5aを半導体素子3に当
接させるとともに、加熱加圧する。その結果、バンプ電
極3aは、異方性導電シート40を変形させながら侵入
し、異方性導電シート40の導電部位40−1中の導電
粒子32を介して配線1aに電気的に接続される(図5
参照)。
【0027】一方、異方性導電シート40全体を構成し
ているフィルム基材31は、加熱加圧ツール5による加
熱により硬化し、半導体素子3は、基板1に固着される
が、異方性導電シート40の絶縁部位40−2の外形寸
法は、配線1を完全に被覆する大きさに設定されている
ので、加圧加熱による硬化後においても、半導体素子3
と基板1との間にフィルム基材31aが十分な量だけ介
在することとなり、配線1及びバンプ電極3aを完全に
封止することができ、従来のように、封止剤を追加する
工程が必要となることはなく、生産性向上に寄与でき
る。
【0028】つぎに、本発明の第3の実施形態について
図7及び図8に基づいて述べる。なお、第1の実施例の
説明と同一部分には、同一記号を付し、詳細な説明を省
略する。
【0029】この実施形態においては、まず基板1をテ
ーブル部2上に位置決めする。そして、配線1aの半導
体素子3の接続領域1bに、図示せぬシリンジ機構によ
り、例えば厚さ数10μm程度に異方性導電ペースト5
0を塗布させる。この異方性導電ペースト50は、例え
ばニッケル(Ni)やカーボン(C)などの粒径数μm
程度の導電粒子32を含有する例えばエポキシ樹脂など
の材質からなるペースト52からなっている。このと
き、被着している異方性導電ペースト50の形状は、半
導体素子3の形状とほぼ相似関係にあり、かつ、寸法
は、半導体素子3よりもわずかに大きい程度に設定す
る。
【0030】つぎに、異方性導電ペースト50を囲繞す
るようにエポキシ樹脂系の接着剤のみからなっている絶
縁性ペースト53を図示せぬシリンジ機構により外辺領
域1eに塗布する。この絶縁性ペースト53には導電粒
子32は含有しない絶縁性の例えばエポキシ樹脂などの
材質からなっていて、その外形寸法は、異方性導電ペー
スト50はもとより、配線1を完全に被覆する大きさに
設定する。
【0031】しかして、バンプ電極3aが、異方性導電
ペースト50を介して、対応する配線1a上になるよう
に、半導体素子3を図示せぬ搬送・位置決め機構により
基板1上に位置決めする。そして、加熱加圧ツール5の
当接部5aを半導体素子3に当接させるとともに、加熱
加圧する。その結果、バンプ電極3aは、異方性導電ペ
ースト50を変形させながら侵入し、異方性導電ペース
ト50を介して配線1aに電気的に接続されるが、絶縁
性ペースト53の外形寸法は、配線1を完全に被覆する
大きさに設定されているので、加圧加熱による硬化後に
おいても、半導体素子3と基板1との間にエポキシ樹脂
が十分な量だけ介在することとなり、配線1及びバンプ
電極3aを完全に封止することができ、従来のように、
封止剤を追加する工程が必要となることはなく、生産性
向上に寄与できる。
【0032】なお、上記第3の実施形態において、絶縁
性ペースト53の代わりに、エポキシ樹脂系のフィルム
基材31を被着させても同様の効果を得ることができ
る。また、上記第3の実施形態において、異方性導電ペ
ースト50の代わりにエポキシ樹脂系のフィルム基材か
らなり例えばニッケル(Ni)やカーボン(C)などの
導電粒子を含有する異方性導電フィルムを被着させるよ
うにしてもよい。
【0033】
【発明の効果】請求項1の実装方法は、複数のバンプ電
極を有する電子部品を基板上に形成された複数の配線端
子に接続する実装方法において、前記配線端子を包含す
る前記基板上の領域に異方性導電膜を前記基板上に被着
する異方性導電膜被着工程と、前記異方性導電膜を囲繞
する前記基板上の領域及び前記異方性導電膜上の領域に
導電性を有しない絶縁性樹脂膜を被着する絶縁性樹脂膜
被着工程と、ツールにより前記電子部品を前記基板に対
して加熱加圧し前記異方性導電膜を介して前記バンプ電
極を前記配線端子に接続する圧着工程とを具備する。
【0034】しかして、請求項1の実装方法は、加圧加
熱による硬化後においても、電子部品基板との間に十分
な量の封止樹脂が介在することとなり、配線端子及びバ
ンプ電極を完全に封止することができ、従来のように、
封止剤を追加する工程が必要となることはなく、生産性
向上に寄与できる。
【0035】請求項2の実装方法は、複数のバンプ電極
を有する電子部品を基板上に形成された複数の配線端子
に接続する実装方法において、前記配線端子上に介挿膜
を前記基板上に被着する介挿膜被着工程と、ツールによ
り前記電子部品を前記基板に対して加熱加圧し前記介挿
膜を介して前記バンプ電極を前記配線端子に接続する圧
着工程とを具備し、前記介挿膜は、前記配線端子を包含
する前記基板上の領域に被着される異方性導電部と、前
記異方性導電部を囲繞する前記基板上の領域に被着され
導電性を有しない絶縁性樹脂部とからなる。
【0036】しかして、請求項2の実装方法は、加圧加
熱による硬化後においても、電子部品と基板との間に封
止樹脂が十分な量だけ介在することとなり、配線端子及
びバンプ電極を完全に封止することができ、従来のよう
に、封止剤を追加する工程が必要となることはなく、生
産性向上に寄与できる。
【0037】請求項3の実装方法は、複数のバンプ電極
を有する電子部品を基板上に形成された複数の配線端子
に接続する実装方法において、前記配線端子を包含する
前記基板上の領域に異方性導電ペーストを前記基板上に
塗布する異方性導電ペースト塗布工程と、前記異方性導
電ペーストを囲繞する前記基板上の領域に導電性を有し
ない絶縁性樹脂ペーストを被着する絶縁性樹脂ペースト
被着工程と、ツールにより前記電子部品を前記基板に対
して加熱加圧し前記異方性導電ペーストを介して前記バ
ンプ電極を前記配線端子に接続する圧着工程とを具備す
る。
【0038】しかして、請求項3の実装方法は、加圧加
熱による硬化後においても、電子部品と基板との間に封
止樹脂が十分な量だけ介在することとなり、配線端子及
びバンプ電極を完全に封止することができ、従来のよう
に、封止剤を追加する工程が必要となることはなく、生
産性向上に寄与できる。
【0039】請求項4の実装装置は、複数のバンプ電極
を有する電子部品を複数の配線端子が形成された基板に
対してツールにより加熱加圧し前記バンプ電極を異方性
導電膜を介して複数の配線端子に接続する実装装置にお
いて、前記ツールの表面にはフッ素樹脂からなる薄膜が
形成されている。
【0040】しかして、請求項4の実装装置は、加熱加
圧用のツールの表面にテフロン処理が施されているた
め、封止樹脂が付着・硬化しても簡単に剥がすことがで
き、生産性向上に寄与できる。
【0041】請求項5の異方性導電シートは、バンプ電
極を対応する配線端子に電気的に接続する異方性導電シ
ートにおいて、配線端子を包含する領域に被着され且つ
前記バンプ電極と前記配線端子との間に電気的導通を付
与する導電粒子を分散状態にて含有する異方性導電部
と、前記異方性導電部を囲繞する位置に一体的に延設さ
れ前記バンプ電極と前記配線端子との間に電気的導通を
付与しない絶縁性樹脂部とを具備する。
【0042】また、請求項6の異方性導電シート、請求
項5において、前記導電粒子を含有しないか、又は、前
記異方性導電部よりも含有量が小さい。しかして、請求
項5及び請求項6の異方性導電シートは、加圧加熱によ
る硬化後においても、電子部品と基板との間に封止樹脂
が十分な量だけ介在することとなり、配線端子及びバン
プ電極を完全に封止することができ、従来のように、封
止剤を追加する工程が必要となることはなく、生産性向
上に寄与できる。
【図面の簡単な説明】
【図1】本発明の一実施形態の実装装置の全体構成図で
ある。
【図2】本発明の一実施形態の実装方法の説明図であ
る。
【図3】本発明の一実施形態の実装方法の説明図であ
る。
【図4】本発明の第2の実施形態の実装方法の説明図で
ある。
【図5】本発明の第2の実施形態の実装方法の説明図で
ある。
【図6】本発明の異方性導電シートの説明図である。
【図7】本発明の第3の実施形態の実装方法の説明図で
ある。
【図8】本発明の第3の実施形態の実装方法の説明図で
ある。
【図9】従来技術の説明図である。
【図10】従来技術の説明図である。
【符号の説明】
1:基板,3:半導体素子,3a:バンプ電極,4:異
方性導電膜,5:加熱加圧ツール。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】複数のバンプ電極を有する電子部品を基板
    上に形成された複数の配線端子に接続する実装方法にお
    いて、前記配線端子を包含する前記基板上の領域に異方
    性導電膜を被着する異方性導電膜被着工程と、前記異方
    性導電膜を囲繞する前記基板上の領域及び前記異方性導
    電膜上の領域に導電性を有しない絶縁性樹脂膜を被着す
    る絶縁性樹脂膜被着工程と、ツールにより前記電子部品
    を前記基板に対して加熱加圧し前記異方性導電膜を介し
    て前記バンプ電極を前記配線端子に接続する圧着工程と
    を具備することを特徴とする実装方法。
  2. 【請求項2】複数のバンプ電極を有する電子部品を基板
    上に形成された複数の配線端子に接続する実装方法にお
    いて、前記配線端子上に介挿膜を前記基板上に被着する
    介挿膜被着工程と、ツールにより前記電子部品を前記基
    板に対して加熱加圧し前記介挿膜を介して前記バンプ電
    極を前記配線端子に接続する圧着工程とを具備し、前記
    介挿膜は、前記配線端子を包含する前記基板上の領域に
    被着される異方性導電部と、前記異方性導電部を囲繞す
    る前記基板上の領域に被着され導電性を有しない絶縁性
    樹脂部とからなることを特徴とする実装方法。
  3. 【請求項3】複数のバンプ電極を有する電子部品を基板
    上に形成された複数の配線端子に接続する実装方法にお
    いて、前記配線端子を包含する前記基板上の領域に異方
    性導電ペーストを前記基板上に塗布する異方性導電ペー
    スト塗布工程と、前記異方性導電ペーストを囲繞する前
    記基板上の領域に導電性を有しない絶縁性樹脂ペースト
    を被着する絶縁性樹脂ペースト被着工程と、ツールによ
    り前記電子部品を前記基板に対して加熱加圧し前記異方
    性導電ペーストを介して前記バンプ電極を前記配線端子
    に接続する圧着工程とを具備することを特徴とする実装
    方法。
  4. 【請求項4】複数のバンプ電極を有する電子部品を複数
    の配線端子が形成された基板に対してツールにより加熱
    加圧し前記バンプ電極を異方性導電膜を介して複数の配
    線端子に接続する実装装置において、前記ツールの表面
    にはフッ素樹脂からなる薄膜が形成されていることを特
    徴とする実装装置。
  5. 【請求項5】バンプ電極を対応する配線端子に電気的に
    接続する異方性導電シートにおいて、配線端子を包含す
    る領域に被着され且つ前記バンプ電極と前記配線端子と
    の間に電気的導通を付与する導電粒子を分散状態にて含
    有する異方性導電部と、前記異方性導電部を囲繞する位
    置に一体的に延設され前記バンプ電極と前記配線端子と
    の間に電気的導通を付与しない絶縁性樹脂部とを具備す
    ることを特徴とする異方性導電シート。
  6. 【請求項6】前記絶縁性樹脂部は、前記導電粒子を含有
    しないか、又は、前記異方性導電部よりも含有量が小さ
    いことを特徴とする請求項5記載の異方性導電シート。
JP9259799A 1997-09-25 1997-09-25 実装方法及びその装置及び異方性導電シート Pending JPH1197487A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9259799A JPH1197487A (ja) 1997-09-25 1997-09-25 実装方法及びその装置及び異方性導電シート

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9259799A JPH1197487A (ja) 1997-09-25 1997-09-25 実装方法及びその装置及び異方性導電シート

Publications (1)

Publication Number Publication Date
JPH1197487A true JPH1197487A (ja) 1999-04-09

Family

ID=17339168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9259799A Pending JPH1197487A (ja) 1997-09-25 1997-09-25 実装方法及びその装置及び異方性導電シート

Country Status (1)

Country Link
JP (1) JPH1197487A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441578B1 (ko) * 2001-07-24 2004-07-23 제이에스알 가부시끼가이샤 이방도전성 쉬이트 및 커넥터
EP1076360A3 (en) * 1999-08-09 2005-02-02 Sony Chemicals Corporation Process for mounting semiconductor device and mounting apparatus
JP2007094412A (ja) * 2005-09-27 2007-04-12 Samsung Sdi Co Ltd プラズマディスプレイ装置
JP2010239153A (ja) * 2010-06-24 2010-10-21 Sony Chemical & Information Device Corp 半導体装置の製造方法
JP2017107926A (ja) * 2015-12-08 2017-06-15 株式会社新川 電子部品実装装置
WO2021177409A1 (ja) * 2020-03-04 2021-09-10 Tdk株式会社 素子アレイの加圧装置、製造装置および製造方法
JP2021141158A (ja) * 2020-03-04 2021-09-16 Tdk株式会社 素子アレイの加圧装置、製造装置および製造方法
JP2021141160A (ja) * 2020-03-04 2021-09-16 Tdk株式会社 素子アレイの加圧装置、製造装置および製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1076360A3 (en) * 1999-08-09 2005-02-02 Sony Chemicals Corporation Process for mounting semiconductor device and mounting apparatus
KR100441578B1 (ko) * 2001-07-24 2004-07-23 제이에스알 가부시끼가이샤 이방도전성 쉬이트 및 커넥터
JP2007094412A (ja) * 2005-09-27 2007-04-12 Samsung Sdi Co Ltd プラズマディスプレイ装置
JP2010239153A (ja) * 2010-06-24 2010-10-21 Sony Chemical & Information Device Corp 半導体装置の製造方法
JP2017107926A (ja) * 2015-12-08 2017-06-15 株式会社新川 電子部品実装装置
WO2021177409A1 (ja) * 2020-03-04 2021-09-10 Tdk株式会社 素子アレイの加圧装置、製造装置および製造方法
JP2021141158A (ja) * 2020-03-04 2021-09-16 Tdk株式会社 素子アレイの加圧装置、製造装置および製造方法
JP2021141160A (ja) * 2020-03-04 2021-09-16 Tdk株式会社 素子アレイの加圧装置、製造装置および製造方法
KR20220136391A (ko) * 2020-03-04 2022-10-07 티디케이가부시기가이샤 소자 어레이의 가압 장치, 제조 장치 및 제조 방법
CN115210855A (zh) * 2020-03-04 2022-10-18 Tdk株式会社 元件阵列的加压装置、制造装置和制造方法

Similar Documents

Publication Publication Date Title
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
JPWO1998030073A1 (ja) 回路基板への電子部品の実装方法及びその装置
JPH11191569A (ja) フリップチップ実装方法および半導体装置
JP4097378B2 (ja) 電子部品の実装方法及びその装置
JPH1197487A (ja) 実装方法及びその装置及び異方性導電シート
JP2985640B2 (ja) 電極接続体及びその製造方法
JP4164052B2 (ja) 電子部品組立体の製造方法及び表示パネル組立体の製造方法
JPH08320498A (ja) 液晶表示パネルの端子接続構造
JP2006286790A (ja) 配線基板の接合方法、配線基板の接合部の構造、及び配線基板の接合部を備えた電気回路装置
JP4768188B2 (ja) チップ実装方法および装置
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP2823667B2 (ja) 半導体素子の実装方法
JP2007035546A (ja) 圧着装置及び圧着方法
JP2006154621A (ja) 基板の接着方法
JP3914332B2 (ja) 半導体装置の製造方法
JPH11135925A (ja) 電子部品の実装方法及び導電粒子の転写方法
JPH10294341A (ja) 実装方法及びその装置及び異方性導電材及びテープ・キャリア・パッケージ
JPH07283269A (ja) 回路基板の電極パタ−ンとバンプ電極パタ−ンとのボンディング方法
JP4459258B2 (ja) 電子部品の実装方法
JP2010062589A (ja) 電子部品の実装方法
JPH11330154A (ja) フレキシブル基板およびこれを用いたテープキャリアパッケージとそれらの実装方法
JPH1092869A (ja) 電子部品実装方法及びその装置
WO2007088647A1 (ja) 電気部品の実装方法
JPS63151031A (ja) 半導体装置の接続方法
JP3494048B2 (ja) バンプ付電子部品の実装構造および実装方法