JPH118332A - マイクロ波装置用パッケージ - Google Patents

Abstract

(57)【要約】 【課題】 放熱特性が良好で、発振し難く、小型化が容
易なマイクロ波装置用パッケージを提供すること。 【解決手段】 セラミック製ベース１の表面に放熱用金
属プレート１２を配置し、該放熱用金属プレート上に半
導体チップ１０及び入力及び出力整合回路基板８及び９
を取り付け、セラミック製ベースの表面及び裏面には金
属膜を設けるとともに、該セラミック製ベースには金属
を充填し金属膜に接触したスルーホール１１を設けるこ
とにより、該セラミック製ベースの表面及び裏面の金属
膜を電気的且つ熱的に導通するようにして放熱効果を高
め、第一層及び第二層セラミックフレーム２及び３の内
側面に金属膜を設けることにより、パッケージ内部にお
ける帯域内信号の帰還による発振を防止することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、衛星通信、地上マ
イクロ波通信、移動体通信等に使用する増幅器、ミク
サ、発振器等のマイクロ波装置を収納するマイクロ波装
置用パッケージに関するものである。

【０００２】

【従来の技術】従来、マイクロ波装置用パッケージとし
ては図６に示すようなものがあった。図６は、従来例と
して、「Microwave Module Packaging」(IEEE MTT-S DI
GEST 1992 P1503)に示されたマイクロ波装置用パッケー
ジの基本構成を示す分解斜視図である。図６において、
３１はセラミック製ベース、３２は第一層セラミックフ
レーム、３３は第二層セラミックフレーム、３４は蓋、
３５は入力端子、３６は出力端子、３７はバイアス端
子、３８は入力整合回路基板、３９は出力整合回路基
板、４０は半導体チップである。

【０００３】第一層セラミックフレーム３２には金属膜
の形成により入力端子３５、出力端子３６及びバイアス
端子３７が構成され、また、第一層セラミックフレーム
３２及び第二層セラミックフレーム３３の表面及び裏面
の所定の部分には金属膜により接続線が形成され、これ
らは同時焼成により一体形成される。入力整合回路基板
３８、出力整合回路基板３９及び半導体チップ４０は第
一層セラミックフレーム３２及び第二層セラミックフレ
ーム３３内に挿入され、セラミック製ベース３１に取り
付けられて後、蓋３４を第二層セラミックフレーム３３
上に被せ、ハンダ付けまたは溶接等の封止手段により取
り付けて気密封止される。

【０００４】次に、図６を参照して、上記従来のマイク
ロ波装置用パッケージの動作について説明する。入力端
子５から入力した信号は、入力整合回路基板８、出力整
合回路基板９及び半導体チップ１０で構成される増幅器
で増幅され、出力端子６から取り出される。バイアス端
子７は半導体チップにバイアス電圧を印加するために使
用される。半導体チップから発生した熱は、セラミック
製ベース１を伝播して筐体から放熱される。第一層セラ
ミックフレーム２及び第二層セラミックフレーム３のパ
ッケージ外部側に側面金属膜を設ける場合には、パッケ
ージのカットオフ周波数はパッケージ外形寸法によって
決まる。

【０００５】

【発明が解決しようとする課題】上記従来のマイクロ波
装置用パケージにおいては、図６に示すように、セラミ
ック製ベースを使用するため放熱特性が悪いという問題
があり、また、第一層セラミックフレーム及び第二層セ
ラミックフレームのパッケージ外部側に側面金属膜を設
ける場合には、パッケージのカットオフ周波数が低く、
パッケージ内で帯域内信号の帰還が起こり発振しやすい
という問題があり、その上、入力整合回路基板８と出力
整合回路基板９と第一層セラミックフレーム２とを個別
の部品で構成するので製造コストが高くなると共に小型
化が難しくなる、等の問題点があった。

【０００６】本発明は、上記従来の問題を解決するため
になされたもので、放熱特性が良好で、発振し難く、小
型化が容易なマイクロ波装置用パッケージを提供するこ
とを目的とする。

【０００７】

【課題を解決するための手段】本発明の第１の発明に係
るマイクロ波装置用パッケージは、セラミック製ベース
と、前記セラミック製ベース上に重ねて配置された第一
層セラミックフレームと、前記第一層セラミックフレー
ム上に重ねて配置された第二層セラミックフレームとか
らなり、前記セラミック製ベース上の前記第一層及び第
二層セラミックフレームの内側領域に半導体チップ及び
入力及び出力整合回路基板を収納するマイクロ波装置用
パッケージにおいて、前記セラミック製ベースの表面に
放熱用金属プレートを配置し、前記放熱用金属プレート
上に前記半導体チップ及び入力及び出力整合回路基板を
取り付けて構成され、前記セラミック製ベースの表面及
び裏面の所定の箇所には金属膜を設けるとともに、前記
セラミック製ベースには金属を充填し前記金属膜に接触
したスルーホールを設けることにより、前記表面及び裏
面の金属膜を電気的且つ熱的に導通するようにしたもの
である。

【０００８】本発明の第２の発明に係るマイクロ波装置
用パッケージは、前記第一層セラミックフレーム及び第
二層セラミックフレームのパッケージの内側に面する側
面に対し前記セラミック製ベースの表面に設けた金属膜
と電気的に接続するよう配置された金属膜を設けるよう
にしたものである。

【０００９】本発明の第３の発明に係るマイクロ波装置
用パッケージは、前記第一層セラミックフレーム及び第
二層セラミックフレームのパッケージの内側に対し突起
を設け、前記突起の側面に対し前記セラミック製ベース
の表面に設けた金属膜と電気的に接続するよう配置され
た金属膜を設けるようにしたものである。

【００１０】本発明の第４の発明に係るマイクロ波装置
用パッケージは、前記第一層セラミックフレームのパッ
ケージ内部側における前記第二層セラミックフレームと
対面する部分に対し前記セラミック製ベースの表面に設
けた金属膜と電気的に接続するよう配置された金属を充
填したスルーホールを設けるようにしたものである。

【００１１】本発明の第５の発明に係るマイクロ波装置
用パッケージは、前記第一層セラミックフレーム上で前
記第二層セラミックフレームの内側に形成される領域
に、マイクロストリップ線路で構成される先端開放線
路、先端短絡線路、ラジアルスタブ、線路間結合を利用
した直流素子回路等の分布定数型回路素子、あるいは薄
膜抵抗、対向平行平板型キャパシタ、スパイラルインダ
クタ等の集中定数型回路素子で構成されたマイクロ波回
路素子からなる入力整合回路及び出力整合回路を構成す
るようにしたものである。

【００１２】

【発明の実施の形態】 実施の形態１．まず、図１を参照して、本発明の実施の
形態１におけるマイクロ波装置用パッケージの構成を説
明する。図１は本発明の実施の形態１におけるマイクロ
波装置用パッケージの構成を示す分解斜視図である。図
１において、１はスルーホール１１を有するセラミック
製ベース、２は第一層セラミックフレーム、３は第二層
セラミックフレームである。

【００１３】また、４は蓋、５は入力端子、６は出力端
子、７はバイアス端子、８は入力整合回路基板、９は出
力整合回路基板、１０は半導体チップ、１１はセラミッ
ク製ベース１に設けた金属を充填したスルーホール、１
２は半導体チップ１０を取り付けた放熱用金属プレート
である。なお、放熱用金属プレート１２には半導体チッ
プ１０が取り付けられるが、入力整合回路基板８及び出
力整合回路基板９などを取り付けてもよい。

【００１４】次に、本実施の形態におけるマイクロ波装
置用パッケージの動作を説明する。セラミック製ベース
１の表面及び裏面には金属膜（図示せず）が設けられ、
これらの金属膜は金属を充填したスルーホール１１を通
して電気的且つ熱的に導通される。半導体チップ１０か
ら発生した熱は、放熱用金属プレート１２で広い面積に
拡散され、金属を充填したスルーホール１１及び金属膜
を伝播して筐体（図示せず）に放熱される。以上説明し
たように、この実施の形態によれば、放熱特性が良好な
マイクロ波装置用パッケージが得られる。

【００１５】実施の形態２．以下、図２を参照して、本
発明の実施の形態２におけるマイクロ波装置用パッケー
ジの構成を説明する。図２は本発明の実施の形態２にお
けるマイクロ波装置用パッケージの構成を示す分解斜視
図である。図２において、１３は第一層セラミックフレ
ーム２２の内側面に設けられた側面金属膜、１４は第二
層セラミックフレーム２３の内側面に設けられた側面金
属膜である。

【００１６】また、２２はパッケージの内側に面する部
分に側面金属膜１３が設けられた第一層セラミックフレ
ーム、２３はパッケージの内側に面する部分に側面金属
膜１４が設けられた第二層セラミックフレームであり、
各側面金属膜１３及び側面金属膜１４は、セラミック製
ベース１の表面に設けられた金属膜及び蓋４と電気的に
接続されるよう構成される。尚、図２において、図１に
示す符号と同一の符号を有する構成部材は図１のものと
同様のため、説明を省略する。

【００１７】次に、本実施の形態におけるマイクロ波装
置用パッケージの動作を説明する。第一層セラミックフ
レーム２２及び第二層セラミックフレーム２３の各側面
に設けられた側面金属膜１３及び１４とセラミック製ベ
ース１の表面に設けられた金属膜（図示せず）と蓋とで
擬似的導波管が形成される。そして、パッケージのカッ
トオフ周波数は第一層及び第二層セラミックフレーム２
２及び２３の側面金属膜１３及び１４の相対面する間隔
で決まるので、パッケージの内側側面に側面金属膜を設
ける場合と、上記従来例におけるような外側側面に側面
金属膜を設ける場合とを比較すると、前者のほうが相対
面するセラミックフレームの側面金属膜間の間隔（横方
向寸法）が小さく、カットオフ周波数は高くなる。以上
のように、この実施の形態によれば、パッケージのカッ
トオフ周波数が高められ、マイクロ波装置用パッケージ
内部における帯域内信号の帰還による発振を防止するこ
とができる。

【００１８】実施の形態３．以下、図３を参照して、本
発明の実施の形態３におけるマイクロ波装置用パッケー
ジの構成を説明する。図３は本発明の実施の形態３にお
けるマイクロ波装置用パッケージの構成を示す分解斜視
図である。図３において、１５は第一層セラミックフレ
ーム２４のパッケージ内部側に設けられた突起、１９は
第二層セラミックフレーム２５のパッケージ内部側に設
けられた突起であり、各突起１５及び１９の側面には金
属膜が設けられる。

【００１９】また、２４はパッケージ内部側に突起１５
が設けられた第一層セラミックフレーム、２５はパッケ
ージ内部側に突起１９が設けられた第二層セラミックフ
レームであり、各突起１５及び１９の側面に設けられた
金属膜はセラミック製ベース１の表面に設けられた金属
膜と蓋４とに電気的に接続される。尚、図３において、
図１に示す符号と同一の符号を有する構成部材は図１の
ものと同様のため、説明を省略する。

【００２０】次に、本実施の形態におけるマイクロ波装
置用パッケージの動作を説明する。本実施の形態におい
ても、上記実施の形態２において説明したと同様に、パ
ッケージのカットオフ周波数は、擬似的導波管を形成す
る各突起１５及び１９の相対面する側面に設けられた金
属膜間の間隔によって決まるため、突起により相対面す
る金属膜間の間隔は更に小さくなり、カットオフ周波数
はより高められる。以上のように、この実施の形態によ
れば、パッケージのカットオフ周波数が高められ、パッ
ケージ内部における帯域内信号の帰還による発振を防止
することができる。

【００２１】実施の形態４．以下、図４を参照して、本
発明の実施の形態４におけるマイクロ波装置用パッケー
ジの構成を説明する。図４は本発明の実施の形態４にお
けるマイクロ波装置用パッケージの構成を示す分解斜視
図である。図４において、１６は第一層セラミックフレ
ーム２６に設けたスルーホール、２６はスルーホール１
６を設けた第一層セラミックフレーム、２７はスルーホ
ール１６と対面する第二層セラミックフレームである。

【００２２】また、スルーホール１６は第一層セラミッ
クフレーム２６上の第二層セラミックフレーム２７に対
面するパッケージ構成部の内部に当たる部分に設けら
れ、スルーホール１６の内部には金属を充填するかある
いはその側面に金属膜を設けるものとする。スルーホー
ル内部に充填した金属あるいは内部側面に設けた金属膜
はセラミック製ベース１の表面の金属膜と電気的に接続
するものとする。尚、図４において、図１に示す符号と
同一の符号を有する構成部材は図１のものと同様のた
め、説明を省略する。

【００２３】次に、本実施の形態におけるマイクロ波装
置用パッケージの動作を説明する。本実施の形態におい
ても、上記実施の形態２において説明したと同様に、パ
ッケージのカットオフ周波数は、擬似的導波管を形成す
るように第一層セラミックフレーム２６に設けられた相
対面するスルーホール内に充填した金属または金属膜間
の間隔により決まり、このスルーホール内の金属膜また
は充填した金属間の間隔は上記従来例におけるような外
側側面に設けられた側面金属膜間の間隔より小さいた
め、パッケージのカットオフ周波数は高められる。以上
のように、この実施の形態によれば、パッケージのカッ
トオフ周波数が高められ、パッケージ内部における帯域
内信号の帰還による発振を防止することができる。

【００２４】実施の形態５．以下、図５を参照して、本
発明の実施の形態５におけるマイクロ波装置用パッケー
ジの構成を説明する。図５は本発明の実施の形態５にお
けるマイクロ波装置用パッケージの構成を示す分解斜視
図である。図５において、１７は第一層セラミックフレ
ーム２８上に構成した入力整合回路、１８は第一層セラ
ミックフレーム２８上に構成した出力整合回路、２８は
その上に入力整合回路１７及び出力整合回路１８を構成
した第一層セラミックフレーム、２９は蓋４を被せる第
二層セラミックフレームである。

【００２５】第一層セラミックフレーム２８上に構成し
た入力整合回路１７及び第一層セラミックフレーム２８
上に構成した出力整合回路１８は、マイクロストリップ
線路で構成された先端開放線路、先端短絡線路、ラジア
ルスタブ、線路間結合を利用した直流阻止回路等の分布
定数型回路素子、あるいは薄膜抵抗、対向平行平板型キ
ャパシタ、スパイラルインダクタ等の集中定数型回路素
子で構成されるマイクロ波回路素子を含み構成される。
尚、図５において、図１に示す符号と同一の符号を有す
る構成部材は図１のものと同様のため、説明を省略す
る。

【００２６】次に、本実施の形態におけるマイクロ波装
置用パッケージの動作を説明する。本実施の形態におい
ては、入力整合回路１７及び出力整合回路１８が第一層
セラミックフレーム２８上に一体形成されたものであ
り、その動作に変更はない。従って、本実施の形態にお
けるマイクロ波装置用パッケージに対し上記実施の形態
１乃至実施の形態４の全てが適用可能であり、その各実
施の形態におけるマイクロ波装置用パッケージの動作は
上記各実施の形態と同様であるから、更に詳細な説明は
省略する。以上のように、この実施の形態によれば、部
品点数削減による低コスト化及び小型化を達成すること
ができる。

【００２７】

【発明の効果】本発明の第１の発明は、上記のように構
成し、特に、セラミック製ベース上に放熱用金属プレー
トを設け、その上に半導体チップを配置するとともに、
セラミック製ベースには金属を充填したスルーホールを
設けることにより、半導体チップから発生した熱を広い
面積に拡散し、更にスルーホールを通してパッケージの
筐体へ伝導させるため、放熱特性が良好なマイクロ波装
置用パッケージが得られ、また、半導体チップ、入力整
合回路基板、出力整合回路基板と第一層セラミックフレ
ームの高さが異なる場合でも、放熱用金属プレートによ
りこれらの高さ合わせをすることができる。

【００２８】本発明の第２の発明は、上記のように構成
し、特に、第一層セラミックフレーム及び第二層セラミ
ックフレームのパッケージ内部側の側面に金属膜を設け
たことにより、パッケージ内に形成される擬似的導波管
の横方向寸法が小さくなり、パッケージのカットオフ周
波数が高められ、マイクロ波装置用パッケージ内部にお
ける帯域内信号の帰還による発振を防止することができ
る。

【００２９】本発明の第３の発明は、上記のように構成
し、特に、第一層セラミックフレーム及び第二層セラミ
ックフレームのパッケージ内部側に突起を設け、この突
起の側面に金属膜を設けたことにより、突起側面の金属
膜によりパッケージ内に形成される擬似的導波管の横方
向寸法が小さくなり、パッケージのカットオフ周波数が
高められ、パッケージ内部における帯域内信号の帰還に
よる発振を防止することができる。

【００３０】本発明の第４の発明は、上記のように構成
し、特に、第一層セラミックフレームの第二層セラミッ
クフレームに対面するパッケージの内側に相当する部分
に金属を充填した第二のスルーホールを設けたことによ
り、このスルーホールによりパッケージ内に形成される
擬似的導波管の横方向寸法が小さくなり、パッケージの
カットオフ周波数が高められ、パッケージ内部における
帯域内信号の帰還による発振を防止することができる。

【００３１】本発明の第５の発明は、上記のように構成
し、特に、入力整合回路基板上あるいは出力整合回路基
板上に構成されていたマイクロ波回路素子を第一層セラ
ミックフレーム上に構成するようにしたことにより、部
品点数削減による低コスト化及び小型化を達成すること
ができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１におけるマイクロ波装
置用パッケージの構成を示す分解斜視図。

【図２】 本発明の実施の形態２におけるマイクロ波装
置用パッケージの構成を示す分解斜視図。

【図３】 本発明の実施の形態３におけるマイクロ波装
置用パッケージの構成を示す分解斜視図。

【図４】 本発明の実施の形態４におけるマイクロ波装
置用パッケージの構成を示す分解斜視図。

【図５】 本発明の実施の形態５におけるマイクロ波装
置用パッケージの構成を示す分解斜視図。

【図６】 従来のマイクロ波装置用パッケージの基本構
成を示す分解斜視図。

【符号の説明】

１ セラミック製ベース、 ２、２２、２４、２６、２
８ 第一層セラミックフレーム、 ３、２３、２５、２
７、２９ 第二層セラミックフレーム、 ４ 蓋、 ５
入力端子、 ６ 出力端子、 ７ バイアス端子、
８ 入力整合回路基板、 ９ 出力整合回路基板、 １
０ 半導体チップ、 １１ セラミック製ベースに設け
たスルーホール、 １２ 放熱用金属製プレート、 １
３ 第一層セラミックフレームの側面金属膜、 １４
第二層セラミックフレームの側面金属膜、 １５ 突
起、 １６ 第一層セラミックフレームに設けたスルー
ホール、 １７ 第一層セラミックフレーム上に構成し
た入力整合回路、 １８ 第一層セラミックフレーム上
に構成した出力整合回路、 １９ 突起、 ３１ セラ
ミック製ベース。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山内 和久 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 セラミック製ベースと、前記セラミック
   製ベース上に重ねて配置された第一層セラミックフレー
   ムと、前記第一層セラミックフレーム上に重ねて配置さ
   れた第二層セラミックフレームとからなり、前記セラミ
   ック製ベース上の前記第一層及び第二層セラミックフレ
   ームの内側領域に半導体チップ及び入力及び出力整合回
   路基板を収納するマイクロ波装置用パッケージにおい
   て、前記セラミック製ベースの表面に放熱用金属プレー
   トを配置し、前記放熱用金属プレート上に前記半導体チ
   ップ及び入力及び出力整合回路基板を取り付けて構成さ
   れ、前記セラミック製ベースの表面及び裏面の所定の箇
   所には金属膜を設けるとともに、前記セラミック製ベー
   スには金属を充填し前記金属膜に接触したスルーホール
   を設けることにより、前記表面及び裏面の金属膜を電気
   的且つ熱的に導通するようにしたことを特徴とするマイ
   クロ波装置用パッケージ。
2. 【請求項２】 前記第一層セラミックフレーム及び第二
   層セラミックフレームのパッケージの内側に面する側面
   に対し前記セラミック製ベースの表面に設けた金属膜と
   電気的に接続するよう配置された金属膜を設けたことを
   特徴とする請求項１記載のマイクロ波装置用パッケー
   ジ。
3. 【請求項３】 前記第一層セラミックフレーム及び第二
   層セラミックフレームのパッケージの内側に対し突起を
   設け、前記突起の側面に対し前記セラミック製ベースの
   表面に設けた金属膜と電気的に接続するよう配置された
   金属膜を設けたことを特徴とする請求項１記載のマイク
   ロ波装置用パッケージ。
4. 【請求項４】 前記第一層セラミックフレームのパッケ
   ージ内部側における前記第二層セラミックフレームと対
   面する部分に対し前記セラミック製ベースの表面に設け
   た金属膜と電気的に接続するよう配置された金属を充填
   したスルーホールを設けたことを特徴とする請求項１記
   載のマイクロ波装置用パッケージ。
5. 【請求項５】 前記第一層セラミックフレーム上で前記
   第二層セラミックフレームの内側に形成される領域に、
   マイクロストリップ線路で構成される先端開放線路、先
   端短絡線路、ラジアルスタブ、線路間結合を利用した直
   流阻止回路等の分布定数型回路素子、あるいは薄膜抵
   抗、対向平行平板型キャパシタ、スパイラルインダクタ
   等の集中定数型回路素子で構成されたマイクロ波回路素
   子からなる入力整合回路及び出力整合回路を構成したこ
   とを特徴とする請求項１記載のマイクロ波装置用パッケ
   ージ。