JPH118377A - 双方向に制御可能なサイリスタ - Google Patents

Abstract

(57)【要約】 【課題】２つのサイリスタ間の減結合を改善した双方向
に制御可能なサイリスタを得ること。 【解決手段】スイッチオフされた構造が、電荷キャリア
の好ましくない移動によって制御されずにトリガーされ
ないようにする。これは、カソード領域１２の短絡の程
度が絶縁領域１４に向かって増加するという事実によっ
て達成される。特にこれは、短絡回路領域１７の単位面
積当たりの密度が絶縁領域１４に向かって最大値になる
という事実によって達成される。絶縁領域１４に沿って
走る直線的な、連続した短絡回路領域１７の使用が特に
好ましい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する分野】本発明は、パワー半導体要素の分
野に関し、特に、請求項１のプンリアンブルによる双方
向に制御可能なサイリスタに関する。

【０００２】

【発明の背景】一般型式のサイリスタは、例えば、ドイ
ツ特許出願DE 44 39 012 A1 に記載されている。その書
類は、２つの逆接続された並列サイリスタ構造は半導体
基板に集積される双方向に制御可能なサイリスタに関す
る。これらのサイリスタ構造は、好ましくは減少された
キャリアの寿命を有するそれぞれの絶縁領域によって要
素の表面上で減結合される。サイリスタ構造間の絶縁領
域は、以下の２つの理由のために主として必要である。
第１にトリガーされる１つのサイリスタ構造の場合に、
他のサイリスタ構造への寄生電流路は生成されるべきで
ない。２つのサイリスタ構造間の相互作用は整流の間生
じない。従来技術による解決策は多くの場合充分である
かもしれないが、既にトリガーされた一方のサイリスタ
構造から、まだトリガーされていない他方のサイリスタ
構造へ電荷キャリアの望ましくない移動は、スイッチオ
フされたサイリスタ構造が局部的な制御できないトリガ
ーによって破壊されることを意味する。

【０００３】

【本発明の概要】従って、本発明の目的の１つは、２つ
のサイリスタ構造間で改善された減結合によって区別さ
れる新規な双方向で制御可能なサイリスタを提供するこ
とである。特に、本発明は、スイッチオフされた構造は
電荷キャリアの望ましくない移動による制御できない方
法でトリガーされることができないものである。この目
的は、独立請求項の特徴によって達成される。本発明の
核心は、カソード領域の短絡の程度が絶縁領域に向かっ
て増加することである。これは、短絡回路領域の単位面
積当たりの密度が絶縁領域に向かって最大の値になる傾
向にあるという事実によって達成される。更に、絶縁領
域に沿って走る直線的な、連続した短絡回路領域の使用
が特に好ましい。

【０００４】好適な実施の形態において、２つのサイリ
スタ構造の更に改善された減結合は、中央ゲート領域と
隣接するアノード領域間の領域に配列される特に馬蹄形
領域によって達成される。同様に馬蹄形領域は、ゲート
−カソード回路に注入された電荷キャリアが同じ主面の
他のサイリスタ構造のゲート領域とアノード領域間の寄
生電流路に従うことができないという事実に寄与してい
る。馬蹄形領域は、この領域においてエッチングによっ
て、或いはドーパントのマスクされた注入によって有利
に生成される。本発明によるサイリスタのサイリスタ構
造間の絶縁の更なる改善は、中央ゲート領域がそれぞれ
のカソード領域へ横から達し、対応するアノードエミッ
タと関連されるという事実によっても達成される。更
に、０より大きい、特に４５°の角度が絶縁領域と強く
したゲートフィンガー構造間に付けられる。全体に走る
絶縁領域は少数の電荷キャリアの約１０拡散長さの幅を
有する必要がある。

【０００５】他の有利な実施の形態は、対応する従属請
求項から得られる。

【０００６】

【実施の形態】図面を参照して、図面をとおして同じ参
照符号は同じか、或いは対応するパーツを示す。図１
は、本発明によるサイリスタを示す。半導体本体におい
て、２つのサイリスタ構造が第１の主頂面２と第２の主
底面３（図２に示されている）間に配置されている。第
１のサイリスタ構造のアノード領域４、第２のサイリス
タ構造の中央ゲート領域１３、エッジ終端領域１８及び
強くしたゲートフィンガー構造１５が示されている。絶
縁領域１４がサイリスタ構造間に設けられる。この絶縁
構造１４は、中央ゲート１３の周りの領域に馬蹄形に形
成され、それが特に高インピーダンスを有するように設
計される。短絡回路領域１６（断面において見ることが
できるのみである）は第２のカソード領域１２の領域に
設けられる。既にトリガーされた一方のサイリスタ構造
から、トリガーされていない他方のサイリスタ構造へ電
荷キャリアの望ましくない移動を避けるために、−これ
は、まだトリガーされていないサイリスタ構造の制御さ
れないトリガーを引き起こすかも知れない−、短絡回路
領域１６の密度は絶縁領域１４に向かって増加する。絶
縁領域１４との境界において、前記密度は最大値に達
し、それは絶縁領域１４に沿って走る直線的な短絡回路
領域１７によって、有利に形成される。

【０００７】図２は、下からのサイリスタを示す。第２
のサイリスタ構造のアノード領域９、第１のサイリスタ
構造のカソード領域７、第２のサイリスタ構造の中央ゲ
ート領域８、エッジ終端領域１８および強くするゲート
フィンガー構造１５が第２の主面３上に見える。同様に
絶縁領域１４がサイリスタ構造間に設けられる。この絶
縁領域は、同様に中央ゲート８の周りに馬蹄形に形成さ
れ、それが特に高いインピーダンスを有するように設計
される。短絡回路領域１６（断面においてのみ見ること
ができる）は、同様にカソード領域７に設けられる。既
にトリガーされた一方のサイリスタ構造からトリガーさ
れていない他方のサイリスタ構造へ電荷キャリアの望ま
しくない移動を避けるために、−これは、まだトリガー
されていないサイリスタ構造の制御されないトリガーを
生じる−、短絡回路領域１６の密度は、この場合も絶縁
領域１４へ向かって増加する。絶縁領域１４との境界に
おいて、この密度は最大値になり、同様に絶縁領域１４
に沿って走る直線状の短絡回路領域によって有利に形成
される。この絶縁領域１４は、両主面２上を直径方向に
走り、少数の電荷キャリアの略１０拡散長の幅を有す
る。

【０００８】図１と図２は、更に強くするゲートフィン
ガー構造１５を示す。本明細書の導入部に引用した従来
技術と対照的に、この強くするゲートフィンガー構造１
５は絶縁領域１４に沿って走る部分を有していない；む
しろ少なくとも０より大きい、好ましくは４５°の角度
が絶縁領域１４と強くするゲートフィンガー構造のフィ
ンガー１５間に及んでいる。結果的に、フィンガー構造
１５は、一方で効果的なトリガーリアクションを保証す
るが、他方で２つのサイリスタ構造間の領域において望
ましくないトリガーを阻止する。図３は、図１のＡ−Ａ
線に沿った断面における本発明によるサイリスタの詳細
を示す。短絡回路領域１７が両主面２と３上の絶縁領域
１４に沿って配列れる仕方が明瞭に示されている。製造
のために、図示されるように、短絡回路領域１７は、隣
接するカソード領域１２、或いは７から僅かに離間され
ている。面積密度、即ち単位面積当たりの短絡回路領域
１６の数は、連続した、直線状の短絡回路領域１７に向
かって対応するカソード領域７又は１２内で増加する。
短絡回路領域１６と短絡回路領域１７は、カソード領域
を覆っているが、明瞭にするために示されていないメタ
ライゼーション層を有する第１と第２のカソード領域
７，１２をそれぞれ介して第１と第２のｐ型ベース６、
１１を短絡する。絶縁領域に向かう短絡回路領域１６、
そしてまた、特に、連続した、直線状の短絡回路の高い
密度は、ターンオフの間、電荷キャリアが非常速く減少
され、破壊に導く制御されないトリガが避けられること
を確実にする。結果的に、全ての電荷キャリアはカソー
ド領域をとおらずに、短絡回路をとおって流れる。結果
として、それらはいかなる制御されないトリガも生じな
い。

【０００９】更に、ｐ型ベース６と１１は、より多くド
ープされたアノードエミッタ領域４、９が拡散される連
続層として作られる。両側に絶縁層１４１４がｐ型ベー
スの部分を表面化することによって形成される。図１と
図２は、更に中央ゲート領域８、１３を囲む絶縁領域１
４の馬蹄形領域１９を示している。馬蹄形の開口は、第
１と第２のカソード領域に面している。領域１９は、２
つのサイリスタ構造間の絶縁効果を増強し、ゲート−カ
ソード回路へ注入される電荷キャリアがゲートコンタク
トと同じ主面の他のサイリスタ構造のアノード領域間の
寄生電流路をたどることができないようにする。高イン
ピーダンスは存在するドーンピングのプロフィールをエ
ッチングすることによって、或いは領域１９の領域にお
ける適切なドーパントの選択的なマスクされた注入によ
って達成され得る。

【００１０】中央のゲート領域８と１３の形状はカソー
ド領域７と１２に長く伸ばされ、広げられている。それ
ぞれのカソード領域の最も近くに置かれた中央のゲート
領域８と１３の終端は、同じサイリスタ構造のアノード
領域４と９上に正確に配列される。この正確な配列は、
同様に２つのサイリスタ構造の改善された減結合に寄与
し、特に再生可能な要素特性を保証する。図４は、図１
のＢ−Ｂ線に沿った断面を示す。ｐ型ベースが中央のゲ
ート領域１３、８および隣接するアノード領域４、９間
に面しており、馬蹄形の絶縁領域１９を形成する仕方が
明らかに示されている。この絶縁領域は、それがこの領
域においてｐ型のベース６と１１の導電率を実質的に決
定し、さもなければ全体面積（図３を参照されたい）上
に形成される追加のドーピング２２を省略することによ
って、特に高インピーダンスを有するように設計され
る。これは、存在するドーピングプロフィールをエッチ
ングすることによって、或いは所望の領域にｐドープさ
れた層２２の選択性のマスクされた注入によって行われ
ることができる。ｎドープされた補助カソード２０とｐ
＋ドープされたコンタクト領域２１が絶縁領域１９と反
対側にある中央ゲート領域１３と１８のその端に設けら
れる。短絡回路領域１６を有するカソード領域１２はそ
れらの後に続く。

【００１１】図４は、図１のＢ−Ｂ線に沿った断面を示
す。ｐ型ベースが中央のゲート領域１３と８及び隣接す
るアノード領域４と９間に表面化し、馬蹄形の絶縁領域
４と９を形成する方法が明らかにわかる。この絶縁領域
は、それがこの領域においてｐ型ベース６と１１の導電
率を実質的に決め、さもなければ、全体の領域上に形成
される（図３参照）追加のドーピングを省略することに
よって特に高いインピーダンスを有するように設計され
る。これは、存在するドーピングプロフィールをエッチ
ングすることによって、或いは所望の領域におけるｐド
ープされた層２２の選択性のマスクされた注入によっ
て、行われることができる。ｎドープされた補助のカソ
ード２０とｐ＋ドープされたコンタクト領域は、絶縁領
域１９と向かい合った側にある中央のゲート領域１３と
１８の端に設けられる。それらの後に短絡回路領域１６
を有するカソード領域１２が続き、その密度は、上述の
ように、要素の中央に向かって増加する。

【００１２】全体的に製造されるものは、２方向に導通
するサイリスタであり、２つのサイリスタ構造間のその
減結合が改善され、結果的にあらゆる動作状態において
確実に動作される。上述の教示により、本は発明のいろ
いろな変形や変更が明らかに可能である。従って、請求
項の範囲内で、本発明はここに特に説明されたもの以外
でも実施可能であることが理解されるべきである。

【図面の簡単な説明】

【図１】本発明による上面からのサイリスタを示す。

【図２】本発明による下面からのサイリスタを示す。

【図３】本発明による図１のＡ−Ａ線に沿った断面にお
けるサイリスタを示す。

【図４】本発明による図１のＢ−Ｂ線に沿った断面にお
けるサイリスタを示す。

【符号の説明】

１ サイリスタ ２ 第１の主面 ３ 第２の主面 ４ 第１のアノード領域 ５ 第１のｎ型ベース ６ 第１のｐ型ベース ７ 第１のカソード領域 ８ 第１の中央ゲート領域 ９ 第２のアノード領域 10 第２のｎ型ベース 11 第２のｐ型ベース 12 第２のカソード領域 13 第２の中央ゲート領域 14 絶縁領域 15 ゲートフィンガー 16 短絡回路領域 17 短絡回路領域 18 端の終端 19 馬蹄形の領域 20 補助カソード 21 コンタクト領域 22 ｐ型領域

Claims (8)

【特許請求の範囲】
1. 【請求項１】双方向に制御可能なサイリスタであって、
   半導体基体に、 （ａ）第１の主面（２）と第２の主面（３）間に、第１
   のアノード領域（４）、第１のｎ型ベース（５）、第１
   のｐ型ベース（６）、第１のカソード領域（７）および
   第１の中央ゲート領域（８）を有する第１のサイリスタ
   構造、およびそれと並列に逆接続された、第２のアノー
   ド領域（９）、第２のｎ型ベース（１０）、第２のｐ型
   ベース（１１）、第２のカソード領域（１２）および第
   ２の中央ゲート領域（１３）を有する第２のサイリスタ
   構造を備え、前記第１のアノード領域（４）、前記第２
   のカソード領域（１２）および前記第２のゲート領域
   （１３）は第１の主面（２）に割り当てられ、前記第１
   のカソード領域（７）と前記第１のゲート領域（８）は
   第２の主面（３）に割り当てられており、 （ｂ）前記両主面（２，３）上で、前記２つのサイリス
   タ構造間、前記第１のアノード領域（４）と第２のカソ
   ード領域（１２）間、および前記第２のアノード領域
   （９）と前記第１のカソード領域間に配列されたそれぞ
   れの絶縁領域（１４）を備え、 （ｃ）前記カソード領域を覆うメタライゼーション層に
   よって、第１と第２のカソード領域（７，１２）をそれ
   ぞれとおして前記第１と第２のｐ型ベース（６，１１）
   を短絡する短絡回路領域（１６）を備え、 前記短絡回路（１６）の単位面積当たりの密度が絶縁領
   域に向かって増加し、前記絶縁領域（１４）に直接隣接
   して最大値を呈することを特徴とする双方向に制御可能
   なサイリスタ。
2. 【請求項２】前記短絡回路（１６）は、前記カソード領
   域（７，１２）と絶縁領域（１４）間に、絶縁領域に沿
   って走る直線状の連続した短絡回路領域（１７）を有す
   ることを特徴とする請求項１に記載のサイリスタ。
3. 【請求項３】中央に馬蹄形に設計され、特に特定の高イ
   ンピーダンスを有する領域（１９）が前記ゲート領域と
   隣接アノード領域間に第１と第２の中央ゲート領域
   （８，１３）の周りに設けられ、前記馬蹄形の開口は、
   前記第１と第２のカソード領域（７，１２）に面してい
   ることを特徴とする請求項１または請求項２の何れかに
   記載のサイリスタ。
4. 【請求項４】前記サイリスタ構造の各々は、強くなって
   いるゲートフィンガー構造（１５）を有し、前記ゲート
   フィンガー構造は、ゼロより大きい、特にほぼ４５度で
   ある角度が前記絶縁領域（１４）とゲートフィンガー構
   造（１５）間に及ぶように、第１と第２の主面（２，
   ３）上にそれぞれ対応するカソード領域（７，１２）に
   一体化されていることを特徴とする請求項１乃至請求項
   ３の何れかに記載のサイリスタ。
5. 【請求項５】前記カソード領域に面する中央ゲート領域
   の端は、対応するサイリスタ構造のアノード領域と正確
   に整列されていることを特徴とする請求項１乃至請求項
   ４のいずれかに記載のサイリスタ。
6. 【請求項６】前記絶縁領域（１４）は、直径方向に走
   り、少数の電荷キャリアの約１０拡散長の幅を有してい
   ることを特徴とする請求項１乃至請求項５のいずれかに
   記載のサイリスタ。
7. 【請求項７】前記馬蹄形の領域（１９）は、エッチング
   によって生成されることを特徴とする請求項３乃至請求
   項６のいずれかに記載のサイリスタ。
8. 【請求項８】前記馬蹄形の領域（１９）は、前記ｐ型ベ
   ースを形成するドーパントの一部のマスクされた注入に
   よって生成される特徴とする請求項３乃至請求項６のい
   ずれかに記載のサイリスタ。