JPH1174717A - フェーズドアレーアンテナ装置 - Google Patents

Abstract

(57)【要約】 【課題】 高利得フェーズドアレーアンテナ装置を小型
化し、その製造コストを低減し、かつ、その配線を簡素
化する。 【解決手段】 Ｍ個の放射素子２５と、給電信号の位相
を移相するＭ個の移相器２４と、各移相器２４の移相を
制御する移相制御回路２０と、給電ユニットとによって
形成した多層構造を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ波帯やミ
リ波帯で用いられ、放射素子に給電する位相をディジタ
ル移相器によって変化させる高利得のフェーズドアレー
アンテナ装置に関するものである。

【０００２】

【従来の技術】フェーズドアレーアンテナは複数の放射
素子に給電する位相を電子的に変えることによって放射
ビームを走査するアンテナである。各放射素子にはそれ
ぞれ移相器が接続されており、この移相器を制御するこ
とによって各放射素子の給電位相を変えることができ
る。移相器には通常３〜５ビットのディジタル移相器
（以下、ディジタル移相器のことを単に移相器という）
が使用され、移相器の各ビットのオン／オフにより給電
位相の移相量が設定される。移相器の各ビットのスイッ
チにはＰＩＮダイオード、ＧａＡｓＦＥＴ等の半導体デ
バイスが使用される。移相器の制御は制御装置によって
行われる。この制御装置は各移相器の駆動回路を介し
て、各移相器に接続されている。制御装置および各駆動
回路は、放射素子および移相器が形成される基板に外付
けされている。制御装置は放射ビームを所望の方向に向
けるのに最適な移相量を各放射素子毎に計算して制御信
号を出力する。そして各駆動回路は制御装置からの制御
信号に基づいて、移相器の各ビットをオン／オフする。

【０００３】

【発明が解決しようとする課題】ところで、フェーズド
アレーアンテナの利得を向上させるには、放射素子の数
を多くすればよい。しかし、放射素子の数を多くすると
それだけ移相器の数が増え、それに応じて各移相器のビ
ット毎に設けられるスイッチも多数必要になる。従来の
フェーズドアレーアンテナ装置では、移相器のスイッチ
にモジュール化された半導体デバイスが使用されてい
た。モジュール化されたスイッチを移相器に装着するの
には手間がかかる。このため、多数のスイッチが必要な
高利得フェーズドアレーアンテナは、製造コストが高く
なるという問題があった。

【０００４】また、フェーズドアレーアンテナの利得を
向上させるために、放射素子の数を増やすと、各移相器
毎に設けられる駆動回路も多数必要になる。従来のフェ
ーズドアレーアンテナ装置では、移相器の駆動回路にモ
ジュール化されたＩＣ（以下、移相器駆動用ＩＣとい
う）が使用されていた。この移相器駆動用ＩＣは各駆動
回路毎にモジュール化されていたため、高利得フェーズ
ドアレーアンテナを実現するには、多数の移相器駆動用
ＩＣが必要だった。このため、これら多数のＩＣモジュ
ールを外付けするための広いスペースが必要となり、フ
ェーズドアレーアンテナ装置が大型化してしまうという
問題があった。

【０００５】また、移相器および移相器駆動用ＩＣが増
えると、移相器と移相器駆動用ＩＣとを各ビット毎に接
続する配線の数が多くなる。しかし、限られた面積中に
配線できる配線数には限度がある。このため、フェーズ
ドアレーアンテナを高利得とするためには、移相器を制
御するための配線に困難が伴った。

【０００６】本発明は上記した課題を解決するためにな
されたものであり、その目的は、高利得フェーズドアレ
ーアンテナ装置の製造コストを低減することにある。ま
た、本発明の他の目的は、高利得のフェーズドアレーア
ンテナ装置の小型化にある。また、本発明の他の目的
は、高利得フェーズドアレーアンテナ装置における移相
器を制御するための配線を簡素化することにある。

【０００７】

【課題を解決するための手段】これらの目的を達成する
ために、本発明は、Ｍ個の放射素子と、各放射素子と結
合し各放射素子に供給される給電信号の位相をＮ（Ｍ、
Ｎは２以上の整数）ビット毎に移相するＭ個の移相器
と、各移相器の移相を制御する移相制御回路と、各放射
素子と結合するように配置された給電ユニットとによっ
て形成した多層構造を有する。また、請求項２記載の発
明は、複数の無給電素子を形成した無給電素子層と、第
１の誘電体層と、Ｍ個の放射素子と各放射素子と結合し
各放射素子に供給される給電信号の位相をＮ（Ｍ、Ｎは
２以上の整数）ビット毎に移相するＭ個の移相器と各移
相器の移相を制御する移相制御回路とを形成した移相回
路層と、第２の誘電体層と、各放射素子と結合するよう
に複数の給電用スロットを形成した給電用スロット層
と、第３の誘電体層と、給電信号を分配合成する分配合
成層とを順に密着形成した多層構造を有する。また、請
求項３記載の発明は、複数の無給電素子を形成した無給
電素子層と、第１の誘電体層と、Ｍ個の放射素子と各放
射素子と結合し各放射素子に供給される給電信号の位相
をＮ（Ｍ、Ｎは２以上の整数）ビット毎に移相するＭ個
の移相器と各移相器の移相を制御する移相制御回路と給
電信号を分配合成する分配合成器とを形成した移相回路
層とを順に密着形成した多層構造を有する。また、請求
項４記載の発明は、複数の無給電素子を形成した無給電
素子層と、第１の誘電体層と、Ｍ個の放射素子を形成し
た放射素子層と、第４の誘電体層と、各放射素子と結合
するように複数の給電用スロットを形成した給電用スロ
ット層と、第５の誘電体層と、各放射素子と結合し各放
射素子に供給される給電信号の位相をＮ（Ｍ、Ｎは２以
上の整数）ビット毎に移相するＭ個の移相器と各移相器
の移相を制御する移相制御回路と給電信号を分配合成す
る分配合成器とを形成した移相回路層とを順に密着形成
した多層構造を有する。また、請求項５記載の発明は、
請求項１記載の発明において、さらに放射素子と結合す
る複数の無給電素子を形成した層を有する。また、請求
項６記載の発明は、請求項１記載の発明において、各層
は、誘電体基板の片面または両面に形成される。請求項
７記載の発明は、請求項２〜４および６いずれか１項記
載の発明において、誘電体の材料には少なくとも一層に
ガラスが用いられる。請求項８記載の発明は、請求項１
〜４いずれか１項記載の発明において、多層構造は、各
層においてプロセス中のフォトリソグラフィ技術、積層
または接着により多層化される。請求項９記載の発明
は、請求項１〜４いずれか１項記載の発明において、移
相器は、Ｎ個の移相素子を有し、各移相素子は、分布定
数線路と、分布定数線路に接続されたマイクロ波スイッ
チとからなる。請求項１０記載の発明は、請求項９記載
の発明において、分布定数線路とマイクロ波スイッチ
は、フォトリソグラフィ技術により基板面に一体的に形
成される。請求項１１記載の発明は、請求項９記載の発
明において、移相素子は、移相量が小さい場合にはロー
デッドライン形移相器を用い、移相量が大きい場合には
スイッチドライン形移相器を用いる。請求項１２記載の
発明は、請求項１１記載の発明において、ローデッドラ
イン形移相器は、第１の分布定数線路の両端に接続され
た第２および第３の分布定数線路の先端と接地との間に
各々設けられた第１および第２のマイクロ波スイッチか
らなる。請求項１３記載の発明は、請求項１１記載の発
明において、スイッチドライン形移相器は、第４および
第５の分布定数線路間に設けられた第３のマイクロ波ス
イッチと、第４および第５の分布定数線路を接続する第
６の分布定数線路と接地との間に設けられた第４のマイ
クロ波スイッチとからなる。請求項１４記載の発明は、
請求項９記載の発明において、マイクロ波スイッチは、
マイクロマシンスイッチを用いる。請求項１５記載の発
明は、請求項１４記載の発明において、マイクロマシン
スイッチは、２個の分布定数線路間に設けられ基板上に
形成された電極と、静電力に応じてわずかに可動して各
分布定数線路との接触の有無が行われる微小可動子と、
微小可動子を支持する支持部材とからなる。請求項１６
記載の発明は、請求項１５記載の発明において、微小可
動子は、電極の上方に設けられ電極もしくは微小可動子
に印加された電圧に基づき電極側に吸引される。請求項
１７記載の発明は、請求項９記載の発明において、マイ
クロ波スイッチは、ＰＩＮダイオードを用いる。請求項
１８記載の発明は、請求項１〜４いずれか１項記載の発
明において、移相器は、Ｎ個の移相素子を有し、移相制
御回路は、所定の放射ビームを得るように計算された制
御データを移相器毎に走査線と信号線とに分けて分配す
るデータ分配回路と、移相器毎に走査線からの走査パル
スと信号線からの制御信号とタイミング信号とがそれぞ
れ入力されタイミング信号に同期したデータを出力する
Ｍ×Ｎ個のデータラッチ回路とからなり、各データラッ
チ回路の出力に基づき移相器の移相素子の移相を一斉に
制御する。請求項１９記載の発明は、請求項１〜４いず
れか１項記載の発明において、移相器は、Ｎ個の移相素
子を有し、移相制御回路は、所定の放射ビームを得るよ
うに計算された制御データを移相器毎に走査線と信号線
とに分けて分配するデータ分配回路と、移相器毎に走査
線からの走査パルスに同期したデータを出力するＭ×Ｎ
個のデータラッチ回路とからなり、各データラッチ回路
の出力に基づき移相器の移相素子の移相を一部ずつ制御
する。請求項２０記載の発明は、請求項１〜４いずれか
１項記載の発明において、移相器は、Ｎ個の移相素子を
有し、移相制御回路は、高速にアンテナビーム方向を変
化させる場合には各移相器の移相素子の移相を一斉に制
御し、低速にアンテナビーム方向を変化させる場合には
各移相器の移相素子の移相を一部ずつ制御する。請求項
２１記載の発明は、請求項１８または１９記載の発明に
おいて、データラッチ回路は、走査パルスと制御信号と
が入力される第１のラッチ回路と、第１のラッチ回路の
出力とタイミング信号とが入力され移相素子を駆動する
第２のラッチ回路とからなる。請求項２２記載の発明
は、請求項１〜４いずれか１項記載の発明において、移
相制御回路は、マトリックス状に配置されている。請求
項２３記載の発明は、請求項１〜４いずれか１項記載の
発明において、放射素子と移相器と移相制御回路とはそ
れぞれ近接して配置されている。請求項２４記載の発明
は、請求項１〜４いずれか１項記載の発明において、移
相制御回路は、薄膜トランジスタ回路で構成される。請
求項２５記載の発明は、請求項２４記載の発明におい
て、薄膜トランジスタ回路は、フォトリソグラフィ技術
により基板面に一体的に形成される。請求項２６記載の
発明は、請求項１〜４いずれか１項記載の発明におい
て、移相制御回路は、フリップチップＩＣで構成され
る。請求項２７記載の発明は、請求項２６記載の発明に
おいて、フリップチップＩＣは、複数のバンプを電極と
してフリップチップ接続する。請求項２８記載の発明
は、請求項２７記載の発明において、フリップチップＩ
Ｃは、バンプと移相器との間をフォトリソグラフィ技術
により形成されたパターンを用いて配線される。請求項
２９記載の発明は、請求項２８記載の発明において、フ
リップチップＩＣは、各移相器の横に実装され配線によ
り同一層もしくは他の層を介して各移相器と接続され
る。請求項３０記載の発明は、請求項１〜４いずれか１
項記載の発明において、各放射素子と各移相器と移相制
御回路はそれぞれ、マトリックス状に配置される。請求
項３１記載の発明は、請求項１記載の発明において、給
電ユニットは、給電信号を分配合成する分配合成器と、
各放射素子に給電する複数の給電用スロットとからな
る。

【０００８】本発明では、移相器とこの移相器の移相を
制御する移相制御回路とが一体的に形成される。したが
って、移相器のスイッチであるマイクロ波スイッチが、
移相器の他の部分と一体的に形成される。このため、従
来のモジュール化されたスイッチを装着するための工程
を削減できる。また、移相器と移相制御回路とが一体的
に形成されるので、従来外付けされていた移相器の駆動
用ＩＣを配置するためのスペースを除去できるととも
に、移相器を制御するための配線を簡素化できる。ある
いは、移相制御回路がフリップチップＩＣによって形成
される。フリップチップＩＣを用いれば、ＩＣ内部配線
をワイヤボンディングで行なう必要がないので、ＩＣの
小型化が可能であり、ＩＣの実装密度を高くすることが
でき、このため、従来より移相器駆動用のＩＣを配置、
配線するためのスペースを小さくすることができる。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。なお、以下の説明で
は、給電信号である高周波信号の流れとしてアンテナが
信号を送信している場合について述べるが、アンテナが
信号を受信している場合でも可逆の理により、動作原理
は本質的に同じであることを予めことわっておく。

【００１０】（第１の実施の形態）図１は本発明による
フェーズドアレーアンテナ装置の第１の実施の形態の構
成を示すブロック図である。図１に示されたフェーズド
アレーアンテナ装置はＭ個（Ｍは２以上の整数）の放射
素子２５を有しており、各放射素子２５はＮビット（Ｎ
は１または２以上の整数）の移相器２４にそれぞれ接続
され、各移相器２４は分配合成器２７を介して給電部３
に接続されている。また、各移相器２４は移相制御回路
である移相器駆動用の薄膜トランジスタ回路（以下、Ｔ
ＦＴ回路という）２０に接続され、ＴＦＴ回路２０は制
御装置１に接続されている。

【００１１】ＴＦＴ回路２０は、各移相器２４毎に設け
られたＭ個のデータラッチ回路２２と、データ分配回路
２１とによって構成されており、各移相器２４は各デー
タラッチ回路２２にそれぞれ接続され、各データラッチ
回路２２はデータ分配回路２１に接続され、制御装置１
はデータ分配回路２１および各データラッチ回路２２に
接続されている。また、各移相器２４は各ビット毎にマ
イクロ波スイッチを備えており、各データラッチ回路２
２は各移相器２４のマイクロ波スイッチに接続されてい
る。ＴＦＴ回路２０は放射素子２５および移相器２４と
ともに同一基板に一体的に形成され、分配合成器２７と
ともにアンテナ部２ａを構成している。

【００１２】制御装置１は放射ビームを所望の方向に向
けるのに最適な移相量を各放射素子２５毎に計算し、制
御信号（制御データ）ａとしてデータ分配回路２１に出
力する。また、制御装置１はビーム方向を切り換えるた
めのタイミング信号ｂを各データラッチ回路２２に出力
する。データ分配回路２１は制御信号ａに基づき、各デ
ータラッチ回路２２に対して制御信号ａ′を出力する。
各データラッチ回路２２はタイミング信号ｂに同期し
て、制御信号ａ′に基づき各移相器２４に駆動電圧（デ
ータ）ｃを供給する。一方、分配合成器２７は、給電部
３から出力される高周波信号を分配して各移相器２４に
出力する。各移相器２４は各データラッチ回路２２から
供給される駆動電圧ｃにより移相量が設定され、その移
相量だけ各放射素子２５に給電する位相を変化させる。
各放射素子２５は給電位相に応じた位相の放射をする。

【００１３】次に、図１に示されたフェーズドアレーア
ンテナ装置の動作について説明する。制御装置１は予め
設定されている放射素子２５の位置と使用する周波数と
に基づいて、放射ビームを所望の方向に向けるのに最適
な移相量を、Ｍ個の放射素子２５毎にそれぞれＮビット
の精度で計算し、制御信号ａとしてデータ分配回路２１
に出力する。制御信号ａはデータ分配回路２１によっ
て、各データラッチ回路２２に制御信号ａ′として分配
・供給される。

【００１４】以下、放射素子２５の放射の方向は各放射
素子２５毎に１個づつ徐々に切り換えられるのではな
く、アンテナ部２ａの全ての放射素子２５について一斉
に切り換えられる場合について説明する。この場合、各
データラッチ回路２２は、ビーム方向を切り換えるため
のタイミング信号ｂに同期して、保持データを入力デー
タである制御信号ａ′に書き換え、保持データ（制御信
号ａ′）に基づき、移相器２４の必要なビットのマイク
ロ波スイッチに対して駆動電圧ｃを一斉に印加する。

【００１５】マイクロ波スイッチに駆動電圧ｃが印加さ
れると、マイクロ波スイッチは回路を閉じて、そのマイ
クロ波スイッチが含まれるビットをオン状態にする。移
相器２４のどのビットがオン状態になるかで、その移相
器２４の移相量が設定される。各移相器２４は、このよ
うにして設定された移相量だけ高周波信号の位相を変え
て、各放射素子２５に給電する。そして各放射素子２５
は給電位相に応じた位相の放射をして、その放射が等位
相面が生成することにより、この等位相面と垂直な方向
に放射ビームを形成する。

【００１６】次に、図１に示されたフェーズドアレーア
ンテナ装置のアンテナ部２ａの構造について説明する。
図２はアンテナ部２ａの構造を示す展開図である。アン
テナ部２ａは図２に示されるように多層化されている。
すなわち、無給電素子層４１、第１の誘電体層４２、放
射素子・移相器・ＴＦＴ回路層（以下、移相回路層と略
記する）４３、第２の誘電体層４４、給電用スロット層
４５、第３の誘電体層４６、分配合成層４７の各層がこ
の順に密着形成されている。以上の各層はプロセス中の
フォトリソグラフィ技術、積層または接着により多層化
される。例えば、無給電素子層４１および移相回路層４
３は誘電体層４２の両面に、また給電用スロット層４５
は誘電体層４４の片面に、フォトリソグラフィ技術等に
より形成される。

【００１７】無給電素子層４１には無給電素子２６が形
成されている。図１には無給電素子２６は図示されてい
ないが、無給電素子２６を用いることによってアンテナ
の帯域を広げることができる。無給電素子２６は誘電体
層４２を介して、移相回路層４３の放射素子２５と電磁
結合されている。誘電体層４２には比誘電率が２〜１０
程度の誘電体が用いられる。例えば誘電体層４２にガラ
スを用いれば、製造コストを低減できる。このように、
誘電体層のうちの少なくとも一層にガラスを用いるのが
望ましい。なお、製造コストの問題を無視すれば、誘電
体層４２に比誘電率の高いアルミナや比誘電率の低い発
泡材など、他の誘電体を使用できることは言うまでもな
い。

【００１８】移相回路層４３には図１に示された放射素
子２５、移相器２４、ＴＦＴ回路２０（データラッチ回
路２２を含む）と放射素子２５に給電するためのストリ
ップラインが形成されている。このように図１に示され
たフェーズドアレーアンテナ装置では、従来外付けＩＣ
だった移相器の駆動回路を、ＴＦＴ回路２０として放射
素子２５および移相器２４と同一の層に形成している。
誘電体層４４にはアルミナなど比誘電率が３〜１２程度
の誘電体が用いられる。

【００１９】給電用スロット層４５には給電用結合手段
として給電用スロット２８が形成され、分配合成層４７
には図１に示された分配合成器２７が形成されている。
分配合成器２７は給電用スロット層４５を介して移相回
路層４３と電磁的に結合されている。分配合成器２７と
給電用スロット２８とによって給電ユニットが構成され
る。放射素子２５は給電用スロット２８から移相器２４
を経由し、ストリップラインを介して給電される。ま
た、給電用スロット層４５は接地層でもあり、誘電体層
４４に適宜設けられたスルーホールを介して移相回路層
４３を接地する。

【００２０】以上の各層に形成された無給電素子２６、
放射素子２５、移相器２４、ＴＦＴ回路２０のデータラ
ッチ回路２２および給電用スロット２８は、各１個づつ
で１つのユニットを構成しており、各ユニットはマトリ
ックス状に配置されている。なお、上記したとおり図２
では各ユニットがマトリックス状に配置されているが、
必ずしも各ユニットがマトリックス状に配置されていな
くても本発明は有効である。また、放射素子２５はマト
リックス状に配置されていてもよいし、単に２次元的に
配列されているだけでもよいし、あるいは一方向に整列
配置されているものであっても本発明は有効である。

【００２１】また、図２では放射素子２５、移相器２４
およびＴＦＴ回路２０が誘電体層４２の一方の面上に形
成されているが、移相器２４およびＴＦＴ回路２０を誘
電体層４２の一方の面上に形成し、放射素子２５を他方
の面上に形成することも可能である。このとき放射素子
２５は誘電体層４２を介して、移相器２４に連なるスト
リップラインと電磁的に結合されている。

【００２２】また、図２では分配合成器２７と移相回路
層４３とが給電用スロット層４５を介して電磁的に結合
されているが、分配合成器２７と移相回路層４３とが給
電ピン等の他の給電用結合手段で接続されている場合
や、図１３に示されるように分配合成器２７が移相回路
層４３と同一面に形成されている場合も、本発明は有効
である。さらに、図１４に示されるように、放射素子層
４３１を移相回路層４３とは別に設け、第４，第５の誘
電体層４３２，４３４および給電用スロット層４３３を
介して、放射素子層４３１上の放射素子２５を電磁的に
励振する場合も本発明は有効である。

【００２３】次に、図２に示された移相回路層４３につ
いて更に説明する。図３は移相回路層４３の１ユニット
の配置を示す透視図である。なお、図３は図２に示され
た誘電体層４２にガラスが使用された場合を示してい
る。ガラス基板５０上には、放射素子２５、移相器２４
およびデータラッチ回路２２が形成されている。ただ
し、データラッチ回路２２は移相器２４の各ビット毎に
設けられたデータラッチ回路２２′によって構成されて
おり、図３にはこのデータラッチ回路２２′が図示され
ている。

【００２４】また、ストリップライン２９が放射素子２
５から移相器２４を介して、図２に示された給電用スロ
ット２８に対応するガラス基板５０上の位置まで印刷配
線されている。放射素子２５および給電用スロット２８
は座標軸Ｘに対して同じ側（左側）に配置され、移相器
２４およびデータラッチ回路２２′はこの座標軸Ｘに対
して異なる側（右側）に配置されている。

【００２５】放射素子２５には例えばパッチアンテナ、
プリンテッドダイポール、スロットアンテナ、アパーチ
ャ素子などが使用される。また、ストリップライン２９
にはマイクロストリップ線路、トリプレート線路、コプ
レーナ線路、スロット線路などの分布定数線路が使用さ
れる。

【００２６】移相器２４は放射素子２５の周辺に配置さ
れている。また、移相器２４は４ビットの移相器であ
り、４個の移相器２４ａ，２４ｂ，２４ｃ，２４ｄによ
って構成されている。各移相器２４ａ〜２４ｄはそれぞ
れ給電する位相を２２．５゜，４５゜，９０゜，１８０
゜だけ変化させることができる。なお、移相器２４とそ
れを構成する移相器２４ａ〜２４ｄとの混同を避けるた
め、以下、移相器２４ａ〜２４ｄを移相素子２４ａ〜２
４ｄと呼んで区別する。各移相素子２４ａ〜２４ｄは、
ストリップ線路５１とマイクロ波スイッチとにより構成
される。ストリップ線路５１には、例えばマイクロスト
リップ線路、トリプレート線路、コプレーナ線路などの
分布定数線路が使用される。また、マイクロ波スイッチ
にはマイクロマシンスイッチ５２が使用される。

【００２７】移相素子２４ａ〜２４ｃでは、２個のスト
リップ線路（第２，第３の分布定数線路）５１のそれぞ
れ一方の端部がストリップライン（第１の分布定数線
路）２９の途中に接続されており、２個のマイクロマシ
ンスイッチ（第１，第２のマイクロ波スイッチ）５２が
それぞれ２個のストリップ線路５１の他方の端部と接地
５３とを接続するように配置されている。また移相素子
２４ｄでは、切断されたストリップライン（第４，第５
の分布定数線路）２９の間にＵ字形のストリップ線路
（第６の分布定数線路）５１の両端がそれぞれ接続され
ており、一方のマイクロマシンスイッチ（第３のマイク
ロ波スイッチ）５２はストリップライン２９の間を接続
するように配置され、他方のマイクロマシンスイッチ
（第４のマイクロ波スイッチ）５２はストリップ線路５
１の央部と接地５３とを接続するように配置されてい
る。

【００２８】前者をローデッドライン形移相器、後者を
スイッチドライン形移相器と呼ぶ。一般に、移相量が小
さい場合にはローデッドライン形の方が良い特性が得ら
れ、移相量が大きい場合にはスイッチドライン形の方が
良い特性が得られる。このため、ここでは２２．５゜，
４５゜，９０゜の各移相素子２４ａ〜２４ｃにはローデ
ッドライン形を用い、１８０゜の移相素子２４ｄにはス
イッチドライン形を用いたが、移相素子２４ａ〜２４ｃ
にスイッチドライン形を用いることも可能である。ま
た、移相素子２４ａ〜２４ｄに線路切換形などローデッ
ドライン形、スイッチドライン形以外の移相回路を使用
してもよい。

【００２９】各移相素子２４ａ〜２４ｄに含まれる２個
のマイクロマシンスイッチ５２は、その近傍に配置され
たデータラッチ回路２２′に接続されている。２個のマ
イクロマシンスイッチ５２はデータラッチ回路２２′が
出力する駆動電圧ｃによって同時に動作して、ストリッ
プ線路５１を選択的に接地し、あるいは、切断されたス
トリップライン２９を選択的に接続する。こうしてスト
リップライン２９に流れる高周波信号をストリップ線路
５１に流すことによって、給電位相を変化させることが
できる。

【００３０】なお、データラッチ回路２２′はマイクロ
マシンスイッチ５２の近傍に配置されているといった
が、複数のデータラッチ回路２２′を一カ所にまとめて
配置して、そこから配線をのばして各マイクロマシンス
イッチ５２を駆動するようにしてもよい。また、１個の
データラッチ回路２２′が複数の異なるユニットのマイ
クロマシンスイッチ５２に接続される場合もある。

【００３１】次に、図１に示されたＴＦＴ回路２０につ
いて更に説明する。図４は図１に示されたデータラッチ
回路２２がマトリックス状に形成された場合のＴＦＴ回
路２０の配置を示すブロック図である。図４に示される
ように各データラッチ回路２２は信号線６１と走査線６
２とに接続され、信号線６１は信号線駆動回路２１１
に、走査線６２は走査線駆動回路２１２にそれぞれ接続
されている。データラッチ回路２２は４ビットの移相器
２４を駆動するためのものであり、それぞれ４個のデー
タラッチ回路２２′からなる。このため各データラッチ
回路２２は２本の信号線６１と２本の走査線６２とに接
続されている。また、信号線駆動回路２１１および走査
線駆動回路２１２は図１に示されたデータ分配回路２１
に含まれる。

【００３２】図５は図４に示されたデータラッチ回路２
２の構成を示すブロック図である。データラッチ回路２
２は、４ビットの移相器２４を構成する２２．５゜，４
５゜，９０゜，１８０゜の各移相素子２４ａ〜２４ｄに
対応する４個のデータラッチ回路２２′によって構成さ
れている。各データラッチ回路２２′は、さらに第１お
よび第２のデータラッチ回路６３，６４によって構成さ
れており、データラッチ回路６３，６４にはＤフリップ
フロップ等が使用される。

【００３３】データラッチ回路６３のＤ入力端子は信号
線６１に接続され、クロック入力端子は走査線６２に接
続されている。また、データラッチ回路６４のＤ入力端
子はデータラッチ回路６３の出力端子に接続され、クロ
ック入力端子は図１に示された制御装置１に接続され、
ビーム方向を切り換えるためのタイミング信号ｂが入力
される。さらに、データラッチ回路６４の出力端子は図
３に示された移相器２４の２個のマイクロマシンスイッ
チ５２に接続されている。データラッチ回路６３は走査
線６２からの走査パルス（周期Ｔ）に同期して信号線６
１から入力された制御信号ａ′を保持する。データラッ
チ回路６４はタイミング信号ｂに同期してデータラッチ
回路６３から出力される制御信号ａ′を保持するととも
に、保持している制御信号ａ′に基づいて駆動電圧ｃを
マイクロマシンスイッチ５２に供給する。

【００３４】次に、図５に示されたデータラッチ回路２
２′の動作について説明する。図６はこのデータラッチ
回路２２′の動作を示すタイミングチャートである。走
査線６２に走査パルスが加わると、データラッチ回路６
３は信号線６１から入力される制御信号ａ′の論理レベ
ルを保持する。図６において、ｐ点で走査パルスが加え
られたとき制御信号ａ′の論理レベルは「Ｈ」であるか
ら、データラッチ回路６３は論理レベル「Ｈ」を保持す
る。その後、制御信号ａ′の論理レベルが変化しても、
データラッチ回路６３は周期Ｔ後の次の走査パルスが加
えられるまで論理レベル「Ｈ」を保持する。

【００３５】このときデータラッチ回路６３からはデー
タラッチ回路６４のＤ入力に論理レベル「Ｈ」が出力さ
れ続ける（Ｑ１）。そしてｑ点で制御装置１からデータ
ラッチ回路６４にタイミング信号ｂが出力されると、デ
ータラッチ回路６４はそれに同期して、データラッチ回
路６３から出力される制御信号ａ′の論理レベル「Ｈ」
を保持し、論理レベル「Ｈ」を出力する（Ｑ２）。この
出力が駆動電圧ｃとして２つのマイクロマシンスイッチ
５２に同時に印加される（Ｑ３）。

【００３６】次に、ｒ点で走査線６２に走査パルスが加
わると、そのとき信号線６１から入力される制御信号
ａ′の論理レベルは「Ｌ」であるから、データラッチ回
路６３は論理レベル「Ｌ」を保持する。このため、デー
タラッチ回路６３の出力Ｑ１は論理レベル「Ｌ」に変わ
る。そしてｓ点で制御装置１から再びタイミング信号ｂ
が出力されると、データラッチ回路６４はデータラッチ
回路６３から出力される論理レベル「Ｌ」を保持して、
これを出力する（Ｑ２）ため、これによりマイクロマシ
ンスイッチ５２への駆動電圧ｃの印加は停止される。

【００３７】このように信号線６１および走査線６２に
接続されたデータラッチ回路６３の後段に、制御装置１
からのタイミング信号ｂに同期して制御信号ａ′を保持
するデータラッチ回路６４を設けることにより、全ての
データラッチ回路２２′はタイミング信号ｂに同期して
一斉に移相素子２４ａ〜２４ｄに駆動電圧ｃを出力する
ため、全ての放射素子２５の放射を同時に切り換えるこ
とができる。このように、全ての放射素子２５の放射を
同時に切り換えることにより、短期間のうちにアンテナ
のビーム方向を大きく変更することが可能となる。

【００３８】ただし、マイクロマシンスイッチ５２等の
マイクロ波スイッチの切換動作中は、このマイクロ波ス
イッチに対応する放射素子２５の位相が不安定になるた
め、全ての放射素子２５の放射を同時に切り換えると、
短期間ではあるが通信断が生ずることがある。これに対
して、アンテナビーム方向を少しずつ変化させたい場合
は、放射素子２５を全て同時に切り換えるのではなく、
時間差を設けて一部ずつ切り換えれば、位相不安定とな
る放射素子２５が全体の一部となるので、通信を常時確
保しながらアンテナビーム方向を徐々に変化させること
ができる。したがって、アンテナビーム方向を短期間に
大きく変化させる場合は通信断が短期間発生するものの
全ての放射素子２５の放射を同時に切り換え、アンテナ
ビーム方向を徐々に変化させる場合は通信を確保しなが
ら放射素子２５を一部ずつ切り換える、という２つの制
御方式を備えるのがフェーズドアレーアンテナには望ま
しい。

【００３９】上記したように放射素子２５の放射を一部
ずつ切り換える制御方式は、図５に示された回路でも実
現可能である。以下に、図１５に示されるタイミングチ
ャートを用いて、放射素子２５の放射を一部ずつ切り換
える制御方式について説明する。図１５が図６と異なる
点は、図６ではタイミング信号ｂがｑ点およびｓ点の瞬
間にパルス状に与えられるのに対して、図１５ではタイ
ミング信号ｂが常時「Ｈ」の論理レベルに保持されてい
る点である。

【００４０】このようにデータラッチ回路６４に供給さ
れるタイミング信号ｂの論理レベルを常時「Ｈ」に保っ
ておくことにより、ｐ点において走査パルスがデータラ
ッチ回路６３に入力され、データラッチ回路６３の出力
Ｑ１の論理レベルが「Ｌ」から「Ｈ」に変化すると同時
に、データラッチ回路６４の出力Ｑ２の論理レベルも
「Ｌ」から「Ｈ」に変化し、この出力が駆動電圧ｃとな
ってマイクロマシンスイッチ５２に印加される。またｓ
点においても同様に、走査パルスがデータラッチ回路６
３に入力され、データラッチ回路６３の出力Ｑ１の論理
レベルが「Ｈ」から「Ｌ」に変化すると同時に、データ
ラッチ回路６４の出力Ｑ２の論理レベルも「Ｈ」から
「Ｌ」に変化する。

【００４１】したがって、放射素子２５全体で見れば、
走査パルスが入力されたデータラッチ回路６３に対応す
る放射素子２５のみが順次切り換えられていることがわ
かる。以上の説明から明らかなように、図５に示された
回路では、データラッチ回路６４へのタイミング信号ｂ
の与え方により、アンテナビーム方向の変化の大小に応
じて、全ての放射素子２５の放射を同時に切り換える方
式と、放射素子２５の放射を一部ずつ切り換える方式の
２つの制御方式を実現することが可能である。

【００４２】次に、図１に示されたデータラッチ回路２
２の他の例について説明する。図７はデータラッチ回路
２２の他の構成を示すブロック図である。図７に示され
たデータラッチ回路２２は４ビットの移相器２４を駆動
するためのものであり、４ビットのシフトレジスタ６６
の出力側に各ビット毎にデータラッチ回路６７が接続さ
れ、各データラッチ回路６７の出力側に移相器２４の各
ビットのマイクロマシンスイッチ５２がそれぞれ２個づ
つ接続されている。シフトレジスタ６６には図１に示さ
れたデータ分配回路２１から制御信号ａ′がシリアルに
出力されるとともに、図１に示された制御装置１からシ
フトクロック信号ｄが出力される。また、データラッチ
回路６７には制御装置１からタイミング信号ｂが出力さ
れる。

【００４３】シフトレジスタ６６は直列入力並列出力形
シフトレジスタであり、シリアルな制御信号ａ′を各デ
ータラッチ回路６７に対してパラレルに出力する。各デ
ータラッチ回路６７はタイミング信号ｂに同期して、シ
フトレジスタ６６の各ビットから出力される制御信号
ａ′を保持するとともに、保持している制御信号ａ′に
基づいて駆動電圧ｃをマイクロマシンスイッチ５２に出
力する。

【００４４】次に、図７に示されたデータラッチ回路２
２の動作について説明する。図１に示されたデータ分配
回路２１からシフトレジスタ６６に、移相器２４の各ビ
ットの駆動を制御するための制御信号ａ′がシリアルに
出力される。シフトレジスタ６６はクロック信号ｄの入
力により、制御信号ａ′を最初のビットに格納する。そ
して、次のシフトクロック信号ｄが入力されると、最初
のビットに格納された制御信号ａ′をその次のビットに
転送するとともに、最初のビットに新たな制御信号ａ′
を格納する。同様にして、あるビットに格納された制御
信号ａ′はシフトクロック信号ｄに同期して、その次の
ビットに転送される。したがってｎビットのシフトレジ
スタの場合、シフトクロック信号ｄがｎ回入力される
と、シフトレジスタに格納された制御信号ａ′が更新さ
れる。前述したように図７に示されたシフトレジスタ６
６は４ビットであるから、４回のシフトクロック信号ｄ
で、格納された制御信号ａ′が更新される。

【００４５】制御装置１からシフトクロック信号ｄが４
回出力されて、シフトレジスタ６６内の制御信号ａ′が
更新されると、制御装置１からビーム方向を切り換える
ためのタイミング信号ｂが各データラッチ回路６７に出
力される。各データラッチ回路６７はこのタイミング信
号ｂが入力されると、そのときシフトレジスタ６６から
パラレルに出力されている制御信号ａ′を一斉にラッチ
し、移相器２４の各ビットに駆動電圧ｃを出力するた
め、図５に示されたデータラッチ回路２２と同様に、ア
ンテナ部２ａの全ての放射素子２５の放射方向を同時に
変えることができる。

【００４６】図１に示されるように、データ分配回路２
１は移相器２４の各ビット毎に制御信号ａ′をパラレル
に送出してもよいが、図７に示されるように制御信号
ａ′をシリアルに送出することによって、データ分配回
路２１と各データラッチ回路２２との間の配線の数を少
なくすることができる。また、図７に示されたシフトレ
ジスタ６６は各移相器２４毎に設けられているが、ビッ
ト数が多いシフトレジスタを使用することにより、１個
のシフトレジスタで複数の移相器２４を担当させること
もできる。この場合、１個のデータラッチ回路２２が複
数の移相器２４の駆動を制御することになる。

【００４７】次に、図３に示されたマイクロマシンスイ
ッチ５２について更に説明する。図８はマイクロマシン
スイッチ５２の構造を示す斜視図であり、ストリップ線
路５１と接地５３との間に配置されたマイクロマシンス
イッチ５２を示している。マイクロマシンスイッチ５２
は電極７１、微小可動子７２および支持部材７３によっ
て構成される。微小可動子７２と支持部材７３とを合わ
せてカンチレバーという。

【００４８】図８に示されるように、ガラス基板５０上
にはストリップ線路５１と接地５３とが離間して形成さ
れている。電極７１はこれらストリップ線路５１と接地
５３との間のガラス基板５０上にフォトリソグラフィ技
術により形成されている。しかし、電極７１はストリッ
プ線路５１および接地５３のいずれにも接触していな
い。ストリップ線路５１および接地５３はそれぞれ同じ
高さに形成されているが、電極７１はそれよりも十分低
く形成されている。

【００４９】また、微小可動子７２は電極７１の上方に
形成され、ストリップ線路５１、接地５３および電極７
１と対向している。支持部材７３はガラス基板５０上に
形成され、微小可動子７２を片持ち支持している。電極
７１および微小可動子７２は導体で形成されるが、支持
部材７３については導体、半導体、絶縁体のいずれで形
成してもよい。

【００５０】図９は図８に示されたマイクロマシンスイ
ッチ５２の平面図であり、ローデッドライン形の移相素
子２４ａ〜２４ｃに適用された２個のマイクロマシンス
イッチ５２を示している。図９に示されるように、２個
のマイクロマシンスイッチ５２は２個のストリップ線路
５１の対称線に対して対称に配置されている。また、２
個のマイクロマシンスイッチ５２に含まれるそれぞれの
電極７１は１個のデータラッチ回路２２′の出力側に接
続され、データラッチ回路２２′から同時に駆動電圧
（外部電圧）ｃが供給される。

【００５１】次に、マイクロマシンスイッチ５２の動作
について説明する。図１０は図８に示されたマイクロマ
シンスイッチ５２の断面図であり、（Ａ）はマイクロマ
シンスイッチ５２の開状態、（Ｂ）は閉状態をそれぞれ
示している。

【００５２】まず、データ分配回路２１から論理レベル
「Ｌ」の制御信号ａ′が出力されると、データラッチ回
路２２′は電極７１に駆動電圧ｃを印加しない。このと
き微小可動子７２は図１０（Ａ）に示されるように、ス
トリップ線路５１および接地５３の上方にあって、スト
リップ線路５１および接地５３と接触しないため、マイ
クロマシンスイッチ５２は開状態になる。また、前述し
たように電極７１はストリップ線路５１および接地５３
と接触しないように配置されているため、ストリップ線
路５１は開放される。このとき移相素子２４ａ〜２４ｃ
は動作せず、ストリップライン２９を流れる高周波信号
はストリップ線路５１から接地５３に流れないので、放
射素子２５への給電位相は変化しない。

【００５３】次に、データ分配回路２１から論理レベル
「Ｈ」の制御信号ａ′が出力されると、データラッチ回
路２２′は電極７１に駆動電圧ｃを印加する。このとき
電極７１に印加される駆動電圧ｃは１００［Ｖ］以下程
度である。電極７１にこのような正の駆動電圧ｃが印加
されると、電極７１の表面には正電荷が現れ、電極７１
に対向する微小可動子７２の表面には静電誘導により負
電荷が現れる。そして電極７１の正電荷と微小可動子７
２の負電荷との静電力により吸引力が発生するため、こ
の吸引力によって微小可動子７２は図１０（Ｂ）に示さ
れるように、電極７１の方に引き下げられる。

【００５４】これにより、微小可動子７２はストリップ
線路５１および接地５３と接触するため、マイクロマシ
ンスイッチ５２は閉状態になり、ストリップ線路５１は
微小可動子７２を介して接地５３と高周波的に接続され
る。このとき移相素子２４ａ〜２４ｃは動作し、マイク
ロストリップ線路を流れる高周波信号はストリップ線路
５１から接地５３に流れるので、放射素子２５への給電
位相が変化する。スイッチドライン形の移相素子２４ｄ
についても同様に、マイクロマシンスイッチ５２の電極
７１に駆動電圧ｃを選択的に印加すると、微小可動子７
２がストリップ線路５１および接地５３、または切断さ
れたストリップライン２９を選択的に接続するため、そ
こに高周波信号が流れて給電位相が変化する。なお、前
述したように電極７１の高さはストリップ線路５１およ
び接地５３よりも十分低いため、微小可動子７２がスト
リップ線路５１および接地５３と接触するときに、微小
可動子７２が電極７１と接触することはない。

【００５５】また、図８に示されたマイクロマシンスイ
ッチ５２はオーム結合形のマイクロマシンスイッチであ
るが、微小可動子７２の下側の面に誘電体膜が形成され
たカンチレバーを用いる容量結合形のマイクロマシンス
イッチを使用することもできる。また、図８に示された
マイクロマシンスイッチ５２では、駆動電圧ｃが電極７
１に印加されているが、データラッチ回路２２′の出力
側を微小可動子７２に接続して、微小可動子７２に駆動
電圧ｃを印加することにより、電極７１と微小可動子７
２との間に静電力が発生するようにしてもよい。

【００５６】従来のフェーズドアレーアンテナ装置で
は、マイクロ波スイッチとしてモジュール化されたＰＩ
Ｎダイオードが使用されていた。しかしＰＩＮダイオー
ドは半導体接合面におけるエネルギーロスが大きいた
め、消費電力が大きくなる。これに対して本実施の形態
では、これまで説明してきたようにマイクロ波スイッチ
としてマイクロマシンスイッチ５２を使用するため、ス
イッチにおける消費電力を１０分の１以下程度に低減す
ることができる。なお、本発明でも消費電力の問題を無
視すれば、マイクロ波スイッチとしてＰＩＮダイオード
等の半導体デバイスを使用することも可能である。大き
さが３６ｃｍ×３６ｃｍ×１０ｃｍ程度、放射素子数Ｍ
が４０００〜５０００程度のフェーズドアレーアンテナ
に本実施の形態を適用すると、周波数３０ＧＨｚで３５
ｄＢｉ程度の高利得が得られる。

【００５７】（第２の実施の形態）次に、本発明の第２
の実施の形態について説明する。図１１は本発明による
フェーズドアレーアンテナ装置の第２の実施の形態の構
成を示すブロック図である。図１１において図１と同等
な部分は同一の符号を付し、その説明は省略する。図１
１に示されたフェーズドアレーアンテナ装置が図１に示
されたフェーズドアレーアンテナ装置と異なる点は、図
１１に示されたフェーズドアレーアンテナ装置はアンテ
ナ部２ｂに、ＴＦＴ回路２０のかわりにフリップチップ
ＩＣ回路３０を有する点である。

【００５８】したがって、Ｍ個の放射素子２５はＮビッ
トの移相器２４にそれぞれ接続され、各移相器２４は分
配合成器２７を介して給電部３に接続されており、ま
た、各移相器２４は移相器駆動用のフリップチップＩＣ
回路（駆動手段）３０に接続され、フリップチップＩＣ
回路３０は制御装置１に接続されている。フリップチッ
プＩＣ回路３０は、各移相器２４の各ビット毎に設けら
れたデータラッチ回路３２および駆動回路３３と、デー
タ分配回路３１とによって構成されている。そして、各
移相器２４は各ビット毎に各駆動回路３３にそれぞれ接
続され、各駆動回路３３は各データラッチ回路３２にそ
れぞれ接続され、各データラッチ回路３２はデータ分配
回路３１に接続され、制御装置１はデータ分配回路３１
および各データラッチ回路３２に接続されている。

【００５９】制御装置１は移相器２４の各ビットの駆動
を制御するための制御信号ａをデータ分配回路３１に出
力するとともに、ビーム方向を切り換えるためのタイミ
ング信号ｂを各データラッチ回路３２に出力する。デー
タ分配回路３１は制御信号ａに基づき、各データラッチ
回路３２に対して制御信号ａ′を出力する。各データラ
ッチ回路３２はタイミング信号ｂに同期して保持データ
を書き換え、その保持データを各駆動回路３３に出力す
る。各駆動回路３３は各データラッチ回路３２の出力に
基づき、各移相器２４の各ビットに駆動電圧ｃを出力す
る。一方、分配合成器２７は、給電部３から出力される
高周波信号を分配して各移相器２４に出力する。各移相
器２４は各駆動回路３３から供給される駆動電圧ｃによ
り移相量が設定され、その移相量だけ各放射素子２５に
給電する位相を変化させる。各放射素子２５は給電位相
に応じた位相の放射をする。

【００６０】次に、図１１に示されたフェーズドアレー
アンテナ装置の動作について簡単に説明する。各データ
ラッチ回路３２はビーム方向を切り換えるためのタイミ
ング信号ｂに同期して、保持データを入力データである
制御信号ａ′に書き換え、保持データ（制御信号ａ′）
を各駆動回路３３に出力する。このため、移相器２４の
各ビットには各駆動回路３３から一斉に駆動電圧ｃが供
給されるので、全ての放射素子２５の放射の方向を同時
に変えることができる。

【００６１】ここで、図１１に示されたデータラッチ回
路３２および駆動回路１３が形成されるフリップチップ
ＩＣについて説明する。フリップチップＩＣは、パッケ
ージングせずに電極上にバンプを形成し、このバンプと
基板上のパターンとを直接はんだ付けまたは異方性導電
シート等で接合するＩＣチップである。このバンプはＩ
Ｃチップの周辺部のみでなくＩＣチップの表面全面に形
成できる。ＩＣ内部のモジュールチップを通常のＩＣの
ようにリードピンと接続するためのワイヤボンディング
が必要でないので、ＩＣの占有面積が小さくてすみ、実
装密度が高くなり、狭いスペースに多くのＩＣを実装
し、配線することができる。このため、アンテナの利得
を向上させるために放射素子２５の数を増やして移相器
２４の数が多くなっても、移相器２４の駆動回路３３お
よびデータラッチ回路３２をフリップチップ技術を用い
て形成することにより、フェーズドアレーアンテナ装置
の大型化を抑えることができる。

【００６２】図１２はフリップチップＩＣと移相器２４
との接続関係を示した模式図である。図１２に示される
ように、フリップチップＩＣ３５の表面全面に多数のバ
ンプ３６が形成されている。図１１に示された各駆動回
路３３の出力側が各バンプ３６にそれぞれ接続されてお
り、各バンプ３６はフォトリソグラフィ技術を用いて形
成された配線３７によって移相器２４の各ビットに接続
されている。なお、ここでいうフォトリソグラフィ技術
には、通常の意味で使用される印刷配線技術の他に、基
板上に形成された導体層の不要部分を除去して配線３７
を形成するエッチング技術も含まれる。図３に示された
ストリップライン２９、および図８に示された電極７１
の場合についても同様である。

【００６３】フリップチップＩＣ３５には１０００個程
度のバンプ３６が形成される。移相器２４として例えば
４ビットの移相器を使用するなら、このフリップチップ
ＩＣ３５で２５０個程度の放射素子２５を制御すること
ができる。なお、このときのバンプ３６の間隔は７０〜
１００μｍ程度であり、配線３７の間隔は１．５μｍ程
度である。

【００６４】バンプ３６と移相器２４の各ビットとを接
続する配線３７は一層にまとめて形成される。しかし、
アンテナの利得を上げるために放射素子２５の数を増や
したり、ビームの放射方向の精度を上げるために移相器
２４のビット数を多くするなどして、移相器２４の駆動
回路３３の数が増えすぎた場合には、配線３７を多層に
分けて形成してもよい。なお、駆動回路３３は、説明の
都合上、データラッチ回路３２の論理レベルと駆動電圧
ｃとの関連づけのために記載したものである。データラ
ッチ回路３２として、論理レベル「Ｈ」のときの出力電
圧が駆動電圧ｃであるようなデータラッチ回路を使用す
れば、駆動回路３３を別途設けなくても、データラッチ
回路３２で駆動回路３３の機能を兼ねることができるこ
とはいうまでもない。

【００６５】

【発明の効果】以上説明したように本発明では、移相器
とこの移相器の移相を制御する移相制御回路とが一体的
に形成される。したがって、移相器のスイッチであるマ
イクロ波スイッチが、移相器の他の部分と一体的に形成
される。このため、従来のモジュール化されたスイッチ
を装着するための工程を削減できるので、フェーズドア
レーアンテナ装置の製造コストを低減できる。また、移
相器と移相制御回路とが一体的に形成されるので、従来
外付けされていた移相器の駆動用ＩＣを配置するための
スペースを除去できるので、フェーズドアレーアンテナ
装置を小型化できる。また、移相器を制御するための配
線を簡素化できる。

【００６６】また、マイクロ波スイッチにより分布定数
線路を選択的に接地に接続させる。これにより各放射素
子への給電位相を変化させることができる。特に、移相
器としてローデッドライン形移相器を用いれば移相量が
小さい場合によい特性が得られ、移相器としてスイッチ
ドライン形移相器を用いれば移相量が大きい場合によい
特性が得られる。

【００６７】また、移相器のスイッチに電極および微小
可動子を有するマイクロ波スイッチが使用され、電極ま
たは微小可動子に外部電圧を印加することにより生ずる
静電力によって、微小可動子に回路を開閉させる。この
マイクロ波スイッチは少ない電力で動作するため、移相
器のスイッチによる消費電力を低減できる。また、放射
素子および給電用結合手段と移相器とが一座標軸を挟ん
で異なる側に配置されることにより、放射素子と移相器
とを同一基板の同一面上の限られた面積中に形成するこ
とが可能となる。このため、多層化により形成されたア
ンテナ部を構成する層を削減できる。

【００６８】また、移相器の駆動手段がフリップチップ
ＩＣによって形成される。このため、従来より移相器駆
動用のＩＣを配置するためのスペースを縮小できるの
で、フェーズドアレーアンテナ装置を小型化できる。ま
た、薄膜トランジスタ回路にデータラッチ回路を設け、
あるいは、フリップチップＩＣにデータラッチ回路を設
け、タイミング信号に同期して各移相器に外部電圧を一
斉に出力させる。これにより、各移相器の移相量を同時
に変えることができるため、全ての放射素子の放射方向
を一斉に変えることができる。また、データラッチ回路
がマトリックス状に配置されることにより、データラッ
チ回路を含む薄膜トランジスタ回路への配線の数を少な
くすることができる。

【００６９】また、放射素子がマトリックス状に配置さ
れることにより、限られた面積中に多くの放射素子を配
置することができる。また、誘電体基板をガラス基板と
することにより、製造コストを低減できる。

【図面の簡単な説明】

【図１】 本発明によるフェーズドアレーアンテナ装置
の第１の実施の形態の構成を示すブロック図である。

【図２】 図１に示されたフェーズドアレーアンテナ装
置のアンテナ部の構造を示す展開図である。

【図３】 図２に示された移相回路層の１ユニットの配
置を示す透視図である。

【図４】 図１に示されたＴＦＴ回路の配置を示すブロ
ック図である。

【図５】 図４に示されたデータラッチ回路２２の構成
を示すブロック図である。

【図６】 図５に示されたデータラッチ回路２２′の動
作を示すタイミングチャートである。

【図７】 図１に示されたデータラッチ回路２２の他の
構成を示すブロック図である。

【図８】 図３に示されたマイクロマシンスイッチの構
造を示す斜視図である。

【図９】 図８に示されたマイクロマシンスイッチの平
面図である。

【図１０】 図８に示されたマイクロマシンスイッチの
断面図である。

【図１１】 本発明によるフェーズドアレーアンテナ装
置の第２の実施の形態の構成を示すブロック図である。

【図１２】 図１１に示されたフェーズドアレーアンテ
ナ装置のフリップチップＩＣと移相器との接続関係を示
した模式図である。

【図１３】 図１に示されたフェーズドアレーアンテナ
装置のアンテナ部の他の構造を示す展開図である。

【図１４】 図１に示されたフェーズドアレーアンテナ
装置のアンテナ部の更に他の構造を示す展開図である。

【図１５】 図５に示されたデータラッチ回路２２′の
他の動作を示すタイミングチャートである。

【符号の説明】

１…制御装置、２ａ，２ｂ…アンテナ部、２０…ＴＦＴ
回路、２１，３１…データ分配回路、２２，２２′，３
２，６３，６４…データラッチ回路、２４…移相器、２
４ａ〜２４ｄ…移相素子、２５…放射素子、２６…無給
電素子、２７…分配合成器、２８…給電用スロット、２
９…ストリップライン、３０…フリップチップＩＣ回
路、３３…駆動回路、３５…フリップチップＩＣ、３６
…バンプ、３７…配線、４１…無給電素子層、４２，４
４，４６，４３２，４３４…誘電体層、４３…移相回路
層、４５，４３３…給電用スロット層、４７…分配合成
層、５０…ガラス基板、５１…ストリップ線路、５２…
マイクロマシンスイッチ、５３…接地、６１…信号線、
６２…走査線、７１…電極、７２…微小可動子、７３…
支持部材、４３１…放射素子層、ａ…制御信号、ｂ…タ
イミング信号、ｃ…駆動電圧、Ｘ…座標軸。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｑ 21/06 Ｈ０１Ｑ 21/06 // Ｇ０１Ｓ 7/02 Ｇ０１Ｓ 7/02 Ｆ Ｈ０１Ｑ 19/28 Ｈ０１Ｑ 19/28 (72)発明者 佐梁 智昭 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 鈴木 健一郎 東京都港区芝五丁目７番１号 日本電気株 式会社内

Claims (31)

【特許請求の範囲】
1. 【請求項１】 マイクロ波帯またはミリ波帯で用いられ
   る高利得のフェーズドアレーアンテナ装置において、 Ｍ個の放射素子と、 前記各放射素子と結合し前記各放射素子に供給される給
   電信号の位相をＮ（Ｍ、Ｎは２以上の整数）ビット毎に
   移相するＭ個の移相器と、 前記各移相器の移相を制御する移相制御回路と、 前記各放射素子と結合するように配置された給電ユニッ
   トとによって形成した多層構造を有することを特徴とす
   るフェーズドアレーアンテナ装置。
2. 【請求項２】 マイクロ波帯またはミリ波帯で用いられ
   る高利得のフェーズドアレーアンテナ装置において、 複数の無給電素子を形成した無給電素子層と、 第１の誘電体層と、 Ｍ個の放射素子と、前記各放射素子と結合し前記各放射
   素子に供給される給電信号の位相をＮ（Ｍ、Ｎは２以上
   の整数）ビット毎に移相するＭ個の移相器と、前記各移
   相器の移相を制御する移相制御回路とを形成した移相回
   路層と、 第２の誘電体層と、 前記各放射素子と結合するように複数の給電用スロット
   を形成した給電用スロット層と、 第３の誘電体層と、 前記給電信号を分配合成する分配合成層とを順に密着形
   成した多層構造を有することを特徴とするフェーズドア
   レーアンテナ装置。
3. 【請求項３】 マイクロ波帯またはミリ波帯で用いられ
   る高利得のフェーズドアレーアンテナ装置において、 複数の無給電素子を形成した無給電素子層と、 第１の誘電体層と、 Ｍ個の放射素子と、前記各放射素子と結合し前記各放射
   素子に供給される給電信号の位相をＮ（Ｍ、Ｎは２以上
   の整数）ビット毎に移相するＭ個の移相器と、前記各移
   相器の移相を制御する移相制御回路と、前記給電信号を
   分配合成する分配合成器とを形成した移相回路層とを順
   に密着形成した多層構造を有することを特徴とするフェ
   ーズドアレーアンテナ装置。
4. 【請求項４】 マイクロ波帯またはミリ波帯で用いられ
   る高利得のフェーズドアレーアンテナ装置において、 複数の無給電素子を形成した無給電素子層と、 第１の誘電体層と、 Ｍ個の放射素子を形成した放射素子層と、 第４の誘電体層と、 前記各放射素子と結合するように複数の給電用スロット
   を形成した給電用スロット層と、 第５の誘電体層と、 前記各放射素子と結合し前記各放射素子に供給される給
   電信号の位相をＮ（Ｍ、Ｎは２以上の整数）ビット毎に
   移相するＭ個の移相器と、前記各移相器の移相を制御す
   る移相制御回路と、前記給電信号を分配合成する分配合
   成器とを形成した移相回路層とを順に密着形成した多層
   構造を有することを特徴とするフェーズドアレーアンテ
   ナ装置。
5. 【請求項５】 請求項１において、 さらに前記放射素子と結合する複数の無給電素子を形成
   した層を有することを特徴とするフェーズドアレーアン
   テナ装置。
6. 【請求項６】 請求項１において、 前記各層は、誘電体基板の片面または両面に形成される
   ことを特徴とするフェーズドアレーアンテナ装置。
7. 【請求項７】 請求項２〜４および６いずれか１項にお
   いて、 前記誘電体の材料には少なくとも一層にガラスが用いら
   れることを特徴とするフェーズドアレーアンテナ装置。
8. 【請求項８】 請求項１〜４いずれか１項において、 前記多層構造は、各層においてプロセス中のフォトリソ
   グラフィ技術、積層または接着により多層化されること
   を特徴とするフェーズドアレーアンテナ装置。
9. 【請求項９】 請求項１〜４いずれか１項において、 前記移相器は、Ｎ個の移相素子を有し、 前記各移相素子は、分布定数線路と、 前記分布定数線路に接続されたマイクロ波スイッチとか
   らなることを特徴とするフェーズドアレーアンテナ装
   置。
10. 【請求項１０】 請求項９において、 前記分布定数線路と前記マイクロ波スイッチは、フォト
    リソグラフィ技術により基板面に一体的に形成されるこ
    とを特徴とするフェーズドアレーアンテナ装置。
11. 【請求項１１】 請求項９において、 前記移相素子は、移相量が小さい場合にはローデッドラ
    イン形移相器を用い、移相量が大きい場合にはスイッチ
    ドライン形移相器を用いることを特徴とするフェーズド
    アレーアンテナ装置。
12. 【請求項１２】 請求項１１において、 前記ローデッドライン形移相器は、第１の分布定数線路
    の両端に接続された第２および第３の分布定数線路の先
    端と接地との間に各々設けられた第１および第２のマイ
    クロ波スイッチからなることを特徴とするフェーズドア
    レーアンテナ装置。
13. 【請求項１３】 請求項１１において、 前記スイッチドライン形移相器は、第４および第５の分
    布定数線路間に設けられた第３のマイクロ波スイッチ
    と、 前記第４および第５の分布定数線路を接続する第６の分
    布定数線路と接地との間に設けられた第４のマイクロ波
    スイッチとからなることを特徴とするフェーズドアレー
    アンテナ装置。
14. 【請求項１４】 請求項９において、 前記マイクロ波スイッチは、マイクロマシンスイッチを
    用いることを特徴とするフェーズドアレーアンテナ装
    置。
15. 【請求項１５】 請求項１４において、 前記マイクロマシンスイッチは、２個の前記分布定数線
    路間に設けられ基板上に形成された電極と、 静電力に応じてわずかに可動して前記各分布定数線路と
    の接触の有無が行われる微小可動子と、 前記微小可動子を支持する支持部材とからなることを特
    徴とするフェーズドアレーアンテナ装置。
16. 【請求項１６】 請求項１５において、 前記微小可動子は、前記電極の上方に設けられ前記電極
    もしくは微小可動子に印加された電圧に基づき前記電極
    側に吸引されることを特徴とするフェーズドアレーアン
    テナ装置。
17. 【請求項１７】 請求項９において、 前記マイクロ波スイッチは、ＰＩＮダイオードを用いる
    ことを特徴とするフェーズドアレーアンテナ装置。
18. 【請求項１８】 請求項１〜４いずれか１項において、 前記移相器は、Ｎ個の移相素子を有し、 前記移相制御回路は、所定の放射ビームを得るように計
    算された制御データを前記移相器毎に走査線と信号線と
    に分けて分配するデータ分配回路と、 前記移相器毎に前記走査線からの走査パルスと、前記信
    号線からの制御信号と、タイミング信号とがそれぞれ入
    力され、前記タイミング信号に同期したデータを出力す
    るＭ×Ｎ個のデータラッチ回路とからなり、 前記各データラッチ回路の出力に基づき前記移相器の移
    相素子の移相を一斉に制御することを特徴とするフェー
    ズドアレーアンテナ装置。
19. 【請求項１９】 請求項１〜４いずれか１項において、 前記移相器は、Ｎ個の移相素子を有し、 前記移相制御回路は、所定の放射ビームを得るように計
    算された制御データを前記移相器毎に走査線と信号線と
    に分けて分配するデータ分配回路と、 前記移相器毎に前記走査線からの走査パルスに同期した
    データを出力するＭ×Ｎ個のデータラッチ回路とからな
    り、 前記各データラッチ回路の出力に基づき前記移相器の移
    相素子の移相を一部ずつ制御することを特徴とするフェ
    ーズドアレーアンテナ装置。
20. 【請求項２０】 請求項１〜４いずれか１項において、 前記移相器は、Ｎ個の移相素子を有し、 前記移相制御回路は、高速にアンテナビーム方向を変化
    させる場合には前記各移相器の移相素子の移相を一斉に
    制御し、低速にアンテナビーム方向を変化させる場合に
    は前記各移相器の移相素子の移相を一部ずつ制御するこ
    とを特徴とするフェーズドアレーアンテナ装置。
21. 【請求項２１】 請求項１８または１９において、 前記データラッチ回路は、前記走査パルスと制御信号と
    が入力される第１のラッチ回路と、 前記第１のラッチ回路の出力と前記タイミング信号とが
    入力され前記移相素子を駆動する第２のラッチ回路とか
    らなることを特徴とするフェーズドアレーアンテナ装
    置。
22. 【請求項２２】 請求項１〜４いずれか１項において、 前記移相制御回路は、マトリックス状に配置されている
    ことを特徴とするフェーズドアレーアンテナ装置。
23. 【請求項２３】 請求項１〜４いずれか１項において、 前記放射素子と前記移相器と前記移相制御回路とはそれ
    ぞれ近接して配置されていることを特徴とするフェーズ
    ドアレーアンテナ装置。
24. 【請求項２４】 請求項１〜４いずれか１項において、 前記移相制御回路は、薄膜トランジスタ回路で構成され
    ることを特徴とするフェーズドアレーアンテナ装置。
25. 【請求項２５】 請求項２４において、 前記薄膜トランジスタ回路は、フォトリソグラフィ技術
    により基板面に一体的に形成されることを特徴とするフ
    ェーズドアレーアンテナ装置。
26. 【請求項２６】 請求項１〜４いずれか１項において、 前記移相制御回路は、フリップチップＩＣで構成される
    ことを特徴とするフェーズドアレーアンテナ装置。
27. 【請求項２７】 請求項２６において、 前記フリップチップＩＣは、複数のバンプを電極として
    フリップチップ接続することを特徴とするフェーズドア
    レーアンテナ装置。
28. 【請求項２８】 請求項２７において、 前記フリップチップＩＣは、前記バンプと前記移相器と
    の間をフォトリソグラフィ技術により形成されたパター
    ンを用いて配線されることを特徴とするフェーズドアレ
    ーアンテナ装置。
29. 【請求項２９】 請求項２８において、 前記フリップチップＩＣは、前記各移相器の横に実装さ
    れ前記配線により同一層もしくは他の層を介して前記各
    移相器と接続されることを特徴とするフェーズドアレー
    アンテナ装置。
30. 【請求項３０】 請求項１〜４いずれか１項において、 前記各放射素子と前記各移相器と前記移相制御回路はそ
    れぞれ、マトリックス状に配置されることを特徴とする
    フェーズドアレーアンテナ装置。
31. 【請求項３１】 請求項１において、 前記給電ユニットは、前記給電信号を分配合成する分配
    合成器と、 前記各放射素子に給電する複数の給電用スロットとから
    なることを特徴とするフェーズドアレーアンテナ装置。