JPH1169801A - Power control circuit - Google Patents
Power control circuitInfo
- Publication number
- JPH1169801A JPH1169801A JP23788197A JP23788197A JPH1169801A JP H1169801 A JPH1169801 A JP H1169801A JP 23788197 A JP23788197 A JP 23788197A JP 23788197 A JP23788197 A JP 23788197A JP H1169801 A JPH1169801 A JP H1169801A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- transformer
- main
- primary side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 本発明は、電源回路のトランスの1次側のP
WM回路の動作の停止と同時に2次側のPWM回路の動
作を停止させる電源制御回路を提供する。
【解決手段】 トランスT2の1次側において異常が発
生した場合、トランスT2の1次側の保護回路が作動し
てリセット信号が生成され、このリセット信号によって
トランスT2の2次側の電源回路制御用CPUのメイン
PWM1回路3の動作を停止させ、さらにトランスT2
の2次側のメイン同期サブPWM回路5、メインPWM
2回路4およびサブPWM2回路7の動作を同時に停止
させる。メインPWM2回路4やサブPWM2回路7等
にそれぞれ対応して設けられている保護回路により保護
動作が行われた場合にはそれぞれ独立にその動作を停止
させる。
(57) [Problem] To provide a power supply circuit with a primary side P
Provided is a power supply control circuit that stops the operation of the secondary-side PWM circuit at the same time as the stop of the operation of the WM circuit. SOLUTION: When an abnormality occurs on the primary side of a transformer T2, a protection circuit on the primary side of the transformer T2 operates to generate a reset signal, and the reset signal controls the power supply circuit on the secondary side of the transformer T2. Operation of the main PWM1 circuit 3 of the CPU for the
Secondary synchronous main PWM circuit 5, main PWM
The operations of the two circuits 4 and the sub-PWM2 circuit 7 are simultaneously stopped. When the protection operation is performed by the protection circuits provided corresponding to the main PWM2 circuit 4, the sub-PWM2 circuit 7, etc., the operation is stopped independently.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、複写機やプリンタ
等で用いられる電源回路を制御する電源制御回路に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply control circuit for controlling a power supply circuit used in a copying machine, a printer or the like.
【0002】[0002]
【従来の技術】図1は従来の電源回路の概略構成を示す
図であり、図2は従来の電源制御回路である電源回路制
御用CPU(中央処理装置)の構成を示すブロック図で
ある。以下、図1および図2を参照して従来の電源回路
および電源制御回路の動作について説明する。2. Description of the Related Art FIG. 1 is a diagram showing a schematic configuration of a conventional power supply circuit, and FIG. 2 is a block diagram showing a configuration of a power supply circuit control CPU (central processing unit) which is a conventional power supply control circuit. Hereinafter, the operation of the conventional power supply circuit and power supply control circuit will be described with reference to FIGS.
【0003】図2に示す電源回路制御用CPUはメイン
PWM(パルス幅変調)1回路1およびサブPWM回路
2を有している。メインPWM1回路1は、図1に示す
ように、電源回路の出力電圧を一定にするために電源回
路の出力電圧を基準電圧と比較し、その比較結果を基に
して電源回路のトランスT1の1次側で発生する電圧の
パルス幅を変更するパルス幅変調(PWM)を行う。The power supply circuit control CPU shown in FIG. 2 has a main PWM (pulse width modulation) circuit 1 and a sub PWM circuit 2. As shown in FIG. 1, the main PWM 1 circuit 1 compares the output voltage of the power supply circuit with a reference voltage in order to make the output voltage of the power supply circuit constant, and based on the result of the comparison, determines the output voltage of the transformer T1 of the power supply circuit. Pulse width modulation (PWM) for changing the pulse width of the voltage generated on the next side is performed.
【0004】メインPWM1回路1では、例えば、トラ
ンスT1の1次側に設けられているトランジスタのスイ
ッチング素子SW1をオン/オフ制御することによりト
ランスT1の2次側で発生した低電圧出力(通常、24
V)がA/D(アナログ/デジタル)変換される。A/
D変換によって得られた電圧値は電源回路制御用CPU
内部に設けられているコンパレータ(図示しない)を用
いて予め設定されている基準電圧値と比較される。この
比較結果を基にしてトランスT1の1次側で発生する電
圧のパルス幅をパルス幅変調により変化させる。これに
より、トランスT1の2次側で発生する低電圧出力が一
定になるようにフィードバック制御している。In the main PWM 1 circuit 1, for example, a low-voltage output (usually, generated on the secondary side of the transformer T1 by controlling on / off of a switching element SW1 of a transistor provided on the primary side of the transformer T1. 24
V) is A / D (analog / digital) converted. A /
The voltage value obtained by the D conversion is used for the power supply circuit control CPU.
It is compared with a preset reference voltage value using a comparator (not shown) provided inside. Based on this comparison result, the pulse width of the voltage generated on the primary side of the transformer T1 is changed by pulse width modulation. As a result, feedback control is performed so that the low-voltage output generated on the secondary side of the transformer T1 becomes constant.
【0005】サブPWM回路2では、電源回路制御用C
PU内部のコンパレータを用いてA/D変換された電源
回路の出力電圧値が予め設定された基準電圧値と比較さ
れ、その比較結果に応じてハイ/ロー(high/lo
w)信号(オン/オフ信号)がトランジスタのスイッチ
ング素子SW2に出力される。これは厳密にはパルス幅
変調とはいえないが、このオン/オフ信号の出力により
パルス幅が変更されているようにみえるため、サブPW
M回路と呼んでいる。In the sub PWM circuit 2, the power supply circuit control C
The output voltage value of the power supply circuit, which has been A / D converted using the comparator inside the PU, is compared with a preset reference voltage value, and high / low (high / lo) is determined according to the comparison result.
w) The signal (ON / OFF signal) is output to the switching element SW2 of the transistor. Although this is not strictly pulse width modulation, it appears that the pulse width has been changed by the output of the on / off signal.
It is called an M circuit.
【0006】例えば、電源回路の高電圧出力が一定に維
持されるように制御する場合、高電圧出力から分圧され
た電圧を電源回路制御用CPUのA/Dポート(図示し
ない)から読込み、読込んだ電圧値を電源回路制御用C
PU内部のコンパレータで予め設定された基準電圧値と
比較する。この比較の結果、読込んだ電圧値が予め設定
された基準電圧値よりも大きい場合にはサブPWM回路
2からロー信号(オフ信号)が出力され、読込んだ電圧
値が予め設定された基準電圧値よりも小さい場合にはサ
ブPWM回路2からハイ信号(オン信号)が出力され
る。このように、高電圧出力が一定に維持されるように
制御するためのパルス信号がサブPWM回路2から出力
される。このパルス信号に応じてスイッチング素子SW
2をオン/オフ制御して電源回路の高電圧出力を一定に
維持する。なお、この比較論理を逆に設定することもで
きる。すなわち、上記比較の結果、読込んだ電圧値が予
め設定された基準電圧値よりも大きい場合にはサブPW
M回路2からハイ信号が出力され、読込んだ電圧値が予
め設定された基準電圧値よりも小さい場合にはサブPW
M回路2からロー信号が出力される。For example, when controlling so that the high-voltage output of the power supply circuit is maintained constant, a voltage divided from the high-voltage output is read from an A / D port (not shown) of the CPU for controlling the power supply circuit. The read voltage value is used for the power circuit control C
A comparator in the PU compares the voltage with a preset reference voltage value. As a result of the comparison, if the read voltage value is larger than the preset reference voltage value, a low signal (OFF signal) is output from the sub-PWM circuit 2 and the read voltage value is set to the preset reference voltage value. When the voltage is smaller than the voltage value, a high signal (ON signal) is output from the sub PWM circuit 2. In this way, a pulse signal for controlling the high voltage output to be kept constant is output from the sub PWM circuit 2. Switching element SW according to this pulse signal
2 is turned on / off to keep the high voltage output of the power supply circuit constant. The comparison logic can be set in reverse. That is, as a result of the comparison, if the read voltage value is larger than the preset reference voltage value, the sub PW
When a high signal is output from M circuit 2 and the read voltage value is smaller than a preset reference voltage value, sub-PW
The M circuit 2 outputs a low signal.
【0007】従来の電源制御回路では、トランスT1の
1次側に設けられている保護回路(図示しない)からメ
インPWM1回路1にリセット信号(PROTECT信
号)が入力された場合、トランスT1の1次側で発生す
る電圧を制御するメインPWM1回路1の動作がハード
ウェア的に停止し、その後、メインPWM1回路1の動
作が停止したことをソフトウェアで検知してトランスT
1の2次側で発生する電圧の出力を停止するように構成
されていた。In the conventional power supply control circuit, when a reset signal (PROTECT signal) is input to the main PWM 1 circuit 1 from a protection circuit (not shown) provided on the primary side of the transformer T 1, the primary circuit of the transformer T 1 The operation of the main PWM1 circuit 1 for controlling the voltage generated on the side is stopped by hardware, and then the stop of the operation of the main PWM1 circuit 1 is detected by software, and the transformer T
Thus, the output of the voltage generated on the secondary side of No. 1 is stopped.
【0008】[0008]
【発明が解決しようとする課題】しかし、従来の電源制
御回路では、例えば、電源回路の出力電圧が予め設定さ
れた基準電圧よりも小さい場合、サブPWM回路2は電
源回路の高出力電圧を連続して供給するように構成され
ていた。従って、トランスT1の1次側に設けられてい
る保護回路で生成されたPROTECT信号が入力され
ることによりメインPWM1回路1の動作が停止した
後、メインPWM1回路1の動作が停止したことをソフ
トウェアで検知してトランスT1の2次側で発生する出
力電圧の供給を停止するような動作処理がされるまでの
わずかな時間において、図示しないコンデンサ等の残電
圧によりトランスT1の2次側で発生した出力電圧が電
源回路の出力端子から供給されていた。However, in the conventional power supply control circuit, for example, when the output voltage of the power supply circuit is lower than a preset reference voltage, the sub-PWM circuit 2 continuously outputs the high output voltage of the power supply circuit. It was configured to supply. Therefore, after the PROTECT signal generated by the protection circuit provided on the primary side of the transformer T1 is input, the operation of the main PWM1 circuit 1 is stopped, and then the operation of the main PWM1 circuit 1 is stopped. In a short period of time before the operation is performed to stop the supply of the output voltage generated on the secondary side of the transformer T1 and detected on the secondary side of the transformer T1, the voltage is generated on the secondary side of the transformer T1 by the residual voltage of a capacitor (not shown). The output voltage is supplied from the output terminal of the power supply circuit.
【0009】また、従来の電源制御回路では、メインP
WM1回路1は1つしか設けられていなかったので、ト
ランスT1の2次側で発生している電圧に対してフィー
ドバック制御を行って電源回路の出力電圧を精度良く安
定に供給する場合には複雑な回路を構成する必要があっ
た。In the conventional power supply control circuit, the main P
Since only one WM1 circuit 1 is provided, it is complicated to accurately and stably supply the output voltage of the power supply circuit by performing feedback control on the voltage generated on the secondary side of the transformer T1. It was necessary to construct a simple circuit.
【0010】本発明は上記事情に鑑みてなされたもので
あり、本発明の目的は、電源回路の異常時の安全性の向
上させ、電源回路の誤動作を防止し、汎用性を向上させ
た電源制御回路を提供することである。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to improve the safety in the event of an abnormality in a power supply circuit, prevent malfunction of the power supply circuit, and improve the versatility of the power supply. It is to provide a control circuit.
【0011】[0011]
【課題を解決するための手段】上記課題を解決するため
に請求項1に係る本発明の電源制御回路は、トランスの
1次側で発生する電圧をスイッチングしてトランスの2
次側で発生する出力電圧をフィードバックすることによ
って電源回路をパルス幅変調制御する電源制御回路にお
いて、トランスの1次側で発生する電圧を制御し、トラ
ンスの1次側に設けられている保護回路で生成されたリ
セット信号が入力されることにより動作が停止する第1
のパルス幅変調回路と、トランスの2次側で発生する電
圧を制御し、前記リセット信号が入力されることにより
動作が停止する第2のパルス幅変調回路とを有すること
を特徴とする。According to a first aspect of the present invention, there is provided a power supply control circuit for switching a voltage generated on a primary side of a transformer by switching a voltage generated on a primary side of the transformer.
In a power supply control circuit that performs pulse width modulation control on a power supply circuit by feeding back an output voltage generated on a secondary side, a voltage generated on a primary side of a transformer is controlled, and a protection circuit provided on the primary side of the transformer is provided. Operation is stopped by the input of the reset signal generated in
And a second pulse width modulation circuit that controls the voltage generated on the secondary side of the transformer and stops operation when the reset signal is input.
【0012】好ましくは、請求項2において、前記第2
のパルス幅変調回路の動作をトランスの2次側に設けら
れている保護回路によって生成されたリセット信号の入
力により独立に停止させることが可能である。Preferably, in the second aspect, the second
Can be independently stopped by the input of the reset signal generated by the protection circuit provided on the secondary side of the transformer.
【0013】また、好ましくは、請求項3において、前
記第1のパルス幅変調回路および第2のパルス幅変調回
路の動作はそれぞれ独立に開始および停止可能であり、
トランスの1次側に設けられている保護回路で生成され
たリセット信号が入力されることにより前記第1のパル
ス幅変調回路の動作が停止した場合には、前記第1のパ
ルス幅変調回路の動作が開始した後に前記第2のパルス
幅変調回路の動作が開始可能である。Preferably, in claim 3, the operations of the first pulse width modulation circuit and the second pulse width modulation circuit can be started and stopped independently of each other,
If the operation of the first pulse width modulation circuit is stopped by inputting a reset signal generated by a protection circuit provided on the primary side of the transformer, the first pulse width modulation circuit After the operation starts, the operation of the second pulse width modulation circuit can start.
【0014】また、好ましくは、請求項4において、ト
ランスの1次側に設けられている保護回路で生成された
リセット信号により前記第2のパルス幅変調回路の動作
を停止させるかどうかが選択可能である。Preferably, according to claim 4, it is possible to select whether to stop the operation of the second pulse width modulation circuit by a reset signal generated by a protection circuit provided on the primary side of the transformer. It is.
【0015】また、好ましくは、請求項5において、ト
ランスの1次側に設けられている保護回路で生成された
リセット信号により出力ポートをイニシャル状態にす
る。Preferably, the output port is set to an initial state by a reset signal generated by a protection circuit provided on the primary side of the transformer.
【0016】また、好ましくは、請求項6において、ト
ランスの1次側に設けられている保護回路で生成された
リセット信号により出力ポートをイニシャル状態にする
かまたはリセット信号が入力される前の状態を保持する
かが選択可能である。Preferably, the output port is set to an initial state by a reset signal generated by a protection circuit provided on a primary side of the transformer or a state before the reset signal is input. Can be selected.
【0017】従って、トランスの1次側に設けられてい
る保護回路からリセット信号が入力された場合、トラン
スの1次側のメインPWM1回路の動作のみをハードウ
ェア的に停止させるだけでなく、このメインPWM1回
路に同期したメイン同期サブPWM回路の動作とトラン
スの2次側で発生する出力電圧または他の電源回路を制
御するためのメインPWM2回路の動作を同時に停止さ
せる。Therefore, when a reset signal is input from the protection circuit provided on the primary side of the transformer, not only the operation of the main PWM1 circuit on the primary side of the transformer is stopped in hardware, but also The operation of the main synchronous sub-PWM circuit synchronized with the main PWM1 circuit and the operation of the main PWM2 circuit for controlling the output voltage generated on the secondary side of the transformer or another power supply circuit are simultaneously stopped.
【0018】また、トランスの1次側に設けられている
メインPWM1回路の動作を停止するためのリセット信
号の入力とは別に、トランスの2次側に設けられている
メインPWM2回路の動作のみを独立に停止させるため
のリセット信号の入力を可能にさせる。In addition to the input of the reset signal for stopping the operation of the main PWM1 circuit provided on the primary side of the transformer, only the operation of the main PWM2 circuit provided on the secondary side of the transformer is controlled. Enables input of a reset signal for stopping independently.
【0019】また、メイン同期サブPWM回路およびメ
インPWM2回路の動作は、メインPWM1回路の動作
が開始した後またはメインPWM1回路の開始許可フラ
グがイネーブルになった後に開始させる。The operation of the main synchronous sub-PWM circuit and the main PWM2 circuit is started after the operation of the main PWM1 circuit is started or after the start permission flag of the main PWM1 circuit is enabled.
【0020】また、トランスの2次側で発生する出力電
圧を制御するためのサブPWM1回路の動作をトランス
の1次側に設けられている保護回路で生成されるリセッ
ト信号の入力により停止させる。The operation of the sub-PWM1 circuit for controlling the output voltage generated on the secondary side of the transformer is stopped by the input of a reset signal generated by a protection circuit provided on the primary side of the transformer.
【0021】また、トランスの1次側に設けられている
保護回路で生成したリセット信号とは別に、サブPWM
1回路だけを独立に停止させるためのリセット信号の入
力を可能にさせる。In addition to the reset signal generated by the protection circuit provided on the primary side of the transformer, the sub PWM
A reset signal for stopping only one circuit independently can be input.
【0022】また、トランスの1次側に設けられている
保護回路で生成したリセット信号の入力によりサブPW
M1回路の動作を停止するかしないかを選択できる。Further, the sub-PW is generated by inputting a reset signal generated by a protection circuit provided on the primary side of the transformer.
Whether the operation of the M1 circuit is stopped or not can be selected.
【0023】また、トランスの1次側に設けられている
保護回路で生成したリセット信号の入力によりメインP
WM2回路の動作を停止するかしないかを選択できる。Also, the reset signal generated by the protection circuit provided on the primary side of the transformer receives an input of a reset signal.
Whether the operation of the WM2 circuit is stopped or not can be selected.
【0024】また、トランスの1次側に設けられている
保護回路で生成したリセット信号が入力した時に各PW
M回路の動作を停止させるだけでなく、電源回路の負荷
を停止させるために出力ポートをリセットしてイニシャ
ル状態にする。When a reset signal generated by a protection circuit provided on the primary side of the transformer is input, each PW
In addition to stopping the operation of the M circuit, the output port is reset to an initial state in order to stop the load on the power supply circuit.
【0025】また、トランスの1次側に設けられている
保護回路で生成したリセット信号が入力した時に出力ポ
ートをイニシャル状態に戻すかリセット信号の入力前の
状態を保持するかを選択できる。Further, when a reset signal generated by a protection circuit provided on the primary side of the transformer is input, it is possible to select whether to return the output port to the initial state or to maintain the state before the input of the reset signal.
【0026】[0026]
【発明の実施の形態】以下、本発明の実施の形態の電源
制御回路について図面を参照して詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a power supply control circuit according to an embodiment of the present invention will be described in detail with reference to the drawings.
【0027】(実施の形態1)図3は本発明の第1の実
施の形態の電源回路の構成を示す図であり、図4は本発
明の第1の実施の形態の電源制御回路である電源回路制
御用CPU(中央処理装置)の構成を示すブロック図で
ある。(Embodiment 1) FIG. 3 is a diagram showing a configuration of a power supply circuit according to a first embodiment of the present invention, and FIG. 4 is a power supply control circuit according to the first embodiment of the present invention. FIG. 2 is a block diagram illustrating a configuration of a power supply circuit control CPU (central processing unit).
【0028】図4に示す本発明の第1の実施の形態の電
源回路制御用CPUは、メインPWM(パルス幅変調)
1回路3、メインPWM2回路4、メイン同期サブPW
M回路5、サブPWM1回路6、サブPWM2回路7、
OR回路8および9、およびフリップフロップ10によ
って構成されている。The power supply circuit control CPU according to the first embodiment of the present invention shown in FIG. 4 has a main PWM (pulse width modulation).
1 circuit 3, main PWM 2 circuit 4, main synchronous sub PW
M circuit 5, sub PWM1 circuit 6, sub PWM2 circuit 7,
It is composed of OR circuits 8 and 9 and a flip-flop 10.
【0029】PROTECT信号はトランスT2の1次
側に設けられている保護回路(図示しない)により生成
されるリセット信号であり、メインPWM1回路3およ
びメイン同期サブPWM回路5に直接入力され、メイン
PWM2回路4およびサブPWM2回路7にOR回路8
または9を介してそれぞれ入力される。また、RST信
号はトランスT2の2次側に設けられている保護回路ま
たは別の電源回路の保護回路により生成されるリセット
信号であり、OR回路8を介してメインPWM2回路4
に入力される。さらに、SUBRST信号は、トランス
T2の2次側に設けられている保護回路でRST信号を
生成する保護回路とは別の保護回路によって生成される
リセット信号であり、OR回路9を介してサブPWM2
回路7に入力される。The PROTECT signal is a reset signal generated by a protection circuit (not shown) provided on the primary side of the transformer T2. The PROTECT signal is directly input to the main PWM1 circuit 3 and the main synchronous sub-PWM circuit 5, and is output from the main PWM2 circuit. OR circuit 8 for circuit 4 and sub-PWM2 circuit 7
Or 9 respectively. The RST signal is a reset signal generated by a protection circuit provided on the secondary side of the transformer T2 or a protection circuit of another power supply circuit.
Is input to Further, the SUBRST signal is a reset signal generated by a protection circuit that is different from the protection circuit that generates the RST signal in the protection circuit provided on the secondary side of the transformer T2.
Input to the circuit 7.
【0030】次に、本発明の第1の実施の形態の電源制
御回路である電源回路制御用CPUの動作について説明
する。Next, the operation of the power supply circuit control CPU, which is the power supply control circuit according to the first embodiment of the present invention, will be described.
【0031】トランスのT2の1次側において過電流等
の異常が発生した場合、トランスT2の1次側に設けら
れている保護回路が作動してPROTECT信号が生成
される。この保護回路で生成されたPROTECT信号
は電源回路制御用CPUに入力される。このPROTE
CT信号に応じて電源回路制御用CPUはメインPWM
1回路3の動作を停止させる。これにより、トランスT
2の1次側において電圧の発生が停止するため、トラン
スT2の2次側において電圧が出力されなくなる。この
時、トランスT2の2次側に設けられている蛍光灯20
に印加される電圧を制御するメイン同期サブPWM回路
5を同時にリセットし、その動作を停止させる。When an abnormality such as an overcurrent occurs on the primary side of the transformer T2, a protection circuit provided on the primary side of the transformer T2 operates to generate a PROTECT signal. The PROTECT signal generated by the protection circuit is input to the power supply circuit control CPU. This PROTE
The power supply circuit control CPU is controlled by the main PWM in accordance with the CT signal.
The operation of one circuit 3 is stopped. Thereby, the transformer T
Since the generation of the voltage stops on the primary side of the transformer T2, no voltage is output on the secondary side of the transformer T2. At this time, the fluorescent lamp 20 provided on the secondary side of the transformer T2 is used.
, The main synchronous sub-PWM circuit 5 that controls the voltage applied to the sub-clock is reset at the same time, and the operation is stopped.
【0032】また、トランスT2の2次側において電圧
の出力を制御するメインPWM2回路4やサブPWM2
回路7等においては、それぞれ対応して設けられている
保護回路により保護動作が行われた場合にはそれぞれ独
立にその動作を停止できるように構成されている。すな
わち、RST信号の入力によりメインPWM2回路4が
リセットされ、SUBRST信号の入力によりサブPW
M2回路7がリセットされる。Further, the main PWM2 circuit 4 and the sub PWM2 circuit for controlling the output of the voltage on the secondary side of the transformer T2 are provided.
The circuit 7 and the like are configured such that when a protection operation is performed by a protection circuit provided correspondingly, the operation can be independently stopped. That is, the input of the RST signal resets the main PWM2 circuit 4, and the input of the SUBRST signal causes the sub PWM
The M2 circuit 7 is reset.
【0033】さらに、メインPWM2回路4、メイン同
期サブPWM回路5、およびサブPWM2回路7がリセ
ット信号であるPROTECT信号によってリセットさ
れ、その動作を停止した後にPROTECT信号が解除
されれば、メインPWM2回路4、メイン同期サブPW
M回路5、およびサブPWM2回路7に予め遅延を持た
せてメインPWM1回路3の動作が開始した後の所定の
遅延時間が経過した後にメインPWM2回路4、メイン
同期サブPWM回路5、およびサブPWM2回路7がそ
れぞれ動作を開始するように構成されている。Further, if the main PWM2 circuit 4, the main synchronous sub-PWM circuit 5, and the sub-PWM2 circuit 7 are reset by the PROTECT signal which is a reset signal and the operation is stopped and then the PROTECT signal is released, the main PWM2 circuit 4. Main synchronization sub PW
The main PWM2 circuit 4, the main synchronous sub-PWM circuit 5, and the sub-PWM2 are provided after a predetermined delay time has elapsed after the operation of the main PWM1 circuit 3 is started with the M circuit 5 and the sub-PWM2 circuit 7 having a delay in advance. The circuits 7 are each configured to start operation.
【0034】このような構成により、電源回路の動作中
にトランスT2の2次側に設けられている各保護回路に
よる保護動作が行われた場合にはメインPWM2回路
4、メイン同期サブPWM回路5、およびサブPWM2
回路7の動作をそれぞれ個別に停止させ、トランスT2
の1次側において異常が発生してメインPWM1回路3
の動作が停止した場合にはメインPWM1回路3と同期
がとれなくなったトランスT2の2次側に設けられてい
る出力電圧制御用のメインPWM2回路4、メイン同期
サブPWM回路5、およびサブPWM2回路7をすぐに
停止することができる。また、メインPWM1回路3が
動作を開始した後でまたはメインPWM1回路3のスタ
ート許可フラグがイネーブルになった後でメインPWM
2回路4、メイン同期サブPWM回路5、およびサブP
WM2回路7が動作するように構成されているので、メ
インPWM1回路3との同期がとることができずにメイ
ンPWM2回路4、メイン同期サブPWM回路5、およ
びサブPWM2回路7が無制御状態となることを防止で
きる。従って、電源回路の異常発生時における各PWM
回路の動作の停止および電源回路の復帰時におけるPW
M回路の誤動作の防止が可能となる。With such a configuration, when the protection operation is performed by each protection circuit provided on the secondary side of the transformer T2 during the operation of the power supply circuit, the main PWM2 circuit 4 and the main synchronous sub-PWM circuit 5 , And sub-PWM2
The operations of the circuits 7 are individually stopped, and the transformer T2
An abnormality occurs on the primary side of the main PWM1 circuit 3
When the operation is stopped, the main PWM2 circuit 4, the main synchronous sub-PWM circuit 5, and the sub-PWM2 circuit for output voltage control are provided on the secondary side of the transformer T2 which is no longer synchronized with the main PWM1 circuit 3. 7 can be stopped immediately. Further, after the main PWM1 circuit 3 starts operating or after the start permission flag of the main PWM1 circuit 3 is enabled, the main PWM1 circuit 3 is activated.
2 circuits 4, main synchronous sub-PWM circuit 5, and sub-P
Since the WM2 circuit 7 is configured to operate, synchronization with the main PWM1 circuit 3 cannot be achieved, and the main PWM2 circuit 4, the main synchronous sub-PWM circuit 5, and the sub-PWM2 circuit 7 are in an uncontrolled state. Can be prevented. Therefore, each PWM at the time of occurrence of an abnormality in the power supply circuit
PW when circuit operation stops and power supply circuit returns
Malfunction of the M circuit can be prevented.
【0035】(実施の形態2)図5は本発明の第2の実
施の形態の電源制御回路である電源回路制御用CPUの
構成を示す図である。本発明の第2の実施の形態の電源
回路制御用CPUの基本的な動作は本発明の第1の実施
の形態の電源回路制御用CPUとほぼ同じであるが、本
発明の第2の実施の形態の電源回路制御用CPUは、サ
ブPWM1回路6をリセットするためのリセット信号を
入力できるように構成されている。すなわち、本発明の
第1の実施の形態の電源回路制御用CPUにおいてサブ
PWM1回路6に接続するOR回路11をさらに設け、
トランスT2の1次側に設けられている保護回路で生成
されるリセット信号であるPROTECT信号またはサ
ブPWM1回路6のリセット信号であるSUBRST1
信号のどちらかの信号が入力された時にサブPWM1回
路6に対してリセットが行われるように構成されてい
る。(Embodiment 2) FIG. 5 is a diagram showing a configuration of a power supply circuit control CPU which is a power supply control circuit according to a second embodiment of the present invention. The basic operation of the power supply circuit control CPU according to the second embodiment of the present invention is substantially the same as that of the power supply circuit control CPU according to the first embodiment of the present invention. The power supply circuit control CPU according to the embodiment is configured to be able to input a reset signal for resetting the sub-PWM 1 circuit 6. That is, the OR circuit 11 connected to the sub-PWM1 circuit 6 is further provided in the power supply circuit control CPU according to the first embodiment of the present invention,
A PROTECT signal which is a reset signal generated by a protection circuit provided on the primary side of the transformer T2, or SUBRST1 which is a reset signal of the sub-PWM1 circuit 6.
The sub-PWM 1 circuit 6 is configured to be reset when one of the signals is input.
【0036】従来の電源回路制御用CPUでは、トラン
スの1次側に設けられている保護回路で生成されるPR
OTECT信号がメインPWM1回路1に入力されるこ
とによってメインPWM1回路1の動作が停止したこと
をソフトウェアにより判断してサブPWM回路2を停止
するように構成されていた。従って、メインPWM1回
路1を停止してからソフトウェアによりトランスの2次
側で発生する各電圧の出力をポート操作で停止するまで
のわずかな期間においては、トランスの2次側に設けら
れている各電圧出力回路のコンデンサの残電圧により出
力電圧がわずかに供給されていた。In a conventional power supply circuit control CPU, the PR generated by a protection circuit provided on the primary side of the transformer is used.
The configuration is such that the sub PWM circuit 2 is stopped by determining by software that the operation of the main PWM 1 circuit 1 has been stopped by the input of the OTECT signal to the main PWM 1 circuit 1. Therefore, during a short period from when the main PWM1 circuit 1 is stopped to when the output of each voltage generated on the secondary side of the transformer by software is stopped by the port operation, each of the circuits provided on the secondary side of the transformer is provided. The output voltage was slightly supplied by the residual voltage of the capacitor of the voltage output circuit.
【0037】しかし、本発明の第2の実施の形態の電源
回路制御CPUにより、メインPWM1回路3の動作の
停止と同時にサブPWM1回路6の動作をも停止するこ
とができ、電源回路の異常発生時にトランスT2の2次
側における電圧の出力を即座に停止することが可能とな
る。また、サブPWM1回路6をリセットするためのリ
セット信号であるSUBRST1信号を入力できるよう
に構成したことにより、トランスの2次側に設けられて
いる保護回路が作動した時にサブPWM1回路6の動作
を停止して電源回路における電圧の出力を即座に停止す
るため、電源回路の異常発生時における安全性を向上さ
せることができる。However, the power supply circuit control CPU according to the second embodiment of the present invention can stop the operation of the main PWM 1 circuit 3 and also stop the operation of the sub PWM 1 circuit 6 simultaneously. Sometimes, the output of the voltage on the secondary side of the transformer T2 can be immediately stopped. Further, since the SUBRST1 signal, which is a reset signal for resetting the sub-PWM1 circuit 6, can be input, the operation of the sub-PWM1 circuit 6 can be performed when the protection circuit provided on the secondary side of the transformer operates. Since the power supply circuit is stopped and the output of the voltage in the power supply circuit is immediately stopped, safety when an abnormality occurs in the power supply circuit can be improved.
【0038】(実施の形態3)図6は本発明の第3の実
施の形態の電源制御回路である電源回路制御用CPUの
構成を示す図である。本発明の第3の実施の形態の電源
回路制御用CPUでは、本発明の第2の実施の形態の電
源回路制御用CPUにAND回路12をさらに設けてい
る。これにより、トランスT2の1次側に設けられてい
る保護回路で生成されるリセット信号であるPROTE
CT信号がサブPWM1回路6に入力される時にサブP
WM1回路6がリセットされるかどうかを選択信号Aに
より選択できる。(Embodiment 3) FIG. 6 is a diagram showing a configuration of a power supply circuit control CPU which is a power supply control circuit according to a third embodiment of the present invention. In the power supply circuit control CPU according to the third embodiment of the present invention, the AND circuit 12 is further provided in the power supply circuit control CPU according to the second embodiment of the present invention. As a result, a reset signal PROTE generated by a protection circuit provided on the primary side of the transformer T2 is generated.
When the CT signal is input to the sub PWM 1 circuit 6, the sub P
Whether or not the WM1 circuit 6 is reset can be selected by the selection signal A.
【0039】これにより、電源回路の構成上、トランス
T2の1次側に設けられている保護回路で生成されるP
ROTECT信号が入力されても動作を続ける必要があ
る回路等を制御するためにサブPWM1回路6を使用す
る場合、選択信号AによってトランスT2の1次側に設
けられている保護回路で生成されるPROTECT信号
を無効にすることが可能となるため、電源制御回路であ
る電源回路制御用CPUの汎用性を向上させることがで
きる。Accordingly, due to the configuration of the power supply circuit, the P generated by the protection circuit provided on the primary side of the transformer T2 is generated.
When the sub-PWM1 circuit 6 is used to control a circuit or the like that needs to continue operating even when the ROTECT signal is input, the sub-PWM1 circuit 6 is generated by a protection circuit provided on the primary side of the transformer T2 by the selection signal A. Since the PROTECT signal can be invalidated, the versatility of the power supply circuit control CPU serving as the power supply control circuit can be improved.
【0040】(実施の形態4)図7は本発明の第4の実
施の形態の電源回路制御用CPUの構成を示す図であ
る。本発明の第4の実施の形態の電源回路制御用CPU
では、本発明の第3の実施の形態の電源回路制御用CP
UにおいてAND回路13をさらに設け、トランスT2
の1次側に設けられている保護回路で生成されるPRO
TECT信号によりメインPWM2回路4がリセットさ
れるかどうかを選択信号Bにより選択できる。(Embodiment 4) FIG. 7 is a diagram showing a configuration of a power supply circuit control CPU according to a fourth embodiment of the present invention. Power supply circuit control CPU according to a fourth embodiment of the present invention
The power supply circuit control CP according to the third embodiment of the present invention will now be described.
U, an AND circuit 13 is further provided, and the transformer T2
Generated by the protection circuit provided on the primary side of the
Whether or not the main PWM2 circuit 4 is reset by the TECT signal can be selected by the selection signal B.
【0041】このような構成により、メインPWM1回
路3によって駆動制御されている電源回路とは別の電源
回路をメインPWM2回路4で駆動制御する場合におい
てメインPWM1回路3で駆動制御されている電源回路
の動作が停止しても別の電源回路の動作は停止せずにそ
の動作を続行させる場合、選択信号BによりトランスT
2の1次側に設けられている保護回路で生成されるPR
OTECT信号を無効にすることができるため、電源制
御回路である電源回路制御用CPUの汎用性をさらに向
上させることができる。With such a configuration, when a power supply circuit different from the power supply circuit driven and controlled by the main PWM 1 circuit 3 is driven and controlled by the main PWM 2 circuit 4, the power supply circuit driven and controlled by the main PWM 1 circuit 3 When the operation of another power supply circuit is not stopped even if the operation of
Generated by the protection circuit provided on the primary side
Since the OTECT signal can be invalidated, the versatility of the power supply circuit control CPU serving as the power supply control circuit can be further improved.
【0042】(実施の形態5)図8は本発明の第5の実
施の形態の電源制御回路である電源回路制御用CPUの
構成の一部を示す図である。本発明の第5の実施の形態
の電源回路制御用CPUでは、トランスT2の1次側に
設けられている保護回路で生成されるPROTECT信
号により出力ポートをリセットすることによってイニシ
ャル状態になるようにしている。ここでは、例えば、P
ROTECT信号によりゲート回路14を制御するよう
に構成されている。このような構成によって、トランス
T2の1次側に設けられている保護回路で生成されるP
ROTECT信号により出力ポートがイニシャルの状態
になり、出力ポートで制御している各負荷がオフ状態に
なるので、電源回路の再起動時の誤動作等を防止するこ
とができる。(Embodiment 5) FIG. 8 is a diagram showing a part of a configuration of a power supply circuit control CPU which is a power supply control circuit according to a fifth embodiment of the present invention. In the power supply circuit control CPU according to the fifth embodiment of the present invention, the output port is reset by the PROTECT signal generated by the protection circuit provided on the primary side of the transformer T2 so as to be in the initial state. ing. Here, for example, P
The gate circuit 14 is controlled by the ROTECT signal. With such a configuration, the P generated by the protection circuit provided on the primary side of the transformer T2 is generated.
The output port is set to the initial state by the ROTECT signal, and each load controlled by the output port is turned off, so that a malfunction or the like at the time of restarting the power supply circuit can be prevented.
【0043】(実施の形態6)図9は本発明の第6の実
施の形態の電源制御回路である電源回路制御用CPUの
構成の一部を示す図である。本発明の第6の実施の形態
の電源回路制御用CPUでは、本発明の第5の実施の形
態の電源回路制御用CPUにおいてAND回路15をさ
らに設けており、これにより、トランスT2の1次側に
設けられている保護回路で生成されるPROTECT信
号により出力ポートのリセットが行われるかどうかを選
択信号Cにより選択できる。(Embodiment 6) FIG. 9 is a diagram showing a part of the configuration of a power supply circuit control CPU which is a power supply control circuit according to a sixth embodiment of the present invention. In the power supply circuit controlling CPU according to the sixth embodiment of the present invention, the AND circuit 15 is further provided in the power supply circuit controlling CPU according to the fifth embodiment of the present invention. Whether the output port is reset or not can be selected by a selection signal C according to a PROTECT signal generated by a protection circuit provided on the side.
【0044】このような構成により、トランスT2の1
次側に設けられている保護回路で生成されるPROTE
CT信号の入力によりメインPWM1回路3の動作が停
止することによりトランスT2の2次側で発生する電圧
の出力が停止された後もリセット前の状態を保持する必
要がある回路を制御する出力ポートは、選択信号Cによ
りトランスT2の1次側に設けられている保護回路で生
成されるPROTECT信号を無効にすることができる
ため、電源制御回路である電源回路制御用CPUとして
の汎用性をさらに向上させることができる。With such a configuration, one of the transformers T2
PROTE generated by the protection circuit provided on the next side
An output port for controlling a circuit that needs to hold the state before resetting even after the output of the voltage generated on the secondary side of the transformer T2 is stopped by the operation of the main PWM1 circuit 3 being stopped by the input of the CT signal. Can make the PROTECT signal generated by the protection circuit provided on the primary side of the transformer T2 invalid by the selection signal C, so that the versatility as a power supply circuit control CPU as a power supply control circuit is further improved. Can be improved.
【0045】[0045]
【発明の効果】以上のように、本発明によれば、電源回
路の異常時の安全性の向上させ、電源回路の誤動作を防
止し、電源制御回路である電源回路制御用CPUとして
の汎用性を向上させることができる。As described above, according to the present invention, the safety of the power supply circuit in the event of an abnormality is improved, the malfunction of the power supply circuit is prevented, and the versatility of the power supply circuit control CPU as the power supply control circuit is improved. Can be improved.
【図1】従来の電源回路の概略構成を示す図である。FIG. 1 is a diagram showing a schematic configuration of a conventional power supply circuit.
【図2】従来の電源制御回路である電源回路制御用CP
Uの構成を示すブロック図である。FIG. 2 shows a power supply circuit control CP which is a conventional power supply control circuit.
FIG. 3 is a block diagram showing a configuration of U.
【図3】本発明の第1の実施の形態の電源回路の構成を
示す図である。FIG. 3 is a diagram illustrating a configuration of a power supply circuit according to the first embodiment of the present invention.
【図4】本発明の第1の実施の形態の電源制御回路であ
る電源回路制御用CPUの構成を示す図である。FIG. 4 is a diagram illustrating a configuration of a power supply circuit control CPU that is a power supply control circuit according to the first embodiment of the present invention.
【図5】本発明の第2の実施の形態の電源制御回路であ
る電源回路制御用CPUの構成を示す図である。FIG. 5 is a diagram illustrating a configuration of a power supply circuit control CPU that is a power supply control circuit according to a second embodiment of this invention.
【図6】本発明の第3の実施の形態の電源制御回路であ
る電源回路制御用CPUの構成を示す図である。FIG. 6 is a diagram illustrating a configuration of a power supply circuit control CPU that is a power supply control circuit according to a third embodiment of the present invention.
【図7】本発明の第4の実施の形態の電源制御回路であ
る電源回路制御用CPUの構成を示す図である。FIG. 7 is a diagram illustrating a configuration of a power supply circuit control CPU that is a power supply control circuit according to a fourth embodiment of the present invention.
【図8】本発明の第5の実施の形態の電源制御回路であ
る電源回路制御用CPUの構成の一部を示す図である。FIG. 8 is a diagram illustrating a part of a configuration of a power supply circuit control CPU that is a power supply control circuit according to a fifth embodiment of the present invention.
【図9】本発明の第6の実施の形態の電源制御回路であ
る電源回路制御用CPUの構成の一部を示す図である。FIG. 9 is a diagram illustrating a part of a configuration of a power supply circuit control CPU that is a power supply control circuit according to a sixth embodiment of the present invention.
1、3 メインPWM(パルス幅変調)1回路 2 サブPWM回路 4 メインPWM2回路 5 メイン同期サブPWM回路 6 サブPWM1回路 7 サブPWM2回路 8、9、11 OR回路 10 フリップフロップ 12、13、15 AND回路 14 ゲート回路 20 蛍光灯 T1、T2 トランス SW1、SW2 スイッチング素子 1, 3 Main PWM (pulse width modulation) 1 circuit 2 Sub PWM circuit 4 Main PWM 2 circuit 5 Main synchronous sub PWM circuit 6 Sub PWM 1 circuit 7 Sub PWM 2 circuit 8, 9, 11 OR circuit 10 Flip flop 12, 13, 15 AND Circuit 14 Gate circuit 20 Fluorescent lamp T1, T2 Transformer SW1, SW2 Switching element
Claims (6)
ッチングしてトランスの2次側で発生する出力電圧をフ
ィードバックすることによって電源回路をパルス幅変調
制御する電源制御回路において、 トランスの1次側で発生する電圧を制御し、トランスの
1次側に設けられている保護回路で生成されたリセット
信号が入力されることにより動作が停止する第1のパル
ス幅変調回路と、 トランスの2次側で発生する電圧を制御し、前記リセッ
ト信号が入力されることにより動作が停止する第2のパ
ルス幅変調回路とを有することを特徴とする電源制御回
路。A power supply control circuit for switching a voltage generated on a primary side of a transformer and feeding back an output voltage generated on a secondary side of the transformer to perform pulse width modulation control of a power supply circuit. A first pulse width modulation circuit that controls a voltage generated on the primary side and stops operation when a reset signal generated by a protection circuit provided on the primary side of the transformer is input; A second pulse width modulation circuit that controls a voltage generated on the side of the power supply and stops operation when the reset signal is input.
ランスの2次側に設けられている保護回路で生成された
リセット信号の入力により独立に停止させることが可能
であることを特徴とする請求項1に記載の電源制御回
路。2. The operation of the second pulse width modulation circuit can be independently stopped by the input of a reset signal generated by a protection circuit provided on a secondary side of a transformer. The power supply control circuit according to claim 1.
のパルス幅変調回路の動作はそれぞれ独立に開始および
停止可能であり、トランスの1次側に設けられている保
護回路で生成されたリセット信号が入力されることによ
り前記第1のパルス幅変調回路の動作が停止した場合に
は、前記第1のパルス幅変調回路の動作が開始した後に
前記第2のパルス幅変調回路の動作が開始可能であるこ
とを特徴とする請求項1に記載の電源制御回路。3. The first pulse width modulation circuit and a second pulse width modulation circuit.
Of the pulse width modulation circuit can be started and stopped independently of each other, and the first pulse width modulation circuit can be started by receiving a reset signal generated by a protection circuit provided on the primary side of the transformer. 2. The power supply according to claim 1, wherein when the operation of the second pulse width modulation circuit is stopped, the operation of the second pulse width modulation circuit can be started after the operation of the first pulse width modulation circuit is started. Control circuit.
回路で生成されたリセット信号の入力により前記第2の
パルス幅変調回路の動作を停止させるかどうかが選択可
能であることを特徴とする請求項1に記載の電源制御回
路。4. A method according to claim 1, wherein an operation of said second pulse width modulation circuit is stopped or not by an input of a reset signal generated by a protection circuit provided on a primary side of said transformer. The power supply control circuit according to claim 1.
回路で生成されたリセット信号により出力ポートをイニ
シャル状態にすることを特徴とする請求項1に記載の電
源制御回路。5. The power supply control circuit according to claim 1, wherein an output port is set to an initial state by a reset signal generated by a protection circuit provided on a primary side of the transformer.
回路で生成されたリセット信号により出力ポートをイニ
シャル状態にするかまたはリセット信号が入力される前
の状態を保持するかが選択可能であることを特徴とする
請求項1に記載の電源制御回路。6. A reset signal generated by a protection circuit provided on a primary side of a transformer can select whether to set an output port to an initial state or to maintain a state before a reset signal is input. The power supply control circuit according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23788197A JPH1169801A (en) | 1997-08-20 | 1997-08-20 | Power control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23788197A JPH1169801A (en) | 1997-08-20 | 1997-08-20 | Power control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1169801A true JPH1169801A (en) | 1999-03-09 |
Family
ID=17021815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23788197A Pending JPH1169801A (en) | 1997-08-20 | 1997-08-20 | Power control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1169801A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6456511B1 (en) | 2000-02-17 | 2002-09-24 | Tyco Electronics Corporation | Start-up circuit for flyback converter having secondary pulse width modulation |
| JP2003531558A (en) * | 2000-04-13 | 2003-10-21 | プジョー シトロエン オートモビル エス アー | Multi-voltage power supply circuit for automobile |
| US6775164B2 (en) | 2002-03-14 | 2004-08-10 | Tyco Electronics Corporation | Three-terminal, low voltage pulse width modulation controller IC |
| WO2006006407A1 (en) * | 2004-07-14 | 2006-01-19 | Rohm Co., Ltd | Power source device |
| JP2010154697A (en) * | 2008-12-26 | 2010-07-08 | New Japan Radio Co Ltd | Motor control device |
-
1997
- 1997-08-20 JP JP23788197A patent/JPH1169801A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6456511B1 (en) | 2000-02-17 | 2002-09-24 | Tyco Electronics Corporation | Start-up circuit for flyback converter having secondary pulse width modulation |
| JP2003531558A (en) * | 2000-04-13 | 2003-10-21 | プジョー シトロエン オートモビル エス アー | Multi-voltage power supply circuit for automobile |
| US6775164B2 (en) | 2002-03-14 | 2004-08-10 | Tyco Electronics Corporation | Three-terminal, low voltage pulse width modulation controller IC |
| WO2006006407A1 (en) * | 2004-07-14 | 2006-01-19 | Rohm Co., Ltd | Power source device |
| JPWO2006006407A1 (en) * | 2004-07-14 | 2008-04-24 | ローム株式会社 | Power supply |
| JP4843490B2 (en) * | 2004-07-14 | 2011-12-21 | ローム株式会社 | Power supply device and electronic device using the same |
| JP2010154697A (en) * | 2008-12-26 | 2010-07-08 | New Japan Radio Co Ltd | Motor control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10454279B2 (en) | Power system and control method thereof | |
| TWI414140B (en) | Secondary side power supply controller and method of forming a secondary side controller of a power supply system | |
| JPH1169801A (en) | Power control circuit | |
| WO2004098017A1 (en) | Sequencing power supplies on daughter boards | |
| US20060010333A1 (en) | Multi-output power supply device for power sequencing | |
| JP3396768B2 (en) | Switching power supply circuit | |
| JPH11164476A (en) | Power supply unit | |
| JPH03234846A (en) | Method for operating loom and apparatus therefor | |
| JP3028656B2 (en) | Switching power supply | |
| JP3115115B2 (en) | Self-excited inverter | |
| JPH11313479A (en) | Switching power supply | |
| JPH11220871A (en) | Power supply | |
| JP3031501B2 (en) | Overcurrent protection circuit and protection method for DC-DC converter | |
| JP2561674Y2 (en) | Gate circuit of thyristor leonard device | |
| JP3286962B2 (en) | PWM signal generator | |
| JPH08251923A (en) | Multiplex converter and starting method therefor | |
| KR920003261B1 (en) | Bias power control apparatus for image making device | |
| JP2000324838A (en) | Latch-stopped power supply protective circuit | |
| JPH05316742A (en) | Image forming device | |
| SU904145A1 (en) | Controllable converter | |
| JPS5821506B2 (en) | Gaibusingoudou Kigatahenkansouchi | |
| JP4515568B2 (en) | Control device for AC / DC converter | |
| JP2003199338A (en) | High voltage power supply | |
| JPH06284716A (en) | Power-supply control circuit | |
| JPS61173674A (en) | Static power supply control device |