JPH11507800A

JPH11507800A - 共振リンク変換器用の変調器

Info

Publication number: JPH11507800A
Application number: JP9503133A
Authority: JP
Inventors: グレンエイルックジフ; ディーパクライエムディーヴァン; イアンドブソン
Original assignee: ウィスコンシンアラムニリサーチファンデーション
Priority date: 1995-06-16
Filing date: 1996-06-03
Publication date: 1999-07-06
Anticipated expiration: 2016-06-03
Also published as: US5619406A; EP0832512A1; AU5983796A; JP3657618B2; EP0832512A4; WO1997000551A1

Abstract

(57)【要約】優れた性能を有し、多相変換器に広く応用可能な、共振ＤＣリンク変換器およびその他の電力変換器用の変調器が提供される。この変調器は三つの主な構成要素、すなわち（１）多重入力・多重出力線形システム、（２）量子化器、（３）ラッチを含む。この線形システムは多重基準信号波形と、変調器出力を表す多重フィードバック信号波形とを入力信号として受信し、その基準信号波形とフィードバック信号波形との差から得られる多重線形出力信号を出力として発生する。この線形システムは二次のシステムであることが望ましい。量子化器はこの線形システムの連続出力を離散出力ベクトルの有限集合のうちの一つに割り当てる。量子化器の出力は、変調器のＤＣバスの電流がゼロ電圧となる時刻と同期したサンプリング速度でラッチされる。ラッチされた出力は、インバータ出力スイッチング装置を制御するための制御信号としても、またこの線形システムに与えられるフィードバック信号波形を導き出すための制御信号としても使用される。この変換器は、共振ＤＣリンク・インバータの一部として、あるいは、このようなインバータ用の制御システムの一部として提供され得る。

Description

【発明の詳細な説明】共振リンク変換器用の変調器発明の分野本発明は、一般に、電力変換器のスイッチング素子に制御信号を供給するために使用される変調器に関するもので、より詳しくは、インバータ・スイッチング素子のスイッチングが、スイッチング素子両端間の電圧がゼロか、またはスイッチング素子を通過する電流がゼロの時点に限られる共振リンク・インバータに用いられるような変調器に係わるものである。発明の背景ＤＣ／ＡＣまたはＡＣ／ＡＣインバータなどの電力変換装置は、一般にトランジスタなどのゲート・ターンオフ装置として実現されたスイッチング素子を含む。例えばサイリスタ・スイッチなどに比べでこれらの自己整流スイッチ装置を使った方が明らかに有利であるにもかかわらず、利用できるトランジスタ・スイッチ固有の特性のために、この装置を用いているインバータには性能上の制限がいくつか加えられる。これらの制限の多くは、スイッチング装置に付き物のターンオン損失とターンオフ損失から生じるものである。スイッチング損失は、達成し得るスイッチング周波数を制限する。比較的低周波のスイッチング周波数は音響雑音を引き起こすおそれがある。低いスイッチング周波数は、結果的に低い増幅器帯域と、忠実度が不十分な負荷電流波形（好ましくない高調波）を生じることにもなる。更に、スイッチング装置と、これに付随する逆並列ダイオードとの間の逆方向回復とスナバ相互作用とは、再生条件のもとで高い装置ストレスを起こす。その結果、装置はこのような高いストレスに耐える必要が生じるので信頼性が低下し、そのため過度の仕様指定がされなければならなくなる。このような制約が、まさに、比較的高いＤＣ電圧の存在下でインバータ・スイッチ素子が導電状態と非導電状態との間にスイッチされるような「ハード・スイッチング」インバータの特徴である。理想的には、電力変換器は実質的にゼロのスイッチング損失、高いスイッチング周波数、小さな無効分、および電力を双方向に伝送する能力を持つことが望ましい。このシステムはまた、ダイオード回復時間、装置ターンオフ特性、および寄生無効要素などの二次パラメータの影響を受けないことが望ましい。いわゆる「ソフト・スイッチング」インバータは、上記のような、標準的なインバータ設計よりも優れた点、例えば実質的にゼロのスイッチング損、これに伴う高いスイッチング速度、控え目のｄｖ／ｄｔストレスなどのうちのいくつかを提供する。ソフト・スイッチング電力変換器において、インバータ・スイッチング装置がスイッチされるのは、このスイッチング装置の両端間電圧がゼロか、または、このスイッチング装置を通過する電流がゼロの時点だけである。そのようなソフト・スイッチングの形態の一つは、共振ＤＣリンク・インバータであり、この回路は電圧源タイプでも電流源タイプでも使用できることが証明されている。図１は、従来の三相共振ＤＣリンク・インバータの回路図である。ＤＣ共振リンク・インバータの二つの主な構成要素は、ＤＣ共振リンク１０とＤＣバス端子１５、１６に接続されたインバータ回路１７である。ＤＣ共振リンク１０はＤＣ電源１１、（インダクタンスＬの）直列ＤＣ共振リンク・インダクタ１２、（静電容量Ｃの）コンデンサ１３、および共振リンクのＤＣバスの両端子１５、１６に並列に接続された、ゲート制御のスイッチング装置１４を含む。インダクタ１２とコンデンサ１３とは連結されて共振タンク回路を構成している。共振回路１０の動作を説明するため、電源１１は最初はこの回路から切り離されていると仮定する。いま無損失のインダクタ１２およびコンデンサ１３を得るために、スイッチ１４を切った状態（開回路）で、電源１１からの電圧Ｖ_sをこのシステムに印加すると、出力電圧Ｖ_o（端子１５、１６はインバータ回路１７から切り離されている）は、インダクタ１２とコンデンサ１３とで構成されたＬＣ共振回路の共振周波数で変動し、Ｖ_sとゼロの間でいろいろな値を取り、その平均値がＶ_sの二分の一となる。出力電圧Ｖ_oは、サイクル毎にゼロに戻って、無損失スイッチングが生じ得るような望ましい条件を設定する。有限のＱを持つ実際のＬＣ回路の場合は、出力電圧Ｖ_oはゼロには決して戻らず、最終的にＶ_sで安定化する。しかし、電源１１から電圧Ｖ_sを印加している間、スイッチ１４を入れて導通のままにしておくと、インダクタ１２内の電流は直線的に増大する。出力電圧Ｖ_sが確実にゼロに戻るのに十分なエネルギーがインダクタ内に蓄えられた時には、スイッチ１４を切ってもよい。その時点で、スイッチ１４をもう一度入れて、同じ過程を繰り返し、共振回路１０の安定な発振を確立し、それによって、ＤＣバス端子１５、１６における安定なＤＣ共振リンク電圧を形成することができる。インバータ回路１７は、電圧Ｖ_A、Ｖ_B、Ｖ_Cを与えられた出力線路２７、２８、２９を有するゲート制御のターンオフ・スイッチング装置の複数の対（例えばバイポーラトランジスタ）２０、２１；２２、２３；２４、２５で構成された標準設計の回路である。これらのスイッチング装置２０−２５は各々、ＤＣバスの両端子１５、１６に印加された電圧がゼロに達した時点でスイッチに同期させられる。以上の他にも、共振形および準共振形の電力変換回路の設計が数多く実施可能である。他の回路設計の例として、Ｄivanに付与された米国特許第4,730,242号、第4,833,584号、第4,864,483号およびＬipoらに付与された米国特許第4,942,5 11号を挙げることができ、これらの開示は本明細書中で参照として組み入れられる。インバータ変調器は、ＤＣバス端子１５−１６間のＤＣ電圧から出力線路２７ −２９上でＡＣ波形を合成するために、適当な順番でインバータ２０−２５のスイッチング装置をスイッチするための制御信号を発生する装置である。これは、ＡＣ出力波形の周波数よりもずっと高い周波数で変調とスイッチングを行うことによって達成される。変調とスイッチングから生じる出力波形の高周波数成分は、出力線路２７−２９に接続された負荷によって除去することができる。例えば負荷が無停電電源装置（ＵＰＳ）の場合は、出力の高周波成分は変圧器または低域フィルタによって除去される。負荷が機器の場合は、高周波成分の除去はその装置の漏れインダクタンスによって行うことができる。このようにして、正弦波に近い出力信号が達成できる。しかし、いかなる変調方式によっても、完全な正弦波出力信号は生じない。出力電圧信号上に存在する変調ノイズもある。出力電圧信号の質は、その出力信号の信号対雑音比（ＳＮ比）によって決定される。ソフト・スイッチング共振ＤＣリンク・インバータでは、低いスイッチング損失は、バス発振周波数によって与えられる速度でほとんど周期的に起こる事象である、バス電圧がゼロの時にスイッチング装置２０−２６を開閉することによって実現できる。バス電圧がゼロの時にだけスイッチングを行うという制約のために、ハード・スイッチング形インバータの場合に使われる、より慣例的なパルス幅変調（ＰＷＭ）スイッチング方式ではなくて、インバータ・スイッチング制御のための離散パルス変調（ＤＰＭ）方式が必要になってくる。ＰＷＭの場合は、インバータ・スイッチング装置２０−２５のターンオン時刻とターンオフ時刻は様々であり、これによって、出力線路２７−２９上に現れるＤＣパルスの持続時間が種々に変えられて、ＤＣ出力波形が合成される。しかし共振ＤＣリンク・インバータの場合は、スイッチオン時刻およびスイッチオフ時刻は、合成さるべき波形によっても共振リンクの周波数によっても制約される。スイッチング装置２０−２５のスイッチングは、バス電圧がゼロになる時点に限られるので、離散パルス変調（ＤＰＭ）の形を取らざるを得ない。従来、共振ＤＣリンク・インバータの離散パルス変調を与えるために使用されてきた変調器の実施例は、図２に最も単純な形で示した簡単な補間シグマ−デルタ変調器である。この図で、ｘ（ｔ）は入力信号すなわち基準信号、ｕ（ｔ）は積分器３４の状態を表す信号、そしてｙ（ｔ）はラッチ３１の出力である。積分器状態信号ｕ（ｔ）は基準信号ｘ（ｔ）と変調器出力ｙ（ｔ）との差から得られる。比較器３５は、出力ｑ（ｕ）が積分器状態信号ｕ（ｔ）の符号に応じて＋ｂか−ｂになる簡単な量子化器と見なすことができる。ラッチ３１はサンプリング速度ｆ_sで、比較器すなわち量子化器の出力ｑ（ｕ）をサンプリング化、次のサンプリング時点までその符号を維持する。シグマ−デルタ変調器３０は、スカラ帯域入力信号ｘ（ｔ）を自動追跡するためにフィードバックを用いる。基準信号ｘ（ｔ）が量子化器の離散出力レベル＋ｂと−ｂのうちの一つに正確に等しくない限り、追跡誤差が生じる。積分器３４は、ある時間にわたって追跡誤差を累算し、量子化器とラッチは、累算された追跡誤差を最小にする値をフィードバックする。こうして、量子化器出力ｙ（ｔ）は、その平均出力が入力の平均にほぼ等しくなるように入力信号ｘ（ｔ）に対して切り換える。スカラ型シグマ−デルタ変調器の離散時間等価モデルは次の非線形差分方程式によって示すことができる。ｕ_n+1＝ｘ_n−ｑ（ｕ_n）＋ｕ_n （１）ここで、ｘは入力信号；ｕは積分器状態；ｑは量子化器の出力であり、また量子化器３５は、その入力ｕを＋ｂまたは−ｂにマップするものとして理解することができるが、＋ｂ、−ｂのどちらにマップするかは、どちらが最も入力に近いかによって決まる。かくて、量子化器３５は最近接量子化器と呼ぶことができる。いくつかの設計上の目的から、シグマ−デルタ変調器３０の動作は、離散時間等価器３６を用いて積分器３４をモデル化することによって解析でき、また量子化過程は図３に示すような付加的な雑音源ｅ（ｚ）によって解析できる。雑音源ｅ（ｚ）は白色雑音であり、統計的には入力と相関がないものと推定できる。雑音源ｅ（ｚ）のは、量子化器によって引き起こされる線形システムへの誤差の導入を表している。こうして、雑音源ｅ（ｚ）は、平均出力波形を駆動して基準波形ｘ（ｚ）に等しくするような最も望ましい変調器出力と、変調器ｙ（ｚ）の実際の制御信号との差を表わすことになる。この実際の制御信号としては、二つの出力レベルだけが使用可能であり、かつこれらのレベルはスイッチング周波数ｆ_s から命令された時だけ変化する場合に得ることができる。従って雑音源ｅ（ｚ）の量子化は、次の式によって定義される量子化誤差シーケンスｅ_nのｚ変換である。ｅ_n＝ｑ（ｕ_n）−ｕ_n．（３）この、シグマ−デルタ変調器の線形化モデルを用いることにより、次の関係が明らかになる。ｙ（ｚ）＝ｘ（ｚ）ｚ^-1＋ｅ（ｚ）（１−ｚ^-1）．（４）電力用電子回路が図２の単純なシグマ−デルタ変調器を用いてどのように変調されるかを示すために、図２の変調器３０が図４に示すようなハーフブリッジ・インバータ３２に適用されるものと考えてみる。この装置で、ハーフブリッジは二つのスイッチング装置３７、３８を含み、これらは図１の三相コンバータの一つの相のためのスイッチング装置に対応し得ることが分かろう。これらのスイッチング装置３７、３８では、その両端に印加された電圧＋ｂ、−ｂはＤＣバス端子１５、１６間の電圧に対応し得る。変調器３０は、所望のインバータ出力を表す基準信号ｘ（ｔ）をインバータ出力信号ｙ（ｔ）と比較し、結果として生じる誤差信号を積分器３４、および二つの離散出力レベルを持つ一ビット比較器３５に供給する。ラッチ３１は、スイッチング装置３７、３８間のバス電圧がゼロに達する時点と同期し得る周波数ｆ_sでサンプリングされる。このように、変調器は、ＤＣバス電圧がゼロの時だけスイッチ３７、３８の状態を変えさせられる。ラッチ３１のスイッチ状態出力は、スイッチング装置３７、３８を駆動して、出力電圧ｙ（ｔ）に＋ｂまたは−ｂを印加させる。比較器３５とラッチ３１とは、サンプリング時点における入力ｕの符号に応じて、スイッチ状態をサンプリング周期Ｔ＝１／ｆ_sごとに設定し、上述と同様の方法でインバータ出力信号ｙ（ｔ）のフィードバックを用いて、インバータ出力信号ｙ（ｔ）の平均値を基準信号入力ｘ（ｔ）の平均値にほぼ等しくさせる。図４に示す、この基本的なシグマ− デルタ変調器の実施例の場合は、各相の変調器について対応する基準波形入力を有する多相インバータの各相ごとに、このような制御器の一個が必要であろう。図２に示す基本的なシグマ−デルタ変調器の実施例に基づく変形形が作られている。その他の変調器形態も共振ＤＣリンク変換器用に提案されている。しかし、従来技術の変調器は一般に二つの欠点を持っている。第一は、スペクトル性能、すなわち出力電圧のＳＮ比が、標準的なＰＷＭ変調方式を用いる非共振リンク変換器に関する工業規格と競合できないことである。第二は、従来技術の変調器は、多相変換器、多重レベル変換器、マトリックス変換器など、より複雑な電力変換回路に直接には使いにくいことである。通信技術の分野では、補間シグマ−デルタ変調器は、単純で回路欠陥に強いため、高速アナログ−ディジタル変換やデータ圧縮の面で実際の役に立つ。この変調器は、ナイキスト速度よりはるかに高いサンプリング速度で入力信号を粗く量子化することによって作動する。フィードバックと積分とを組合わせることにより、結果として生じる雑音は、より高い周波数の方へ押しやられ、その高周波の所で濾波により雑音は除去できる。過去十年間、通信関係の文献上には、上述のタイプの、オーバーサンプリングされた補間変調器についての数々の進歩が現れてきた。しかし、通信での応用はいくつかの点で、電力用電子回路での応用とは異なる。第一に、通信分野で供用される変調器は、通常、単純な量子化方式（単一ビット量子化器）を使った一方向のものであるのに対し、電力用電子回路に応用された変調器は、かなり複雑な量子化方式を使った多次元のものであることが必要である。通信への応用で変調器の性能を向上させるためには、多ビット量子化器によって量子化レベルの数を増やせばよい。しかし、この方法は、電力用電子回路に対しては利用可能な選択肢ではない。なぜならば、量子化器の構造が電力用電子回路自体の設計によって制約を受けるからである。第二の相違点は、共振ＤＣリンクなどの応用例には、通信関係の応用例には存在しない著しいクロックジッタ（不均一なサンプリング）が存在することである。従って、電力関係の電子回路に応用するための変調器は、クロックジッタの存在下で所要の性能を与えることができなければならない。最後に、電力用電子回路への応用におけるダイナミックレンジは、決定的な設計上の制約であるのに対し、通信関係の場合はそれほど重要ではない。このため、より複雑な変調器が、所要のダイナミックレンジに応じた、より単純な変調器に等級を下げるようなブリッジング方策が必要となる。発明の概要この発明によれば、優れたスペクトル性能を有し、多相変換器に一般的に応用可能な共振ＤＣリンク変換器および他の電力変換器用の変調器が提供される。本発明の変調器は三つの構成要素、すなわち（１）多重入力・多重出力線形システム、（２）量子化器、（３）ラッチを含む。この線形システムは多重基準波形と、変調器およびインバータの出力を表す多重波形とを入力として受信し、その基準波形と出力波形との差に基づく多重線形システム信号を出力として発生する。この線形システムは二次又はそれより高次のシステムであることが望ましい。二次のシステムとは、図２に示すシグマ−デルタ制御器の様な一次のシステムに比ベて、信号対雑音比（ＳＮ比）とオーバーサンプリング率（ＯＳ比）との間における相矛盾する事項での性能の向上をもたらすことができる。本発明の量子化器は、ある規則に基づいて、線形システムの連続出力を出力ベクトルの有限集合のうちの一つに割り当てる、すなわちマップする。その出力ベクトルは、インバータ・スイッチング装置のスイッチング状態に対応するディジタル制御信号の形態を取っている。量子化器の動作を支配する規則と、線形システムの考えられ得るあらゆる連続出力を表す基本空間をいくつかの部分に分割し、各部分を、利用可能な離散スイッチング状態を表す出力ベクトルのうちの一つに割り当てる分配することと等しい。従って、量子化器は、線形システムの多重連続出力を取り、それらを組み合わせて、多ビットディジタル出力スイッチング状態制御信号を発生する。利用可能なスイッチング状態は、インバータ回路の設計によって決定される。量子化器は線形システムの出力を、利用可能な状態の全部または部分集合にマップできる。利用可能な状態の部分集合が、ＳＮＲの質を犠牲にして量子化器の回路設計を単純化するために使用される。量子化器の出力はＤＣ共振リンクの周波数により決定されたサンプリング速度でラッチされる。ラッチの出力は、インバータ・スイッチング装置を駆動するゲート回路に与えられる制御信号である。ラッチの使用は、スイッチング装置が、ＤＣバスの電圧または電流がゼロの時にだけ状態を変えることを可能にする。ラッチの出力は、線形システムにフィードバック信号入力を導くためにも使用される。このフィードバック信号入力は、検出されるインバータ出力信号とすることもできるし、またフィードバック誘導回路を用いて導き出されることも可能である。線形システムでは、フィードバック信号が基準波形信号と比較され、その線形システムの出力信号が与えられ、この出力信号が、変調器またはインバータの出力の平均値を基準波形の平均値まで駆動する新しい制御信号を導く。三相共振ＤＣリンク・インバータを制御するための、本発明による変調器形態が提供される。その三相制御変調器は、二つの基準波形と、変調器およびインバータの出力を表す二つの波形とを入力として有し、二つの線形システム信号を出力として供給する二次の線形システムを含む。三相変調器制御装置の量子化器は、線形システム信号を、三ビットディジタル信号によって表される六つまたは七つのスイッチング状態にマップする。量子化器回路は、六つの出力状態にマップする際は、相当より少ない部品しか必要としないが、七つの状態にマップする場合はインバータ出力のＳＮ比が向上する結果となる。ディジタル量子化器出力は、ＤＣバスがゼロ電圧になるたびに、制御信号としてラッチされる。ラッチ出力制御信号は、必要に応じて復号され、ゲート回路に供給されて、インバータ・スイッチング装置を駆動することができる。ラッチを使用すると、ＤＣバスがゼロ・ボルト以外の時にスイッチング装置がスイッチング動作をするのを防止できる。ラッチ出力はまた、入力として、この線形システムにフィードバックされる。ラッチ出力は、制御信号の役目とフィードバック信号の役目を兼ねているので、フィードバック信号を制御信号から導き出すためには、フィードバック誘導回路が必要であろう。さもなくば、フィードバック信号は検出されたインバータ出力から導き出してもよい。本発明の変調器は、共振ＤＣリンク・インバータの共振リンクのスイッチング及びインバータスイッチング装置のスイッチングを制御するための制御システムの一部として提供され得る。本発明は、インバータ・スイッチングがＤＣバスの電圧または電流がゼロの時に達成されるような共振リンク・インバータに適用できる。本発明はまた、マトリックス変換器、多重レベル変換器、多相変換器、その他ソフト・スイッチング変換器一般に適用できる。本発明の更なる目的、特徴および利点は、添付図面を参照した以下の詳細な説明から明らかになるであろう。図面の簡単な説明図１は、先行技術で知られる三相共振ＤＣリンク・インバータの概略的な回路図である。図２は、先行技術で知られるシグマ−デルタ制御変調器のブロック図である。図３は、図２に示すシグマ−デルタ変調器の離散時間等価回路のブロック図である。図４は、図２に示すようなシグマ−デルタ変調器であって、ハーフブリッジ・インバータに用いられるもののブロック図である。図５は、本発明の変調器のブロック図である。図６は、図５に示す変調器の離散時間等価回路のブロック図である。図７は、単相インバータの概略的な回路図である。図８は、図７の単相インバータの出力ベクトルの分配を示す図である。図９は、三相共振ＤＣリンク・インバータの七つの離散スイッチング状態出力ベクトルへの、連続入力信号のマッピングを示す図である。図１０は、三相共振ＤＣリンク・インバータの六つの離散スイッチング状態出力ベクトルへの、連続入力信号のマッピングを示す図である。図１１は、本発明による三相共振ＤＣリンク・インバータ用変調器のブロック図である。図１２は、本発明による三相共振ＤＣリンク・インバータ用変調器であって、好適な二次の線形システムを含む変調器のブロック図である。図１３は、量子化器が図１０に示すように線形信号を六つの出力スイッチング状態のうちの一つにマップするような、図１２の変調器の概略的な回路図である。図１４は、量子化器が図９に示すように線形信号を七つの出力スイッチング状態のうちの１つにマップするような、図１２の変調器の概略的な回路図である。図１５は、共振回路の発振と、本発明の変調器を組み込んだ三相共振ＤＣリンク・インバータにおけるスイッチング装置のスイッチングとを制御するためのシステム制御器のブロック図である。図１６は、一次および二次の変調器の、シミュレートされた電圧源インバータ線路−中性線路間の電圧スペクトル図である。図１７は、実験による、能動的にクランプされた共振ＤＣリンク・インバータの線路間電圧および一次の変調器の線電流を示す図である。図１８は、実験による、能動的にクランプされた共振ＤＣリンク・インバータの線路間電圧および二次変調器の線電流を示す図である。図１９は、実験による、能動的にクランプされた一次および二次の変調器の共振ＤＣリンク・インバータの線路間電圧スペクトルを示す図である。発明の詳細な説明図１に示す共振リンク変換器などの変換器類は、アナログ基準が離散スイッチング状態によって再生または変調されるアナログ−ディジタル変換器と考える。更に、この形態の変換器の増加されたスイッチング周波数能力は、アナログ−ディジタル変換器の高度のオーバーサンプリングに対応する。従って、補間変調技術は、電子的電力変換器のシステム性能を向上させるのに適している。電子的電力変換器に補間変調技術を適用すると、従来の変調技術に比べて、スペクトル性能の上でかなりの改善をもたらす。本発明の変調器のブロック図が、図５の参照番号４０で全体的に示されている。この変調器４０の主な構成要素は、多重入力・多重出力線形システム４２、量子化器４４、及びラッチ４６である。このラッチは、例えば、ラッチ出力ｓが、インバータのＤＣバスがゼロ・ボルトの時だけ変化できるように周波数ｆ_sでサンプリングされる。線形システム４２は、入力としての多重基準波形信号ｘと、変換器４７の多重出力波形信号ｙを有している。この線形システム４２は、基準入力ｘを変換器出力ｙと比較し、基準波形信号ｘと変換器出力波形信号ｙとの間の差すなわち誤差の関数である多重波形ｕによって表される線形システム状態を発生する。線形システム状態波形ｕは、量子化器４４に供給されるが、この量子化器は、連続信号を限られた数の離散スイッチング状態信号ｑ（ｕ）にマップするこの離散スイッチング状態信号ｑ（ｕ）はＤＣバスがゼロ・ボルトの時にラッチ４６によってラッチされる。量子化器４４の出力信号ｑ（ｕ）は多ビット・ディジタル信号であることが好ましい。ラッチされたディジタル値ｓは、復号回路とＤＣ共振リンク・インバータのスイッチング装置を駆動するための駆動回路に供給される。基準入力ｘ、システム状態信号ｕ、量子化器出力ｑ（ｕ）、ラッチ出力ｓ、および変換器出力ｙは、特定の変調器への応用に適した次元を持つベクトルである。例えば、基準入力ｘは基準電圧信号、または基準電流信号、あるいは基準磁束信号のいずれでもよい。本発明の補間変調器の離散時間モデル４３を図６に示す。図６で、多重入力・多重出力線形システムは伝達関数Ｈ（ｚ）を有する線形離散時間フィルタ４１によって表されている。そして、この量子化器は付加的な雑音源ｅ（ｚ）によって表されている。変調器設計に通常用いられる近似は、量子化雑音はｅ（ｚ）は、統計的には入力と相関がない白色の一様な雑音源であるとすることである。この仮定は、入力信号または変調器が入力信号との相関を持たなくなるほど十分に複雑な場合には正当化できることが多い。しかし、単純な変調器へのＤＣ入力の場合は、量子化雑音スペクトルは、振幅と周波数とが入力信号と相関する離散スパイクで構成される。それにもかかわらず、Ａ／Ｄ変換用の変調器の実際の設計では、この量子化雑音近似を用いることが多い。同様な考慮が本発明のベクトル変調器４３に対して払われる。すなわち、設計上の目的から、ベクトル量子化雑音ｅ（ｚ）は統計的には入力と相関がない白色の一様な雑音源であると仮定される。この仮定によって解析は大いに単純化される。なぜならば、仮定の結果として生じるシステムは線形であり、従来の線形システム技術が、変調器の挙動と性能の様相を推測するのに適用できるからである。上述の近似法を用いると、図６に示される変調器４３の出力は次の和で書くことができる。ここで、Ｈ（ｚ）は線形離散時間フィルタ伝達関数で、ｅ（ｚ）は式３で定義されるような量子化雑音である。式５は、本発明の補間変調器を説明する基本関係である。これは、変調器の出力は二つの項に依存することを示す。その二つの項とは、伝達関数によって変形された基準入力信号ｘ：と、伝達関数によって変形された量子化器誤差ｅ：である。本発明の変調器に関して、二つの問題点がある。第一は、サンプリング速度ｆ_s すなわちラッチ４６のラッチング速度が増すにつれて、誤差伝達関数（式７）は問題の帯域内で減衰することである。従って、変調器出力ｙに及ぼす誤差ｅの影響が減少する。これは、サンプリング速度ｆ_sが増すと、新しい変調器出力値ｙが線形システム４２を通じてフィードバックされ、量子化誤差ｅを補正する速度が増大するからである。サンプリング速度で無限大であったら、量子化誤差は理論的にはフィードバック・ループによって除去されるであろう。出力ｙに認められるような量子化誤差雑音に及ぼすサンプリング速度の影響のために、この種の変調器は「雑音シェイピング・コーダ」と呼ばれる。周波数帯域０≦ｆ＜ｆ_oはベースバンドと呼ばれ、入力信号の周波数、および出力の雑音を減らすのに望ましい帯域とを含む。ベースバンドは負荷特性に応じて選ぶことができる。変調器がナイキスト速度２ｆ_oよりずっと速くサンプリングしている場合（すなわちオーバーサンプリング）は、ベースバンド内の量子化雑音は大きく減衰し、雑音出力の大部分はベースバンドよりも高い帯域に集中するであろう。すなわち、量子化雑音は、より高周波数側へ押しやられる。すなわち、シェイプされる。この、雑音のシェイピングは好都合なことである。なぜならば高周波数雑音は低域通過フィルタを使って除去できるからである。電力用電子応用回路の場合、低域通過フィルタは、機器における漏れインダクタンス、および無停電電源装置（ＵＰＳ）における変圧器やフィルタなど、種々の形態を取る。問題の第二点は伝達関数Ｈに関することである。Ｈは雑音伝達関数（式７）がベースバンドでは小さく、信号伝達関数（式６）はベースバンドでは１であるように設計することができる。従って、変調器出力ｙは誤差ｅよりも基準信号ｘへの依存性の方を大きくすることができる。このようにして、ベースバンドにおける信号対雑音比を大きくすることができる。本発明の多重入力・多重出力変調器４３の場合は、伝達関数Ｈは伝達関数の行列として表現できる。単一の伝達関数Ｈ＝ｚ^-1（１−ｚ^-1）の場合には、式５は式４に還元されるが、これは、単一の線形システム出力、量子化器出力、ラッチ出力、ならびに二つの線形システム入力、単一の基準波形、単一の変調器出力を有する図２及び図３の単純なシグマ− デルタ変調器を記述している。従って、シグマ−デルタ変調器は、本発明の変調器の特殊な簡略型の場合であると考えられる。変調器性能は、ベースバンドについての信号対雑音比（ＳＮ比）によって測定できるが、これは主として、変調器の「次数」とオーバーサンプリング率（ＯＳ比）とによって支配される。オーバーサンプリング率とは、サンプリング周波数とナイキスト速度２ｆ_oとの比のことである。次数とは、フィルタＨの次数のことを指している。例えば図２のシグマ−デルタ変調器は一次である。従来のフィルタ設計の場合と同様に、より高いＳＮ比を得るためには、より高次のフィルタが必要であり、その結果、より複雑なハードウェアが必要になる。しかし、より高次のフィルタを選んだ場合の利点として、一定のＯＳ比についてＳＮ比が向上する。従って、本発明の変調器４３の場合には、二次又はそれ以上の線形システム４２が好ましい。より高次（三以上）の変調器に対する制限は、大振幅・低周波の発振が出現する可能性があるという潜在的な安定性問題である。これらの発振は、変調器が積分器を持続的に飽和モードにしてしまうおそれがある。変調器４０の量子化器４４の作動を、図７−１０を参照しながら説明する。電力用電子回路の出力は、出力ベクトルの有限集合によって表示できる。各出力ベクトルは回路の特定のスイッチング状態に対応する。例えば、図７に示す単相電圧源インバータは四つのスイッチング装置５０、５１、５２、及び５３と、四つの起こり得るスイッチング状態を有している。この四つのスイッチング装置５０ −５３を、それぞれＳ１、Ｓ２、Ｓ３、及びＳ４と呼ぶことが出来る。四つの起こり得るスイッチング状態と、結果としてインバータ・ブリッジＶ_oを横切って発生する瞬時出力電圧とを、表１に入力電圧Ｖ_sに対して示す。最後の二つのスイッチング状態は等価であり、同じ出力値を生じる結果になる。従って、スイッチング状態は図８に点５５として示す三つの別個の出力ベクトルだけに対応することになる。同様に、図１に示す三相電圧源インバータは八つの起こり得るスイッチング状態を有している。これらのスイッチング状態を表２に示す。最後の二つのスイッチング状態は等価であり、中性電圧に対しては同じ線になるので、これらの八つのスイッチング状態は、図７に点６０として示す七つの別個の出力ベクトルだけに対応し、スイッチング状態１−７とラベルされる。図８の単相の場合は出力ベクトルは一直線上にあり、図１０の三相の場合は出力ベクトルは一面上にあることに注意されたい。マトリックス変換器、多重レベル変換器、多相変換器など、別の回路でも同様な表示ができる。出力ベクトルによる回路出力の表示を紹介したので、次に出力ベクトル５５、６０と量子化器４４との関係を記述することが出来る。量子化器４４は、ある規則に基づいて、１つまたは複数のいかなる連続的な入力信号も出力ベクトルの有限集合の一つに割り当てる、すなわちマップする装置である。こうして、図５の量子化器４４は、限られた数の離散的ベクトル値を持つディジタル信号である出力ベクトルｑ（ｕ）の一つに、連続的な線形システム信号を割り当てる。このマッピングの達成を支配する規則とは、入力ベクトルを表わす基本空間をいくつかの部分に分割して、各部分を出力ベクトルのうちの一つに割り当てる分配するとと等しい。例えば、図８の単相量子化器は、線５６によって表される線形状態ベクトルを、点で示される三つの出力ベクトル５５のうちの一つにマップする。破線５７は、各点に割り当てられる線分５６の区分を定める。同様に、図９のベクトル量子化器は、無数のあり得る入力を表わす平面６１内のベクトルを点６０によって示す七つの出力ベクトルに割り当てる。破線６２は、各出力ベクトルに関連する面内に領域を定める。このように、好適な量子化器は、連続入力ベクトルｕを、ｕに最も近い点にマップする。この「六角形」ベクトル量子化器は、最近接量子化器であり、入力から出力への二乗平均誤差が最小化されているという意味で最適のものである。他のマッピング方式も使用できる。量子化器４４の構造は、回路と分配に依存する。回路は基本空間とその出力ベクトルの集合とを規定し、一方、分配はシステム状態と出力ベクトルの集合との間の関係を規定する。従って、回路が与えられていれば、量子化器の設計者は分配だけを選択することで良い場合がある。この選択は、変調器４０の性能に強い影響を与える。例えば、図８のパラメタｈは、中央出力ベクトル５５にマップされる線分の長さを決定する。同様に、図９のパラメタｈは、出力ベクトル６３に割り当てられることになる内部六角形領域の部分の境界を定める。図９において、ｈをゼロまで減少させると、ベクトル量子化器の構造は図１０に示すものになる。従って、中央出力ベクトル６３は除去され、量子化器の実現がより簡単になる。しかしながら、図１０に示すような量子化器構造を用いている三相共振ＤＣリンク・インバータのＳＮ比は、図９の量子化器構造を用いている類似のインバータほど良くない。量子化器４４は線形システム信号ｕを全て結合し、単一スイッチング状態信号ｑ（ｕ）を導き出す。従って、ｑ（ｕ）が多ビットディジタル信号である場合は、ビットのうちの少なくとも一つは、一体化された線形システム信号に依存し、個々の信号には依存しない。その結果、本発明の変調器４０は、例えば並列接続の複数の独立したシグマ−デルタ制御器によって個々に導き出された各相用の個別の制御信号ではなく、統合された単一のスイッチング制御信号を供給する。図５の変調器４０のラッチ４６の機能は、量子化器出力ベクトルｑ（ｕ）を速度ｆ_sでサンプリングし、そのベクトルを次のサンプリング時刻まで保持することである。共振ＤＣリンク・インバータ４７の場合は、サンプリング速度ｆ_sは、ＤＣバスの電圧がゼロの時にだけ出力がラッチされるような速度である。ラッチ出力ｓは二つの目的で使用される。先ず、ｓは変換器出力ｙを通じて線形システム４２にフィードバックされる。また、ラッチ出力は回路のスイッチ状態を規定する。こうして、ｓはインバータ・スイッチング要素を駆動するための復号回路やゲート駆動回路に与えられ得る制御信号としても機能する。すでに述べたように、本発明の変調器は多相変換器、多重レベル変換器、マトリックス変換器など、様々な複雑な回路構造体に適用できる。本発明の変調器の好適で模範的な応用は、全体が図１で示された形態の三相共振ＤＣリンク変換器のスイッチング制御のために設計された変調器として使用する。好適な変調器構造体は、図１１のブロック図の７０で全体的に示されている。好適な変調器７０は、線形伝達関数Ｈ（ｚ）を持つ多重入力・多重出力線形システム４２を含む。推奨変調器７０は、線形システム４２の出力信号ｕをディジタル・スイッチング状態ベクトル信号にマップするベクトル量子化器７４も含んでいる。ベクトル量子化器７４は、六つ、または七つのスイッチング状態にマップすることができる。六つの状態へマップするベクトル量子化器７４の発振回路は、より簡単で、含まれている部品がより少ないが、七つのスイッチング状態にマップするベクトル量子化器ほどＳＮ比は良くない。ベクトル量子化器７４のスイッチング状態信号出力は、ラッチ出力が変化して共振リンク・インバータのＤＣバスがゼロ電圧の時にだけラッチ入力を反映するような周波数ｆ_sで、ラッチ７６によってラッチされる。従って、ラッチ出力は、共振ＤＣリンク７７のインバータ・スイッチ２０−２５を駆動するための復号回路および駆動回路に供給できる制御信号である。スイッチング状態信号はインバータ７７の瞬時出力信号を決定する。出力信号は線形システム４２にフィードバックされる。基準入力ｘ_a、ｘ_bは、電圧、電流、電束のいずれの波形でもよい。変調器７０は、ａ−ｂ−ｃ座標またはｄ−ｑ座標において実現できることに注意されたい。言い換えると、例えば、基準入力は、中性線路に対する、インバータ１７の出力線路２７、２８または２９上の所望電圧波形を基準（総和がゼロになる三つのａ −ｂ−ｃ座標）とするか、またはＶ_A-BやＶ_A-Cなどの出力線路間の所望電圧波形を基準（二つのｂ−ｄ座標）にすることができる。線形システム４２は、上述の雑音シェイピング技法を用いて設計するのが望ましい。その設計は、所与のＯＳ比および入力帯域などのスペクトル性能判定基準を満たすとともに安定性を確保するようなフィルタＨを選ぶことから成る。これらの設計上の考慮点は、ベクトル変調器に対して容易に一般化することができる。ベクトル変調器の場合、フィルタＨ（ｚ）はベクトル入力とベクトル出力をもつ。六角形量子化器に使用するＨに関しては次の二つの選択肢がある。ここでＩは該当する次元の単位行列である。伝達関数Ｈ₁は、図２、３のシグマ−デルタ変調器に類似の性能を持つ一次のシステムを規定する。二次のシステムは、伝達関数Ｈ₂を持ち、一次の変調器より優れている。それは、二次のシステムは回路の複雑さを僅かに増加することのみを要求しており、しかもなお、ＳＮ比とＯＳ比の間で１５ｄＢ／オクターブのトレードオフを達成するのに対し、一次のシステムは９ｄＢ／オクターブしか達成しないからである。更に、両変調器とも同じ安定した入力範囲（ダイナミクレンジ）を有している。二次のシステムの方が望ましい。ベクトル量子化器７４は、性能上の相反する要求や、実現の簡単さの程度に応じて、七つのスイッチング状態にマップする図９の構造を取ったり、六つのスイッチング状態にマップする図１０の構造を取ったりする。雑音シェイピング・フィルタＨ（ｚ）は離散時間で設計するのが普通である。しかし、電力用電子応用機器向けの変調器は、オペアンプ（演算増幅器）、比較器、ラッチ等を使って連続時間で実現されてきた。離散時間変調器は、インパルス不変量変換を用いて、等価の連続時間変調器に変換することができる。従って、連続時間回路成分の中に離散時間変調器を実現することは、当業者には周知である。三相共振ＤＣリンク・システムに使用するための変調器７０と線形システム４２の実施例を、図１２に関連して説明する。この実施例では、多重入力・多重出力線形システム４２は、後で説明するように、伝達関数Ｈ₂を実現した二つの２ −入力、１−出力の線形システム７１、７２として、より狭義に規定されている。ベクトル量子化器７４は線形システム７１、７２の出力信号ｕ_a-bを、三ビット・ディジタル・スイッチング状態信号ｑ_a-cにマップする。上述のように、ベクトル量子化器７４は六つ、または七つのスイッチング状態にマップする。ベクトル量子化器７４の三ビットスイッチング状態信号ｑ_a-cは、ラッチ出力ｓ_a-cが変化して共振リンク・インバータのＤＣバスがゼロ電圧の時にだけラッチ入力ｑ_a-c を反映するような周波数ｆ_sで、ラッチ７６によってラッチされる。従って、ラッチ出力ｓ_a-cは、インバータ・スイッチ２０−２５を駆動するための復号回路および駆動回路に供給できる制御信号である。伝達関数Ｈ₂を有する二次の線形システム４２と、六つのスイッチング状態にマップする量子化器構造体とに対応する図１２の変調器の回路実施例を図１３に示す。二次の線形システム４２は、並列接続の二つの全く同じ回路７１、７２として実現されている。各回路には、増幅器８２、８４と直列に接続されて、（ａに関する代表的な選択がａ＝１.５／ｆ_sの場合には＋１／ｓである）機能を実現する積分増幅器８１、８３が含まれている。こうして、線形システム４２の出力は、基準信号入力Ｖ_a ^*、Ｖ_b ^*とインバータの出力を表わす波形Ｖ_a、Ｖ_bとの差の二次関数を表わす。二次の線形システムを実現するための同調フィルタと共に、又はこれに代わるものとして、積分器も使用できる。より高次の変調器も、この基本回路構造体を用い、直列接続の積分器を追加することによって実現できる。しかし、このように積分器の次数を増やすと、一個以上の積分器が飽和して、前述の安定性問題が生じる可能性が大きくなる。安定な入力信号範囲（一次または二次の変調器に関する）は、図９の外側の六つの出力空間ベクトルを通過する六角形である。入力信号がこの範囲を超えると、変調器は作動を終了する。しかし、過変調すると入力信号はこの安定範囲を超えてしまう。この問題に対処するため、積分コンデンサにクリッパ８５を設置してもよい。クリッパの閾値は、安定な運転の間、積分器電圧より僅かに大きくなるように選ばれる。この安定化技術は、出力電圧波形は、入力信号が安定な入力信号範囲以上に増えると、次第に６ステップ・モードにに等級が下がることを保証する。この技術は、入力が安定な入力範囲を超えると常に発振の可能性をはらむ、より高次の（三以上の）補間変調器にも応用できる。線形システムの出力は、変調器の線形状態を表し、Ｖ_a、Ｖ_bによって表されるインバータ出力平均値を駆動して、基準波形の平均値Ｖ_a ^* 、Ｖ_b ^*に等しくするために使用される。線形システムの出力４２の線形信号出力は、ベクトル量子化器７４によって量子化されて、三ビット・ディジタル信号になる。量子化器７４は、基本的に三個の比較器８６、８７、８９と反転加算器（inverting summer）８８とから成る。比較器８６の出力は、積分器８２からの線形システムの出力４２が、この場合はゼロ電圧（中性線路電圧）である基準電圧より大きい時はＨＩＧＨになることが分かる。同様に、比較器８７の出力は、積分器８４からの線形システムの出力が接地基準電圧より高い時はＨＩＧＨになる。線形システムの両出力とも接地基準電圧より高い時は、反転加算器８８の出力は比較器８９の接地基準電圧より低くなり、比較器８９の出力はＬＯＷになる。同様に、線形システム４２の両出力とも接地基準電圧を下回る場合は、比較器８６、８７の出力はＬＯＷになり、反転加算器８８の出力はＨＩＧＨになり、また比較器８９の出力もＨＩＧＨになる。このように、反転加算器８８の効果は、スイッチング状態ビットが全て同時には決してＨＩＧＨやＬＯＷになり得ないよう量子化入力を調整することである。この事実から、表２に示す最後のスイッチング状態は、図１０においてｈをゼロに減少させ、それにより利用可能なスイッチング状態を六つに減らすことによって除去されたスイッチング状態であることが分かる。線形システム４２の出力が互いに反対の符号を持つ場合は、加算器８８の出力は、最大の大きさを有する、線形システム４２からの信号とは反対の信号をもつ。従って、もし積分器８２の出力が著しく大きな正の値を取り、積分器８４の出力が小さな負の値を取るならば、比較器８６の出力はＨＩＧＨになり、加算器８７の出力はＬＯＷになり、加算器８８の出力接地基準電圧を下回り、従って比較器８９の出力はＬＯＷになるだろう。このようにして、線形システム４２からの出力信号は、表２に示すスイッチング状態の一つを除いての全てにマップされる。比較器８６、８７、８９の出力は、共振リンクのＤＣバスがゼロ電圧の時にだけラッチ出力が変化できるような速度で、ラッチ７６にラッチされる。ラッチ出力Ｓ_a、Ｓ_b、Ｓ_cは、制御信号として、インバータ２０−２５のスイッチング装置を駆動するゲート回路に線路９０で供給される。ラッチ出力Ｓ_a-cは、線形システム４２へのフィードバック・ループを完成させるためにも必要である。しかし、図示している回路では、ラッチ出力Ｓ_a-cは、０ボルトか５ボルトの制御信号である。だが、基準波形Ｖ_a ^*、Ｖ_b ^*は、インバータ自体の出力電圧レベルの程度である。インバータの各出力線路２７−２９上の電圧波形は、０ボルトから５ボルトへ振れるのではなく、ＤＣバスの各端子１５、１６における瞬時電圧レベルの間で変化する。従って、ラッチ７６の制御信号出力は、基準電圧波形およびインバータの出力電圧波形と同じ程度の電圧レベルに変換されなければならない。フィードバック誘導回路７８を使って、ラッチ出力制御信号はインバータ出力を表わす波形に変換され、その後、このインバータ出力を表わす波形は、基準波形との比較のため、線形システム４２にフィードバックされ得る。フィードバック誘導回路７８は、一連の反転増幅器９２、９３、９４、９５とこれと直列の分圧器９６とを含み、共振リンクの一端子１５で出力電圧信号によって供給される。反転増幅器９２−９５と分圧器９６とは、インバータの実際の出力レベルを表わす電圧レベルを与える。これらの電圧レベルはデマルチプレクサ９７、９８への入力として供給される。デマルチプレクサ９７、９８の各々からの出力は、インバータ出力を表すこれらの電圧レベルの一つである。これらの出力は、線形システム４２にフィードバックされる波形を成している。いかなる特定時刻で選ばれる電圧値も、デマルチプレクサ９７、９８にアドレス指定信号を供給するラッチ７６の制御信号出力Ｓ_a-cによって決定される。図１４の概略的な回路図は、伝達関数Ｈ₂によって規定される二次の線形システムを有する変調器の代替回路の実施例を示す。この代替回路は図９の量子化器を含んでいる。従って、この回路の量子化器７４は、表２に示すように、二次の線形システム７１、７２の出力を七つのスイッチング状態のうちの一つにマップする。図４の変調器は、図２に示す回路実施例に比べて、インバータ出力のＳＮ比が改善されている。しかし、容易に分かるように、図１４に示す変調器は、量子化器７４を実現するためには、かなり多くの部品を必要とする。この回路の量子化器のマッピングは以下の様に簡単に記述することができる。三組の比較器１００、１０１、１０２は図９に示す軸ａ、ｂ、ｃに対応する。各比較器セットによって発生する三ビット信号は、各軸に沿う入力ベクトル成分が中央領域ｈにマップされるか、それとも隣接領域にマップされるかを決定する。従って、比較器セット１００はベクトル１、４、７へのマッピングを決定し、セット１０１はベクトル３、６、７へのマッピングを決定し、セット１０２はベクトル２、５、７へのマッピングを決定する。ＮＯＲ（否定論理和）ゲート１０４は、入力信号が中央出力ベクトルにマップするかどうかについて最終決定をする。なぜならば、これが起こるためには、セット１００−１０２は全て中央ベクトルへのマッピングを決定しなければならないからである。加算器１０６は図１３の加算器８８と類似の機能を果たし、量子化器の入力を調整する。回路１０８は、中央ベクトルのまわりのｈ領域の大きさを決定する比較器に基準値を与える。図１４の線形システム４２、ラッチ７６、および基準変換器回路７８は図１３のそれらと全く同じであり、図１３に使っているのと同じ参照番号で表示されている。図１１の変調器構造体７０を組み込んだ図１の共振ＤＣリンク・インバータを制御するための制御システムを図１５に示す。インダクタ電流Ｉ_Lと負荷電流Ｉ_x は、ＤＣバス線路上の発振を保つのに必要な最小電流Ｉ_minの計算値から差し引かれる。その差が負の時に出力をスイッチする比較器１２０に、その差が与えられる。バス電圧がゼロに達した時に出力をスイッチする比較器１２１に、ＤＣバスを横切る電圧Ｖ₀が与えられる。比較器１２０、１２１の出力は、論理・タイミング回路１２２に供給される。この論理・タイミング回路１２２は、両比較器からの条件が満たされた時にインバータシステムの種々のスイッチのターンオンを可能にする出力イネーブル信号またはターンオン信号を供給するための信号を使用する。回路１２２からのターンオン信号はゲート回路１２３に与えられ、ゲート回路１２３は、比較器１２０が条件を変えるまではスイッチ１４（図１）がオン状態にりり得るように、このスイッチに適当なゲート駆動信号を与える。これにより、インダクタ１２とコンデンサ１３で構成された、発振を保つのに十分なＬＣ共振回路の励振が確実なものになる。インバータ・スイッチ２０−２５は、本発明の変調器システム７０に与えられる電圧基準信号（図示）、または電流基準信号のいずれかの使用によって制御される。変調器出力信号Ｓ_a-cは、変調器出力の変化を、ＤＣバスを横切る電圧がゼロになる時刻と同期させるため、論理回路１２２からの同期信号によってラッチされる。変調器７０の出力は、スイッチング装置２０−２５のゲート入力に適当なゲート駆動信号を与えるゲート回路に供給される。本発明による一次および二次の変調器に関する結果を図１６−１９を参照しながら記述する。通常通りにサンプリングされた７５ｋＨｚの、ハード・スイッチング電圧源インバータ（ＶＳＩ）がシミュレートされた。４０ｋＶａ、７５ｋHz で能動的ににクランプされたＲ−Ｌ負荷付き共振ＤＣリンク・インバータ（ＡＣＲＤＣＬ）についての実験結果を示す。７５ｋＨｚのＶＳＩは実際的ではないが、それのシミュレーションは実験でのＡＣＲＤＣＬと比較するための基準点となる。これらの結果は、入力に最も近い近傍六角形量子化器と式８で定められたフィルタによって規定された一次および二次の変調器で得られた。ピーク振幅０. ７２（最大振幅は１.０）と周波数７５Ｈｚを有する三相平衡正弦波入力を、実験を通じて使用した。７.５のＯＳＲに対応する５ｋＨのベースバンドを仮定した。一次および二次の変調器に関する線路間電圧のスペクトルを、シミュレートされたＶＳＩについて図１６に示す。二つの変調器の比較から、二次の変調器は、１ｋＨｚまで、一次の変調器に比べて約２３ｄＢだけ改善され、スペクトルは、ほぼベースバンド限界周波数（ｆ₀＝５ｋＨｚ）に収斂することが分かる。シミュレーションのために、Ｂｌａｃｋｍａｎウィンドウを用いて、３２,０００を超えるデータ・ポイントについてＦＦＴ（高速フーリエ変換）を行った。シミュレートされたＶＳＩと実験でのＡＣＲＤＣＬとについての電圧波形の包絡線は類似している。図１７は一次の変調器について、ＡＣＲＤＣＬの線路間電圧と線電流波形とを示す。図１８は二次の変調器ついて同じ信号の結果を示す。両変調器の線路間電圧のスペクトルを、ＡＣＲＤＣＬについて図１９に示す。二つの変調器の比較から、約５００Ｈｚでは一次の変調器の変調雑音の方が二次の変調器のそれよりも約５ｄＢだけ小さいことが分かる。５００Ｈｚを超えると、二次の変調器の変調雑音が約７−１０ｄＢの変調雑音の改善を示し、２ｋＨｚで１２ｄＢの最大の改善を示す。すでに述べたように、本発明は図１のＤＣ共振リンク・インバータへの応用にも、インバータ制御システムへの応用にも限定されず、各種の共振リンク・インバータや、そのようなインバータ用の制御システムに応用できる。本発明の変調器はマトリックス変換器、多重レベル変換器、および多相変換器に応用できる。本発明の変調器は非共振リンク型のインバータにも応用できるが、従来のパルス幅変調が使える場合には離散パルス変調方式は最適とはならない。従って、本発明の変調器は、この明細書に開示した特定の実施例には限定されず、以下の請求の範囲に含まれる、それらの実施例を変形した態様を包括するものである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ (72)発明者ディーヴァンディーパクライエムアメリカ合衆国ウィスコンシン州 53719 マディソンショータカトレイル 25 (72)発明者ドブソンイアンアメリカ合衆国ウィスコンシン州 53711 マディソンマディソンストリート 1633 【要約の続き】システムの一部として提供され得る。

Claims

【特許請求の範囲】１．共振ＤＣリンク変換器およびこれと類似の装置のための変調器において、 (a) 入力として少なくとも二つの基準波形信号と二つのフィードバック波形信号とを有し、出力として少なくとも二つの線形システム信号を有する線形システムであって、各線形システム信号が、前記基準波形信号のうちの一つと前記フィードバックの波形信号のうちの一つとの差から導き出される前記線形システムと； (b) 入力として前記線形システム信号を有し、有限数の異なるスイッチング状態信号を含む出力として離散スイッチング状態信号を供給するベクトル量子化器であって、前記スイッチング状態信号が線形状態信号全部の組合せに依存するよに、スイッチング状態信号の一つに前記線形状態信号を連続的にマップする前記ベクトル量子化器と； (c) 入力として前記スイッチング状態信号とクロック信号とを有し、前記クロック信号によって規定された時点のスイッチング状態信号に等しい制御信号を出力として供給するラッチング手段であって、前記変換器の出力が前記基準波形に一致するように駆動されるように変換器のスイッチング装置を制御するためにも、また前記フィードバック波形信号を導き出すためにも、前記制御信号が使用できる前記ラッチング手段と；を含むことを特徴とする変調器。２．前記基準波形信号が所望の電圧波形を表すことを特徴とする、請求項１に記載の変調器。３．前記基準波形信号が所望の電流波形を表すことを特徴とする、請求項１に記載の変調器。４．前記線形システムが二次のシステムであることを特徴とする、請求項１に記載の変調器。５．前記線形システムが連続時間における雑音シェイピング・フィルタＨを実現するための手段を含み、前記フィルタＨは離散時間において：で定義され、上式においてＩは該当する次元の単位行列であるようにしたことを特徴とする、請求項４に記載の変調器。６．前記スイッチング状態信号が多ビット・ディジタル信号であり、該多ビット信号のビットのうちの少なくとも一つが前記線形システム信号のうちの少なくとも二つに依存することを特徴とする、請求項１に記載の変調器。７．前記制御信号から前記フィードバック波形信号を導き出すために、フィードバック誘導手段を追加的に含むことを特徴とする、請求項１に記載の変調器。８．前記フィードバック誘導手段が前記変換器の出力を検出するための手段を含むことを特徴とする、請求項７に記載の変調器。９．ＤＣバス線路を周期的にゼロ・ボルトに駆動する共振リンクと、前記ＤＣバス線路を三つの変換器出力線路に接続するためのスイッチング装置とを有する三相共振リンク変換器用の変調器において、 (a) 入力として前記変換器の出力線路上で所望の出力信号を表す少なくとも二つの基準波形信号と、該基準波形信号に対応する前記変換器の出力線路上で実際の出力波形を表す少なくとも二つのフィードバック波形信号とを有し、出力として少なくとも二つの線形システム信号を有する線形システムであって、各線形システム信号が、前記基準波形信号のうちの一つと前記フィードバック波形信号のうちの対応する一つとの差から導き出される前記線形システムと； (b) 入力として前記線形システム信号を有し、七つよりも多くない異なるスイッチング状態信号を含む出力として一体化された多ビット・ディジタル・スイッチング状態信号を供給するベクトル量子化器であって、前記多ビット・スイッチング状態信号のうちの少なくとも一つのビットが、前記線形状態信号のうちの少なくとも二つの組合せに依存するようなスイッチング状態信号の一つに、前記線形状態信号を連続的にマップする前記ベクトル量子化器と； (c) 入力として多ビット・ディジタル・スイッチング状態信号とクロック信号とを有し、ＤＣバス線路がゼロ・ボルトの時に前記スイッチング状態信号をラッチするように、前記刻時信号によって規定された時点のスイッチング状態信号に等しい多ビット制御信号を出力として供給するラッチング手段であって、前記変換器の出力が前記基準波形に一致するように駆動されるように、前記変換器のスイッチング装置を制御するためにも、また前記フィードバック波形信号を導き出すためにも、前記制御信号が使用できる前記ラッチング手段と；を含むことを特徴とする変調器。 10．第一の基準波形信号が、中性線路に対して、前記変換器の第一の出力線路における所望のＡＣ電圧を表し、第二の基準波形が、前記中性線路に対して、前記変換器の第二の出力線路における所望のＡＣ電圧を表すことを特徴とする、請求項９に記載の変調器。 11．第一の基準波形信号が、前記変換器の第一の出力線路対の各出力線路の間の所望のＡＣ電圧を表し、第二の基準波形が、前記変換器の第二の出力線路対の各出力線路の間の所望のＡＣ電圧を表すことを特徴とする、請求項９に記載の変調器。 12．前記基準波形信号が、前記変換器の出力線路上での所望のＡＣ電流波形を表すことを特徴とする、請求項９に記載の変調器。 13．前記線形システムが二次のシステムであることを特徴とする、請求項９に記載の変調器。 14．前記線形システムが連続時間における雑音シェーピング・フィルタＨを実施する手段を含み、前記フィルタＨは離散時間において：で定義され、上式においてＩは該当する次元の単位行列であるようにしたことを特徴とする、請求項１３に記載の変調器。 15．前記フィルタＨを実施するための手段が、直列接続された二対の増幅器を含むことを特徴とする、請求項１４に記載の変調器。 16．前記変調器を安定化するために、前記増幅器の積分コンデンサに設けられたクリッパを更に含むことを特徴とする、請求項１５に記載の変調器。 17．前記スイッチング状態信号が三ビット・ディジタル信号であることを特徴とする、請求項９に記載の変調器。 18．異なったスイッチング状態信号が六つより多くなく存在することを特徴とする、請求項９に記載の変調器。 19．前記制御信号から前記フィードバック波形信号を導き出すための、フィードバック誘導手段を更にに含むことを特徴とする、請求項９に記載の変調器。 20．前記フィードバック誘導手段が、前記変調器スイッチング装置に前記制御信号を加えることによって生じる、前記変換器の出力信号に対応するフィードバック波形信号であるデマルチプレクサ出力を選ぶためのアドレス入力として、前記多ビット制御信号を有するデマルチプレクサを含むことを特徴とする、請求項１９に記載の変調器。 21．ＤＣ電力をＡＣ電力に変換するための電力変換器において、 (a) ＤＣ電力入力をうけるようになっている共振回路であって、該共振回路からの出力電圧を供給するＤＣバスを有する前記共振回路と； (b) 前記共振回路をその共振周波数又はそれ未満で安定に発振させるための手段であって、ＤＣバス両端間の電圧が、平均ＤＣレベルに維持され、且つ前記共振回路の発振の各サイクルの間、少なくとも一度はゼロ電圧になるようにするための前記手段と； (c) ＤＣバスがゼロ電圧になった時、クロック信号を与える手段と； (d) ＤＣバスの電圧を受けるように接続された三相インバータであって、三相ＡＣ出力波形を合成するようにＤＣバスを三つの変換器出力線路にスイッチするゲート制御のスイッチング装置を有する前記三相インバータと： (e) 入力として前記変換器の出力線路上に所望の出力信号を表す少なくとも二つの基準波形信号と、該基準波形信号に対応する前記変換器の出力線路上で実際の出力波形を表す少なくとも二つのフィードバック波形信号とを有し、出力として少なくとも二つの線形システム信号を有する線形システムであって、各線形システム信号が、前記基準波形信号のうちの一つと前記フィードバック波形信号のうちの対応する一つとの差から導き出されるようにした前記線形システムと； (f) 入力として前記線形システム信号を有し、七つよりも多くない異なるスイッチング状態信号を含む出力として一体化された多ビット・ディジタル・スイッチング状態信号を供給するベクトル量子化器であって、前記多ビット・スイッチング状態信号のうちの少なくとも一つのビットが前記線形状態信号のうちの少なくとも二つの信号の組合せに依存するようなスイッチング状態信号の一つに、前記線形状態信号を連続的にマップする前記ベクトル量子化器と； (g) 入力として多ビット・ディジタル・スイッチング状態信号とクロック信号とを有し、出力として前記クロック信号によって規定された時点のスイッチング状態信号に等しい、スイッチング装置制御用の多ビット制御信号を供給とするラッチング手段であって、前記クロック信号はＤＣバス線路がゼロ・ボルトの時に前記スイッチング状態信号をラッチするようにし、また前記変換器の出力が前記基準波形に一致するように駆動されるように、前記変換器のスイッチング装置を制御するためにも、また前記フィードバック波形信号を導き出すためにも、前記制御信号が使用できる前記ラッチング手段と；を含むことを特徴とする電力変換器。 22．第１の基準波形信号が、中性線路に対して、前記変換器の第一の出力線路における所望のＡＣ電圧を表し、第二の基準波形が、前記中性線路に対して、前記変換器の第二の出力線路における所望のＡＣ電圧を表すことを特徴とする、請求項２１に記載の電力変換器。 23．第一の基準波形信号が、前記変換器の第一の出力線路対の各出力線路の間の所望のＡＣ電圧を表し、第二の基準波形が、前記変換器の第二の出力線路対の各出力線路の間の所望のＡＣ電圧を表すことを特徴とする、請求項２１に記載の電力変換器。 24．前記基準波形信号が、前記変換器の出力線路上で所望のＡＣ電流波形を表すことを特徴とする、請求項２１に記載の電力変換器。 25．前記線形システムが二次のシステムであることを特徴とする、請求項２１に記載の電力変換器。 26．前記線形システムが連続時間における雑音シェーピング・フィルタＨを実現するために接続された増幅器を含み、前記フィルタＨは離散時間において；で定義され、上式においてＩは該当する次元の単位行列であるようにしたことを特徴とする、請求項２５に記載の電力変換器。 27．前記スイッチング状態信号が三ビット・ディジタル信号であることを特徴とする、請求項２１に記載の電力変換器。 28．異なったスイッチング状態信号が六つよりも多くなく存在することを特徴とする、請求項２１に記載の電力変換器。 29．前記制御信号から前記フィードバック波形信号を導き出すために、フィードバック誘導手段を更に含むことを特徴とする、請求項２１に記載の電力変換器。 30．前記フィードバック誘導手段が、前記変換器スイッチング装置に前記制御信号を加えることによって生じる前記変換器の出力信号に対応するフィードバック波形信号であるデマルチプレクサ出力を選ぶためのアドレス入力として、前記三ビット制御信号を有するデマルチプレクサを含むことを特徴とする、請求項２９に記載の電力変換器。 31．前記制御信号を入力として受信し、前記制御信号に呼応して前記スイッチング装置を駆動するゲート回路を更に含むことを特徴とする、請求項２１に記載の電力変換器。 32．電力変換器回路を変調する方法であって、 (a) 前記変換回路の出力線路上で所望出力信号を表す少なくとも二つの基準波形信号を、該基準波形信号に対応する前記変換回路の出力線路上の実際の出力波形を表す少なくとも二つのフィードバック波形信号と比較する工程と； (b) 前記基準波形信号と、これに対応するフィードバック波形信号との比較から、少なくとも二つの線形システム信号を導き出す工程と； (c) 前記スイッチ状態信号のうちの少なくとも一ビットが前記線形状態信号のうちの少なくとも二つの信号の組合せに依存するように一体化された多ビット・ディジタル・スイッチ状態信号に、前記線形システム信号をマップする工程と； (d) クロック信号によって規定された時点のスイッチング状態信号に等しい多ビット制御信号を供給するため、前記クロック信号に呼応して多ビット・ディジタルスイッチ状態信号をラッチする工程であって、前記変換器回路の出力が前記基準波形に整合するように駆動されるように、前記電力変換器のスイッチング装置を制御するためにも、また前記フィードバック波形信号を導き出すためにも、前記制御信号が使用できるラッチング工程と；を含むことを特徴とする方法。 33．第一の基準波形信号が、中性線路に対して、前記変換回路の第一の出力線路における所望のＡＣ電圧を表し、第二の基準波形が、前記中性線路に対して、前記変換回路の第二の出力線路における所望のＡＣ電圧を表すことを特徴とする、請求項３２に記載の方法。 34．第一の基準波形信号が、前記変換回路の第一の出力線路対の各出力線路の間の所望のＡＣ電圧を表し、第二の基準波形が、前記変換回路の第二の出力線路対の各出力線路の間の所望のＡＣ電圧を表すことを特徴とする、請求項３２に記載の方法。 35．前記基準波形信号が、前記変換回路の出力線路上で所望のＡＣ電流波形を表すことを特徴とする、請求項３２に記載の方法。 36．前記線形システム信号が、少なくとも二次のフィルタを用いて導き出されることを特徴とする、請求項３２に記載の方法。 37．前記多ビット制御信号から前記フィードバック波形信号を導き出すための追加工程を更に含むことを特徴とする、請求項３２に記載の方法。 38．前記多ビット制御信号を前記電力変換回路のスイッチング装置に適用する追加工程を更に含むことを特徴とする、請求項３２に記載の方法。