JPH1140716A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1140716A JPH1140716A JP9189336A JP18933697A JPH1140716A JP H1140716 A JPH1140716 A JP H1140716A JP 9189336 A JP9189336 A JP 9189336A JP 18933697 A JP18933697 A JP 18933697A JP H1140716 A JPH1140716 A JP H1140716A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- insulating substrate
- metal base
- semiconductor device
- particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/536—
-
- H10W72/5449—
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】本発明は、はんだボールの形成、はんだ強度不
足、位置ずれ等のはんだ付け不良の発生の防止を目的と
する。 【解決手段】本発明の半導体装置は、金属ベースと、上
下両面にそれぞれ上部電極及び下部電極を有する絶縁基
板と、上記下部電極と上記金属ベースとの間に介設され
たはんだ膜と、上記絶縁基板の上面に設けられ且つ上記
上部電極に電気的に接続された半導体素子とを具備し、
上記はんだ膜には上記絶縁基板と上記金属ベースとの距
離を一定に保持する導電性の粒子が設けられているもの
である。
足、位置ずれ等のはんだ付け不良の発生の防止を目的と
する。 【解決手段】本発明の半導体装置は、金属ベースと、上
下両面にそれぞれ上部電極及び下部電極を有する絶縁基
板と、上記下部電極と上記金属ベースとの間に介設され
たはんだ膜と、上記絶縁基板の上面に設けられ且つ上記
上部電極に電気的に接続された半導体素子とを具備し、
上記はんだ膜には上記絶縁基板と上記金属ベースとの距
離を一定に保持する導電性の粒子が設けられているもの
である。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばジャイアン
ト・トランジスタなどの半導体装置およびその製造方法
に関する。
ト・トランジスタなどの半導体装置およびその製造方法
に関する。
【０００２】
【従来の技術】図８および図９に示すように、大型の絶
縁基板Ａを金属ベースＢにはんだ付けにより接続する例
えばジャイアント・トランジスタなどの半導体装置Ｃ
は、絶縁基板Ａの上に複数の半導体素子Ｄを配置し、半
導体素子Ｄの電極と絶縁基板Ａの上に設けられた電極と
を、アルミニウムのワイヤＦで接続したもので、この絶
縁基板ＡをはんだＧによって金属ベースＢと接続してな
るものである。この時使用される金属ベースＢの材質
は、一般的には銅であり、その表面をニッケル被膜によ
りめっき被覆している。この金属ベースＢは、半導体装
置Ｃの放熱のために使用される場合が多く、その表面は
絶縁基板Ａとの接触面積を多くするため一般的には平坦
である。
縁基板Ａを金属ベースＢにはんだ付けにより接続する例
えばジャイアント・トランジスタなどの半導体装置Ｃ
は、絶縁基板Ａの上に複数の半導体素子Ｄを配置し、半
導体素子Ｄの電極と絶縁基板Ａの上に設けられた電極と
を、アルミニウムのワイヤＦで接続したもので、この絶
縁基板ＡをはんだＧによって金属ベースＢと接続してな
るものである。この時使用される金属ベースＢの材質
は、一般的には銅であり、その表面をニッケル被膜によ
りめっき被覆している。この金属ベースＢは、半導体装
置Ｃの放熱のために使用される場合が多く、その表面は
絶縁基板Ａとの接触面積を多くするため一般的には平坦
である。
【０００３】また、はんだ付け時に使用されるはんだＧ
は、シート状に形成されたものである。そしてはんだ付
けの方法は、金属ベースＢの表面にフラックスＨを塗布
し、その上にシート状のはんだＧを置く。さらに、シー
ト状のはんだＧにフラックスを塗布し、絶縁基板Ａを置
いた後、加熱しはんだを溶融させ接続を行う。加熱の方
法としては、（１）ホットプレート等により、金属ベー
スＢ側から直接加熱する方法、（２）リフロー炉等によ
り、はんだ付けする半導体装置Ｃそのもの全体を加熱す
る方法、等がある。
は、シート状に形成されたものである。そしてはんだ付
けの方法は、金属ベースＢの表面にフラックスＨを塗布
し、その上にシート状のはんだＧを置く。さらに、シー
ト状のはんだＧにフラックスを塗布し、絶縁基板Ａを置
いた後、加熱しはんだを溶融させ接続を行う。加熱の方
法としては、（１）ホットプレート等により、金属ベー
スＢ側から直接加熱する方法、（２）リフロー炉等によ
り、はんだ付けする半導体装置Ｃそのもの全体を加熱す
る方法、等がある。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置Ｃの金属ベースＢと絶縁基板Ａの間は、はん
だＧにより間隙が保たれているだけで、はんだＧの量お
よび絶縁基板Ａの傾きに等により間隙が変化する。その
時に、間隙が狭まった箇所にあるはんだＧは、金属ベー
スＢと絶縁基板Ａの間隙からはみ出し、はんだボールＪ
等の不良になったり、はんだ量が不足することにより、
接触面積の不足が発生したりする。
半導体装置Ｃの金属ベースＢと絶縁基板Ａの間は、はん
だＧにより間隙が保たれているだけで、はんだＧの量お
よび絶縁基板Ａの傾きに等により間隙が変化する。その
時に、間隙が狭まった箇所にあるはんだＧは、金属ベー
スＢと絶縁基板Ａの間隙からはみ出し、はんだボールＪ
等の不良になったり、はんだ量が不足することにより、
接触面積の不足が発生したりする。
【０００５】また、はんだ付け前にフラックスを塗布す
るが、そのフラックスが塗布時に、絶縁基板Ａの外側ま
で、はみ出してしまうと、はんだ付け時フラックスに導
かれはんだＧがはみ出して、はんだボール等の不良とな
るばかりか、絶縁基板Ａと金属ベースＢの間にフラック
スが残ってしまい、加熱によりアウトガスが発生し、ボ
イドの発生につながる場合がある。本発明は、上記事情
を勘案してなされたもので、上記課題を解決する半導体
装置およびその製造方法を提供することを目的とする。
るが、そのフラックスが塗布時に、絶縁基板Ａの外側ま
で、はみ出してしまうと、はんだ付け時フラックスに導
かれはんだＧがはみ出して、はんだボール等の不良とな
るばかりか、絶縁基板Ａと金属ベースＢの間にフラック
スが残ってしまい、加熱によりアウトガスが発生し、ボ
イドの発生につながる場合がある。本発明は、上記事情
を勘案してなされたもので、上記課題を解決する半導体
装置およびその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】請求項１の半導体装置
は、金属ベースと、一方の面に上部電極が設けられ且つ
他方の面に下部電極が設けられた絶縁基板と、上記下部
電極と上記金属ベースとの間に介設されたはんだ膜と、
上記上部電極に電気的に接続された半導体素子とを具備
し、上記はんだ膜には上記金属ベースと上記絶縁基板と
の距離を一定に保持する導電性の粒子が混入されてい
る。
は、金属ベースと、一方の面に上部電極が設けられ且つ
他方の面に下部電極が設けられた絶縁基板と、上記下部
電極と上記金属ベースとの間に介設されたはんだ膜と、
上記上部電極に電気的に接続された半導体素子とを具備
し、上記はんだ膜には上記金属ベースと上記絶縁基板と
の距離を一定に保持する導電性の粒子が混入されてい
る。
【０００７】請求項２の半導体装置は、請求項１におい
て、粒子は、金属製である。しかして、上記請求項１乃
至請求項２の半導体装置は、はんだボールの形成、はん
だ付け強度不足、位置ずれ、及び、はんだボイド等のは
んだ付け不良の発生を防止することが可能となるであ
る。
て、粒子は、金属製である。しかして、上記請求項１乃
至請求項２の半導体装置は、はんだボールの形成、はん
だ付け強度不足、位置ずれ、及び、はんだボイド等のは
んだ付け不良の発生を防止することが可能となるであ
る。
【０００８】請求項３の半導体装置の製造方法は、金属
ベースと、一方の面に上部電極が設けられ且つ他方の面
に下部電極が設けられた絶縁基板と、上記上部電極に電
気的に接続された半導体素子とを具備し、上記はんだ膜
には上記金属ベースと上記絶縁基板との距離を一定に保
持する導電性の粒子が混入されている半導体装置を製造
するにあたり、上記粒子が混入されたはんだ部材を上記
絶縁基板の下部電極側と上記金属ベースの間に介挿する
重ね合わせ工程と、この重ね合わせ工程後に上記はんだ
部材の溶融により得られたはんだ膜により上記絶縁基板
を上記金属ベースにリフローはんだ付けするリフローは
んだ付け工程とを有する。
ベースと、一方の面に上部電極が設けられ且つ他方の面
に下部電極が設けられた絶縁基板と、上記上部電極に電
気的に接続された半導体素子とを具備し、上記はんだ膜
には上記金属ベースと上記絶縁基板との距離を一定に保
持する導電性の粒子が混入されている半導体装置を製造
するにあたり、上記粒子が混入されたはんだ部材を上記
絶縁基板の下部電極側と上記金属ベースの間に介挿する
重ね合わせ工程と、この重ね合わせ工程後に上記はんだ
部材の溶融により得られたはんだ膜により上記絶縁基板
を上記金属ベースにリフローはんだ付けするリフローは
んだ付け工程とを有する。
【０００９】請求項４の半導体装置の製造方法は、請求
項３において、はんだ部材は、シート状をなしている。
請求項５の半導体装置の製造方法は、請求項３におい
て、はんだ部材は、ペースト状をなしていることを特徴
とする請求項３記載の半導体装置の製造方法。
項３において、はんだ部材は、シート状をなしている。
請求項５の半導体装置の製造方法は、請求項３におい
て、はんだ部材は、ペースト状をなしていることを特徴
とする請求項３記載の半導体装置の製造方法。
【００１０】しかして、上記請求項３乃至請求項５の半
導体装置の製造方法は、はんだボールの形成、はんだ付
け強度不足、位置ずれ、及び、はんだボイド等のはんだ
付け不良の発生を防止することが可能となるである。
導体装置の製造方法は、はんだボールの形成、はんだ付
け強度不足、位置ずれ、及び、はんだボイド等のはんだ
付け不良の発生を防止することが可能となるである。
【００１１】
【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して詳述する。図１および図２はこの実施形態の
半導体装置１を示している。この半導体装置１は、矩形
状をなし寸法が例えば縦１００ｍｍ，横３０ｍｍの金属
ベース２と、この金属ベース２上に設けられた金属ベー
ス２より面積が小さい矩形状をなし寸法が例えば縦７０
ｍｍ，横２５ｍｍ，厚さ１．５ｍｍの絶縁基板３と、こ
の絶縁基板３の下面に設けられ材質が例えば銅で且つ厚
さが例えば２００μｍの下部電極４と、この下部電極４
と金属ベース２とを接着するはんだ膜５と、絶縁基板３
の上面に設けられた複数の例えばトランジスタなどの半
導体素子６と、これら半導体素子６を包囲するように絶
縁基板３の上面に島状に設けられた材質が例えば銅で且
つ厚さが例えば２００μｍの上部電極７と半導体素子６
に設けられた電極８と上部電極７との間を電気的に接続
する例えばアルミニウム製のワイヤ９からなっている。
なお、下部電極４は、放熱作用及びアース作用を目的と
して設けられたもので、長方形をなす絶縁基板３の下面
のほぼ全体に設けられている。すなわち、下部電極４
は、絶縁基板３の端縁部から例えば１．５ｍｍ内側に矩
形状をなすように設けられている。一方、上部電極７は
半導体素子６を電気的に接続するためのもので、所定の
パターンに形成されている。
を参照して詳述する。図１および図２はこの実施形態の
半導体装置１を示している。この半導体装置１は、矩形
状をなし寸法が例えば縦１００ｍｍ，横３０ｍｍの金属
ベース２と、この金属ベース２上に設けられた金属ベー
ス２より面積が小さい矩形状をなし寸法が例えば縦７０
ｍｍ，横２５ｍｍ，厚さ１．５ｍｍの絶縁基板３と、こ
の絶縁基板３の下面に設けられ材質が例えば銅で且つ厚
さが例えば２００μｍの下部電極４と、この下部電極４
と金属ベース２とを接着するはんだ膜５と、絶縁基板３
の上面に設けられた複数の例えばトランジスタなどの半
導体素子６と、これら半導体素子６を包囲するように絶
縁基板３の上面に島状に設けられた材質が例えば銅で且
つ厚さが例えば２００μｍの上部電極７と半導体素子６
に設けられた電極８と上部電極７との間を電気的に接続
する例えばアルミニウム製のワイヤ９からなっている。
なお、下部電極４は、放熱作用及びアース作用を目的と
して設けられたもので、長方形をなす絶縁基板３の下面
のほぼ全体に設けられている。すなわち、下部電極４
は、絶縁基板３の端縁部から例えば１．５ｍｍ内側に矩
形状をなすように設けられている。一方、上部電極７は
半導体素子６を電気的に接続するためのもので、所定の
パターンに形成されている。
【００１２】しかして、金属ベース２は、厚さ例えば３
ｍｍ程度に形成され、かつ例えば、銅などの電気抵抗が
小さい金属からなる本体部１０と、この本体部の表面に
例えば厚さ５μｍ程度に被着させた例えばニッケルなど
の被膜部１１からなっている。さらに、絶縁基板３の材
質は、例えばセラミックなどからなっている。
ｍｍ程度に形成され、かつ例えば、銅などの電気抵抗が
小さい金属からなる本体部１０と、この本体部の表面に
例えば厚さ５μｍ程度に被着させた例えばニッケルなど
の被膜部１１からなっている。さらに、絶縁基板３の材
質は、例えばセラミックなどからなっている。
【００１３】しかして、はんだ膜５は、厚さが例えば１
００μｍに設けられていて、このはんだ膜５には、図３
及び図４に示すように、球状をなす粒子５ｐが多数混入
されている。これら粒子５ｐの材質は、例えばニッケル
（Ｎｉ）や銅（Ｃｕ）などが好適している。また、粒子
５ｐの大きさ（直径）の平均値は、例えば５０μｍ乃至
１００μｍが好適である。ただし、その直径のバラツキ
（偏差値）は、５μｍ乃至１０μｍが好ましい。すなわ
ち、粒子５ｐは，それらの直径がほぼ一定であることが
好ましい。
００μｍに設けられていて、このはんだ膜５には、図３
及び図４に示すように、球状をなす粒子５ｐが多数混入
されている。これら粒子５ｐの材質は、例えばニッケル
（Ｎｉ）や銅（Ｃｕ）などが好適している。また、粒子
５ｐの大きさ（直径）の平均値は、例えば５０μｍ乃至
１００μｍが好適である。ただし、その直径のバラツキ
（偏差値）は、５μｍ乃至１０μｍが好ましい。すなわ
ち、粒子５ｐは，それらの直径がほぼ一定であることが
好ましい。
【００１４】つぎに上記半導体装置１の製造方法につい
て述べる。この半導体装置１の製造方法は、銅などの電
気抵抗が小さい金属板の表面に例えばニッケルなどの被
覆部１１を例えば厚さ５μｍ程度に例えばめっきなどに
より被着させる被覆部形成工程（図５記号Ｓ１参照）
と、この被覆部形成工程後にめっきされた金属板を切断
して複数の金属ベース２を得る金属ベース形成工程（図
５記号Ｓ２参照）と、絶縁基板３に上部電極７を介して
半導体素子６を高融点はんだまたは導電性樹脂等により
固着する半導体素子固着工程（図５記号Ｓ３参照）と、
この半導体素子固着工程後に半導体素子６に設けられた
電極８と上部電極７との間を例えばアルミニウム製のワ
イヤ９などにより電気的に接続するワイヤ接続工程（図
５記号Ｓ４参照）と、金属ベース２上及び／又は絶縁基
板３の下部電極４にフラックス１３を塗布するフラック
ス塗布工程（図５記号Ｓ５参照／図６参照）と、このフ
ラックス塗布工程後にはんだシート１４を金属ベース２
上に置くはんだシート載置工程（図５記号Ｓ６参照／図
６参照）と、このはんだシート載置工程後にはんだシー
ト１４を介して絶縁基板３を下部電極４がはんだシート
１４に接触するように重ね合わせる重ね合わせ工程（図
５記号Ｓ７参照／図６参照）と、この重ね合わせ工程後
に重ね合わされた金属ベース２と絶縁基板３とをリフロ
ー炉に装入するかまたは、ホットプレート上に載置し、
例えば２７５℃で１３０秒間加熱したのちリフローはん
だ付けを行うリフローはんだ付け工程（図５記号Ｓ８参
照）とを有している。
て述べる。この半導体装置１の製造方法は、銅などの電
気抵抗が小さい金属板の表面に例えばニッケルなどの被
覆部１１を例えば厚さ５μｍ程度に例えばめっきなどに
より被着させる被覆部形成工程（図５記号Ｓ１参照）
と、この被覆部形成工程後にめっきされた金属板を切断
して複数の金属ベース２を得る金属ベース形成工程（図
５記号Ｓ２参照）と、絶縁基板３に上部電極７を介して
半導体素子６を高融点はんだまたは導電性樹脂等により
固着する半導体素子固着工程（図５記号Ｓ３参照）と、
この半導体素子固着工程後に半導体素子６に設けられた
電極８と上部電極７との間を例えばアルミニウム製のワ
イヤ９などにより電気的に接続するワイヤ接続工程（図
５記号Ｓ４参照）と、金属ベース２上及び／又は絶縁基
板３の下部電極４にフラックス１３を塗布するフラック
ス塗布工程（図５記号Ｓ５参照／図６参照）と、このフ
ラックス塗布工程後にはんだシート１４を金属ベース２
上に置くはんだシート載置工程（図５記号Ｓ６参照／図
６参照）と、このはんだシート載置工程後にはんだシー
ト１４を介して絶縁基板３を下部電極４がはんだシート
１４に接触するように重ね合わせる重ね合わせ工程（図
５記号Ｓ７参照／図６参照）と、この重ね合わせ工程後
に重ね合わされた金属ベース２と絶縁基板３とをリフロ
ー炉に装入するかまたは、ホットプレート上に載置し、
例えば２７５℃で１３０秒間加熱したのちリフローはん
だ付けを行うリフローはんだ付け工程（図５記号Ｓ８参
照）とを有している。
【００１５】しかして、前記シート１４は、例えば厚さ
１００μｍの共晶はんだからなるもので、前述した粒子
５ｐが混在している。ところで上記リフローはんだ付け
工程においては、はんだシート１４が溶融するが、絶縁
基板３が傾いた場合や溶融はんだ量が多い場合、はんだ
のみで間隙を作っている場合などは、間隙が小さくなっ
た絶縁基板３の周辺部において、溶融したはんだ５ａの
一部が外部に流れだす。しかし、この実施形態において
は、粒子５ｐを介して絶縁基板３が金属ベース２に搭載
されているので、絶縁基板３と金属ベース２との間隙
（距離）は、例えば７０μｍ±１０μｍのように一定値
に保持され、絶縁基板３は、傾くことなく水平に保持さ
れる。このようにして、絶縁基板３の金属ベース２に対
する傾きが無くなることにより、周辺部に溶融したはん
だ５ａが流れだしたり、はんだボールの生成の防止に効
果を奏する。
１００μｍの共晶はんだからなるもので、前述した粒子
５ｐが混在している。ところで上記リフローはんだ付け
工程においては、はんだシート１４が溶融するが、絶縁
基板３が傾いた場合や溶融はんだ量が多い場合、はんだ
のみで間隙を作っている場合などは、間隙が小さくなっ
た絶縁基板３の周辺部において、溶融したはんだ５ａの
一部が外部に流れだす。しかし、この実施形態において
は、粒子５ｐを介して絶縁基板３が金属ベース２に搭載
されているので、絶縁基板３と金属ベース２との間隙
（距離）は、例えば７０μｍ±１０μｍのように一定値
に保持され、絶縁基板３は、傾くことなく水平に保持さ
れる。このようにして、絶縁基板３の金属ベース２に対
する傾きが無くなることにより、周辺部に溶融したはん
だ５ａが流れだしたり、はんだボールの生成の防止に効
果を奏する。
【００１６】このように、この実施形態の半導体装置１
および半導体装置１の製造方法においては、金属ベース
２と絶縁基板３との間に粒子５ｐが介在しているので、
これらの粒子５ｐの絶縁基板３と金属ベース２との距離
を一定に保持する作用により、フラックス１３の塗布領
域を確実に、金属ベース２と絶縁基板３とのはんだ付け
による接着領域に限定させることが可能となる。また、
金属ベース２と絶縁基板３との間隙を作ることにより、
はんだの表面張力によりはんだが金属ベース２と絶縁基
板３と間に充填され、絶縁基板３の傾き等によるはんだ
量が不足することにより、はんだ付けによる接触面積が
不足し、十分な接着強度が得られない等のはんだ付け不
良の発生を防止することが可能となる。さらにまた、突
起１２は、金属ベース２に一体成形されているので、半
導体素子６にて生じた熱を金属ベース２側に逃す放熱性
の点でも、良好な作用を奏する。
および半導体装置１の製造方法においては、金属ベース
２と絶縁基板３との間に粒子５ｐが介在しているので、
これらの粒子５ｐの絶縁基板３と金属ベース２との距離
を一定に保持する作用により、フラックス１３の塗布領
域を確実に、金属ベース２と絶縁基板３とのはんだ付け
による接着領域に限定させることが可能となる。また、
金属ベース２と絶縁基板３との間隙を作ることにより、
はんだの表面張力によりはんだが金属ベース２と絶縁基
板３と間に充填され、絶縁基板３の傾き等によるはんだ
量が不足することにより、はんだ付けによる接触面積が
不足し、十分な接着強度が得られない等のはんだ付け不
良の発生を防止することが可能となる。さらにまた、突
起１２は、金属ベース２に一体成形されているので、半
導体素子６にて生じた熱を金属ベース２側に逃す放熱性
の点でも、良好な作用を奏する。
【００１７】なお、上記実施形態においては、はんだシ
ート中に金属粒子を混入させたが、ペースト（クリー
ム）状のはんだに上記実施形態と同様の作用効果を奏す
る。この場合においては、シート載置工程の代わりに、
金属ベース２又は絶縁基板３あるいは両方に前記金属粒
子入りのはんだペースト（クリーム）を例えば厚さ１０
０μｍ乃至５００μｍで、被はんだ付け部位に連続的薄
膜状又は断続的島状に塗布するはんだ塗布工程を設ける
必要がある（図７）。さらに、粒子は、金属粒子に限る
ことはなく、例えば導電性を有するセラミックスやプラ
スチックスなどでもよい。
ート中に金属粒子を混入させたが、ペースト（クリー
ム）状のはんだに上記実施形態と同様の作用効果を奏す
る。この場合においては、シート載置工程の代わりに、
金属ベース２又は絶縁基板３あるいは両方に前記金属粒
子入りのはんだペースト（クリーム）を例えば厚さ１０
０μｍ乃至５００μｍで、被はんだ付け部位に連続的薄
膜状又は断続的島状に塗布するはんだ塗布工程を設ける
必要がある（図７）。さらに、粒子は、金属粒子に限る
ことはなく、例えば導電性を有するセラミックスやプラ
スチックスなどでもよい。
【００１８】
【発明の効果】請求項１の半導体装置は、金属ベース
と、一方の面に上部電極が設けられ且つ他方の面に下部
電極が設けられた絶縁基板と、上記下部電極と上記金属
ベースとの間に介設されたはんだ膜と、上記上部電極に
電気的に接続された半導体素子とを具備し、上記はんだ
膜には上記金属ベースと上記絶縁基板との距離を一定に
保持する導電性の粒子が混入されている。
と、一方の面に上部電極が設けられ且つ他方の面に下部
電極が設けられた絶縁基板と、上記下部電極と上記金属
ベースとの間に介設されたはんだ膜と、上記上部電極に
電気的に接続された半導体素子とを具備し、上記はんだ
膜には上記金属ベースと上記絶縁基板との距離を一定に
保持する導電性の粒子が混入されている。
【００１９】請求項２の半導体装置は、請求項１におい
て、粒子は、金属製である。しかして、上記請求項１及
び請求項２の半導体装置は、金属ベースと絶縁基板に被
着させた下部電極の対向する位置に介設されたはんだシ
ートに金属粒子を混入させたことにより、絶縁基板が傾
き金属ベースと絶縁基板との間隙が狭まっても、金属粒
子により間隙を保てることで絶縁基板は金属粒子の高さ
以上金属ベースに近付くことなく、はんだが金属ベース
と絶縁基板との間からはみだすことがない。その結果、
はみ出したはんだが表面張力の作用によりはんだボール
になったり、金属ベースと絶縁基板とをはんだ付けする
はんだ量が不足することにより、はんだ付けによる接触
面積が不足し、十分な接着強度が得られない等のはんだ
付け不良の発生を防止することが可能となる。また、は
んだが溶融時に、隙間があるためフラックスからアウト
ガスが発生しても、ガスが排出できボイドの発生を防止
することが可能となる。
て、粒子は、金属製である。しかして、上記請求項１及
び請求項２の半導体装置は、金属ベースと絶縁基板に被
着させた下部電極の対向する位置に介設されたはんだシ
ートに金属粒子を混入させたことにより、絶縁基板が傾
き金属ベースと絶縁基板との間隙が狭まっても、金属粒
子により間隙を保てることで絶縁基板は金属粒子の高さ
以上金属ベースに近付くことなく、はんだが金属ベース
と絶縁基板との間からはみだすことがない。その結果、
はみ出したはんだが表面張力の作用によりはんだボール
になったり、金属ベースと絶縁基板とをはんだ付けする
はんだ量が不足することにより、はんだ付けによる接触
面積が不足し、十分な接着強度が得られない等のはんだ
付け不良の発生を防止することが可能となる。また、は
んだが溶融時に、隙間があるためフラックスからアウト
ガスが発生しても、ガスが排出できボイドの発生を防止
することが可能となる。
【００２０】請求項３の半導体装置の製造方法は、金属
ベースと、一方の面に上部電極が設けられ且つ他方の面
に下部電極が設けられた絶縁基板と、上記上部電極に電
気的に接続された半導体素子とを具備し、上記はんだ膜
には上記金属ベースと上記絶縁基板との距離を一定に保
持する導電性の粒子が混入されている半導体装置を製造
するにあたり、上記粒子が混入されたはんだ部材を上記
絶縁基板の下部電極側と上記金属ベースの間に介挿する
重ね合わせ工程と、この重ね合わせ工程後に上記はんだ
部材の溶融により得られたはんだ膜により上記絶縁基板
を上記金属ベースにリフローはんだ付けするリフローは
んだ付け工程とを有する。
ベースと、一方の面に上部電極が設けられ且つ他方の面
に下部電極が設けられた絶縁基板と、上記上部電極に電
気的に接続された半導体素子とを具備し、上記はんだ膜
には上記金属ベースと上記絶縁基板との距離を一定に保
持する導電性の粒子が混入されている半導体装置を製造
するにあたり、上記粒子が混入されたはんだ部材を上記
絶縁基板の下部電極側と上記金属ベースの間に介挿する
重ね合わせ工程と、この重ね合わせ工程後に上記はんだ
部材の溶融により得られたはんだ膜により上記絶縁基板
を上記金属ベースにリフローはんだ付けするリフローは
んだ付け工程とを有する。
【００２１】請求項４の半導体装置の製造方法は、請求
項３において、はんだ部材は、シート状をなしている。
請求項５の半導体装置の製造方法は、請求項３におい
て、はんだ部材は、ペースト状をなしていることを特徴
とする請求項３記載の半導体装置の製造方法。
項３において、はんだ部材は、シート状をなしている。
請求項５の半導体装置の製造方法は、請求項３におい
て、はんだ部材は、ペースト状をなしていることを特徴
とする請求項３記載の半導体装置の製造方法。
【００２２】しかして、上記請求項３乃至請求項５の半
導体装置の製造方法は、金属ベースと絶縁基板に被着さ
せた下部電極の対向する位置に介設されたはんだシート
に金属粒子を混入させたことにより、せた下部電極の対
向する位置に介設されたはんだシートに金属粒子を混入
させたことにより、絶縁基板が傾き金属ベースと絶縁基
板との間隙が狭まっても、金属粒子により間隙を保てる
ことで絶縁基板は金属粒子の高さ以上金属ベースに近付
くことなく、はんだが金属ベースと絶縁基板との間から
はみだすことがない。その結果、はみ出したはんだが表
面張力の作用によりはんだボールになったり、金属ベー
スと絶縁基板とをはんだ付けするはんだ量が不足するこ
とにより、はんだ付けによる接触面積が不足し、十分な
接着強度が得られない等のはんだ付け不良の発生を防止
することが可能となる。また、はんだが溶融時に、隙間
があるためフラックスからアウトガスが発生しても、ガ
スが排出できボイドの発生を防止することが可能とな
る。
導体装置の製造方法は、金属ベースと絶縁基板に被着さ
せた下部電極の対向する位置に介設されたはんだシート
に金属粒子を混入させたことにより、せた下部電極の対
向する位置に介設されたはんだシートに金属粒子を混入
させたことにより、絶縁基板が傾き金属ベースと絶縁基
板との間隙が狭まっても、金属粒子により間隙を保てる
ことで絶縁基板は金属粒子の高さ以上金属ベースに近付
くことなく、はんだが金属ベースと絶縁基板との間から
はみだすことがない。その結果、はみ出したはんだが表
面張力の作用によりはんだボールになったり、金属ベー
スと絶縁基板とをはんだ付けするはんだ量が不足するこ
とにより、はんだ付けによる接触面積が不足し、十分な
接着強度が得られない等のはんだ付け不良の発生を防止
することが可能となる。また、はんだが溶融時に、隙間
があるためフラックスからアウトガスが発生しても、ガ
スが排出できボイドの発生を防止することが可能とな
る。
【図１】本発明の一実施形態の半導体装置の平面図であ
る。
る。
【図２】図１のＩＩ−ＩＩ線矢視断面図である。
【図３】本発明の一実施形態の半導体装置の要部拡大断
面図である。
面図である。
【図４】図３の要部拡大断面図である。
【図５】本発明の一実施形態の半導体装置の製造方法を
示すフローチャートである。
示すフローチャートである。
【図６】本発明の一実施形態の半導体装置の製造方法を
説明する断面図である。
説明する断面図である。
【図７】本発明の他の実施形態の半導体装置の要部拡大
断面図である。
断面図である。
【図８】従来技術を説明するための説明図である。
【図９】従来技術を説明するための説明図である。
１：半導体装置，２：金属ベース，３：絶縁基板，４：
下部電極，５：はんだ膜，６：半導体素子，１２：粒
子，１３：フラックス，１４：はんだ溝。
下部電極，５：はんだ膜，６：半導体素子，１２：粒
子，１３：フラックス，１４：はんだ溝。
Claims (5)
- 【請求項１】金属ベースと、一方の面に上部電極が設け
られ且つ他方の面に下部電極が設けられた絶縁基板と、
上記下部電極と上記金属ベースとの間に介設されたはん
だ膜と、上記上部電極に電気的に接続された半導体素子
とを具備し、上記はんだ膜には上記金属ベースと上記絶
縁基板との距離を一定に保持する導電性の粒子が混入さ
れていることを特徴とする半導体装置。 - 【請求項２】粒子は、金属製であることを特徴とする請
求項１記載の半導体装置。 - 【請求項３】金属ベースと、一方の面に上部電極が設け
られ且つ他方の面に下部電極が設けられた絶縁基板と、
上記上部電極に電気的に接続された半導体素子とを具備
し、上記はんだ膜には上記金属ベースと上記絶縁基板と
の距離を一定に保持する導電性の粒子が混入されている
半導体装置を製造するにあたり、上記粒子が混入された
はんだ部材を上記絶縁基板の下部電極側との間に介挿す
る重ね合わせ工程と、この重ね合わせ工程後に上記はん
だ部材の溶融により得られたはんだ膜により上記絶縁基
板を上記金属ベースにリフローはんだ付けするリフロー
はんだ付け工程とを有することを特徴とする半導体装置
の製造方法。 - 【請求項４】はんだ部材は、シート状をなしていること
を特徴とする請求項３記載の半導体装置の製造方法。 - 【請求項５】はんだ部材は、ペースト状をなしているこ
とを特徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9189336A JPH1140716A (ja) | 1997-07-15 | 1997-07-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9189336A JPH1140716A (ja) | 1997-07-15 | 1997-07-15 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140716A true JPH1140716A (ja) | 1999-02-12 |
Family
ID=16239642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9189336A Pending JPH1140716A (ja) | 1997-07-15 | 1997-07-15 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1140716A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068623A (ja) * | 1999-08-31 | 2001-03-16 | Mitsubishi Electric Corp | 半導体モジュール |
| US6940175B2 (en) | 2001-06-14 | 2005-09-06 | Sharp Kabushiki Kaisha | Semiconductor device in which a plurality of electronic components are combined with each other |
| JP2005260181A (ja) * | 2004-03-15 | 2005-09-22 | Hitachi Ltd | 樹脂封止型半導体装置及びその製造方法 |
| JP2010539683A (ja) * | 2007-09-11 | 2010-12-16 | ダウ コーニング コーポレーション | 複合材料、該複合材料を含む放熱材料、ならびにそれらの調製方法および使用 |
-
1997
- 1997-07-15 JP JP9189336A patent/JPH1140716A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068623A (ja) * | 1999-08-31 | 2001-03-16 | Mitsubishi Electric Corp | 半導体モジュール |
| US6940175B2 (en) | 2001-06-14 | 2005-09-06 | Sharp Kabushiki Kaisha | Semiconductor device in which a plurality of electronic components are combined with each other |
| JP2005260181A (ja) * | 2004-03-15 | 2005-09-22 | Hitachi Ltd | 樹脂封止型半導体装置及びその製造方法 |
| US7372132B2 (en) | 2004-03-15 | 2008-05-13 | Hitachi, Ltd. | Resin encapsulated semiconductor device and the production method |
| JP2010539683A (ja) * | 2007-09-11 | 2010-12-16 | ダウ コーニング コーポレーション | 複合材料、該複合材料を含む放熱材料、ならびにそれらの調製方法および使用 |
| JP2013243404A (ja) * | 2007-09-11 | 2013-12-05 | Dow Corning Corp | 複合材料、該複合材料を含む放熱材料、ならびにそれらの調製方法および使用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7021521B2 (en) | Bump connection and method and apparatus for forming said connection | |
| JP2772739B2 (ja) | リードレスパッケージの外部電極構造及びその製造方法 | |
| US5057969A (en) | Thin film electronic device | |
| EP0712158B1 (en) | Resin sealing type semiconductor device with cooling member and method of making the same | |
| JP3081559B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置 | |
| US5115964A (en) | Method for bonding thin film electronic device | |
| JP7107199B2 (ja) | 半導体装置 | |
| JPH1050928A (ja) | 半導体装置およびその製造方法 | |
| JPH0936174A (ja) | 半導体装置とその実装方法 | |
| JP6641524B1 (ja) | 半導体装置の製造方法 | |
| JPH0831848A (ja) | 半導体装置の製造方法 | |
| JPH1140716A (ja) | 半導体装置およびその製造方法 | |
| JP6619119B1 (ja) | 半導体装置 | |
| CN111630644B (zh) | 半导体装置及其制造方法 | |
| JP2574369B2 (ja) | 半導体チップの実装体およびその実装方法 | |
| JPS63152136A (ja) | 半導体チツプの実装方法 | |
| JPH0613523A (ja) | 半導体電子部品 | |
| JPH09162237A (ja) | 半導体装置及びその製造方法 | |
| JP2002164473A (ja) | 半導体装置及びその製造方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH05315337A (ja) | 半導体装置用電極とその実装体 | |
| TW202022896A (zh) | 導電物質的布局方法、布局結構及包含其之ｌｅｄ顯示器 | |
| JPH10144850A (ja) | 接続ピンと基板実装方法 | |
| JPH02244531A (ja) | 基板型温度ヒューズ・抵抗体及びその製造方法 | |
| CN107210232A (zh) | 生成功率半导体模块的方法 |