JPH113229A - プログラムロード方法およびそれを実現するシステム - Google Patents

Abstract

(57)【要約】 【課題】 高速なメモリを有するＤＳＰ(Digital Signa
l Processor)システムにおいて、処理速度が要求される
多機能なプログラムを極めて小さいメモリサイズで実行
できるプログラムロード方法およびそれを実現するシス
テムを得る。 【解決手段】 低速メモリ１に基本形プログラム10と、
基本形から変形させるプログラム差分テーブル群12を配
置する。低速メモリ１から高速メモリ２に基本形プログ
ラム転送手段13にて基本形プログラム10を転送した後
に、指定されたパラメータ１〜Ｎから必要な差分テーブ
ル１〜Ｎを選択し、その差分テーブルにしたがって基本
プログラムを書き換えて、実行することにより、プログ
ラム内部でパラメータによる分岐処理が不要となりパラ
メータに対応した機能を高速に処理可能となる。さらに
この方法により、小さいメモリサイズで多様なパラメー
タに対応することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＤＳＰ(Digtal Sign
al Processor)を用いたシステムのプログラムロード方
法およびそれを実現するシステムに関する。

【０００２】

【従来の技術】ＤＳＰを用いたシステムにおいて、ＲＯ
Ｍ(Read Only Memory)など外付けメモリとＤＳＰの内部
に組み込まれているウェイトサイクルなしで読み書きで
きる高速メモリを組み合わせて利用する場合が多い。Ｆ
ＦＴ(Fast Fourier Transform)やディジタルフィルタな
ど高速処理が要求されるプログラムを実行する場合、低
速メモリに配置されているプログラムをＤＳＰチップの
内部メモリなど高速のメモリに転送して実行するのが一
般的である。

【０００３】ディジタルフィルタ処理を行いパラメータ
によってデータの入出力をＡＤ変換器や波形メモリに切
り換えられるプログラムなど、基本的な処理内容が同じ
で、その処理から派生した複数の機能１〜Ｎを実現する
プログラムをＤＳＰ内部メモリにロードして実行する場
合の従来の第１の方法を図４に示す。

【０００４】低速メモリ１に配置されている機能１〜Ｎ
のすべてを実現するプログラム31、高速メモリ２に転送
された機能１〜Ｎのプログラム31を実現するプログラム
32より構成される。電源投入時あるいはシステムリセッ
ト時に高速メモリ２の内容は不定であるため、不揮発性
メモリである低速メモリ１上のプログラムを高速メモリ
２に転送する。プログラム実行時、実行機能指定パラメ
ータを渡し制御を高速メモリ２に転送されたプログラム
に渡す。高速メモリ２に転送されたプログラム32は上位
から渡された機能指定パラメータに対応する固有の機能
の処理321，322,・・・32Nを実行し、各機能と共通する
処理を行う。

【０００５】入力したデータをディジタルフィルタ処理
を行い、処理したデータを出力するシステムを例にとっ
て説明する。例えば、ＡＤ変換器からデータを受け取り
フィルタ処理しＤＡ変換器に出力する機能、波形メモリ
からデータを受け取りフィルタ処理を行い波形メモリに
処理したデータを格納する機能、外部入力ポートからデ
ータを受け取りフィルタ処理を行ったデータを外部出力
ポートへ出力する機能の３種類の機能から構成されるシ
ステムにおいて、それぞれ機能番号が１〜３まで割り当
てられているとする。

【０００６】そのシステムを従来の第１の方法に応用し
た例を図５に示す。低速メモリ１上には機能１〜３の処
理を一体化したプログラム36が配置されており、システ
ム初期化時に高速メモリ２に転送される。高速メモリ２
に転送されたプログラム37は実行時に上位システムから
渡された実行機能指定のパラメータ１〜３を受け取る。
受け取ったパラメータに従って、データ入力処理を分岐
命令にてＡＤ変換器からの入力371、波形メモリからの
入力372と、外部入力ポートからの入力処理の中から選
択し、データ入力373を行う。入力したデータをディジ
タルフィルタ処理374を行った後に、上位から渡された
パラメータに従って出力処理を、ＤＡ変換器への出力37
5、波形メモリへの出力376、外部出力ポートへの出力37
7の中から分岐命令にて選択しデータを出力する。

【０００７】このように第１の方法ではそれぞれの機能
を高速メモリ２に転送されたプログラムの分岐命令で実
現する。

【０００８】次に、複数の機能１〜Ｎを実現するプログ
ラムを高速メモリにロードして実行する第２の従来の方
法を図６に示す。

【０００９】低速メモリ１に配置されている各機能１〜
Ｎのそれぞれを実現するプログラム群33、実行機能指定
パラメータに従ってプログラム群33から高速メモリ２に
ロードするプログラムを選択する手段34、この選択手段
34によって選択され高速メモリ２に転送されたプログラ
ム35で構成される。この構成において低速メモリ１上の
上位から指定されたプログラム群33の中から機能に対応
するプログラムを選択手段34で選択して高速メモリ２に
転送し制御を移しプログラムを実行する。上位からの実
行機能指定が変更された場合、選択手段34によって対応
するプログラムを新たに転送し、実行される。

【００１０】第１の方法と同様に、入力したデータをデ
ィジタルフィルタ処理を行い、処理したデータを出力す
るシステムを例にとって説明する。そのシステムを従来
の第２の方法で実施した例を図７に示す。低速メモリ１
上には機能１〜３それぞれに対応するプログラム群38が
配置されている。プログラム選択手段39は上位システム
から渡された実行機能指定のパラメータ１〜３を受け取
り、それに対応するプログラムを選択して高速メモリ２
に転送する。高速メモリ２に転送されたプログラム40は
指定された機能に対応しており、そのまま実行される。

【００１１】

【発明が解決しようとする課題】しかしながら、上述し
た図４に示す従来の第１の方法では、機能１〜Ｎのすべ
てを含むプログラムから指定された機能に相当する処理
のみ実行するため分岐命令を多用する必要がある。図５
で示す応用例でも明らかなように、フィルタ処理するデ
ータを入出力する度に分岐命令が実行される。そして大
量のデータ処理を行う場合、実行される分岐処理に要す
る時間は無視できなくなる。一般的なＤＳＰの命令セッ
トにおいて分岐命令は他の命令と比較して多くのサイク
ル数を必要とし、その結果、処理速度が遅くなるという
問題がある。

【００１２】一方、上述した図６に示す従来の第２の方
法では、機能１〜Ｎの各機能に対応するプログラムを用
意する必要がある。図７に示すディジタルフィルタ処理
のように各プログラム間で共通な処理があってもそれぞ
れは独立したプログラムとして存在する必要があり、低
速メモリに配置する全プログラムのサイズが大きくなっ
てしまうといった問題がある。

【００１３】また、共通部分をサブルーチン化して共通
モジュールとして機能１〜Ｎに対応するプログラムから
サブルーチン呼び出しを行い、低速メモリに配置するプ
ログラムを小さくする方法も考えられるが、一般的なＤ
ＳＰではサブルーチン呼び出し命令、サブルーチン復帰
命令は他の命令と比較して多くのサイクル数を必要と
し、処理時間が長くなるといった問題がある。

【００１４】本発明は、このような従来の問題点を解決
するものであり、極めて小さいメモリサイズで高速に実
行可能なプログラムを高速メモリにロードすることを課
題とする。

【００１５】

【課題を解決するための手段】本発明は、上記課題を達
成するために、従来のプログラムロード方法に高速メモ
リにロードするプログラムと複数の機能を実現するプロ
グラムとの差分と、上位から指定された機能に対応する
差分を選択する手段と、その差分にて高速メモリにロー
ドされているプログラムを編集する手段を有するもので
あり、分岐命令やサブルーチン呼び出し命令、サブルー
チン復帰命令などクロック数を消費する命令を使用せず
に高速に処理できるうえ、複数の機能の中の共通な処理
を、低速メモリ上で一つのプログラムに実装すれば良
く、その他の機能は差分として低速メモリ上に格納すれ
ば良いためメモリサイズが小さくできるといった有効な
効果が得られる。

【００１６】

【発明の実施の形態】本発明の請求項１記載の発明は、
低速メモリ上に配置し高速メモリに転送しそのプログラ
ムが有する機能から上位システムより指定された他の機
能を実現するためのプログラムの差分にて高速メモリ上
のプログラムを編集し実行することを特徴とするプログ
ラムロード方法であり、これにより、分岐命令やサブル
ーチン呼び出し/復帰命令を用いることなく目的のプロ
グラムを高速メモリ上に得られ、目的のプログラムが高
速に実行可能となる。

【００１７】本発明の請求項２記載の発明は、低速メモ
リ上に配置し、高速メモリに転送して実行する基本形プ
ログラムと、前記基本形プログラムを高速メモリに転送
する手段と、その基本形プログラムが有する機能から他
の機能を実現するためのプログラムの差分と、実行する
機能指定とプログラムの差分とを関連づけるプログラム
差分テーブルと、指定された機能に対応するプログラム
差分テーブルを参照して高速メモリに転送されたプログ
ラムを編集する手段と、編集されたプログラムを実行す
る手段を有するシステムであり、これによって、各機能
での共通な処理を共有し、それぞれの機能固有の処理を
基本形プログラムの差分として低速メモリ上に配置する
ことによって、小さなプログラムサイズでシステムの実
現が可能となる。

【００１８】本発明の請求項３記載の発明は、基本形プ
ログラムから実行する機能を実現するための修正箇所
と、低速メモリに配置されたプログラムの差分のアドレ
スと、プログラムの差分を転送する高速メモリ上の転送
先アドレスから構成されるプログラム差分テーブルを備
えたシステムであり、これにより、各機能の固有の処理
を実現する差分情報そのものも他の機能の実現のために
共通に利用が可能となり、さらにプログラムサイズの縮
小が可能となる。

【００１９】本発明の請求項４記載の発明は、実行する
機能指定に対応した差分プログラムテーブルから差分プ
ログラムの先頭アドレスを得て差分プログラムテーブル
の転送先アドレスに指定されたアドレスに差分プログラ
ムを転送し、高速メモリ上のプログラムを編集する手段
を備えたシステムであり、これによって、上位システム
から指定された機能を実現するプログラムを高速メモリ
上に得ることができる。

【００２０】（実施の形態）以下、本発明の実施の形態
について、図１，図２および図３を参照して説明する。

【００２１】図１は本発明の実施の形態におけるプログ
ラムロード方法を実現するシステムの構成を示すブロッ
ク図、図２は本発明の実施の形態におけるプログラムロ
ード方法の手順を示すフローチャート、図３は本発明の
図１に示すプログラムロード方法を従来のロード方法の
説明で用いたシステムに応用した例のブロック図であ
る。

【００２２】まず図１および図２を参照して本発明の実
施の形態におけるプログラムロード方法を実現するシス
テムの構成を説明する。図１において、10は機能１〜Ｎ
を実現するプログラムの中で基本となる基本形プログラ
ム、11は基本形プログラム10から機能１〜Ｎを実現する
ためのプログラムの差分群、12は上位システムからの実
行機能の指定に対応したプログラムの編集を指示するた
めのプログラム差分テーブル群、13は基本形プログラム
を高速メモリ２に転送する手段、14は差分プログラムテ
ーブル群12から上位システムより指定される実行機能指
定パラメータ１〜Ｎに対応したテーブルを選択する手
段、15は選択されたプログラム差分テーブルにしたがっ
て高速メモリ２に転送されたプログラムを編集する手
段、16は編集されたプログラムを実行する手段、17は高
速メモリ２に転送され編集されたプログラムである。

【００２３】ここで、プログラム差分テーブル群(１〜
Ｎ)12には、指定された機能に対応するプログラムを基
本形プログラムから生成するために編集する修正箇所数
(０〜Ｌ)121、プログラムの差分が低速メモリ１に配置
されているプログラム差分アドレス122、その差分を高
速メモリ２上に転送するプログラム差分転送先アドレス
123、プログラム差分のサイズ124から構成される。プロ
グラム差分アドレス122、プログラム差分転送先アドレ
ス123、プログラム差分サイズ124はそのテーブルの修正
箇所数分存在する。

【００２４】次に、図２に示す本実施の形態におけるプ
ログラムロード方法のフローチャートによりプログラム
ロード方法を説明する。図中のＮ１，Ｎ２，・・・，Ｎ
11は処理手順番号を示す。まず、Ｎ１において低速メモ
リ１上に配置している基本形プログラム10を高速メモリ
２に転送する。次にＮ２にて上位システムから与えられ
る実行機能指定のパラメータ１〜Ｎを得る。Ｎ３に進
み、図１に示す選択手段14によって実行機能指定パラメ
ータ１〜Ｎに対応するプログラム差分テーブル群(１〜
Ｎ)12の先頭アドレスを得て、Ｎ５にてプログラム差分
テーブルの修正箇所数121を参照する。Ｎ５において修
正箇所が０であるか判断し、０ならばプログラム編集処
理は行わずＮ11に進み転送したプログラムをそのまま実
行する。

【００２５】修正箇所が０でない場合、Ｎ６にて低速メ
モリ１上に配置されているプログラムの１番目の差分の
アドレス122を取得し、Ｎ７においてプログラムの１番
目の差分のサイズを読み取る。さらに、Ｎ８にてその差
分を高速メモリ２に転送する１番目のアドレス123を得
る。次に、Ｎ９にて先のＮ７にて読み取った差分のサイ
ズ分、Ｎ６にて取得したアドレスからＮ９で取得した高
速メモリ２上のアドレスにプログラムの差分を転送す
る。Ｎ10において修正箇所の残りがあるか判断し、修正
箇所がさらにある場合、Ｎ６に戻り２番目のプログラム
の差分のアドレスを取得する。以上のＮ６からＮ10まで
の処理を修正箇所数分繰り返す。高速メモリ２に転送さ
れたプログラムの修正が終了した後、Ｎ11にて編集済み
のプログラムを実行する。

【００２６】次に、図３を用いて本発明のプログラムロ
ード方法をディジタルフィルタ処理を行うシステムに応
用した例にあげて説明する。ＡＤ変換器からデータを入
力しフィルタ処理しＤＡ変換器に出力する機能、波形メ
モリからデータを入力しフィルタ処理を行い波形メモリ
に処理したデータを格納する機能、外部入力ポートから
データを受け取りフィルタ処理を行ったデータを外部出
力ポートへ出力する機能の３種類の機能から構成される
システムでそれぞれ機能番号が１〜３まで割り当てられ
ているとする。

【００２７】まず、ＡＤ変換器からデータを入力し、デ
ィジタルフィルタ処理を行い、ＤＡ変換器に出力する機
能１を実現するプログラムを基本形プログラム18として
低速メモリ１上に配置し、基本形プログラム転送手段26
によって高速メモリ２に転送される。基本形プログラム
18から、波形メモリよりデータを入力しフィルタ処理を
行い波形メモリに処理したデータを格納する機能２を実
現するためプログラムの差分として、波形メモリから入
力する処理19と、波形メモリへ出力する処理21をそれぞ
れプログラム差分１、プログラム差分３として低速メモ
リ１上に配置する。

【００２８】同様に基本形プログラム18から、外部入力
ポートよりデータを入力しフィルタ処理を行ったデータ
を外部出力ポートへ出力する機能３を実現するためのプ
ログラム差分として、入力ポートから入力する処理20
と、出力ポートへ出力する処理22をそれぞれプログラム
差分２、プログラム差分４として低速メモリ１に配置す
る。

【００２９】一方、機能１〜３にそれぞれ対応するプロ
グラム差分テーブル23〜25が用意される。機能１は基本
形プログラム18から高速メモリ２に転送されてそのまま
実行されるため、それに対応するプログラム差分テーブ
ル23の修正箇所数は０である。

【００３０】機能２に対応するプログラム差分テーブル
24において、基本形プログラム18の入力処理と出力処理
を変更するため修正箇所は２である。また同テーブルの
プログラム差分アドレス１には低速メモリ１上に配置さ
れている波形メモリから入力するプログラム差分１の先
頭アドレスが、プログラム差分転送先アドレスには基本
形プログラム18が高速メモリ２に転送されたときのＡＤ
変換器に入力する処理の先頭アドレスがそれぞれ格納さ
れる。また、プログラム差分サイズ１にはプログラム差
分１のワード数が格納されている。プログラム差分アド
レス２、プログラム差分転送先アドレス２、プログラム
差分サイズ２には低速メモリ１上に配置されている波形
メモリへ出力するプログラム差分３の先頭アドレス、基
本形プログラム18が高速メモリ２に転送されたときのＤ
Ａ変換器に出力する先頭アドレス、プログラム差分サイ
ズ３のワード数がそれぞれ格納されている。

【００３１】機能３に対応するプログラム差分テーブル
25においても、機能２と同様に外部ポートに入出力する
処理に関連したプログラム差分アドレス、プログラム転
送先アドレス、プログラム差分サイズが格納されてい
る。

【００３２】プログラム差分テーブル選択手段27は、上
位システムから指定された機能パラメータ１〜３に対応
するプログラム差分テーブルのアドレスを得てプログラ
ム編集手段28に渡す。機能２の実行が指定された場合、
プログラム差分テーブル選択手段27はプログラム差分テ
ーブル２の先頭アドレスをプログラム編集手段28に渡
す。プログラム編集手段28は、プログラム差分テーブル
２のアドレスからプログラム修正箇所を読み取る。プロ
グラム修正箇所が０ではなく２であるので編集作業を行
う。

【００３３】次に、プログラム編集手段28はプログラム
差分テーブル２からプログラム差分アドレス１，プログ
ラム差分転送先アドレスアドレス２およびプログラム差
分サイズのそれぞれを取得し、プログラム差分アドレス
１が指し示す低速メモリ１上にあるプログラム差分１
を、高速メモリ２上のプログラム差分転送先アドレス
へ、プログラム差分サイズ分転送する。

【００３４】さらに、プログラム差分アドレス２、プロ
グラム差分転送先アドレス２、プログラム差分サイズ２
に関しても同様の処理を行う。

【００３５】このようにして、波形メモリよりデータを
入力しフィルタ処理を行い波形メモリに処理したデータ
を格納する機能２のプログラムが高速メモリ上に編集さ
れ、プログラム実行手段29によってそのプログラムが実
行される。

【００３６】さらに、波形メモリからデータを入力し、
フィルタ処理したデータをポートに出力するような新た
な機能を追加する場合、その機能に対応するプログラム
差分テーブルを用意するだけでよく、波形メモリから入
力するプログラム差分１と、出力ポートへ出力するプロ
グラム差分４をそのまま利用することができる。

【００３７】

【発明の効果】以上説明したように本発明は特にプログ
ラムの差分群と実行する機能に対応したプログラム差分
テーブルと、高速メモリに転送された基本形プログラム
を編集する手段を設けることによって、分岐命令やサブ
ルーチン呼び出し／復帰など多くのサイクル数を必要と
する命令を用いることなしに希望する機能を高速に実行
することができる。

【００３８】また、基本形プログラムが持つ機能から派
生する機能をプログラムの差分で低速メモリ上に配置す
ることから、各機能が共通に持つ処理を基本形プログラ
ムただ１つに持たせることができるため、小さいプログ
ラムサイズでシステムの実現が可能である。このように
プログラム差分テーブルを用いることによって、要求さ
れる機能によってはプログラムの差分そのものも共有す
ることが可能であり、さらに低速メモリの節約ができる
利点がある。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるプログラムロード
方法を実現するシステムの構成を示すブロック図であ
る。

【図２】図１に示すプログラムロード方法の手順を示す
フローチャートである。

【図３】図１に示すプログラムロード方法の応用例を示
すブロック図である。

【図４】従来のプログラムロード方法を実現する第１の
システムのブロック図である。

【図５】図４に示す従来のプログラムロード方法の応用
例を示すブロック図である。

【図６】従来のプログラムロード方法を実現する第２の
システムのブロック図である。

【図７】図６に示す従来のプログラムロード方法の応用
例を示すブロック図である。

【符号の説明】

１…低速メモリ、 ２…高速メモリ、 10，18…基本形
プログラム、 11…プログラムの差分群、 12…プログ
ラム差分テーブル群、 13，26…基本形プログラム転送
手段、 14，27…プログラム差分テーブル選択手段、
15，28…プログラム編集手段、 16，29…プログラム実
行手段、 17，30…編集済プログラム、19…プログラム
差分１、 20…プログラム差分２、 21…プログラム差
分３、22…プログラム差分４、 23…プログラム差分テ
ーブル１、 24…プログラム差分テーブル２、 25…プ
ログラム差分テーブル３、 31…低速メモリに配置する
機能１〜Ｎを実現するプログラム、 32…高速メモリに
転送された機能１〜Ｎを実現するプログラム、 33，38
…機能１〜Ｎを実現するプログラム群、 34，39…プロ
グラム選択手段、 35，40…選択され高速メモリに転送
されたプログラム、 36…低速メモリに配置する機能１
〜３を実現するプログラム、 37…高速メモリに転送さ
れた機能1〜３を実現するプログラム。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 低速メモリ上に配置し高速メモリに転送
   して実行するプログラムが有する機能から上位システム
   より指定された他の機能を実現するため、プログラムの
   差分にて高速メモリ上のプログラムを編集し実行するこ
   とを特徴とするプログラムロード方法。
2. 【請求項２】 低速メモリ上に配置し、高速メモリに転
   送して実行する基本形プログラムと、前記基本形プログ
   ラムを高速メモリに転送する手段と、その基本形プログ
   ラムが有する機能から他の機能を実現するためのプログ
   ラムの差分と、実行する機能指定とプログラムの差分と
   を関連づけるプログラム差分テーブルと、指定された機
   能に対応するプログラム差分テーブルを参照して高速メ
   モリに転送されたプログラムを編集する手段と、編集さ
   れたプログラムを実行する手段を具備することを特徴と
   するプログラムロード方法を実現するシステム。
3. 【請求項３】 基本形プログラムから実行する機能を実
   現するための修正箇所と、低速メモリに配置されたプロ
   グラムの差分のアドレスと、プログラムの差分を転送す
   る高速メモリ上の転送先アドレスから構成されるプログ
   ラム差分テーブルを備えたことを特徴とする請求項２記
   載のプログラムロード方法を実現するシステム。
4. 【請求項４】 実行する機能指定に対応した差分プログ
   ラムテーブルから差分プログラムの先頭アドレスを得て
   差分プログラムテーブルの転送先アドレスに指定された
   アドレスに差分プログラムを転送し、高速メモリ上のプ
   ログラムを編集する手段を備えたことを特徴とする請求
   項３記載のプログラムロード方法を実現するシステム。