JPH113070A - 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置 - Google Patents
液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置Info
- Publication number
- JPH113070A JPH113070A JP10745498A JP10745498A JPH113070A JP H113070 A JPH113070 A JP H113070A JP 10745498 A JP10745498 A JP 10745498A JP 10745498 A JP10745498 A JP 10745498A JP H113070 A JPH113070 A JP H113070A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- enable signal
- data
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置が搭載される電子装置の種々の
タイミング仕様に適用できる液晶表示パネル用のコント
ローラを提供することを目的とする。 【解決手段】 本発明のタイミングコントローラは、タ
イミングコントローラに与えられるデータイネーブル信
号を検出するデータイネーブル信号検出回路２０と、検
出されたデータイネーブル信号に基づいて、液晶表示パ
ネルに表示する画像データの表示タイミングを制御する
タイミング作成回路３２とを有する。
タイミング仕様に適用できる液晶表示パネル用のコント
ローラを提供することを目的とする。 【解決手段】 本発明のタイミングコントローラは、タ
イミングコントローラに与えられるデータイネーブル信
号を検出するデータイネーブル信号検出回路２０と、検
出されたデータイネーブル信号に基づいて、液晶表示パ
ネルに表示する画像データの表示タイミングを制御する
タイミング作成回路３２とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示パネルを
駆動するドライバを制御して、液晶表示パネルにおける
画像データの表示タイミングを制御する液晶表示装置用
タイミングコントローラに関する。
駆動するドライバを制御して、液晶表示パネルにおける
画像データの表示タイミングを制御する液晶表示装置用
タイミングコントローラに関する。
【０００２】
【従来の技術】図１はＸＧＡ（１０２４×７６８ドッ
ト）タイプの従来の液晶表示装置の一例の要部を示す回
路図であり、図１中、１０はアクティブマトリクス型の
液晶表示パネル、１１は液晶表示パネル１０に形成され
ているデータバス（信号ライン）を駆動するデータドラ
イバ、１２は液晶表示パネル１０に形成されているゲー
トバス（走査ライン）を駆動するゲートドライバであ
る。
ト）タイプの従来の液晶表示装置の一例の要部を示す回
路図であり、図１中、１０はアクティブマトリクス型の
液晶表示パネル、１１は液晶表示パネル１０に形成され
ているデータバス（信号ライン）を駆動するデータドラ
イバ、１２は液晶表示パネル１０に形成されているゲー
トバス（走査ライン）を駆動するゲートドライバであ
る。
【０００３】また、１３は画像データ供給源（図示せ
ず）から供給される垂直同期信号ＶＳＹＮＣ、水平同期
信号ＨＳＹＮＣ、クロックＣＬＫ、データイネーブル信
号ＥＮＡＢ及び画像データＤＡＴＡを入力し、垂直同期
信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基づく表
示タイミングにより、液晶表示パネル１０における画像
データＤＡＴＡの表示タイミングを制御する液晶表示装
置用タイミングコントローラである。
ず）から供給される垂直同期信号ＶＳＹＮＣ、水平同期
信号ＨＳＹＮＣ、クロックＣＬＫ、データイネーブル信
号ＥＮＡＢ及び画像データＤＡＴＡを入力し、垂直同期
信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基づく表
示タイミングにより、液晶表示パネル１０における画像
データＤＡＴＡの表示タイミングを制御する液晶表示装
置用タイミングコントローラである。
【０００４】なお、この例では、液晶表示装置用タイミ
ングコントローラ１３は、データドライバ１１に対して
は、データドライバ用クロックＤ−ＣＬＫと、データド
ライバ用スタートパルスＤ−ＳＰと、ラッチパルスＬＰ
と、画像データＤＡＴＡとを供給し、ゲートドライバ１
２に対しては、ゲートドライバ用クロックＧ−ＣＬＫ及
びゲートドライバ用スタートパルスＧ−ＳＰとを供給す
るように構成されている。
ングコントローラ１３は、データドライバ１１に対して
は、データドライバ用クロックＤ−ＣＬＫと、データド
ライバ用スタートパルスＤ−ＳＰと、ラッチパルスＬＰ
と、画像データＤＡＴＡとを供給し、ゲートドライバ１
２に対しては、ゲートドライバ用クロックＧ−ＣＬＫ及
びゲートドライバ用スタートパルスＧ−ＳＰとを供給す
るように構成されている。
【０００５】図２は図１に示す従来の液晶表示装置の水
平方向の駆動タイミングを示すタイミングチャートであ
り、図２Ａは水平同期信号ＨＳＹＮＣ、図２Ｂはクロッ
クＣＬＫ、図２Ｃは画像データＤＡＴＡ、図１１Ｄはデ
ータイネーブル信号ＥＮＡＢを示している。なお、Ｔｈ
は水平周期期間、Ｔｈｐは水平帰線期間、Ｔｈｄは表示
有効期間、Ｔｈｂは表示有効期間Ｔｈｄのバックポー
チ、Ｔｈｆは表示有効期間Ｔｈｄのフロントポーチであ
る。
平方向の駆動タイミングを示すタイミングチャートであ
り、図２Ａは水平同期信号ＨＳＹＮＣ、図２Ｂはクロッ
クＣＬＫ、図２Ｃは画像データＤＡＴＡ、図１１Ｄはデ
ータイネーブル信号ＥＮＡＢを示している。なお、Ｔｈ
は水平周期期間、Ｔｈｐは水平帰線期間、Ｔｈｄは表示
有効期間、Ｔｈｂは表示有効期間Ｔｈｄのバックポー
チ、Ｔｈｆは表示有効期間Ｔｈｄのフロントポーチであ
る。
【０００６】図３は図１に示す従来の液晶表示装置の垂
直方向の駆動タイミングを示すタイミングチャートであ
り、図３Ａは垂直同期信号ＶＳＹＮＣ、図３Ｂは水平同
期信号ＨＳＹＮＣ、図３Ｃは画像データＤＡＴＡ、図３
Ｄはデータイネーブル信号ＥＮＡＢを示している。な
お、Ｔｖは垂直周期期間、Ｔｖｐは垂直帰線期間、Ｔｖ
ｄは表示有効期間、Ｔｖｂは表示有効期間Ｔｖｄのバッ
クポーチ、Ｔｖｆは表示有効期間Ｔｖｄのフロントポー
チである。
直方向の駆動タイミングを示すタイミングチャートであ
り、図３Ａは垂直同期信号ＶＳＹＮＣ、図３Ｂは水平同
期信号ＨＳＹＮＣ、図３Ｃは画像データＤＡＴＡ、図３
Ｄはデータイネーブル信号ＥＮＡＢを示している。な
お、Ｔｖは垂直周期期間、Ｔｖｐは垂直帰線期間、Ｔｖ
ｄは表示有効期間、Ｔｖｂは表示有効期間Ｔｖｄのバッ
クポーチ、Ｔｖｆは表示有効期間Ｔｖｄのフロントポー
チである。
【０００７】図４は図１に示す従来の液晶表示装置の１
垂直周期期間におけるデータ表示領域とブランク領域と
の関係を示す図であり、図４中、１５はデータ表示領
域、１６はブランク領域を示している。データ表示領域
１５は、パネルの画素領域に対応し、データの大きさは
画素数に一致する。また、データ表示領域１５とブラン
ク領域１６を合わせたものが実際に液晶表示装置に送ら
れてくるデータ（の大きさ）であり、画像データに加
え、表示に関与しないデータ（無効データ：例えば“Ｌ
ＯＷ”の信号であり、画像データの供給が無い状態とみ
なすことができる）も含むものである。
垂直周期期間におけるデータ表示領域とブランク領域と
の関係を示す図であり、図４中、１５はデータ表示領
域、１６はブランク領域を示している。データ表示領域
１５は、パネルの画素領域に対応し、データの大きさは
画素数に一致する。また、データ表示領域１５とブラン
ク領域１６を合わせたものが実際に液晶表示装置に送ら
れてくるデータ（の大きさ）であり、画像データに加
え、表示に関与しないデータ（無効データ：例えば“Ｌ
ＯＷ”の信号であり、画像データの供給が無い状態とみ
なすことができる）も含むものである。
【０００８】
【発明が解決しようとする課題】従来の液晶表示装置用
タイミングコントローラ１３は、水平方向及び垂直方向
のバックポーチＴｈｂ、Ｔｖｂ及びフロントポーチＴｈ
ｆ、Ｔｖｆの設定値を固定とされており、これらバック
ポーチＴｈｂ、Ｔｖｂ及びフロントポーチＴｈｆ、Ｔｖ
ｆで決定される表示タイミイグで液晶表示パネル１０に
おける画像表示を行うようにデータドライバ１１及びゲ
ートドライバ１２を制御するように構成されている。
タイミングコントローラ１３は、水平方向及び垂直方向
のバックポーチＴｈｂ、Ｔｖｂ及びフロントポーチＴｈ
ｆ、Ｔｖｆの設定値を固定とされており、これらバック
ポーチＴｈｂ、Ｔｖｂ及びフロントポーチＴｈｆ、Ｔｖ
ｆで決定される表示タイミイグで液晶表示パネル１０に
おける画像表示を行うようにデータドライバ１１及びゲ
ートドライバ１２を制御するように構成されている。
【０００９】したがって、従来の液晶表示装置用タイミ
ングコントローラ１３は、特定の表示タイミングで画像
表示を行うとするパーソナルコンピュータ等にのみ対応
することができ、表示タイミングを異にするパーソナル
コンピュータ等に使用する場合には、表示不良や表示位
置ずれを起こしてしまうことになる。図４に示すよう
に、バックポーチＴｈｂ、Ｔｖｂの固定値が最初のライ
ン上であって１０２４クロックの最初のクロックで走査
されるデータ表示領域１５の開始画素を正確に示してい
る場合には、データイネーブル信号ＥＮＡＢに同期して
データ有効期間Ｔｈｄ、Ｔｖｄにおいて画像データがデ
ータ表示領域１５に正しく表示される。
ングコントローラ１３は、特定の表示タイミングで画像
表示を行うとするパーソナルコンピュータ等にのみ対応
することができ、表示タイミングを異にするパーソナル
コンピュータ等に使用する場合には、表示不良や表示位
置ずれを起こしてしまうことになる。図４に示すよう
に、バックポーチＴｈｂ、Ｔｖｂの固定値が最初のライ
ン上であって１０２４クロックの最初のクロックで走査
されるデータ表示領域１５の開始画素を正確に示してい
る場合には、データイネーブル信号ＥＮＡＢに同期して
データ有効期間Ｔｈｄ、Ｔｖｄにおいて画像データがデ
ータ表示領域１５に正しく表示される。
【００１０】バックポーチＴｈｂ、Ｔｖｂの固定値及び
フロントポーチＴｈｆ、Ｔｖｆの固定値は、液晶表示装
置が搭載される電子装置のタイミング仕様に依存する。
例えば、電子装置のタイミング仕様を最初に決め、この
タイミング仕様に合うようにバックポーチＴｈｂ、Ｔｖ
ｂの固定値及びフロントポーチＴｈｆ、Ｔｖｆの固定値
を決める。又は、バックポーチＴｈｂ、Ｔｖｂの固定値
及びフロントポーチＴｈｆ、Ｔｖｆの固定値に合うよう
に、電子装置のタイミング仕様を決める。
フロントポーチＴｈｆ、Ｔｖｆの固定値は、液晶表示装
置が搭載される電子装置のタイミング仕様に依存する。
例えば、電子装置のタイミング仕様を最初に決め、この
タイミング仕様に合うようにバックポーチＴｈｂ、Ｔｖ
ｂの固定値及びフロントポーチＴｈｆ、Ｔｖｆの固定値
を決める。又は、バックポーチＴｈｂ、Ｔｖｂの固定値
及びフロントポーチＴｈｆ、Ｔｖｆの固定値に合うよう
に、電子装置のタイミング仕様を決める。
【００１１】もし、バックポーチＴｈｂ、Ｔｖｂの固定
値及びフロントポーチＴｈｆ、Ｔｖｆの固定値が電子装
置のタイミング仕様に合致しないときには、画像データ
をデータ表示領域１５に正確に表示することはできな
い。例えば、画像データは水平及び／又は垂直方向にズ
レてデータ表示領域１５に表示され、画像の一部が失わ
れてしまう。
値及びフロントポーチＴｈｆ、Ｔｖｆの固定値が電子装
置のタイミング仕様に合致しないときには、画像データ
をデータ表示領域１５に正確に表示することはできな
い。例えば、画像データは水平及び／又は垂直方向にズ
レてデータ表示領域１５に表示され、画像の一部が失わ
れてしまう。
【００１２】よって、タイミングコントローラ１３は、
液晶表示装置が搭載される電子装置の種々のタイミング
仕様に適用できるものではなく、特定のタイミング仕様
のみに適用できる。実際、搭載される電子装置の異なる
タイミング仕様に合致するように、タイミングコントロ
ーラ１３を個々に設計する必要がある。通常、タイミン
グコントローラ１３の設計にはかなりの時間（例えば、
約１カ月）を要し、量産品出荷までには長期間（例え
ば、約２カ月）が必要となってしまう。このため、液晶
表示装置を備えるパーソナルコンピュータ等、液晶表示
装置用タイミングコントローラを必要とする製品の開発
を迅速に行うことができないという問題点があった。
液晶表示装置が搭載される電子装置の種々のタイミング
仕様に適用できるものではなく、特定のタイミング仕様
のみに適用できる。実際、搭載される電子装置の異なる
タイミング仕様に合致するように、タイミングコントロ
ーラ１３を個々に設計する必要がある。通常、タイミン
グコントローラ１３の設計にはかなりの時間（例えば、
約１カ月）を要し、量産品出荷までには長期間（例え
ば、約２カ月）が必要となってしまう。このため、液晶
表示装置を備えるパーソナルコンピュータ等、液晶表示
装置用タイミングコントローラを必要とする製品の開発
を迅速に行うことができないという問題点があった。
【００１３】本発明は上記従来技術の問題点を解決し、
液晶表示装置が搭載される電子装置の種々のタイミング
仕様に適用できる液晶表示パネル用のコントローラを提
供することを目的とする。
液晶表示装置が搭載される電子装置の種々のタイミング
仕様に適用できる液晶表示パネル用のコントローラを提
供することを目的とする。
【００１４】
【課題を解決するための手段】請求項１に記載の液晶表
示パネルのタイミングコントローラは、タイミングコン
トローラに与えられるデータイネーブル信号を検出する
データイネーブル信号検出回路（後述する実施例の回路
２０に相当する）と、検出されたデータイネーブル信号
に基づいて、液晶表示パネルに表示する画像データの表
示タイミングを制御するタイミング作成回路（３２）と
を有する。
示パネルのタイミングコントローラは、タイミングコン
トローラに与えられるデータイネーブル信号を検出する
データイネーブル信号検出回路（後述する実施例の回路
２０に相当する）と、検出されたデータイネーブル信号
に基づいて、液晶表示パネルに表示する画像データの表
示タイミングを制御するタイミング作成回路（３２）と
を有する。
【００１５】データイネーブル信号は、画像データがパ
ネルに供給されている間にアクティブになる信号であ
る。データイネーブル信号がアクティブになるタイミン
グは任意であるが、必ず画像データに同期している。よ
って、このデータイネーブル信号を検出して表示タイミ
ングを制御することとすれば、画像データの表示タイミ
ングを制御できる。すなわち、データイネーブル信号を
検出することにより、表示を開始する構成とすれば、デ
ータイネーブル信号がアクティブになるタイミングがい
つであっても、確実に液晶表示パネルの先頭から画像デ
ータを表示することができるようになる。よって、従来
のように、水平及び垂直同期信号のバックポーチ、フロ
ントポーチに関係なく、自由に表示タイミングの制御が
可能になり、電子装置のあらゆる表示タイミング仕様に
対応できる。
ネルに供給されている間にアクティブになる信号であ
る。データイネーブル信号がアクティブになるタイミン
グは任意であるが、必ず画像データに同期している。よ
って、このデータイネーブル信号を検出して表示タイミ
ングを制御することとすれば、画像データの表示タイミ
ングを制御できる。すなわち、データイネーブル信号を
検出することにより、表示を開始する構成とすれば、デ
ータイネーブル信号がアクティブになるタイミングがい
つであっても、確実に液晶表示パネルの先頭から画像デ
ータを表示することができるようになる。よって、従来
のように、水平及び垂直同期信号のバックポーチ、フロ
ントポーチに関係なく、自由に表示タイミングの制御が
可能になり、電子装置のあらゆる表示タイミング仕様に
対応できる。
【００１６】請求項２に記載のタイミングコントローラ
は、請求項１において、データイネーブル信号から、液
晶表示パネルの各ラインの駆動を開始させるための第１
のスタートパルスを作成する第１の回路（図１５Ｃ）
と、データイネーブル信号から、液晶表示パネルの走査
ラインの駆動を開始させるための第２のスタートパルス
を作成する第２の回路（図１５Ｆ）とを有することを特
徴とする。
は、請求項１において、データイネーブル信号から、液
晶表示パネルの各ラインの駆動を開始させるための第１
のスタートパルスを作成する第１の回路（図１５Ｃ）
と、データイネーブル信号から、液晶表示パネルの走査
ラインの駆動を開始させるための第２のスタートパルス
を作成する第２の回路（図１５Ｆ）とを有することを特
徴とする。
【００１７】上記構成により、パネル駆動の開始タイミ
ングを、検出したデータイネーブル信号に基づいて決め
ることができるので、データイネーブル信号がどのタイ
ミングでアクティブになっても、確実に液晶表示パネル
の先頭から画像データを表示することができる。請求項
３に記載のタイミングコントローラでは、請求項１のタ
イミング作成回路が、データイネーブル信号に基づい
て、各フレームの開始を検出する回路部分（１５Ｆ）を
有する。
ングを、検出したデータイネーブル信号に基づいて決め
ることができるので、データイネーブル信号がどのタイ
ミングでアクティブになっても、確実に液晶表示パネル
の先頭から画像データを表示することができる。請求項
３に記載のタイミングコントローラでは、請求項１のタ
イミング作成回路が、データイネーブル信号に基づい
て、各フレームの開始を検出する回路部分（１５Ｆ）を
有する。
【００１８】従来、フレーム間の識別は同期信号（垂直
同期信号）を用いていたが、データイネーブル信号に基
づいてフレーム間の識別を行う。これは、請求項１に記
載の発明の表示タイミングの制御は、同期信号によら
ず、データイネーブル信号に基づいて行われるからであ
る。請求項４に記載の発明では、請求項１のタイミング
コントローラは更に、水平及び垂直同期信号を検出する
同期信号検出回路（２２、２３、２４）と、データイネ
ーブル信号検出回路がデータイネーブル信号を検出しな
い状態において、水平及び垂直同期信号が検出された場
合に、擬似データイネーブル信号を生成する擬似データ
イネーブル信号作成回路（２５）とを有し、タイミング
作成回路は擬似データイネーブル信号に基づいて画像デ
ータの表示タイミングを制御する。
同期信号）を用いていたが、データイネーブル信号に基
づいてフレーム間の識別を行う。これは、請求項１に記
載の発明の表示タイミングの制御は、同期信号によら
ず、データイネーブル信号に基づいて行われるからであ
る。請求項４に記載の発明では、請求項１のタイミング
コントローラは更に、水平及び垂直同期信号を検出する
同期信号検出回路（２２、２３、２４）と、データイネ
ーブル信号検出回路がデータイネーブル信号を検出しな
い状態において、水平及び垂直同期信号が検出された場
合に、擬似データイネーブル信号を生成する擬似データ
イネーブル信号作成回路（２５）とを有し、タイミング
作成回路は擬似データイネーブル信号に基づいて画像デ
ータの表示タイミングを制御する。
【００１９】外部からのデータイネーブル信号の供給が
何らかの原因で停止しても、擬似的にデータイネーブル
信号を作成することにより、表示を継続して行える。ま
た、水平及び垂直同期信号を検出しているので、従来と
同様の表示タイミング制御も行うことができ、ユーザの
要望にフレキシブルに対応できる。請求項５に記載の発
明では、請求項１に記載の前記タイミングコントローラ
は更に、水平及び垂直同期信号を検出する同期信号検出
回路（２２、２３、２４）と、水平及び垂直同期信号が
検出されない場合に擬似データイネーブル信号を生成す
る保護回路（２７）とを有し、タイミング作成回路は擬
似データイネーブル信号に基づいて画像データの表示タ
イミングを制御する。
何らかの原因で停止しても、擬似的にデータイネーブル
信号を作成することにより、表示を継続して行える。ま
た、水平及び垂直同期信号を検出しているので、従来と
同様の表示タイミング制御も行うことができ、ユーザの
要望にフレキシブルに対応できる。請求項５に記載の発
明では、請求項１に記載の前記タイミングコントローラ
は更に、水平及び垂直同期信号を検出する同期信号検出
回路（２２、２３、２４）と、水平及び垂直同期信号が
検出されない場合に擬似データイネーブル信号を生成す
る保護回路（２７）とを有し、タイミング作成回路は擬
似データイネーブル信号に基づいて画像データの表示タ
イミングを制御する。
【００２０】この構成によれば、障害等により水平及び
垂直同期信号及びデータイネーブル信号が供給されない
（検出されない）場合でも、擬似データイネーブル信号
を生成しているので、液晶表示パネルを交流駆動して黒
又は白等の所定の画像データを表示することができ、液
晶表示パネルの各画素の液晶に直流電圧が印加され続け
ることを防ぐことができる。
垂直同期信号及びデータイネーブル信号が供給されない
（検出されない）場合でも、擬似データイネーブル信号
を生成しているので、液晶表示パネルを交流駆動して黒
又は白等の所定の画像データを表示することができ、液
晶表示パネルの各画素の液晶に直流電圧が印加され続け
ることを防ぐことができる。
【００２１】請求項６に記載の発明は、液晶表示パネル
の表示タイミングを制御する方法において、タイミング
コントローラに与えられるデータイネーブル信号を検出
し、検出したデータイネーブル信号に基づいて、液晶表
示パネルに表示する画像データの表示タイミングを制御
することを特徴とする方法である。請求項１と同様の作
用、効果が得られる。
の表示タイミングを制御する方法において、タイミング
コントローラに与えられるデータイネーブル信号を検出
し、検出したデータイネーブル信号に基づいて、液晶表
示パネルに表示する画像データの表示タイミングを制御
することを特徴とする方法である。請求項１と同様の作
用、効果が得られる。
【００２２】請求項７に記載の発明は、信号ライン及び
走査ラインを有する液晶表示パネルと、信号ラインを駆
動するデータドライバと、走査ラインを駆動するゲート
ドライバと、液晶表示パネルに表示する画像データの表
示タイミングを制御するのタイミングコントローラとを
有し、タイミングコントローラは、タイミングコントロ
ーラに与えられるデータイネーブル信号を検出するデー
タイネーブル信号検出回路と、検出されたデータイネー
ブル信号に基づいて、液晶表示パネルに表示する画像デ
ータの表示タイミングを制御するタイミング作成回路と
を有する液晶表示装置である。請求項１に記載の発明の
効果を具備する液晶表示装置が得られる。
走査ラインを有する液晶表示パネルと、信号ラインを駆
動するデータドライバと、走査ラインを駆動するゲート
ドライバと、液晶表示パネルに表示する画像データの表
示タイミングを制御するのタイミングコントローラとを
有し、タイミングコントローラは、タイミングコントロ
ーラに与えられるデータイネーブル信号を検出するデー
タイネーブル信号検出回路と、検出されたデータイネー
ブル信号に基づいて、液晶表示パネルに表示する画像デ
ータの表示タイミングを制御するタイミング作成回路と
を有する液晶表示装置である。請求項１に記載の発明の
効果を具備する液晶表示装置が得られる。
【００２３】請求項８に記載の発明は、前記タイミング
コントローラは請求項２ないし５のいずれか一項に記載
されているタイミングコントローラである。前述した請
求項２ないし５の効果を具備する液晶表示装置が得られ
る。
コントローラは請求項２ないし５のいずれか一項に記載
されているタイミングコントローラである。前述した請
求項２ないし５の効果を具備する液晶表示装置が得られ
る。
【００２４】
【発明の実施の形態】図５は、本発明の一実施例による
タイミングコントローラの構成を示す図である。図示す
るタイミングコントローラは、図１のタイミングコント
ローラ１３に置き換わるものである。すなわち、本発明
の液晶表示装置は、図５に示すタイミングコントロー
ラ、データドライバ１１、ゲートドライバ１２及び液晶
表示パネル１０を具備する。
タイミングコントローラの構成を示す図である。図示す
るタイミングコントローラは、図１のタイミングコント
ローラ１３に置き換わるものである。すなわち、本発明
の液晶表示装置は、図５に示すタイミングコントロー
ラ、データドライバ１１、ゲートドライバ１２及び液晶
表示パネル１０を具備する。
【００２５】図５に示すタイミングコントローラは、従
来技術のようにバックポーチＴｈｂ、Ｔｖｂの固定値及
びフロントポーチＴｈｆ、Ｔｖｆの固定値を用いた表示
タイミング制御とは異なる３つの表示タイミング制御モ
ードを有する。第１の表示タイミング制御モードは従来
の表示タイミング制御に直接代わるもので、第２及び第
３の表示タイミング制御モードは第１のモードのバック
アップ又は付加的なものである。すなわち、第２及び第
３の表示タイミングモードはオプションモードであり、
無くてもよいものである。
来技術のようにバックポーチＴｈｂ、Ｔｖｂの固定値及
びフロントポーチＴｈｆ、Ｔｖｆの固定値を用いた表示
タイミング制御とは異なる３つの表示タイミング制御モ
ードを有する。第１の表示タイミング制御モードは従来
の表示タイミング制御に直接代わるもので、第２及び第
３の表示タイミング制御モードは第１のモードのバック
アップ又は付加的なものである。すなわち、第２及び第
３の表示タイミングモードはオプションモードであり、
無くてもよいものである。
【００２６】図５に示すタイミングコントローラは、Ｄ
フリップフロップ２０、２２及び２３、ＡＮＤ回路２
１、２４、擬似データイネーブル信号作成回路２５、Ｎ
ＯＲ回路２６、保護回路２７及びタイミング作成回路３
２とを有する。第１の表示タイミング制御モードは概
ね、Ｄフリップフロップ２０、ＡＮＤ回路２１及びタイ
ミング作成回路３２とで実現される。第２の表示タイミ
ング制御モードは概ね、Ｄフリップフロップ２３、２
３、ＡＮＤ回路２４、擬似データイネーブル信号作成回
路２５及びタイミング作成回路３２とを有する。第３の
表示タイミング制御モードは概ね、ＮＯＲ回路２６、保
護回路２７及びタイミング作成回路３２とを有する。
フリップフロップ２０、２２及び２３、ＡＮＤ回路２
１、２４、擬似データイネーブル信号作成回路２５、Ｎ
ＯＲ回路２６、保護回路２７及びタイミング作成回路３
２とを有する。第１の表示タイミング制御モードは概
ね、Ｄフリップフロップ２０、ＡＮＤ回路２１及びタイ
ミング作成回路３２とで実現される。第２の表示タイミ
ング制御モードは概ね、Ｄフリップフロップ２３、２
３、ＡＮＤ回路２４、擬似データイネーブル信号作成回
路２５及びタイミング作成回路３２とを有する。第３の
表示タイミング制御モードは概ね、ＮＯＲ回路２６、保
護回路２７及びタイミング作成回路３２とを有する。
【００２７】Ｄフリップフロップは、図示しない外部の
画像データ供給源からのクロック信号に同期してデータ
イネーブル信号ＥＮＡＢをラッチするもので、データイ
ネーブル信号検出器として機能する。データイネーブル
信号ＥＮＡＢも同様に、図示しない外部の画像データ供
給源で生成されるものである。データイネーブル信号Ｅ
ＮＡＢがアクティブになった時に、画像データ供給源で
生成された画像データの供給が始まる。後で詳述するよ
うに、第１の表示タイミング制御モードはデータイネー
ブル信号ＥＮＡＢを利用して、表示タイミングを制御す
る。
画像データ供給源からのクロック信号に同期してデータ
イネーブル信号ＥＮＡＢをラッチするもので、データイ
ネーブル信号検出器として機能する。データイネーブル
信号ＥＮＡＢも同様に、図示しない外部の画像データ供
給源で生成されるものである。データイネーブル信号Ｅ
ＮＡＢがアクティブになった時に、画像データ供給源で
生成された画像データの供給が始まる。後で詳述するよ
うに、第１の表示タイミング制御モードはデータイネー
ブル信号ＥＮＡＢを利用して、表示タイミングを制御す
る。
【００２８】ＡＮＤ回路２１は、データイネーブル信号
ＥＮＡＢとＤフリップフロップ２０の出力信号ＤＥＴ１
とのＡＮＤ演算を行う。データイネーブル信号ＥＮＡＢ
が画像データ供給源から供給されると、Ｄフリップフロ
ップ２０の出力信号ＤＥＴ１は高電位（Ｈレベル）にな
る。従って、データイネーブル信号ＥＮＡＢがＡＮＤ回
路２１から出力される。データイネーブル信号が供給さ
れない場合には、Ｄフリップフロップ２０の出力信号Ｄ
ＥＴ１は低電位（Ｌレベル）であり、ＡＮＤ回路２１の
出力はＬレベルである。
ＥＮＡＢとＤフリップフロップ２０の出力信号ＤＥＴ１
とのＡＮＤ演算を行う。データイネーブル信号ＥＮＡＢ
が画像データ供給源から供給されると、Ｄフリップフロ
ップ２０の出力信号ＤＥＴ１は高電位（Ｈレベル）にな
る。従って、データイネーブル信号ＥＮＡＢがＡＮＤ回
路２１から出力される。データイネーブル信号が供給さ
れない場合には、Ｄフリップフロップ２０の出力信号Ｄ
ＥＴ１は低電位（Ｌレベル）であり、ＡＮＤ回路２１の
出力はＬレベルである。
【００２９】Ｄフリップフロップ２２はクロックＣＬＫ
に同期して水平同期信号ＨＳＹＮＣをラッチするもの
で、水平同期信号検出器として機能する。Ｄフリップフ
ロップ２３はクロック信号ＣＬＫに同期して垂直同期信
号ＶＳＹＮＣをラッチするもので、垂直同期信号検出器
として機能する。ＡＮＤ回路２４は、Ｄフリップフロッ
プ２２、２３の出力信号のＡＮＤ演算を行う。Ｄフリッ
プフロップ２２、２３及びＡＮＤ回路２４で、水平／垂
直同期信号検出回路を構成する。
に同期して水平同期信号ＨＳＹＮＣをラッチするもの
で、水平同期信号検出器として機能する。Ｄフリップフ
ロップ２３はクロック信号ＣＬＫに同期して垂直同期信
号ＶＳＹＮＣをラッチするもので、垂直同期信号検出器
として機能する。ＡＮＤ回路２４は、Ｄフリップフロッ
プ２２、２３の出力信号のＡＮＤ演算を行う。Ｄフリッ
プフロップ２２、２３及びＡＮＤ回路２４で、水平／垂
直同期信号検出回路を構成する。
【００３０】水平同期信号ＨＳＹＮＣ及び垂直同期信号
ＶＳＹＮＣは、画像データ供給源から供給される。そし
て、Ｄフリップフロップ２２、２３の出力信号はＨレベ
ルになり、ＡＮＤ回路２４の出力信号ＤＥＴ２はＨレベ
ルになる。ＡＮＤ回路２４の出力信号ＤＥＴ２は、タイ
ミング作成回路３２に与えられる。もし、水平同期信号
ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが画像データ供
給源から供給されな場合には、Ｄフリップフロップ２
２、２３の出力信号はＬレベルであり、ＡＮＤ回路２４
の出力はＬレベルになる。
ＶＳＹＮＣは、画像データ供給源から供給される。そし
て、Ｄフリップフロップ２２、２３の出力信号はＨレベ
ルになり、ＡＮＤ回路２４の出力信号ＤＥＴ２はＨレベ
ルになる。ＡＮＤ回路２４の出力信号ＤＥＴ２は、タイ
ミング作成回路３２に与えられる。もし、水平同期信号
ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが画像データ供
給源から供給されな場合には、Ｄフリップフロップ２
２、２３の出力信号はＬレベルであり、ＡＮＤ回路２４
の出力はＬレベルになる。
【００３１】擬似データイネーブル信号作成回路２５
は、画像データ供給源からのクロックＣＬＫとＡＮＤ回
路２４の出力信号ＤＥＴ２とを受け、ＡＮＤ回路２４の
出力信号ＤＥＴ２がＨレベルになった後の所定のタイミ
ングで擬似データイネーブル信号ＥＮＡＢ−Ｄ１を作成
する。擬似データイネーブル信号ＥＮＡＢ−Ｄ１は、タ
イミング作成回路３２に出力される。
は、画像データ供給源からのクロックＣＬＫとＡＮＤ回
路２４の出力信号ＤＥＴ２とを受け、ＡＮＤ回路２４の
出力信号ＤＥＴ２がＨレベルになった後の所定のタイミ
ングで擬似データイネーブル信号ＥＮＡＢ−Ｄ１を作成
する。擬似データイネーブル信号ＥＮＡＢ−Ｄ１は、タ
イミング作成回路３２に出力される。
【００３２】ＮＯＲ回路２６はＤフリップフロップ２０
の出力信号ＤＥＴ１とＡＮＤ回路２４の出力信号ＤＥＴ
２とのＮＯＲ演算を行う。Ｄフリップフロップ２０の出
力信号ＤＥＴ１がＨレベルになった場合、即ち、画像デ
ータ供給源からデータイネーブル信号ＥＮＡＢが供給さ
れた場合、又は、ＡＮＤ回路２４の出力信号ＤＥＴ２が
Ｈレベルになった場合、即ち、画像データ供給源から水
平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供
給された場合には、ＮＯＲ回路２６の出力信号がＬレベ
ルになる。
の出力信号ＤＥＴ１とＡＮＤ回路２４の出力信号ＤＥＴ
２とのＮＯＲ演算を行う。Ｄフリップフロップ２０の出
力信号ＤＥＴ１がＨレベルになった場合、即ち、画像デ
ータ供給源からデータイネーブル信号ＥＮＡＢが供給さ
れた場合、又は、ＡＮＤ回路２４の出力信号ＤＥＴ２が
Ｈレベルになった場合、即ち、画像データ供給源から水
平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供
給された場合には、ＮＯＲ回路２６の出力信号がＬレベ
ルになる。
【００３３】これに対して、Ｄフリップフロップ２０の
出力信号がＬレベル、ＡＮＤ回路２４の出力信号ＤＥＴ
２がＬレベルの場合、即ち、画像データ供給源からデー
タイネーブル信号ＥＮＡＢ、水平同期信号ＨＳＹＮＣ及
び垂直同期信号ＶＳＹＮＣが供給されない場合には、Ｎ
ＯＲ回路２６の出力はＨレベルとなる。また、２７は画
像データ供給源から供給されるクロックＣＬＫ及びＮＯ
Ｒ回路２６の出力を入力して、ＮＯＲ回路２６の出力が
Ｈレベルとされた場合、即ち、画像データ供給源からデ
ータイネーブル信号ＥＮＡＢ、水平同期信号ＨＳＹＮＣ
及び垂直同期信号ＶＳＹＮＣが供給されない場合には、
擬似データイネーブル信号ＥＮＡＢ−Ｄ２を出力する保
護回路である。
出力信号がＬレベル、ＡＮＤ回路２４の出力信号ＤＥＴ
２がＬレベルの場合、即ち、画像データ供給源からデー
タイネーブル信号ＥＮＡＢ、水平同期信号ＨＳＹＮＣ及
び垂直同期信号ＶＳＹＮＣが供給されない場合には、Ｎ
ＯＲ回路２６の出力はＨレベルとなる。また、２７は画
像データ供給源から供給されるクロックＣＬＫ及びＮＯ
Ｒ回路２６の出力を入力して、ＮＯＲ回路２６の出力が
Ｈレベルとされた場合、即ち、画像データ供給源からデ
ータイネーブル信号ＥＮＡＢ、水平同期信号ＨＳＹＮＣ
及び垂直同期信号ＶＳＹＮＣが供給されない場合には、
擬似データイネーブル信号ＥＮＡＢ−Ｄ２を出力する保
護回路である。
【００３４】図６は、保護回路２７の構成を示す回路図
であり、図６中、２９はＮＯＲ回路２６の出力がＨレベ
ルとされた場合、擬似水平同期信号ＨＳＹＮＣ−Ｄを作
成して出力する擬似水平同期信号作成回路である。ま
た、３０は擬似水平同期信号作成回路２９が擬似水平同
期信号ＨＳＹＮＣ−Ｄを出力したときは、擬似データイ
ネーブル信号ＥＮＡＢ−Ｄ２を作成して出力する擬似デ
ータイネーブル信号作成回路である。
であり、図６中、２９はＮＯＲ回路２６の出力がＨレベ
ルとされた場合、擬似水平同期信号ＨＳＹＮＣ−Ｄを作
成して出力する擬似水平同期信号作成回路である。ま
た、３０は擬似水平同期信号作成回路２９が擬似水平同
期信号ＨＳＹＮＣ−Ｄを出力したときは、擬似データイ
ネーブル信号ＥＮＡＢ−Ｄ２を作成して出力する擬似デ
ータイネーブル信号作成回路である。
【００３５】また、図５において、３２は液晶表示パネ
ルにおける画像データＤＡＴＡの表示タイミングを制御
するタイミング作成回路であり、タイミング作成回路３
２には、画像データ供給源から供給される画像データＤ
ＡＴＡと、クロックＣＬＫと、ＡＮＤ回路２１の出力
と、擬似データイネーブル信号生成回路２５の出力と、
Ｄフリップフロップ２０の出力と、ＡＮＤ回路２４の出
力と、保護回路２７の出力とが供給される。
ルにおける画像データＤＡＴＡの表示タイミングを制御
するタイミング作成回路であり、タイミング作成回路３
２には、画像データ供給源から供給される画像データＤ
ＡＴＡと、クロックＣＬＫと、ＡＮＤ回路２１の出力
と、擬似データイネーブル信号生成回路２５の出力と、
Ｄフリップフロップ２０の出力と、ＡＮＤ回路２４の出
力と、保護回路２７の出力とが供給される。
【００３６】これに対応して、タイミング作成回路３２
は、液晶表示パネルのデータバスを駆動するデータドラ
イバに対しては、データドライバ用クロックＤ−ＣＬＫ
と、データドライバ用スタートパルスＤ−ＳＰと、ラッ
チパルスＬＰ及び画像データＤＡＴＡとを供給し、液晶
表示パネルのゲートバスを駆動するゲートドライバに対
しては、ゲートドライバ用クロックＧ−ＣＬＫと、ゲー
トドライバ用スタートパルスＧ−ＳＰとを供給するよう
に構成されている。
は、液晶表示パネルのデータバスを駆動するデータドラ
イバに対しては、データドライバ用クロックＤ−ＣＬＫ
と、データドライバ用スタートパルスＤ−ＳＰと、ラッ
チパルスＬＰ及び画像データＤＡＴＡとを供給し、液晶
表示パネルのゲートバスを駆動するゲートドライバに対
しては、ゲートドライバ用クロックＧ−ＣＬＫと、ゲー
トドライバ用スタートパルスＧ−ＳＰとを供給するよう
に構成されている。
【００３７】図７はＤフリップフロップ２０の出力＝Ｈ
レベルとなった場合のタイミング作成回路３２の動作を
示すタイミングチャートであり、図７Ａは画像データ供
給源から供給される垂直同期信号ＶＳＹＮＣと、水平同
期信号ＨＳＹＮＣと、データイネーブル信号ＥＮＡＢ
と、クロックＣＬＫと、画像データＤＡＴＡとを示して
いる。
レベルとなった場合のタイミング作成回路３２の動作を
示すタイミングチャートであり、図７Ａは画像データ供
給源から供給される垂直同期信号ＶＳＹＮＣと、水平同
期信号ＨＳＹＮＣと、データイネーブル信号ＥＮＡＢ
と、クロックＣＬＫと、画像データＤＡＴＡとを示して
いる。
【００３８】また、図７Ｂはデータドライバに供給され
るデータドライバ用クロックＤ−ＣＬＫと、データドラ
イバ用スタートパルスＤ−ＳＰと、ラッチパルスＬＰ
と、画像データＤＡＴＡとを示しており、図７Ｃはゲー
トドライバに供給されるゲートドライバ用クロックＧ−
ＣＬＫと、ゲートドライバ用スタートパルスＧ−ＳＰと
を示している。
るデータドライバ用クロックＤ−ＣＬＫと、データドラ
イバ用スタートパルスＤ−ＳＰと、ラッチパルスＬＰ
と、画像データＤＡＴＡとを示しており、図７Ｃはゲー
トドライバに供給されるゲートドライバ用クロックＧ−
ＣＬＫと、ゲートドライバ用スタートパルスＧ−ＳＰと
を示している。
【００３９】このように、タイミング作成回路３２は、
Ｄフリップフロップ２０の出力＝Ｈレベルとなった場
合、即ち、画像データ供給源からデータイネーブル信号
ＥＮＡＢが供給された場合には、ＡＮＤ回路２１から出
力されるデータイネーブル信号ＥＮＡＢに基づく表示タ
イミングにより液晶表示パネルにおける画像データの表
示タイミングを制御できるように、データドライバ用ク
ロックＤ−ＣＬＫ、データドライバ用スタートパルスＤ
−ＳＰ、ラッチパルスＬＰ、画像データＤＡＴＡ、ゲー
トドライバ用クロックＧ−ＣＬＫ及びゲートドライバ用
スタートパルスＧ−ＳＰを出力する。
Ｄフリップフロップ２０の出力＝Ｈレベルとなった場
合、即ち、画像データ供給源からデータイネーブル信号
ＥＮＡＢが供給された場合には、ＡＮＤ回路２１から出
力されるデータイネーブル信号ＥＮＡＢに基づく表示タ
イミングにより液晶表示パネルにおける画像データの表
示タイミングを制御できるように、データドライバ用ク
ロックＤ−ＣＬＫ、データドライバ用スタートパルスＤ
−ＳＰ、ラッチパルスＬＰ、画像データＤＡＴＡ、ゲー
トドライバ用クロックＧ−ＣＬＫ及びゲートドライバ用
スタートパルスＧ−ＳＰを出力する。
【００４０】図７に示すように、Ｄフリップフロップ２
０の出力信号ＤＥＴ１がＨレベルになると、即ち、デー
タイネーブル信号ＥＮＡＢが画像データ供給源から供給
されると、タイミング作成回路３２は同期信号ＶＳＹＮ
Ｃ、ＨＳＹＮＣがＬレベルであっても、ＡＮＤ回路２１
から供給されるデータイネーブル信号ＥＮＡＢに基づい
た表示タイミングを制御する。このタイミング制御は、
図２に示す従来の表示タイミング制御とは全く異なる。
０の出力信号ＤＥＴ１がＨレベルになると、即ち、デー
タイネーブル信号ＥＮＡＢが画像データ供給源から供給
されると、タイミング作成回路３２は同期信号ＶＳＹＮ
Ｃ、ＨＳＹＮＣがＬレベルであっても、ＡＮＤ回路２１
から供給されるデータイネーブル信号ＥＮＡＢに基づい
た表示タイミングを制御する。このタイミング制御は、
図２に示す従来の表示タイミング制御とは全く異なる。
【００４１】より詳述すると、データイネーブル信号Ｅ
ＮＡＢがＨレベルの間、画像データＤＡＴＡが供給され
る。図７において、データイネーブル信号ＥＮＡＢの立
ち上がりエッジ＊１は、表示パネル１０の第１ラインに
相当する。１フレーム（画面）を構成する各ラインに対
し画像データ供給源から供給されている間、データイネ
ーブル信号ＥＮＡＢはＨレベルに保持される。
ＮＡＢがＨレベルの間、画像データＤＡＴＡが供給され
る。図７において、データイネーブル信号ＥＮＡＢの立
ち上がりエッジ＊１は、表示パネル１０の第１ラインに
相当する。１フレーム（画面）を構成する各ラインに対
し画像データ供給源から供給されている間、データイネ
ーブル信号ＥＮＡＢはＨレベルに保持される。
【００４２】データイネーブル信号の立ち上がりエッジ
＊１に応答して、データドライバ用スタートパルスＤ−
ＳＰはタイミング作成回路３２によって生成され、デー
タドライバ１１に出力される。更に、データイネーブル
信号ＥＮＡＢの立ち上がりエッジ＊１に応答して、ゲー
トドライバ用スタートパスルＧ−ＳＰがタイミング作成
回路３２によって作成され、ゲートドライバ１２に出力
される。ゲートドライバ用スタートパルスＧ−ＳＰは、
第１ラインの間、Ｈレベルに保持される。従ってゲート
ドライバ用スタートパルスＤ−ＳＰは、第２ラインを示
すデータイネーブル信号ＥＮＡＢの立ち上がりエッジ＊
２に応答して、Ｌレベルになる。
＊１に応答して、データドライバ用スタートパルスＤ−
ＳＰはタイミング作成回路３２によって生成され、デー
タドライバ１１に出力される。更に、データイネーブル
信号ＥＮＡＢの立ち上がりエッジ＊１に応答して、ゲー
トドライバ用スタートパスルＧ−ＳＰがタイミング作成
回路３２によって作成され、ゲートドライバ１２に出力
される。ゲートドライバ用スタートパルスＧ−ＳＰは、
第１ラインの間、Ｈレベルに保持される。従ってゲート
ドライバ用スタートパルスＤ−ＳＰは、第２ラインを示
すデータイネーブル信号ＥＮＡＢの立ち上がりエッジ＊
２に応答して、Ｌレベルになる。
【００４３】更に、後述するように、データイネーブル
信号ＥＮＡＢを参照して、ラッチパルスＬＰ及びゲート
ドライバ用クロックＧ−ＣＬＫがタイミング作成回路３
２によって作成される。更に、後述するように、タイミ
ング作成回路３２によって、クロックＣＬＫからデータ
ドライバ用クロックＤ−ＣＬＫが作成される。上述した
ように、データイネーブル信号ＥＮＡＢのみを検出する
ことで、最初に走査される表示パネル１０の第１番目の
画素から確実に画像データＤＡＴＡを表示することがで
きる。上記制御は、第１の表示タイミング制御モードに
相当する。
信号ＥＮＡＢを参照して、ラッチパルスＬＰ及びゲート
ドライバ用クロックＧ−ＣＬＫがタイミング作成回路３
２によって作成される。更に、後述するように、タイミ
ング作成回路３２によって、クロックＣＬＫからデータ
ドライバ用クロックＤ−ＣＬＫが作成される。上述した
ように、データイネーブル信号ＥＮＡＢのみを検出する
ことで、最初に走査される表示パネル１０の第１番目の
画素から確実に画像データＤＡＴＡを表示することがで
きる。上記制御は、第１の表示タイミング制御モードに
相当する。
【００４４】ここに、図８は画像データ供給源から供給
される垂直同期信号ＶＳＹＮＣと、水平同期信号ＨＳＹ
ＮＣと、データイネーブル信号ＥＮＡＢと、クロックＣ
ＬＫと、画像データＤＡＴＡとを示している。また、図
９Ａは画像データ供給源から供給される水平同期信号Ｈ
ＳＹＮＣと、クロックＣＬＫと、画像データＤＡＴＡと
を示しており、図９Ｂは擬似データイネーブル信号作成
回路２５から出力される擬似データイネーブル信号ＥＮ
ＡＢ−Ｄ１を示している。
される垂直同期信号ＶＳＹＮＣと、水平同期信号ＨＳＹ
ＮＣと、データイネーブル信号ＥＮＡＢと、クロックＣ
ＬＫと、画像データＤＡＴＡとを示している。また、図
９Ａは画像データ供給源から供給される水平同期信号Ｈ
ＳＹＮＣと、クロックＣＬＫと、画像データＤＡＴＡと
を示しており、図９Ｂは擬似データイネーブル信号作成
回路２５から出力される擬似データイネーブル信号ＥＮ
ＡＢ−Ｄ１を示している。
【００４５】また、図９Ｃはデータドライバに供給され
るデータドライバ用クロックＤ−ＣＬＫと、データドラ
イバ用スタートパルスＤ−ＳＰと、ラッチパルスＬＰ
と、画像データＤＡＴＡとを示しており、図９Ｄはゲー
トドライバに供給されるゲートドライバ用クロックＧ−
ＣＬＫと、ゲートドライバ用スタートパルスＧ−ＳＰと
を示している。
るデータドライバ用クロックＤ−ＣＬＫと、データドラ
イバ用スタートパルスＤ−ＳＰと、ラッチパルスＬＰ
と、画像データＤＡＴＡとを示しており、図９Ｄはゲー
トドライバに供給されるゲートドライバ用クロックＧ−
ＣＬＫと、ゲートドライバ用スタートパルスＧ−ＳＰと
を示している。
【００４６】このように、タイミング作成回路３２は、
Ｄフリップフロップ２０の出力＝Ｌレベルが維持され、
ＡＮＤ回路２４の出力＝Ｈレベルとなった場合、即ち、
画像データ供給源からデータイネーブル信号ＥＮＡＢが
供給されず、水平同期信号ＨＳＹＮＣ及び垂直同期信号
ＶＳＹＮＣが供給された場合には、擬似データイネーブ
ル信号ＥＮＡＢ−Ｄ１に基づく表示タイミングにより液
晶表示パネルにおける画像データの表示タイミングを制
御できるように、データドライバ用クロックＤ−ＣＬ
Ｋ、データドライバ用スタートパルスＤ−ＳＰ、ラッチ
パルスＬＰ、画像データＤＡＴＡ、ゲートドライバ用ク
ロックＧ−ＣＬＫ及びゲートドライバ用スタートパルス
Ｇ−ＳＰを出力する。
Ｄフリップフロップ２０の出力＝Ｌレベルが維持され、
ＡＮＤ回路２４の出力＝Ｈレベルとなった場合、即ち、
画像データ供給源からデータイネーブル信号ＥＮＡＢが
供給されず、水平同期信号ＨＳＹＮＣ及び垂直同期信号
ＶＳＹＮＣが供給された場合には、擬似データイネーブ
ル信号ＥＮＡＢ−Ｄ１に基づく表示タイミングにより液
晶表示パネルにおける画像データの表示タイミングを制
御できるように、データドライバ用クロックＤ−ＣＬ
Ｋ、データドライバ用スタートパルスＤ−ＳＰ、ラッチ
パルスＬＰ、画像データＤＡＴＡ、ゲートドライバ用ク
ロックＧ−ＣＬＫ及びゲートドライバ用スタートパルス
Ｇ−ＳＰを出力する。
【００４７】例えば画像データ供給源に障害が発生し、
画像データＤＡＴＡは供給されているものの、データイ
ネーブル信号ＥＮＡＢの供給が停止してしまった場合、
上記第１の表示タイミング制御モードでは画像データＤ
ＡＴＡを表示することはできない。このような場合に
は、擬似データイネーブル信号ＥＮＡＢ−Ｄ１を用い
る。この擬似データイネーブル信号ＥＮＡＢ−Ｄ１は、
ＡＮＤ回路２４の出力信号ＤＥＴ２がＨレベルになった
後の所定のタイミングで作成される。従って、擬似デー
タイネーブル信号ＥＮＡＢ−Ｄ１は画像データＤＡＴＡ
に同期しておらず、画像データＤＡＴＡは液晶表示パネ
ル１０上でずれてしまう可能性がある。しかしながら、
第２の表示タイミング制御モードは、データイネーブル
信号ＥＮＡＢの供給が障害により停止してしまった場合
のバックアップモードとして機能する。
画像データＤＡＴＡは供給されているものの、データイ
ネーブル信号ＥＮＡＢの供給が停止してしまった場合、
上記第１の表示タイミング制御モードでは画像データＤ
ＡＴＡを表示することはできない。このような場合に
は、擬似データイネーブル信号ＥＮＡＢ−Ｄ１を用い
る。この擬似データイネーブル信号ＥＮＡＢ−Ｄ１は、
ＡＮＤ回路２４の出力信号ＤＥＴ２がＨレベルになった
後の所定のタイミングで作成される。従って、擬似デー
タイネーブル信号ＥＮＡＢ−Ｄ１は画像データＤＡＴＡ
に同期しておらず、画像データＤＡＴＡは液晶表示パネ
ル１０上でずれてしまう可能性がある。しかしながら、
第２の表示タイミング制御モードは、データイネーブル
信号ＥＮＡＢの供給が障害により停止してしまった場合
のバックアップモードとして機能する。
【００４８】また、擬似データイネーブル信号ＥＮＡＢ
−Ｄ１が画像データＤＡＴＡに同期するように前述のバ
ックポーチＴｈｂ、Ｔｖｂ、Ｔｈｆ、Ｔｖｆを決めれ
ば、第２の表示タイミング制御モードは従来と同様に特
定のタイミング仕様に合致したものとなる。更に、第２
の表示タイミング制御モードは、水平同期信号ＨＳＹＮ
Ｃ及び垂直同期信号ＶＳＹＮＣは供給されるが、データ
イネーブル信号ＥＮＡＢは供給されないタイミング仕様
にも適用できる。
−Ｄ１が画像データＤＡＴＡに同期するように前述のバ
ックポーチＴｈｂ、Ｔｖｂ、Ｔｈｆ、Ｔｖｆを決めれ
ば、第２の表示タイミング制御モードは従来と同様に特
定のタイミング仕様に合致したものとなる。更に、第２
の表示タイミング制御モードは、水平同期信号ＨＳＹＮ
Ｃ及び垂直同期信号ＶＳＹＮＣは供給されるが、データ
イネーブル信号ＥＮＡＢは供給されないタイミング仕様
にも適用できる。
【００４９】また、図１０及び図１１は、Ｄフリップフ
ロップ２０の出力＝Ｌレベル、ＡＮＤ回路２４の出力＝
Ｌレベルが維持された場合のタイミング作成回路３２の
動作（第３の表示タイミング制御）を示すタイミングチ
ャートである。ここに、図１０は画像データ供給源から
供給される垂直同期信号ＶＳＹＮＣと、水平同期信号Ｈ
ＳＹＮＣと、データイネーブル信号ＥＮＡＢと、クロッ
クＣＬＫと、画像データＤＡＴＡとを示している。
ロップ２０の出力＝Ｌレベル、ＡＮＤ回路２４の出力＝
Ｌレベルが維持された場合のタイミング作成回路３２の
動作（第３の表示タイミング制御）を示すタイミングチ
ャートである。ここに、図１０は画像データ供給源から
供給される垂直同期信号ＶＳＹＮＣと、水平同期信号Ｈ
ＳＹＮＣと、データイネーブル信号ＥＮＡＢと、クロッ
クＣＬＫと、画像データＤＡＴＡとを示している。
【００５０】また、図１１Ａは擬似水平同期信号作成回
路２９から出力される擬似水平同期信号ＨＳＹＮＣ−Ｄ
と、擬似データイネーブル信号作成回路３０から出力さ
れる擬似データイネーブル信号ＥＮＡＢ−Ｄ２と、画像
データ供給源から供給されるクロックＣＬＫとを示して
いる。また、図１１Ｂはデータドライバに供給されるデ
ータドライバ用クロックＤ−ＣＬＫと、データドライバ
用スタートパルスＤ−ＳＰと、ラッチパルスＬＰと、画
像データＤＡＴＡとを示しており、図１１Ｃはゲートド
ライバに供給されるゲートドライバ用クロックＧ−ＣＬ
Ｋと、ゲートドライバ用スタートパルスＧ−ＳＰとを示
している。
路２９から出力される擬似水平同期信号ＨＳＹＮＣ−Ｄ
と、擬似データイネーブル信号作成回路３０から出力さ
れる擬似データイネーブル信号ＥＮＡＢ−Ｄ２と、画像
データ供給源から供給されるクロックＣＬＫとを示して
いる。また、図１１Ｂはデータドライバに供給されるデ
ータドライバ用クロックＤ−ＣＬＫと、データドライバ
用スタートパルスＤ−ＳＰと、ラッチパルスＬＰと、画
像データＤＡＴＡとを示しており、図１１Ｃはゲートド
ライバに供給されるゲートドライバ用クロックＧ−ＣＬ
Ｋと、ゲートドライバ用スタートパルスＧ−ＳＰとを示
している。
【００５１】このように、タイミング作成回路３２は、
Ｄフリップフロップ２０の出力＝Ｌレベル、ＡＮＤ回路
２４の出力＝Ｌレベルが維持された場合、即ち、画像デ
ータ供給源からデータイネーブル信号ＥＮＡＢ、水平同
期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給さ
れない場合には、擬似データイネーブル信号ＥＮＡＢ−
Ｄ２に基づく表示タイミングにより液晶表示パネルにお
ける画像データＤＡＴＡの表示タイミングを制御できる
ように、データドライバ用クロックＤ−ＣＬＫ、データ
ドライバ用スタートパルスＤ−ＳＰ、ラッチパルスＬ
Ｐ、画像データＤＡＴＡ、ゲートドライバ用クロックＧ
−ＣＬＫ及びゲートドライバ用スタートパルスＧ−ＳＰ
を出力する。
Ｄフリップフロップ２０の出力＝Ｌレベル、ＡＮＤ回路
２４の出力＝Ｌレベルが維持された場合、即ち、画像デ
ータ供給源からデータイネーブル信号ＥＮＡＢ、水平同
期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給さ
れない場合には、擬似データイネーブル信号ＥＮＡＢ−
Ｄ２に基づく表示タイミングにより液晶表示パネルにお
ける画像データＤＡＴＡの表示タイミングを制御できる
ように、データドライバ用クロックＤ−ＣＬＫ、データ
ドライバ用スタートパルスＤ−ＳＰ、ラッチパルスＬ
Ｐ、画像データＤＡＴＡ、ゲートドライバ用クロックＧ
−ＣＬＫ及びゲートドライバ用スタートパルスＧ−ＳＰ
を出力する。
【００５２】但し、この場合には、画像データ供給源か
らは画像データＤＡＴＡが供給されないので、データド
ライバに対しては、タイミング作成回路３２が作成した
画像データＤＡＴＡが供給されることになる。図１２は
本発明の一実施形態の動作を示すフローチャートであ
り、本発明の一実施形態においては、１フレーム期間が
開始されるごと（ステップＳＴ１）に、画像データ供給
源から供給される同期信号の中からデータイネーブル信
号ＥＮＡＢ（ステップＳＴ２）、水平同期信号ＨＳＹＮ
Ｃ及び垂直同期信号ＶＳＹＮＣの検出が行われる（ステ
ップＳＴ４）。
らは画像データＤＡＴＡが供給されないので、データド
ライバに対しては、タイミング作成回路３２が作成した
画像データＤＡＴＡが供給されることになる。図１２は
本発明の一実施形態の動作を示すフローチャートであ
り、本発明の一実施形態においては、１フレーム期間が
開始されるごと（ステップＳＴ１）に、画像データ供給
源から供給される同期信号の中からデータイネーブル信
号ＥＮＡＢ（ステップＳＴ２）、水平同期信号ＨＳＹＮ
Ｃ及び垂直同期信号ＶＳＹＮＣの検出が行われる（ステ
ップＳＴ４）。
【００５３】ここに、画像データ供給源からデータイネ
ーブル信号ＥＮＡＢが供給された場合には、Ｄフリップ
フロップ２０の出力＝Ｈレベルとなり、ＡＮＤ回路２１
からデータイネーブル信号ＥＮＡＢが出力される。この
結果、タイミング作成回路３２においては、Ｄフリップ
フロップ２０の出力＝Ｈレベルとなったことに基づき、
ＡＮＤ回路２１から出力されるデータイネーブル信号Ｅ
ＮＡＢに基づく表示タイミングにより液晶表示パネルに
おける画像データＤＡＴＡの表示タイミングを制御でき
るように、データドライバ及びゲートドライバに対する
制御が行われる（ステップＳＴ３）。
ーブル信号ＥＮＡＢが供給された場合には、Ｄフリップ
フロップ２０の出力＝Ｈレベルとなり、ＡＮＤ回路２１
からデータイネーブル信号ＥＮＡＢが出力される。この
結果、タイミング作成回路３２においては、Ｄフリップ
フロップ２０の出力＝Ｈレベルとなったことに基づき、
ＡＮＤ回路２１から出力されるデータイネーブル信号Ｅ
ＮＡＢに基づく表示タイミングにより液晶表示パネルに
おける画像データＤＡＴＡの表示タイミングを制御でき
るように、データドライバ及びゲートドライバに対する
制御が行われる（ステップＳＴ３）。
【００５４】これに対して、画像データ供給源からデー
タイネーブル信号ＥＮＡＢが供給されず、水平同期信号
ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給された場
合には、Ｄフリップフロップ２０の出力＝Ｌレベルが維
持されると共に、ＡＮＤ回路２４の出力＝Ｈレベルとな
り、擬似データイネーブル信号生成回路２５から擬似デ
ータイネーブル信号ＥＮＡＢ−Ｄ１が出力される。
タイネーブル信号ＥＮＡＢが供給されず、水平同期信号
ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給された場
合には、Ｄフリップフロップ２０の出力＝Ｌレベルが維
持されると共に、ＡＮＤ回路２４の出力＝Ｈレベルとな
り、擬似データイネーブル信号生成回路２５から擬似デ
ータイネーブル信号ＥＮＡＢ−Ｄ１が出力される。
【００５５】この結果、タイミング作成回路３２におい
ては、Ｄフリップフロップ２０の出力＝Ｌレベルが維持
されると共に、ＡＮＤ回路２４の出力＝Ｈレベルとなっ
たことに基づき、擬似データイネーブル信号ＥＮＡＢ−
Ｄ１に基づく表示タイミングにより液晶表示パネルにお
ける画像データの表示タイミングを制御できるように、
データドライバ及びゲートドライバに対する制御が行わ
れる（ステップＳＴ５）。
ては、Ｄフリップフロップ２０の出力＝Ｌレベルが維持
されると共に、ＡＮＤ回路２４の出力＝Ｈレベルとなっ
たことに基づき、擬似データイネーブル信号ＥＮＡＢ−
Ｄ１に基づく表示タイミングにより液晶表示パネルにお
ける画像データの表示タイミングを制御できるように、
データドライバ及びゲートドライバに対する制御が行わ
れる（ステップＳＴ５）。
【００５６】また、画像データ供給源からデータイネー
ブル信号ＥＮＡＢ、水平同期信号ＨＳＹＮＣ及び垂直同
期信号ＶＳＹＮＣが供給されない場合には、Ｄフリップ
フロップ２０の出力レベル＝Ｌレベル、ＡＮＤ回路２４
の出力レベル＝Ｌレベルが維持され、ＮＯＲ回路２６の
出力＝Ｈレベルとなる。この結果、保護回路２７は、擬
似データイネーブル信号ＥＮＡＢ−Ｄ２を出力すること
になり、タイミング作成回路３２は、擬似データイネー
ブル信号ＥＮＡＢ−Ｄ２に基づく表示タイミングにより
液晶表示パネルにおける画像データＤＡＴＡの表示タイ
ミングを制御できるように、データドライバ及びゲート
ドライバに対する制御が行われる（ステップＳＴ６）。
ブル信号ＥＮＡＢ、水平同期信号ＨＳＹＮＣ及び垂直同
期信号ＶＳＹＮＣが供給されない場合には、Ｄフリップ
フロップ２０の出力レベル＝Ｌレベル、ＡＮＤ回路２４
の出力レベル＝Ｌレベルが維持され、ＮＯＲ回路２６の
出力＝Ｈレベルとなる。この結果、保護回路２７は、擬
似データイネーブル信号ＥＮＡＢ−Ｄ２を出力すること
になり、タイミング作成回路３２は、擬似データイネー
ブル信号ＥＮＡＢ−Ｄ２に基づく表示タイミングにより
液晶表示パネルにおける画像データＤＡＴＡの表示タイ
ミングを制御できるように、データドライバ及びゲート
ドライバに対する制御が行われる（ステップＳＴ６）。
【００５７】次に、図５に示すタイミング作成回路３２
の内部構成について説明する。図１３、１４及び１５は
タイミング作成回路３２の内部構成を示すブロック図で
ある。最初に、図１３を参照して説明すると、タイミン
グ作成回路３２は、３−１セレクタ４１を有する。この
セレクタ４１は、図５に示す検出信号ＤＥＴ１、ＤＥＴ
２に従い、３つの入力信号ＥＮＡＢ、ＥＮＡＢ−Ｄ１及
びＥＮＡＢ−Ｄ２のうちから１つの信号を選択する。表
１は、セレクタ４１の真理値表である。
の内部構成について説明する。図１３、１４及び１５は
タイミング作成回路３２の内部構成を示すブロック図で
ある。最初に、図１３を参照して説明すると、タイミン
グ作成回路３２は、３−１セレクタ４１を有する。この
セレクタ４１は、図５に示す検出信号ＤＥＴ１、ＤＥＴ
２に従い、３つの入力信号ＥＮＡＢ、ＥＮＡＢ−Ｄ１及
びＥＮＡＢ−Ｄ２のうちから１つの信号を選択する。表
１は、セレクタ４１の真理値表である。
【００５８】
【表１】
【００５９】選択されたデータイネーブル信号は、内部
データイネーブル信号ＥＮＡＢ−ＩＮＴとして、図１４
に示す回路部分に出力される。
データイネーブル信号ＥＮＡＢ−ＩＮＴとして、図１４
に示す回路部分に出力される。
【００６０】図１４に示す部分は、２つのフリップフロ
ップ４３、４４、インバータ４５、ＯＲ回路４６及び１
２ビット２値カウンタ４２を有する。選択されたデータ
イネーブル信号ＥＮＡＢ−ＩＮＴはフリップフロップ４
３に与えられる。フリップフロップ４３、４４、インバ
ータ４５及びＯＲ回路４６は、内部データイネーブル信
号ＥＮＡＢ−ＩＮＴのＬレベルからＨレベルに変わる先
頭部分を検出する。ＯＲ回路４６の出力信号はリセット
信号として、カウンタ４２に与えられる。リセット信号
に応答して、カウンタ４２はクロックＣＬＫのカウント
動作を開始する。１２ビット２0 〜２11で表されるカウ
ント値は、以下に説明するように、ゲートドライバ用ク
ロックＧ−ＣＬＫ、ラッチパルスＬＰ、データドライバ
用スタートパルスＤ−ＳＰ、及びゲートドライバ用スタ
ートパルスＧ−ＳＰを作成するのに用いられる。
ップ４３、４４、インバータ４５、ＯＲ回路４６及び１
２ビット２値カウンタ４２を有する。選択されたデータ
イネーブル信号ＥＮＡＢ−ＩＮＴはフリップフロップ４
３に与えられる。フリップフロップ４３、４４、インバ
ータ４５及びＯＲ回路４６は、内部データイネーブル信
号ＥＮＡＢ−ＩＮＴのＬレベルからＨレベルに変わる先
頭部分を検出する。ＯＲ回路４６の出力信号はリセット
信号として、カウンタ４２に与えられる。リセット信号
に応答して、カウンタ４２はクロックＣＬＫのカウント
動作を開始する。１２ビット２0 〜２11で表されるカウ
ント値は、以下に説明するように、ゲートドライバ用ク
ロックＧ−ＣＬＫ、ラッチパルスＬＰ、データドライバ
用スタートパルスＤ−ＳＰ、及びゲートドライバ用スタ
ートパルスＧ−ＳＰを作成するのに用いられる。
【００６１】図１５Ａは、ゲートドライバ用クロックＧ
−ＣＬＫを作成するタイミング作成回路３２の対応する
回路部分を示す。この回路部分は、デコーダ（＃１）４
７、デコーダ（＃２）４８、及びＪＫフリップフロップ
４９を含む。デコーダ４７、４８は別々に１２ビットの
カウント値をデコードし、それぞれの所定のカウント値
になったときに出力信号を作成してＪＫフリップフロッ
プ４９に出力する。そして、クロックＣＬＫが供給され
るＪＫフリップフロップ４９から、ゲートドライバ用ク
ロックＧ−ＣＬＫが出力される。
−ＣＬＫを作成するタイミング作成回路３２の対応する
回路部分を示す。この回路部分は、デコーダ（＃１）４
７、デコーダ（＃２）４８、及びＪＫフリップフロップ
４９を含む。デコーダ４７、４８は別々に１２ビットの
カウント値をデコードし、それぞれの所定のカウント値
になったときに出力信号を作成してＪＫフリップフロッ
プ４９に出力する。そして、クロックＣＬＫが供給され
るＪＫフリップフロップ４９から、ゲートドライバ用ク
ロックＧ−ＣＬＫが出力される。
【００６２】図１５Ｂは、ラッチパルスＬＰを作成する
タイミング作成回路３２の対応する回路部分を示す。こ
の回路部分は、デコーダ（＃３）５０、デコーダ（＃
４）５１及びＪＫフリップフロップ５２を有する。デコ
ーダ５０、５１は別々に１２ビットのカウント値をデコ
ードし、それぞれの所定のカウント値になったときに出
力信号を作成してＪＫフリップフロップ５２に出力す
る。そして、クロックＣＬＫが供給されるＪＫフリップ
フロップ５２から、ラッチパルスＬＰが出力される。
タイミング作成回路３２の対応する回路部分を示す。こ
の回路部分は、デコーダ（＃３）５０、デコーダ（＃
４）５１及びＪＫフリップフロップ５２を有する。デコ
ーダ５０、５１は別々に１２ビットのカウント値をデコ
ードし、それぞれの所定のカウント値になったときに出
力信号を作成してＪＫフリップフロップ５２に出力す
る。そして、クロックＣＬＫが供給されるＪＫフリップ
フロップ５２から、ラッチパルスＬＰが出力される。
【００６３】図１５Ｃは、ゲートドライバ用スタートパ
ルスＤ−ＳＰを生成するタイミング作成回路３２の対応
する回路部分を示す。図示する回路部分は、デコーダ
（＃５）５３とフリップフロップ５４とを有する。デコ
ーダ５３は、所定のカウント値をデコードしたときに出
力信号をフリップフロップ５４に出力する。クロックＣ
ＬＫが供給されるフリップフロップ５４は、ゲートドラ
イバ用スタートパルスＤ−ＳＰを出力する。
ルスＤ−ＳＰを生成するタイミング作成回路３２の対応
する回路部分を示す。図示する回路部分は、デコーダ
（＃５）５３とフリップフロップ５４とを有する。デコ
ーダ５３は、所定のカウント値をデコードしたときに出
力信号をフリップフロップ５４に出力する。クロックＣ
ＬＫが供給されるフリップフロップ５４は、ゲートドラ
イバ用スタートパルスＤ−ＳＰを出力する。
【００６４】図１５Ｄは、クロックＣＬＫからデータド
ライバ用クロックＤ−ＣＬＫを生成するデータドライバ
用クロック作成回路５５を示す。図１５Ｅは、画像デー
タＤＡＴＡを出力するタイミング作成回路３２の対応す
る回路部分を示す。図示する回路部分は、フリップフロ
ップ５６、セレクタ５７及びフリップフロップ５８を有
する。フリップフロップ５６は、外部画像データ供給源
からの画像データをラッチする。ラッチされた画像デー
タはセレクタ５７に与えられる。セレクタ５７には、表
示領域外表示色データ（白か黒）も与えられている。こ
の色データは、画像データが供給されない場合に選択可
能な第３の表示タイミング制御モードで用いられる。セ
レクタ５７は、データ選択信号に従い外部からの画像デ
ータＤＡＴＡ又は表示領域外表示色データのいずれかを
選択する。上記データ選択信号は、図５に示すＮＯＲ回
路２６の出力信号に相当する。選択された画像データは
フリップフロップ５８にラッチされ、液晶表示パネル１
０に出力される。
ライバ用クロックＤ−ＣＬＫを生成するデータドライバ
用クロック作成回路５５を示す。図１５Ｅは、画像デー
タＤＡＴＡを出力するタイミング作成回路３２の対応す
る回路部分を示す。図示する回路部分は、フリップフロ
ップ５６、セレクタ５７及びフリップフロップ５８を有
する。フリップフロップ５６は、外部画像データ供給源
からの画像データをラッチする。ラッチされた画像デー
タはセレクタ５７に与えられる。セレクタ５７には、表
示領域外表示色データ（白か黒）も与えられている。こ
の色データは、画像データが供給されない場合に選択可
能な第３の表示タイミング制御モードで用いられる。セ
レクタ５７は、データ選択信号に従い外部からの画像デ
ータＤＡＴＡ又は表示領域外表示色データのいずれかを
選択する。上記データ選択信号は、図５に示すＮＯＲ回
路２６の出力信号に相当する。選択された画像データは
フリップフロップ５８にラッチされ、液晶表示パネル１
０に出力される。
【００６５】図１５Ｆは、ゲートドライバ用スタートパ
ルスＧ−ＳＰを出力するタイミング作成回路３２の対応
する回路部分を示す。図１６は、この回路部分の動作を
示すタイミングチャートである。図示する回路部分は、
各フレームの先頭を検出し、第１番目のラインに相当す
る期間中に、内部データイネーブル信号ＥＮＡＢ−ＩＮ
Ｔからゲートドライバ用スタートパルスＧ−ＳＰを作成
する。
ルスＧ−ＳＰを出力するタイミング作成回路３２の対応
する回路部分を示す。図１６は、この回路部分の動作を
示すタイミングチャートである。図示する回路部分は、
各フレームの先頭を検出し、第１番目のラインに相当す
る期間中に、内部データイネーブル信号ＥＮＡＢ−ＩＮ
Ｔからゲートドライバ用スタートパルスＧ−ＳＰを作成
する。
【００６６】図１５Ｆに示す回路部分は、デコーダ（＃
６）５９、保持回路６０、先端検出回路６１、及びデー
タ有効端子を有するフリップフロップ６２を具備してい
る。先端検出回路６１は、フリップフロップ４３、４
４、インバータ４５及び図１４に示すＯＲ回路４６を具
備している。内部データイネーブル信号ＥＮＡＢ−ＩＮ
Ｔが所定期間中にＬレベルに保持されている場合、デコ
ーダ５９はＨレベルのパルスを出力する。このＨレベル
のパルスは、保持回路６０に保持される。そして、保持
回路６０に保持されたＨレベルのパルスは、ＨＬＤとし
て、フリップフロップ６２のデータ端子に出力される。
回路６１は、内部データイネーブル信号ＥＮＡＢ−ＩＮ
Ｔを検出する都度パルスを出力する。回路６１から出力
されたパルスはリセット信号として保持回路６０に与え
られ、データ有効信号としてフリップフロップ６２のデ
ータ有効端子に与えられる。
６）５９、保持回路６０、先端検出回路６１、及びデー
タ有効端子を有するフリップフロップ６２を具備してい
る。先端検出回路６１は、フリップフロップ４３、４
４、インバータ４５及び図１４に示すＯＲ回路４６を具
備している。内部データイネーブル信号ＥＮＡＢ−ＩＮ
Ｔが所定期間中にＬレベルに保持されている場合、デコ
ーダ５９はＨレベルのパルスを出力する。このＨレベル
のパルスは、保持回路６０に保持される。そして、保持
回路６０に保持されたＨレベルのパルスは、ＨＬＤとし
て、フリップフロップ６２のデータ端子に出力される。
回路６１は、内部データイネーブル信号ＥＮＡＢ−ＩＮ
Ｔを検出する都度パルスを出力する。回路６１から出力
されたパルスはリセット信号として保持回路６０に与え
られ、データ有効信号としてフリップフロップ６２のデ
ータ有効端子に与えられる。
【００６７】１ラインが走査されている間において、所
定の一定時間が経過する前に内部データイネーブル信号
ＥＮＡＢ−ＩＮＴはＬレベルからＨレベルに切り替わ
る。隣り合うライン間のブランキング期間において、内
部データイネーブル信号ＥＮＡＢ−ＩＮＴはＬレベルに
保持される。このとき、デコーダ５９はパルスを出力す
る。このパルスは保持回路６０に保持される。所定の一
定期間経過後、内部データイネーブル信号ＥＮＡＢ−Ｉ
ＮＴはＨレベルに切り替わる。これは、次のラインの先
頭を示している。図１６の＊で示すパルスがフリップフ
ロップ６２のデータ有効端子に与えられる。フリップフ
ロップ６２はデータ端子を介して、Ｈレベル信号を受け
取る。従って、内部イネーブル信号ＥＮＡＢ−ＩＮＴの
次の立ち上がりエッジが検出されるまで、フリップフロ
ップ６２の出力信号はＨレベルに保持される。
定の一定時間が経過する前に内部データイネーブル信号
ＥＮＡＢ−ＩＮＴはＬレベルからＨレベルに切り替わ
る。隣り合うライン間のブランキング期間において、内
部データイネーブル信号ＥＮＡＢ−ＩＮＴはＬレベルに
保持される。このとき、デコーダ５９はパルスを出力す
る。このパルスは保持回路６０に保持される。所定の一
定期間経過後、内部データイネーブル信号ＥＮＡＢ−Ｉ
ＮＴはＨレベルに切り替わる。これは、次のラインの先
頭を示している。図１６の＊で示すパルスがフリップフ
ロップ６２のデータ有効端子に与えられる。フリップフ
ロップ６２はデータ端子を介して、Ｈレベル信号を受け
取る。従って、内部イネーブル信号ＥＮＡＢ−ＩＮＴの
次の立ち上がりエッジが検出されるまで、フリップフロ
ップ６２の出力信号はＨレベルに保持される。
【００６８】以上説明したように、本発明の一実施形態
によれば、画像データ供給源からデータイネーブル信号
ＥＮＡＢが供給された場合には、データイネーブル信号
ＥＮＡＢに基づく表示タイミングにより液晶表示パネル
における画像データＤＡＴＡの表示タイミングを制御す
ることができる。したがって、液晶表示パネルにおける
画像データＤＡＴＡの表示タイミングを水平方向及び垂
直方向のバックポーチ、フロントポーチに依存させず、
任意のタイミングで行うことができ、表示タイミングを
異にする機器ごとに液晶表示装置用タイミングコントロ
ーラを設計する必要がないので、液晶表示装置を備える
パーソナルコンピュータ等、液晶表示装置用タイミング
コントローラを必要とする製品の開発の迅速化を図るこ
とができる。
によれば、画像データ供給源からデータイネーブル信号
ＥＮＡＢが供給された場合には、データイネーブル信号
ＥＮＡＢに基づく表示タイミングにより液晶表示パネル
における画像データＤＡＴＡの表示タイミングを制御す
ることができる。したがって、液晶表示パネルにおける
画像データＤＡＴＡの表示タイミングを水平方向及び垂
直方向のバックポーチ、フロントポーチに依存させず、
任意のタイミングで行うことができ、表示タイミングを
異にする機器ごとに液晶表示装置用タイミングコントロ
ーラを設計する必要がないので、液晶表示装置を備える
パーソナルコンピュータ等、液晶表示装置用タイミング
コントローラを必要とする製品の開発の迅速化を図るこ
とができる。
【００６９】また、本発明の一実施形態によれば、画像
データ供給源からデータイネーブル信号ＥＮＡＢが供給
されず、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳ
ＹＮＣが供給された場合には、水平同期信号ＨＳＹＮＣ
及び垂直同期信号ＶＳＹＮＣに基づく表示タイミングに
より液晶表示パネルにおける画像データＤＡＴＡの表示
タイミングを制御することができる。
データ供給源からデータイネーブル信号ＥＮＡＢが供給
されず、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳ
ＹＮＣが供給された場合には、水平同期信号ＨＳＹＮＣ
及び垂直同期信号ＶＳＹＮＣに基づく表示タイミングに
より液晶表示パネルにおける画像データＤＡＴＡの表示
タイミングを制御することができる。
【００７０】したがって、障害等によりデータイネーブ
ル信号ＥＮＡＢが供給されなくても画像データの表示を
行えるとともに、従来の液晶表示装置用タイミングコン
トローラと同様に、水平方向及び垂直方向のバックポー
チ、フロントポーチに依存した、特定の表示タイミング
でのみ画像表示のタイミングを制御することを希望する
ユーザの要望に応えることができる。
ル信号ＥＮＡＢが供給されなくても画像データの表示を
行えるとともに、従来の液晶表示装置用タイミングコン
トローラと同様に、水平方向及び垂直方向のバックポー
チ、フロントポーチに依存した、特定の表示タイミング
でのみ画像表示のタイミングを制御することを希望する
ユーザの要望に応えることができる。
【００７１】また、本発明の一実施形態によれば、画像
データ供給源からデータイネーブル信号ＥＮＡＢ、水平
同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給
されない場合においても、液晶表示パネルを交流駆動
し、液晶表示パネルの各画素の液晶に直流電圧が印加さ
れ続けることを防ぐことができるので、液晶の劣化を抑
制し、信頼性の向上を図ることができる。
データ供給源からデータイネーブル信号ＥＮＡＢ、水平
同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給
されない場合においても、液晶表示パネルを交流駆動
し、液晶表示パネルの各画素の液晶に直流電圧が印加さ
れ続けることを防ぐことができるので、液晶の劣化を抑
制し、信頼性の向上を図ることができる。
【００７２】また、本発明の一実施形態によれば、タイ
ミング作成回路３２は、データイネーブル信号ＥＮＡＢ
あるいは擬似データイネーブル信号ＥＮＡＢ−Ｄ１ある
いは擬似データイネーブル信号ＥＮＡＢ−Ｄ２に基づい
て表示タイミングを作成するようにしている。したがっ
て、図１７に示すように、水平方向のブランク領域を水
平方向のデータ表示領域の両側に数クロック分、例え
ば、２クロック分とし、垂直方向のブランク領域を垂直
方向のデータ表示領域の上下に数クロック分、例えば、
２クロック分とすることができ、従来例の場合よりも短
い水平期間及び垂直期間で液晶表示パネルを駆動するこ
とができる。
ミング作成回路３２は、データイネーブル信号ＥＮＡＢ
あるいは擬似データイネーブル信号ＥＮＡＢ−Ｄ１ある
いは擬似データイネーブル信号ＥＮＡＢ−Ｄ２に基づい
て表示タイミングを作成するようにしている。したがっ
て、図１７に示すように、水平方向のブランク領域を水
平方向のデータ表示領域の両側に数クロック分、例え
ば、２クロック分とし、垂直方向のブランク領域を垂直
方向のデータ表示領域の上下に数クロック分、例えば、
２クロック分とすることができ、従来例の場合よりも短
い水平期間及び垂直期間で液晶表示パネルを駆動するこ
とができる。
【００７３】
【発明の効果】請求項１に記載の液晶表示パネルのタイ
ミングコントローラ、請求項６に記載の方法及び請求項
７に記載の液晶表示装置によれば、画像データがパネル
に供給されている間にアクティブになるデータイネーブ
ル信号を検出して表示タイミングを制御することとした
ため、データイネーブル信号を検出することにより表示
を開始することができ、データイネーブル信号がアクテ
ィブになるタイミングがいつであっても、確実に液晶表
示パネルの先頭から画像データを表示することができる
ようになる。よって、従来のように、水平及び垂直同期
信号のバックポーチ、フロントポーチに関係なく、自由
に表示タイミングの制御が可能になり、電子装置のあら
ゆる表示タイミング仕様に対応できる。
ミングコントローラ、請求項６に記載の方法及び請求項
７に記載の液晶表示装置によれば、画像データがパネル
に供給されている間にアクティブになるデータイネーブ
ル信号を検出して表示タイミングを制御することとした
ため、データイネーブル信号を検出することにより表示
を開始することができ、データイネーブル信号がアクテ
ィブになるタイミングがいつであっても、確実に液晶表
示パネルの先頭から画像データを表示することができる
ようになる。よって、従来のように、水平及び垂直同期
信号のバックポーチ、フロントポーチに関係なく、自由
に表示タイミングの制御が可能になり、電子装置のあら
ゆる表示タイミング仕様に対応できる。
【００７４】請求項２に記載のタイミングコントローラ
によれば、パネル駆動の開始タイミングを、検出したデ
ータイネーブル信号に基づいて決めることができるの
で、データイネーブル信号がどのタイミングでアクティ
ブになっても、確実に液晶表示パネルの先頭から画像デ
ータを表示することができる。請求項３に記載のタイミ
ングコントローラによれば、従来のようにフレーム間の
識別は同期信号（垂直同期信号）を用いることなく、デ
ータイネーブル信号に基づいてフレーム間の識別を行う
ことができる。
によれば、パネル駆動の開始タイミングを、検出したデ
ータイネーブル信号に基づいて決めることができるの
で、データイネーブル信号がどのタイミングでアクティ
ブになっても、確実に液晶表示パネルの先頭から画像デ
ータを表示することができる。請求項３に記載のタイミ
ングコントローラによれば、従来のようにフレーム間の
識別は同期信号（垂直同期信号）を用いることなく、デ
ータイネーブル信号に基づいてフレーム間の識別を行う
ことができる。
【００７５】請求項４に記載のタイミングコントローラ
によれば、外部からのデータイネーブル信号の供給が何
らかの原因で停止しても、擬似的にデータイネーブル信
号を作成することにより、表示を継続して行うことがで
き。、また、水平及び垂直同期信号を検出しているの
で、従来と同様の表示タイミング制御も行うことがで
き、ユーザの要望にフレキシブルに対応できる。
によれば、外部からのデータイネーブル信号の供給が何
らかの原因で停止しても、擬似的にデータイネーブル信
号を作成することにより、表示を継続して行うことがで
き。、また、水平及び垂直同期信号を検出しているの
で、従来と同様の表示タイミング制御も行うことがで
き、ユーザの要望にフレキシブルに対応できる。
【００７６】請求項５に記載のタイミングコントローラ
によれば、障害等により水平及び垂直同期信号及びデー
タイネーブル信号が供給されない（検出されない）場合
でも、擬似データイネーブル信号を生成しているので、
液晶表示パネルを交流駆動して黒又は白等の所定の画像
データを表示することができ、液晶表示パネルの各画素
の液晶に直流電圧が印加され続けることを防ぐことがで
きる。
によれば、障害等により水平及び垂直同期信号及びデー
タイネーブル信号が供給されない（検出されない）場合
でも、擬似データイネーブル信号を生成しているので、
液晶表示パネルを交流駆動して黒又は白等の所定の画像
データを表示することができ、液晶表示パネルの各画素
の液晶に直流電圧が印加され続けることを防ぐことがで
きる。
【図１】従来の液晶表示装置を示すブロック図である。
【図２】図１に示す従来の液晶表示装置の水平方向の駆
動タイミングを示すタイミングチャートである。
動タイミングを示すタイミングチャートである。
【図３】図１に示す従来の液晶表示装置の垂直方向の駆
動タイミングを示すタイミングチャートである。
動タイミングを示すタイミングチャートである。
【図４】図１に示す従来の液晶表示装置の１垂直周期期
間におけるデータ表示領域とブランク領域との関係を示
す図である。
間におけるデータ表示領域とブランク領域との関係を示
す図である。
【図５】本発明の一実施例によるタイミングコントロー
ラを示すブロック図である。
ラを示すブロック図である。
【図６】図５に示す保護回路２７の構成を示すブロック
図である。
図である。
【図７】図５に示すタイミング作成回路３２の動作を示
すタイミングチャート（Ｄフリップフロップ２０の出力
はハイレベルになった場合）である。
すタイミングチャート（Ｄフリップフロップ２０の出力
はハイレベルになった場合）である。
【図８】図５に示すタイミング作成回路３２の動作を示
すタイミングチャート（Ｄフリップフロップ２０の出力
がロウレベルで、ＡＮＤ回路２４の出力がハイレベルに
なった場合）である。
すタイミングチャート（Ｄフリップフロップ２０の出力
がロウレベルで、ＡＮＤ回路２４の出力がハイレベルに
なった場合）である。
【図９】図５に示すタイミング作成回路３２の動作を示
すタイミングチャート（Ｄフリップフロップ２０の出力
がロウレベルに維持され、ＡＮＤ回路２４の出力がハイ
レベルになった場合）である。
すタイミングチャート（Ｄフリップフロップ２０の出力
がロウレベルに維持され、ＡＮＤ回路２４の出力がハイ
レベルになった場合）である。
【図１０】図５に示すタイミング作成回路３２の動作を
示すタイミングチャート（Ｄフリップフロップ２０の出
力がロウレベルで、ＡＮＤ回路２４の出力がロウレベル
に維持された場合）である。
示すタイミングチャート（Ｄフリップフロップ２０の出
力がロウレベルで、ＡＮＤ回路２４の出力がロウレベル
に維持された場合）である。
【図１１】図５に示すタイミング作成回路３２の動作を
示すタイミングチャート（Ｄフリップフロップ２０の出
力がロウレベルで、ＡＮＤ回路２４の出力がロウレベル
に維持された場合）である。
示すタイミングチャート（Ｄフリップフロップ２０の出
力がロウレベルで、ＡＮＤ回路２４の出力がロウレベル
に維持された場合）である。
【図１２】図５に示すタイミングコントローラの動作を
示すフローチャートである。
示すフローチャートである。
【図１３】図５に示すタイミング作成回路３２の内部構
成を示すブロック図（その１）である。
成を示すブロック図（その１）である。
【図１４】図５に示すタイミング作成回路３２の内部構
成を示すブロック図（その２）である。
成を示すブロック図（その２）である。
【図１５】図５に示すタイミング作成回路３２の内部構
成を示すブロック図（その３）である。
成を示すブロック図（その３）である。
【図１６】図１５Ｆの動作を示すタイミングチャートで
ある。
ある。
【図１７】本発明の一実施例による１垂直周期期間にお
けるデータ表示領域とブランク領域との関係を示す図で
ある。
けるデータ表示領域とブランク領域との関係を示す図で
ある。
ＶＳＹＮＣ 垂直同期信号 ＨＳＹＮＣ 水平同期信号 ＥＮＡＢ データイネーブル信号 ＣＬＫ クロック ＤＡＴＡ 画像データ ＥＮＡＢ−Ｄ１ 擬似データイネーブル信号 ＥＮＡＢ−Ｄ２ 擬似データイネーブル信号 Ｄ−ＣＬＫ データドライバ用クロック Ｄ−ＳＰ データドライバ用スタートパルス ＬＰ ラッチパルス Ｇ−ＣＬＫ ゲートドライバ用クロック Ｇ−ＳＰ ゲートドライバ用スタートパルス
Claims (8)
- 【請求項１】液晶表示パネルのタイミングコントローラ
において、 タイミングコントローラに与えられるデータイネーブル
信号を検出するデータイネーブル信号検出回路と、 検出されたデータイネーブル信号に基づいて、液晶表示
パネルに表示する画像データの表示タイミングを制御す
るタイミング作成回路とを有することを特徴とするタイ
ミングコントローラ。 - 【請求項２】データイネーブル信号から、液晶表示パネ
ルの各ラインの駆動を開始させるための第１のスタート
パルスを作成する第１の回路と、データイネーブル信号
から、液晶表示パネルの走査ラインの駆動を開始させる
ための第２のスタートパルスを作成する第２の回路とを
有することを特徴とする請求項１記載のタイミングコン
トローラ。 - 【請求項３】タイミング作成回路は、データイネーブル
信号に基づいて、各フレームの開始を検出する回路部分
を有することを特徴とする請求項１記載のタイミングコ
ントローラ。 - 【請求項４】前記タイミングコントローラは更に、 水平及び垂直同期信号を検出する同期信号検出回路と、 データイネーブル信号検出回路がデータイネーブル信号
を検出しない状態において、水平及び垂直同期信号が検
出された場合に、擬似データイネーブル信号を生成する
擬似データイネーブル信号作成回路とを有し、 タイミング作成回路は擬似データイネーブル信号に基づ
いて画像データの表示タイミングを制御することを特徴
とする請求項１記載のタイミングコントローラ。 - 【請求項５】前記タイミングコントローラは更に、 水平及び垂直同期信号を検出する同期信号検出回路と、 水平及び垂直同期信号が検出されない場合に擬似データ
イネーブル信号を生成する保護回路とを有し、 タイミング作成回路は擬似データイネーブル信号に基づ
いて画像データの表示タイミングを制御することを特徴
とする請求項１記載のタイミングコントローラ。 - 【請求項６】液晶表示パネルの表示タイミングを制御す
る方法において、 タイミングコントローラに与えられるデータイネーブル
信号を検出し、 検出したデータイネーブル信号に基づいて、液晶表示パ
ネルに表示する画像データの表示タイミングを制御する
ことを特徴とする方法。 - 【請求項７】信号ライン及び走査ラインを有する液晶表
示パネルと、 信号ラインを駆動するデータドライバと、 走査ラインを駆動するゲートドライバと、 液晶表示パネルに表示する画像データの表示タイミング
を制御するのタイミングコントローラとを有し、 タイミングコントローラは、 タイミングコントローラに与えられるデータイネーブル
信号を検出するデータイネーブル信号検出回路と、 検出されたデータイネーブル信号に基づいて、液晶表示
パネルに表示する画像データの表示タイミングを制御す
るタイミング作成回路とを有することを特徴とする液晶
表示装置。 - 【請求項８】前記タイミングコントローラは請求項２な
いし５のいずれか一項に記載されているタイミングコン
トローラであることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10745498A JP4248045B2 (ja) | 1997-04-18 | 1998-04-17 | 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-101606 | 1997-04-18 | ||
| JP10160697 | 1997-04-18 | ||
| JP10745498A JP4248045B2 (ja) | 1997-04-18 | 1998-04-17 | 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH113070A true JPH113070A (ja) | 1999-01-06 |
| JP4248045B2 JP4248045B2 (ja) | 2009-04-02 |
Family
ID=26442463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10745498A Expired - Fee Related JP4248045B2 (ja) | 1997-04-18 | 1998-04-17 | 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4248045B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002351432A (ja) * | 2000-12-20 | 2002-12-06 | Lg Phillips Lcd Co Ltd | 液晶表示装置の駆動方法及び装置 |
| US6600469B1 (en) | 2000-01-07 | 2003-07-29 | Fujitsu Display Technologies Corporation | Liquid crystal display with pre-writing and method for driving the same |
| KR100507272B1 (ko) * | 1999-12-29 | 2005-08-10 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시 장치의 스타트 펄스신호 발생 회로 |
| JP2006171125A (ja) * | 2004-12-13 | 2006-06-29 | Nec Lcd Technologies Ltd | 表示装置及び自動同期判定回路 |
| JP2007079077A (ja) * | 2005-09-14 | 2007-03-29 | Sharp Corp | タイミングコントローラ及び画像表示装置 |
| JP2008116934A (ja) * | 2006-10-31 | 2008-05-22 | Toppoly Optoelectronics Corp | 画像表示システムの電源遮断時の残像をなくす方法 |
| US7443450B2 (en) | 2004-10-05 | 2008-10-28 | Samsung Electronics Co., Ltd. | Sync processor of flat panel display for determining signal safety on the basis of HSYNC/VSYNC signal generated according to data enable signal |
| JP2009031661A (ja) * | 2007-07-30 | 2009-02-12 | Nec Lcd Technologies Ltd | 画像処理方法、画像表示装置及びそのタイミングコントローラ |
| KR100911848B1 (ko) | 2008-04-01 | 2009-08-11 | 주식회사 실리콘웍스 | 액정표시장치의 소스 드라이버 칩의 내부에서 프레임스타트펄스 신호를 생성하는 방법 |
| JP2009288627A (ja) * | 2008-05-30 | 2009-12-10 | Oki Semiconductor Co Ltd | 表示パネルのソースドライバ及びその駆動制御方法 |
| US7649530B2 (en) | 2004-10-13 | 2010-01-19 | Nec Lcd Technologies, Ltd. | Mode-selecting apparatus, display apparatus including the same, and method of selecting a mode in display unit |
| JP2011041071A (ja) * | 2009-08-12 | 2011-02-24 | Canon Inc | 画像処理装置、画像処理方法 |
| US8624817B2 (en) | 2009-06-02 | 2014-01-07 | Samsung Display Co., Ltd. | Method of synchronizing a driving device and display apparatus for performing the method |
| JP2015186146A (ja) * | 2014-03-25 | 2015-10-22 | セイコーエプソン株式会社 | 表示制御装置及び表示装置 |
| JP2015186147A (ja) * | 2014-03-25 | 2015-10-22 | セイコーエプソン株式会社 | 撮像装置、画像処理装置、表示制御装置、及び撮像表示装置 |
-
1998
- 1998-04-17 JP JP10745498A patent/JP4248045B2/ja not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100507272B1 (ko) * | 1999-12-29 | 2005-08-10 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시 장치의 스타트 펄스신호 발생 회로 |
| US6600469B1 (en) | 2000-01-07 | 2003-07-29 | Fujitsu Display Technologies Corporation | Liquid crystal display with pre-writing and method for driving the same |
| US7079105B2 (en) | 2000-01-07 | 2006-07-18 | Sharp Kabushiki Kaisha | Liquid crystal display with pre-writing and method for driving the same |
| US7391405B2 (en) | 2000-12-20 | 2008-06-24 | Lg. Philips Lcd Co., Ltd. | Method and apparatus for driving liquid crystal display |
| JP2002351432A (ja) * | 2000-12-20 | 2002-12-06 | Lg Phillips Lcd Co Ltd | 液晶表示装置の駆動方法及び装置 |
| US7443450B2 (en) | 2004-10-05 | 2008-10-28 | Samsung Electronics Co., Ltd. | Sync processor of flat panel display for determining signal safety on the basis of HSYNC/VSYNC signal generated according to data enable signal |
| US7649530B2 (en) | 2004-10-13 | 2010-01-19 | Nec Lcd Technologies, Ltd. | Mode-selecting apparatus, display apparatus including the same, and method of selecting a mode in display unit |
| JP2006171125A (ja) * | 2004-12-13 | 2006-06-29 | Nec Lcd Technologies Ltd | 表示装置及び自動同期判定回路 |
| JP2007079077A (ja) * | 2005-09-14 | 2007-03-29 | Sharp Corp | タイミングコントローラ及び画像表示装置 |
| JP2008116934A (ja) * | 2006-10-31 | 2008-05-22 | Toppoly Optoelectronics Corp | 画像表示システムの電源遮断時の残像をなくす方法 |
| JP2009031661A (ja) * | 2007-07-30 | 2009-02-12 | Nec Lcd Technologies Ltd | 画像処理方法、画像表示装置及びそのタイミングコントローラ |
| KR100911848B1 (ko) | 2008-04-01 | 2009-08-11 | 주식회사 실리콘웍스 | 액정표시장치의 소스 드라이버 칩의 내부에서 프레임스타트펄스 신호를 생성하는 방법 |
| JP2009288627A (ja) * | 2008-05-30 | 2009-12-10 | Oki Semiconductor Co Ltd | 表示パネルのソースドライバ及びその駆動制御方法 |
| US8519931B2 (en) | 2008-05-30 | 2013-08-27 | Oki Semiconductor Co., Ltd. | Source driver for display panel and drive control method |
| US8624817B2 (en) | 2009-06-02 | 2014-01-07 | Samsung Display Co., Ltd. | Method of synchronizing a driving device and display apparatus for performing the method |
| JP2011041071A (ja) * | 2009-08-12 | 2011-02-24 | Canon Inc | 画像処理装置、画像処理方法 |
| JP2015186146A (ja) * | 2014-03-25 | 2015-10-22 | セイコーエプソン株式会社 | 表示制御装置及び表示装置 |
| JP2015186147A (ja) * | 2014-03-25 | 2015-10-22 | セイコーエプソン株式会社 | 撮像装置、画像処理装置、表示制御装置、及び撮像表示装置 |
| US9886893B2 (en) | 2014-03-25 | 2018-02-06 | Seiko Epson Corporation | Display control device and display apparatus for controlling an image based on an image signal synchronized with a horizontal synchronization signal and a control signal indicating that the image signal is valid or invalid |
| US10347171B2 (en) | 2014-03-25 | 2019-07-09 | Seiko Epson Corporation | Imaging device including timing generator that generates vertical synchronization signal after number of lines of valid image signal reaches number of valid lines of vertical scanning period |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4248045B2 (ja) | 2009-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2892010B2 (ja) | 表示制御方式 | |
| US5592187A (en) | Plasma display control system | |
| US7176874B2 (en) | Controller and control method for liquid-crystal display panel, and liquid-crystal display device | |
| JP4248045B2 (ja) | 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置 | |
| JP2003167545A (ja) | 画像表示用信号の異常検出方法および画像表示装置 | |
| US6812915B2 (en) | Liquid crystal display device | |
| JP4668202B2 (ja) | タイミング信号生成回路、電子デバイス、表示装置、受像装置、及び電子デバイスの駆動方法 | |
| US7224340B2 (en) | Method of processing signal of LCM timing controller | |
| JP3315632B2 (ja) | メモリー制御装置とこれを用いた液晶表示装置 | |
| KR101325982B1 (ko) | 액정표시장치 및 이의 구동방법 | |
| JP2002304163A (ja) | 液晶表示装置の駆動方法及び装置 | |
| JPH10319916A (ja) | 液晶表示装置 | |
| JP2000284761A (ja) | 表示装置および表示装置用インターフェイス回路 | |
| US6593918B2 (en) | Matrix-type panel driving circuit and method and liquid crystal display device | |
| US5757352A (en) | Image information control apparatus and display device | |
| JP2004302415A (ja) | 液晶表示装置 | |
| JPH04287089A (ja) | プラズマディスプレイ装置 | |
| EP0519743B1 (en) | Image information control apparatus and display device | |
| JP3484431B2 (ja) | 表示装置と表示方法 | |
| JP2002149104A (ja) | 表示装置 | |
| JP2001154628A (ja) | 表示装置 | |
| JP2004309961A (ja) | 液晶表示装置 | |
| JP2001282191A (ja) | 表示装置及びインターフェイス回路 | |
| JPH07219486A (ja) | 液晶表示装置 | |
| JPH06175621A (ja) | 表示装置と表示制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20050404 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| A711 | Notification of change in applicant |
Effective date: 20050712 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
| A711 | Notification of change in applicant |
Effective date: 20050713 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Effective date: 20080227 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080924 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20081119 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20081216 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20090113 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20130123 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |