JPH11287831A - Resistance measuring method and apparatus, and electron source manufacturing method and apparatus - Google Patents
Resistance measuring method and apparatus, and electron source manufacturing method and apparatusInfo
- Publication number
- JPH11287831A JPH11287831A JP8896498A JP8896498A JPH11287831A JP H11287831 A JPH11287831 A JP H11287831A JP 8896498 A JP8896498 A JP 8896498A JP 8896498 A JP8896498 A JP 8896498A JP H11287831 A JPH11287831 A JP H11287831A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- wiring
- row
- resistance
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 マトリクス状に配置された抵抗性素子の抵抗
値を配線抵抗による電圧降下の影響を無くして正確に測
定する。
【解決手段】 m(mは正の整数)本の行配線とn(n
は正の整数)本の列配線とによりマトリクス状に配線さ
れたm×n個の抵抗性素子の抵抗を測定する抵抗測定装
置であって、行配線4021及び列配線4022のそれ
ぞれの両端部と、これら両端部間の少なくとも一箇所以
上で行配線4021及び列配線4022のそれぞれにプ
ローブ針4042を接触させ、これらプローブ針からの
信号線を各行配線及び各列配線ごとに短絡した行方向信
号線群4041、列方向信号線群4042を形成し、行
方向信号線群4041のそれぞれをシャント抵抗403
4を介して接地し、印加パタ切替回路4031により、
列方向信号線群4042のそれぞれを順次選択して所定
電圧Vsを印加し、この電圧印加に対応して行及び列配
線に接続されたプローブ針における電圧を測定し、この
測定された電圧値に基づいて、接点解析方程式を用いて
複数の抵抗性素子4023の各々の抵抗値を算出する。
(57) [PROBLEMS] To accurately measure the resistance value of resistive elements arranged in a matrix without the effect of voltage drop due to wiring resistance. SOLUTION: m (m is a positive integer) row wirings and n (n
Is a positive integer) is a resistance measuring device for measuring the resistance of m × n resistive elements wired in a matrix with column wirings, wherein each end of a row wiring 4021 and a column wiring 4022 is A row direction signal line in which the probe needle 4042 is brought into contact with each of the row wiring 4021 and the column wiring 4022 at least at one or more positions between both ends thereof, and a signal line from the probe needle is short-circuited for each row wiring and each column wiring. A group 4041 and a column direction signal line group 4042 are formed, and each of the row direction signal line groups 4041 is connected to the shunt resistor 403.
4 and grounded via an application pattern switching circuit 4031.
Each of the column direction signal line groups 4042 is sequentially selected, a predetermined voltage Vs is applied, and a voltage at a probe needle connected to a row and a column wiring is measured in response to the voltage application. Based on this, the resistance value of each of the plurality of resistive elements 4023 is calculated using the contact analysis equation.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、例えば、マトリク
ス状に配設された抵抗性素子の抵抗値を測定するのに好
適な抵抗測定方法及びその装置に関し、また、この抵抗
測定方法及び装置を応用した電子源の製造方法及び装置
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resistance measuring method and apparatus suitable for measuring, for example, the resistance values of resistive elements arranged in a matrix, and to a method and an apparatus for measuring the resistance. The present invention relates to a method and apparatus for manufacturing an applied electron source.
【0002】[0002]
【従来の技術】従来、電気回路内の素子の抵抗測定方法
としては種々の方法が提案されているが、その代表的な
方法としては電圧降下法とブリッジ法とがある。2. Description of the Related Art Conventionally, various methods have been proposed as a method for measuring the resistance of an element in an electric circuit. Typical methods include a voltage drop method and a bridge method.
【0003】電圧降下法は、測定する素子に規定電流を
流したとき、その素子の両端に生じる電圧を測定するこ
とにより、その素子の抵抗値を測定するものである。ま
た、ブリッジ法は、よく知られている例えばホイートス
トンブリッジのように、被測定素子と既知の抵抗値をも
つ抵抗とでブリッジの辺を形成し、既知の抵抗値を可変
させて、そのブリッジが平衡状態になったときに、その
被測定素子の抵抗値を決定するものである。In the voltage drop method, when a specified current is applied to an element to be measured, the resistance value of the element is measured by measuring the voltage generated across the element. Also, the bridge method is to form a side of a bridge with a device under test and a resistor having a known resistance value, such as a well-known Wheatstone bridge, and vary the known resistance value. When an equilibrium state is reached, the resistance value of the device under test is determined.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、上述し
た電圧降下法やブリッジ法を応用した従来の抵抗測定方
法では、マトリクス状に配線された抵抗性素子の抵抗値
を個々に測定することができなかった。However, in the conventional resistance measuring method to which the voltage drop method and the bridge method described above are applied, it is not possible to individually measure the resistance values of the resistive elements wired in a matrix. Was.
【0005】被測定回路であるマトリクス回路は、m本
(mは整数)の行配線とn本(nは整数)の列配線、及
びこれら行及び列配線に接続されたm×n個の抵抗性素
子を有し、これらm×n個の抵抗性素子は、各々その一
端が行配線に接続され、もう一端が列配線に接続される
マトリクス回路である(このような配線を単純マトリク
スとよぶ)。この単純マトリクス回路は、例えば複数の
画素から構成される画像表示装置などで用いられる回路
である。A matrix circuit, which is a circuit to be measured, has m (m is an integer) row wirings and n (n is an integer) column wirings and m × n resistors connected to these row and column wirings. Each of these m × n resistive elements is a matrix circuit having one end connected to a row wiring and the other end connected to a column wiring (such a wiring is called a simple matrix). ). This simple matrix circuit is a circuit used in, for example, an image display device including a plurality of pixels.
【0006】この単純マトリクス回路では、複雑でかつ
非常に多数の電流経路があるため、この回路内のある行
配線、列配線に接続されている抵抗性素子の抵抗値を測
定する際に、その素子が接続されている行配線と列配線
との間の抵抗値を単に測定しても正確な抵抗値が測定で
きなかった。このため、このマトリクス回路上の抵抗性
素子の個々の抵抗値を測定するには、最も原始的には、
抵抗値を測定したい素子に接続されている行配線及び列
配線の接合部を、他の配線から分離・切断して複雑な電
流の回りこみ経路を完全に遮断した後、その抵抗性素子
の両端にプローブ等を接触させて、その抵抗値を計測し
なければならなかった。In this simple matrix circuit, there are complicated and extremely large number of current paths. Therefore, when measuring the resistance value of the resistive element connected to a certain row wiring or column wiring in this circuit, Simply measuring the resistance between the row wiring and the column wiring to which the element is connected could not accurately measure the resistance. Therefore, to measure the individual resistance values of the resistive elements on this matrix circuit, most primitively,
Separate and cut the junction of the row and column wires connected to the element whose resistance value you want to measure from other wiring to completely cut off the complicated current wraparound path. A probe or the like was brought into contact with the probe, and the resistance value had to be measured.
【0007】しかし、このような切断処理を行うと、そ
の後にマトリクス回路を実際の用途に使用する際には、
その切断した箇所を再度接続させなければならず、非常
に操作性が悪かった。However, when such a cutting process is performed, when the matrix circuit is subsequently used for actual use,
The cut portion had to be connected again, and the operability was very poor.
【0008】特に本願発明者らは、抵抗性素子を含むマ
トリクス回路での抵抗測定の応用の一例として、画像表
示装置の製造装置(製造検査装置)の検討を行ってき
た。その際、マトリクス回路内の各部を切断したあとに
修復しても完全には修復できず、このマトリクス回路を
画像表示装置として使用するのに支障をきたすなどの問
題があった。そこで本願発明者らは、単純マトリクス回
路において行配線や列配線を切断することなく、単純マ
トリクス回路状に配置された抵抗性素子の個々の抵抗値
を精度よく測定する抵抗測定装置やその測定の方法につ
いて研究を行ってきた。In particular, the present inventors have studied an apparatus for manufacturing an image display apparatus (manufacturing inspection apparatus) as an example of application of resistance measurement in a matrix circuit including a resistive element. In this case, even if each part in the matrix circuit is repaired after being cut, it cannot be completely repaired, and there is a problem that the matrix circuit is hindered from being used as an image display device. Therefore, the inventors of the present application have developed a resistance measuring apparatus and a resistance measuring apparatus for accurately measuring individual resistance values of resistive elements arranged in a simple matrix circuit without cutting a row wiring or a column wiring in a simple matrix circuit. I've been studying how to do it.
【0009】このような抵抗測定装置は大きく分けると
2つの部分から構成される。Such a resistance measuring device can be roughly divided into two parts.
【0010】その一つは被測定基板上の行配線及び列配
線と電気的にコンタクトをとるためのコンタクトプロー
ブと、そのプローブを介して被測定基板に電圧を印加し
たり、各配線の電圧を測定するための測定回路等とを備
える計測部である。また、もう一つは上記計測部の測定
回路によって測定された電圧値から、被測定基板上のマ
トリクス回路状に配置された抵抗性素子の個々の抵抗値
を算出するための演算部である。なお、この演算部は、
抵抗値の算出を行うためのソフトウェアを備えたコンピ
ュータ装置などによって実現される。One of them is a contact probe for making electrical contact with a row wiring and a column wiring on a substrate to be measured, and a voltage is applied to the substrate to be measured via the probe, and the voltage of each wiring is reduced. It is a measurement unit including a measurement circuit and the like for measurement. The other is an operation unit for calculating individual resistance values of the resistive elements arranged in a matrix circuit on the substrate to be measured from the voltage values measured by the measurement circuit of the measurement unit. Note that this operation unit
It is realized by a computer device having software for calculating the resistance value.
【0011】図25(A)(B)は、プローブ針を被測
定基板上の行配線及び列配線と接触させた時の位置関係
を表した図である。なお、図25(A)はその位置関係
を図27の真上(Z方向)から眺めた図である。また図
25(B)は図25(A)のA−A’を含む鉛直な平面
(xzに平行な平面)で切ったときの断面図を表してい
る。FIGS. 25A and 25B are views showing the positional relationship when the probe needle is brought into contact with the row wiring and the column wiring on the substrate to be measured. FIG. 25A is a diagram of the positional relationship as viewed from directly above (Z direction) in FIG. FIG. 25B is a cross-sectional view taken along a vertical plane (plane parallel to xz) including AA ′ in FIG.
【0012】また図25(A)(B)において、301
8はプローブ針固定ブロック、3015はプローブ針、
3016は被測定基板、3017は被測定基板3016
上に配設された行配線、3019は列配線を示してい
る。なお、簡略化のため、同図では抵抗性素子は明記し
なかったが、被測定基板3016上のその配置に関して
は前述した通りである。Further, in FIGS. 25A and 25B, 301
8 is a probe needle fixing block, 3015 is a probe needle,
3016 is a substrate to be measured, 3017 is a substrate to be measured 3016
Row wirings arranged above, and 3019, column wirings. For the sake of simplicity, the resistive elements are not shown in the figure, but their arrangement on the substrate to be measured 3016 is as described above.
【0013】ここで測定を行う際には、図25(B)に
示すように、ステージ3012の上に被測定基板301
6を載置し、プローブカード3011のステージ側の面
に配置されたプローブ針3015を各行配線3017、
列配線3019の両端部に接触させて電気的に接続す
る。ここでプローブ針3015は、図25(A)(B)
に示すとおり、被測定基板3016の四辺に対応した位
置にあって、その位置で接触するように配置をされてい
る。以上のようなコンタクトプローブによって、被測定
基板3016上の回路と電気的にコンタクトをとり、そ
の一方でコンタクトプローブを測定回路に接続して計測
を行っている。At the time of performing the measurement, as shown in FIG.
6 is placed, and the probe needles 3015 arranged on the stage-side surface of the probe card 3011 are connected to each row wiring 3017,
The both ends of the column wiring 3019 are brought into contact and electrically connected. Here, the probe needle 3015 is shown in FIGS.
As shown in (1), they are located at positions corresponding to the four sides of the substrate to be measured 3016, and are arranged so as to be in contact at those positions. With the above-described contact probe, a circuit on the substrate to be measured 3016 is electrically contacted, and at the same time, the contact probe is connected to the measurement circuit to perform measurement.
【0014】図26は、本願発明者らが検討を行ってき
た計測部の測定回路と、マトリクス状に配置された複数
の抵抗性素子3023を備える被測定基板3016との
接続を表した図である。なお、図26では、便宜上、電
圧を行配線3017、列配線3019のそれぞれ片側端
部のみから印加しているように描いてあるが、実際には
コンタクトプローブのプローブ針3015は図25
(A)(B)に示したとおり、各行配線3017及び列
配線3019の両端で接続されており、その両端を互い
に短絡したものを測定回路へ接続し、計測を行ってい
る。FIG. 26 is a diagram showing the connection between the measuring circuit of the measuring section, which has been studied by the present inventors, and the substrate to be measured 3016 having a plurality of resistive elements 3023 arranged in a matrix. is there. In FIG. 26, for the sake of convenience, the voltage is applied from only one end of each of the row wiring 3017 and the column wiring 3019. However, in actuality, the probe needle 3015 of the contact probe is shown in FIG.
As shown in (A) and (B), both ends of each row wiring 3017 and column wiring 3019 are connected, and those whose both ends are short-circuited are connected to a measurement circuit to perform measurement.
【0015】各列配線3019は印加パターン切り替え
回路3100に接続されていて、電圧の印加状態を制御
している。印加パターン切り替え回路3100は、オン
(on)状態で直流電源Vsに接続され、オフ(of
f)状態では既知の抵抗値を有する抵抗(シャント抵
抗)3101を介して接地される。また各列配線は、そ
れぞれ直流電圧計3102に接続されている。また行配
線3017は、それぞれ既知の抵抗値を有する抵抗(シ
ャント抵抗)3103を介して接地されている。これら
シャント抵抗3103は電流をモニタするための抵抗で
あって、その両端に発生する電圧を測定するための直流
電圧計3104が接続されており、これらシャント抵抗
3103は、電圧降下が大きくならないように十分小さ
い値の抵抗値を有している。Each column wiring 3019 is connected to an application pattern switching circuit 3100, and controls the voltage application state. The application pattern switching circuit 3100 is connected to the DC power supply Vs in an on state, and is turned off.
In the state f), it is grounded via a resistor (shunt resistor) 3101 having a known resistance value. Each column wiring is connected to the DC voltmeter 3102, respectively. The row wiring 3017 is grounded via resistors (shunt resistors) 3103 each having a known resistance value. These shunt resistors 3103 are resistors for monitoring a current, and a DC voltmeter 3104 for measuring a voltage generated at both ends thereof is connected. These shunt resistors 3103 are sufficiently connected to prevent a large voltage drop. It has a small resistance value.
【0016】以上のような構成の計測部の測定回路を用
いて測定を行うための手順を以下に説明する。A procedure for performing measurement using the measurement circuit of the measurement unit having the above configuration will be described below.
【0017】まず1列目の列配線を選択し、印加パター
ン切り替え回路3100の1番目のスイッチのみをon
状態として、その列配線に電圧Vsを供給し、他の列配
線は既知の抵抗値を有する抵抗3101を介して接地す
る。この状態を「印加パターン1」とし、このときの行
配線3017、列配線3019各々の端子電圧を全て計
測する。First, the first column wiring is selected, and only the first switch of the application pattern switching circuit 3100 is turned on.
As a state, the voltage Vs is supplied to the column wiring, and the other column wirings are grounded via the resistor 3101 having a known resistance value. This state is referred to as “application pattern 1”, and all terminal voltages of the row wiring 3017 and the column wiring 3019 at this time are measured.
【0018】次に2列目の列配線を選択し、印加パター
ン切り替え回路3100の2番目のスイッチのみをon
状態として、その2番目の列配線にのみ電圧Vsを供給
し、他の列配線は前述の既知の抵抗値を有するシャント
抵抗3101を介して接地する(「印加パターン
2」)。Next, the second column wiring is selected, and only the second switch of the application pattern switching circuit 3100 is turned on.
As a state, the voltage Vs is supplied only to the second column wiring, and the other column wirings are grounded via the shunt resistor 3101 having the above-mentioned known resistance value (“application pattern 2”).
【0019】以上の作業を「印加パターンn」(nは列
配線本数)まで印加し、各印加パターンの印加毎に、行
及び列配線のそれぞれにおける電圧計測を行う。こうし
て計測部で測定されたデータは演算部に送られて後述す
る抵抗値の算出のための演算が行われる。The above operation is applied up to "application pattern n" (n is the number of column wirings), and the voltage is measured for each of the row and column wirings for each application of each application pattern. The data measured by the measurement unit is sent to the calculation unit, and the calculation for calculating the resistance value described later is performed.
【0020】演算部では、「印加パターンk」(k=
1,2,…n)に対して、 「印加パターンk」のときの各列配線の電圧をVi(i)k
(i=1,2,…n、iは列番号) 「印加パターンk」のときの各行配線の電圧をV0(j)k
(j=1,2,…m、jは列番号) 行番号i、列番号jの位置に配置された素子の抵抗値を
rd(i,j)で表すと、以下に述べるn元の連立方程
式を作成して、個々の抵抗性素子の抵抗値rd(i,
j)(i=1,2,…n、iは列番号、j=1,2,…
m、jは行番号)を、In the calculation section, the "applied pattern k" (k =
1, 2,... N), the voltage of each column wiring at the time of “application pattern k” is Vi (i) k
(I = 1, 2,... N, i is a column number) The voltage of each row wiring at the time of “application pattern k” is V0 (j) k
(J = 1, 2,..., M, j is a column number) When the resistance value of the element arranged at the position of the row number i and the column number j is represented by rd (i, j), an n-element system described below is provided. An equation is created to determine the resistance rd (i,
j) (i = 1, 2,... n, i is a column number, j = 1, 2,.
m and j are line numbers),
【0021】[0021]
【数3】 (Equation 3)
【0022】尚、ここでRsは行配線3017に接続さ
れるシャント抵抗3103の抵抗値、j=1,2,…
m、jは行番号により、求めることができる。Here, Rs is the resistance value of the shunt resistor 3103 connected to the row wiring 3017, j = 1, 2,.
m and j can be obtained from the row numbers.
【0023】上記数式3で示した連立方程式を各行j=
1,2,…mに対して作成し算出することで個々の抵抗
性素子の抵抗値の逆数を得ることができ、その逆数をと
ることで個々の抵抗性素子の抵抗値rd(i,j)(i
=1,2,…n、iは列番号、j=1,2,…m、jは
行番号)を得ることができる。The simultaneous equations expressed by the above equation (3) are converted into
By making and calculating 1, 2,... M, the reciprocal of the resistance value of each resistive element can be obtained. By taking the reciprocal number, the resistance value rd (i, j of each resistive element can be obtained. ) (I
= 1, 2,... N, i are column numbers, and j = 1, 2,.
【0024】なお、式3は、各行配線、列配線の配線上
で電圧勾配(電圧降下)がないということを仮定するこ
とで簡単に求めることができる。上記仮定のもとに、各
行配線に入出する電流値の総計が“0”になるという条
件式を立てることにより求められる。Equation 3 can be easily obtained by assuming that there is no voltage gradient (voltage drop) on each row wiring and column wiring. Under the above assumption, it can be obtained by establishing a conditional expression that the sum of the current values flowing into and out of each row wiring becomes “0”.
【0025】しかし、上記の方法を用いても、測定の対
象となるマトリクス回路によっては、各行配線301
7、列配線3019上での電圧勾配(電圧降下)が無視
できなくなり、各素子の抵抗値を正確に測定できないと
いう問題が発生していた。However, even if the above method is used, depending on the matrix circuit to be measured, each row wiring
7. There has been a problem that the voltage gradient (voltage drop) on the column wiring 3019 cannot be ignored, and the resistance value of each element cannot be measured accurately.
【0026】図27(A)は本発明の課題を説明するた
めの図で、前述の図26と共通する部分は同じ番号で示
している。同図は前述した「印加パターン1」の場合の
状態を示している。同図では図を簡略化するため印加パ
ターン切り替えスイッチや直流電圧計等は省略して示し
ている。また図が複雑化するため、同図では敢えて各列
配線、行配線の片側端部に測定回路を接続しているよう
に記述しているが、実際には図にも示したように、各列
配線、行配線の両端部を短絡したものを測定回路に接続
している。FIG. 27A is a diagram for explaining the problem of the present invention, and portions common to FIG. 26 are indicated by the same reference numerals. FIG. 9 shows a state in the case of the “application pattern 1” described above. In the figure, an application pattern changeover switch, a DC voltmeter and the like are omitted for simplification of the figure. In addition, in order to complicate the drawing, the drawing intentionally describes that the measurement circuit is connected to one end of each column wiring and row wiring. The short circuit at both ends of the column wiring and the row wiring is connected to the measurement circuit.
【0027】即ち、 XAiをi番目の列配線の一方の端子 (i=1,2,…n) XBiをi番目の列配線のもう一方の端子 (i=1,2,…n) YAjをj番目の行配線の一方の端子 (j=1,2,…m) YBjをj番目の行配線のもう一方の端子 (j=1,2,…m) として表すとXAiとXBi(i=1,2,…n)を短絡
し、YAjとYBj(j=1,2,…m)とを短絡した。That is, XAi is the one terminal (i = 1, 2,... N) of the i-th column wiring. XBi is the other terminal (i = 1, 2,... N) of the i-th column wiring. When one terminal (j = 1, 2,... m) of the j-th row wiring is expressed as YBj as the other terminal (j = 1, 2,... m) of the j-th row wiring, XAi and XBi (i = 1, 2,... N) and YAj and YBj (j = 1, 2,... M) were short-circuited.
【0028】前述したように抵抗性素子3023の抵抗
値と、抵抗性素子3023の個数(即ち行配線3017
及び列配線3019の本数)と行配線3017及び列配
線3019の配線の抵抗値によっては、配線抵抗上で生
じる電圧勾配(電圧降下)が無視できなくなってしまう
ことがある。この電圧降下の大きさは、配線抵抗を流れ
る電流と配線抵抗値とによって決定されるが、これら配
線を流れる電流は抵抗性素子3023の抵抗値と、その
個数及び配線の抵抗値によって決定される。As described above, the resistance value of the resistive element 3023 and the number of the resistive elements 3023 (ie, the row wiring 3017)
And the number of column wirings 3019) and the resistance values of the row wirings 3017 and the column wirings 3019, the voltage gradient (voltage drop) generated on the wiring resistance may not be negligible. The magnitude of this voltage drop is determined by the current flowing through the wiring resistance and the wiring resistance value. The current flowing through these wirings is determined by the resistance value of the resistive elements 3023, the number thereof, and the resistance value of the wiring. .
【0029】図27の例では、行配線3017の本数を
720本、列配線3019の本数を240本、行配線3
017の1本あたりの抵抗値を4Ω、列配線3019の
1本あたりの抵抗値を10Ω、抵抗性素子3023の抵
抗値を全て3kΩとする測定検討用の基板を作製して検
討を行った。In the example of FIG. 27, the number of row wirings 3017 is 720, the number of column wirings 3019 is 240,
A substrate for measurement study was prepared in which the resistance value of each of the 017s was 4Ω, the resistance value of each of the column wirings 3019 was 10Ω, and the resistance values of the resistive elements 3023 were all 3 kΩ.
【0030】このような被測定基板3016に対して同
図で示した「印加パターン1」の電圧を供給したとこ
ろ、上述した配線抵抗上での電圧降下が生じてしまい、
1番目の列配線3019の中央部では、電圧を供給して
いる両端部よりも約10%程度電圧が降下してしまって
いた。When the voltage of the “application pattern 1” shown in FIG. 12 is supplied to the substrate 3016 to be measured, the above-described voltage drop on the wiring resistance occurs.
At the center of the first column wiring 3019, the voltage dropped by about 10% from both ends supplying the voltage.
【0031】図27(B)はこの電圧降下の様子を表し
た図である。縦軸は電圧を表していて、横軸は1番目の
列配線3019上の各位置を表している。この列配線3
019の両端部である位置X=XA1、XB1では電圧は
Vsであるが、そこから列配線の中央部に向けて徐々に
電圧が低下している。このような配線抵抗での電圧降下
により、測定対象のマトリクス回路の抵抗性素子302
3の抵抗値にも測定誤差が生じてしまっていた。FIG. 27B is a diagram showing the state of this voltage drop. The vertical axis represents voltage, and the horizontal axis represents each position on the first column wiring 3019. This column wiring 3
At positions X = XA1 and XB1, which are both ends of 019, the voltage is Vs, but the voltage gradually decreases from there toward the center of the column wiring. Due to such a voltage drop in the wiring resistance, the resistive element 302 of the matrix circuit to be measured is
Measurement error also occurred in the resistance value of No. 3.
【0032】又更に本願発明者らは、マトリクス回路の
抵抗測定装置の別の応用として、表面伝導型放出素子を
用いた画像表示装置の製造検査装置として使用した場合
に、上述した抵抗値の測定誤差に起因する別の課題を抱
えていた。Further, as another application of the resistance measuring apparatus of the matrix circuit, the present inventors have found that the above-described resistance value measuring apparatus can be used in a production inspection apparatus of an image display device using a surface conduction type emission element. There was another problem caused by errors.
【0033】本願発明者らが検討を行ってきた画像表示
装置は、前述したマトリクス回路状に配設された抵抗性
素子の代わりに表面伝導型放出素子を配置し、表面伝導
型放出素子各々を1つの絵素と対応させて表面伝導型放
出素子から放出される電子を用いて画像を形成するもの
である。In the image display device studied by the inventors of the present invention, a surface conduction electron-emitting device is arranged in place of the above-described resistive element arranged in a matrix circuit, and each surface conduction electron-emitting device is used. An image is formed using electrons emitted from the surface conduction electron-emitting device in correspondence with one picture element.
【0034】これら表面伝導型放出素子を作製する際に
は、まず前述のマトリクス回路の抵抗性素子に対応した
箇所に所定の材料を用いて導電性の薄膜を作製する。次
に、そのマトリクス回路に通電を行うことを処理(以
降、通電フォーミング処理と呼ぶ)を施すことにより、
その導電性薄膜の特性を変更して電子放出部を形成する
が、この通電フォーミング処理の際、フォーミング対象
の導電性薄膜の抵抗値に応じて通電する条件を変更した
方が良好な電子放出部を形成できることを発明者らは確
認している。In manufacturing these surface conduction type electron-emitting devices, first, a conductive thin film is manufactured using a predetermined material at a portion corresponding to the resistive element of the matrix circuit. Next, by performing a process of energizing the matrix circuit (hereinafter referred to as energizing forming process),
The electron emitting portion is formed by changing the characteristics of the conductive thin film. In this energization forming process, it is better to change the energizing condition according to the resistance value of the conductive thin film to be formed. The inventors have confirmed that can be formed.
【0035】しかし前記抵抗測定装置を用いた場合に
は、導電性薄膜の個数やその抵抗値や、行方向及び列配
線の抵抗値などによっては配線抵抗による電圧降下に起
因する測定誤差のため、マトリクス回路状に配置された
導電性薄膜の抵抗値を正確に測定することができなかっ
た。そして、そのために通電フォーミング処理の条件を
的確に変えることができなかった。However, when the above-described resistance measuring device is used, a measurement error due to a voltage drop due to wiring resistance depends on the number and the resistance value of the conductive thin films, the resistance value in the row direction and the column wiring, and the like. The resistance value of the conductive thin film arranged in a matrix circuit could not be measured accurately. As a result, the conditions for the energization forming process could not be accurately changed.
【0036】本発明は上記従来例に鑑みてなされたもの
で、マトリクス状に配置された抵抗性素子の抵抗値を配
線抵抗による電圧降下の影響を無くして正確に測定でき
る抵抗測定方法及び装置を提供することを目的としてい
る。The present invention has been made in view of the above conventional example, and provides a resistance measuring method and apparatus capable of accurately measuring the resistance values of resistive elements arranged in a matrix without the effect of a voltage drop due to wiring resistance. It is intended to provide.
【0037】また本発明は上記従来例に鑑みてなされた
もので、マトリクス状に配置された導電性薄膜の抵抗値
をより正確に測定し、それに基づいてマトリクス状に配
置された導電性薄膜に対して適正な通電フォーミング処
理を施すことにより導電性薄膜に良好な電子放出部を形
成して、特性のよい表面伝導型放出素子を有する電子源
を製造できる方法及び装置を提供することを目的として
いる。Further, the present invention has been made in view of the above-mentioned conventional example, and more precisely measures the resistance value of a conductive thin film arranged in a matrix, and based on the measured value, determines the resistance of the conductive thin film arranged in a matrix. An object of the present invention is to provide a method and an apparatus capable of forming a good electron emitting portion in a conductive thin film by performing an appropriate energization forming process on the conductive thin film and manufacturing an electron source having a surface conduction type emitting element having good characteristics. I have.
【0038】[0038]
【課題を解決するための手段】上記目的を達成するため
に本発明の抵抗測定装置は以下のような構成を備える。
即ち、m(mは正の整数)本の行配線とn(nは正の整
数)本の列配線とによりマトリクス状に配線されたm×
n個の抵抗性素子の抵抗を測定する抵抗測定装置であっ
て、前記行配線及び列配線のそれぞれの両端部と、前記
両端部間の少なくとも一箇所以上で前記行配線及び/又
は前記列配線のそれぞれに電気的に接続する複数のコン
タクト部を有するコンタクト手段と、前記コンタクト手
段の前記行配線及び列配線に接続された前記コンタクト
部からの信号線を各行配線及び各列配線ごとに短絡する
短絡手段と、前記短絡手段により短絡された列方向信号
線群或いは行方向信号線群のいずれかを一方の信号線群
を所定抵抗を介して接地し、他方の信号線群の信号線を
順次選択して所定電圧を印加する電圧印加手段と、前記
電圧印加手段による各信号線への電圧印加に対応して前
記行及び列配線に接続された前記コンタクト部における
電圧を測定する電圧測定手段と、前記電圧測定手段によ
り測定された電圧値に基づいて前記複数の抵抗性素子の
各々の抵抗値を算出する抵抗値算出手段とを有すること
を特徴とする。To achieve the above object, a resistance measuring apparatus according to the present invention has the following arrangement.
That is, a matrix of m × (m is a positive integer) and n (n is a positive integer) column wirings arranged in a matrix
A resistance measuring device for measuring the resistance of n resistive elements, wherein the row wiring and / or the column wiring are provided at both ends of each of the row wiring and the column wiring and at least one or more locations between the both ends. Contact means having a plurality of contact portions electrically connected to each other, and a signal line from the contact portion connected to the row wiring and the column wiring of the contact means is short-circuited for each row wiring and each column wiring. Short-circuit means, one of the column direction signal line group or the row direction signal line group short-circuited by the short-circuit means, grounds one signal line group via a predetermined resistor, and sequentially connects the signal lines of the other signal line group. A voltage applying means for selecting and applying a predetermined voltage; and a voltage measuring means for measuring a voltage at the contact portion connected to the row and column wiring in response to the voltage application to each signal line by the voltage applying means. Measuring means, and having a resistance value calculation means for calculating a resistance value of each of said plurality of resistive elements on the basis of the measured voltage value by the voltage measuring means.
【0039】上記目的を達成するために本発明の抵抗測
定方法は以下のような工程を備える。即ち、m(mは正
の整数)本の行配線とn(nは正の整数)本の列配線と
によりマトリクス状に配線されたm×n個の抵抗性素子
の抵抗を測定する抵抗測定方法であって、前記行配線及
び列配線のそれぞれの両端部と、前記両端部間の少なく
とも一箇所以上で前記行配線及び/又は前記列配線のそ
れぞれに電気的にコンタクト部を接続するコンタクト工
程と、前記行配線及び列配線に接続された複数のコンタ
クト部からの信号線を各行配線及び各列配線ごとに短絡
する短絡工程と、これら短絡された行方向の信号線群を
所定抵抗を介して接地し、列方向の信号線群の各信号線
を順次選択して所定電圧を印加する電圧印加工程と、前
記各信号線への電圧印加に対応して前記行及び列配線に
接続された前記コンタクト部における電圧を測定する電
圧測定工程と、測定された電圧値に基づいて前記複数の
抵抗性素子の各々の抵抗値を算出することを特徴とす
る。In order to achieve the above object, the resistance measuring method of the present invention comprises the following steps. That is, a resistance measurement for measuring the resistance of m × n resistive elements wired in a matrix by m (m is a positive integer) row wirings and n (n is a positive integer) column wirings. A contact step of electrically connecting a contact portion to each of the row wiring and / or the column wiring at at least one end between each of the row wiring and the column wiring and at least one location between the both ends. And a short-circuit step of short-circuiting the signal lines from the plurality of contact portions connected to the row wiring and the column wiring for each row wiring and each column wiring, and connecting these short-circuited signal lines in the row direction via a predetermined resistor. A voltage application step of sequentially selecting each signal line of the signal line group in the column direction and applying a predetermined voltage, and being connected to the row and column wirings corresponding to the voltage application to each signal line. A voltage measuring voltage at the contact portion. A measuring step, and calculates the resistance value of each of said plurality of resistive elements on the basis of the measured voltage value.
【0040】上記目的を達成するために本発明の電子源
の製造装置は以下のような構成を備える。即ち、マトリ
クス状に配線された複数の導電性薄膜に通電フォーミン
グ処理を施して複数の表面伝導型放出素子を配設した電
子源を製造する製造装置であって、請求項1乃至6のい
ずれか1項に記載の抵抗測定装置と、前記抵抗測定装置
により測定された前記導電性薄膜の個々の抵抗値に基づ
いて、前記通電フォーミング処理におけるフォーミング
電圧の印加を制御する制御手段とを備えることを特徴と
する。In order to achieve the above object, an apparatus for manufacturing an electron source according to the present invention has the following configuration. More specifically, the present invention is a manufacturing apparatus for manufacturing an electron source in which a plurality of surface conduction electron-emitting devices are arranged by applying a current forming process to a plurality of conductive thin films wired in a matrix. Item 1 includes a resistance measurement device according to claim 1, and control means for controlling application of a forming voltage in the energization forming process based on individual resistance values of the conductive thin film measured by the resistance measurement device. Features.
【0041】上記目的を達成するために本発明の電子源
の製造方法は以下のような工程を備える。即ち、マトリ
クス状に配線された複数の導電性薄膜に通電フォーミン
グ処理を施して複数の表面伝導型放出素子を配設した電
子源を製造する製造方法であって、請求項7乃至12の
いずれか1項に記載の抵抗測定方法により前記複数の導
電性薄膜のそれぞれの抵抗値を測定する抵抗測定工程
と、前記抵抗測定工程により測定された前記導電性薄膜
の個々の抵抗値に基づいて、前記通電フォーミング処理
におけるフォーミング電圧の印加を制御する制御工程と
を備えることを特徴とする。In order to achieve the above object, a method for manufacturing an electron source according to the present invention comprises the following steps. That is, the present invention is a manufacturing method for manufacturing an electron source in which a plurality of conductive thin-films arranged in a matrix are subjected to an energization forming process and a plurality of surface conduction electron-emitting devices are disposed. A resistance measurement step of measuring the resistance value of each of the plurality of conductive thin films by the resistance measurement method according to claim 1, and based on the individual resistance values of the conductive thin film measured in the resistance measurement step, And a control step of controlling the application of the forming voltage in the energization forming process.
【0042】[0042]
【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
【0043】まず、実施の形態1において本発明の目的
の1つである前記マトリクス回路上に配置された抵抗性
素子の抵抗値を正確に測定する方法及び装置としての実
施の形態を説明する。First, an embodiment as a method and an apparatus for accurately measuring the resistance value of a resistive element arranged on the matrix circuit, which is one of the objects of the present invention, in Embodiment 1 will be described.
【0044】続いて実施の形態2において、前記マトリ
クス回路上の抵抗性素子の対象を、画面表示装置を製造
する際に用いる導電性薄膜とした際の、導電性薄膜の抵
抗値を正確に測定し、さらに、その測定した抵抗値に基
づいて導電性薄膜に後述する通電フォーミング処理を施
して電子放出特性の良好な表面伝導型放出素子を製造す
る応用例について説明する。Subsequently, in the second embodiment, when the resistive element on the matrix circuit is a conductive thin film used for manufacturing a screen display device, the resistance value of the conductive thin film is accurately measured. Further, an application example in which a conductive thin film is subjected to an energization forming process described later based on the measured resistance value to manufacture a surface conduction electron-emitting device having good electron emission characteristics will be described.
【0045】[実施の形態1]はじめに、本発明の実施
の形態のマトリクス回路上に配置された抵抗性素子の抵
抗を測定する抵抗測定装置の基本構成について説明す
る。[First Embodiment] First, a basic configuration of a resistance measuring apparatus for measuring the resistance of a resistive element arranged on a matrix circuit according to an embodiment of the present invention will be described.
【0046】図1は、本実施の形態における被測定基板
の回路構成を説明するための図である。FIG. 1 is a diagram for explaining a circuit configuration of a substrate to be measured in the present embodiment.
【0047】図1において、被測定基板の回路は、m本
の行配線4021とn本の列配線4022と、これら行
配線4021と列配線4022のそれぞれに接続された
抵抗性素子4023などを備えるマトリクス回路であ
り、各々の行配線4021と列配線4022が、その交
差部付近で抵抗性素子4023を介して接続されてい
る。これら行配線4021及び列配線4022のそれぞ
れは所定の抵抗値を有しているが、ここでは抵抗性素子
4023に電圧を供給することがその目的であるため、
その配線の抵抗分による電圧降下が小さくなるように抵
抗値の小さい部材で形成されている。In FIG. 1, the circuit of the substrate to be measured includes m row wirings 4021 and n column wirings 4022, and resistive elements 4023 connected to these row wirings 4021 and column wirings 4022, respectively. This is a matrix circuit, and each row wiring 4021 and column wiring 4022 are connected via a resistive element 4023 near the intersection. Each of the row wiring 4021 and the column wiring 4022 has a predetermined resistance value. However, since the purpose is to supply a voltage to the resistive element 4023 here,
It is formed of a member having a small resistance value so that a voltage drop due to the resistance of the wiring is reduced.
【0048】本実施の形態における抵抗測定装置は大き
く2つの部分に分けられる。一つは、被測定基板回路の
各行配線4021、列配線4022とを電気的に接続す
るためのコンタクトプローブと、このプローブを介して
基板上の配線に電圧を印加したり、各配線の電圧値及び
電流値を測定するための測定回路である。また、もう一
つは上記測定回路によって測定された電圧及び電流デー
タから抵抗性素子4023の抵抗を算出するための演算
装置である。なお、この演算装置は、抵抗値の算出計算
を行うためのソフトウェアなどを備えたコンピュータ装
置などによっても実現できる。The resistance measuring apparatus according to the present embodiment is roughly divided into two parts. One is a contact probe for electrically connecting the row wiring 4021 and the column wiring 4022 of the substrate circuit to be measured, and a voltage is applied to the wiring on the substrate via the probe, and the voltage value of each wiring is And a measurement circuit for measuring a current value. The other is an arithmetic device for calculating the resistance of the resistive element 4023 from the voltage and current data measured by the measurement circuit. Note that this arithmetic device can also be realized by a computer device or the like provided with software or the like for calculating and calculating a resistance value.
【0049】図2は、本実施の形態の抵抗測定装置にお
けるコンタクトプローブと測定回路の概観を示す外観斜
視図である。FIG. 2 is an external perspective view showing an overview of a contact probe and a measuring circuit in the resistance measuring apparatus according to the present embodiment.
【0050】同図において、コンタクトプローブの駆動
部は、プローブカード4011、ステージ4012など
を備えている。4013は測定回路である。実際に測定
を行う際にはステージ4012上に、例えば図1に示す
ような回路を備える被測定基板4026をのせ、このス
テージ4012を上昇させるか、もしくはプローブカー
ド4011を下降させることにより、プローブカード4
011のステージ4012側の面に多数取り付けられて
いるプローブ針を被測定基板4026の各行配線、列配
線の端部及び中央部に接触させることにより電気的に接
続する。In the figure, the drive section of the contact probe includes a probe card 4011, a stage 4012 and the like. Reference numeral 4013 denotes a measurement circuit. When a measurement is actually performed, a substrate to be measured 4026 provided with, for example, a circuit as shown in FIG. 1 is placed on the stage 4012, and the stage 4012 is raised or the probe card 4011 is lowered, so that the probe card 4
A number of probe needles attached to the surface of the substrate 4026 on the stage 4012 side are electrically connected to the ends and the center of each row wiring and column wiring of the substrate 4026 to be measured.
【0051】ここでステージ4012もしくはプローブ
カード4011には、この他に、プローブ針と各配線と
の位置ずれを検知するためのアラインメント用の光学顕
微鏡4014や、位置ずれを調整するための位置調整機
構(図示せず)、被測定基板4026を真空吸着等によ
ってステージ4012上に固定するための真空吸着機器
(図示せず)などが設けられている。Here, the stage 4012 or the probe card 4011 has an optical microscope 4014 for alignment for detecting a displacement between the probe needle and each wiring, and a position adjusting mechanism for adjusting the displacement. (Not shown), and a vacuum suction device (not shown) for fixing the substrate to be measured 4026 on the stage 4012 by vacuum suction or the like are provided.
【0052】図3(A)(B)は、上述した被測定基板
4026とコンタクトプローブとの接触の仕方を説明す
るための図で、前述の図と共通する部分は同じ番号で示
している。FIGS. 3A and 3B are diagrams for explaining the manner of contact between the above-described substrate to be measured 4026 and the contact probes, and portions common to the above-described drawings are denoted by the same reference numerals.
【0053】同図(A)は、本実施の形態の抵抗測定装
置で実際測定を行った被測定基板4026の構成の一例
を表した図である。ここでは行配線4021と列配線4
022とが交叉する位置では、抵抗性素子4023を介
して互いに接続されている。ここでは明記しないが、行
配線4021や列配線4022の交差部などは、互いに
直接接触しないように、これら配線の間に絶縁層が設け
られている。また基板4026内では、行配線402
1、列配線4022上のプローブ針が接触する位置に
は、プローブ針とこれら配線とが低抵抗で接触すること
ができるように電極パッド4081が設けられている。FIG. 9A is a diagram showing an example of the configuration of a substrate 4026 to be actually measured by the resistance measuring apparatus according to the present embodiment. Here, row wiring 4021 and column wiring 4
022 are connected to each other via a resistive element 4023. Although not specified here, an insulating layer is provided between the row wirings 4021 and the column wirings 4022 so that the intersections and the like do not directly contact each other. In the substrate 4026, the row wiring 402
1. An electrode pad 4081 is provided at a position on the column wiring 4022 where the probe needle contacts, so that the probe needle and these wirings can contact with low resistance.
【0054】これら電極パッド4081は低抵抗の材料
で形成され、接触状態を良くするために基板の表面と平
行になるように形成することが望ましいが、行配線40
21や列配線4022がプローブ針と比較して十分な幅
を有している場合には特に必要ない。The electrode pads 4081 are formed of a low-resistance material, and are preferably formed so as to be parallel to the surface of the substrate in order to improve the contact state.
This is not particularly necessary when 21 and the column wiring 4022 have a sufficient width compared to the probe needle.
【0055】同図(B)は、被測定基板4026上に実
際にプローブ針を接触させた状態を示し、面A−A’を
含む基板4026に垂直な面(yz平面)で切った場合
の断面形状を示している。ここで4091はプローブ針
であり、行配線4021に接触されている。尚、同図で
は、行配線4021とプローブ針4091との接触の様
子を詳細に示すため、配線4021の厚さ方向(Z方
向)の寸法を故意に長く描写している。FIG. 7B shows a state in which the probe needle is actually brought into contact with the substrate to be measured 4026, and is cut by a plane (yz plane) perpendicular to the substrate 4026 including the plane AA '. The cross-sectional shape is shown. Here, reference numeral 4091 denotes a probe needle, which is in contact with the row wiring 4021. It should be noted that in the figure, the dimension in the thickness direction (Z direction) of the wiring 4021 is intentionally drawn long to show the state of contact between the row wiring 4021 and the probe needle 4091 in detail.
【0056】本実施の形態のコンタクトプローブのプロ
ーブ針4091は、被測定基板4026をセットした状
態では、各列配線4022、行配線4021ごとに独立
して接触させることができ、さらに各配線両端部だけで
なく、その中央部にも接触できるようにプローブ針40
91が配置されている。The probe needles 4091 of the contact probe of the present embodiment can be independently contacted for each column wiring 4022 and each row wiring 4021 when the substrate to be measured 4026 is set, and furthermore, at both ends of each wiring. Not only the probe needle 40 but also the center
91 are arranged.
【0057】本実施の形態のように、1つの配線上に多
数のプローブ針4091を接触させて被測定基板402
6と接触させるのは、被測定基板4026に電圧を印加
したときに、抵抗性素子4023の抵抗値、配線抵抗の
大きさ、行配線4021及び列配線4022の本数によ
っては、各配線での電圧降下が無視できないほど大きく
なるためである。これら配線上での電圧降下が大きくな
ると、後述する数式4で述べる抵抗算出方法では測定値
に誤差を生じる。As in the present embodiment, a large number of probe needles 4091 are brought into contact with one wiring to
When the voltage is applied to the substrate 4026 to be measured, depending on the resistance value of the resistive element 4023, the magnitude of the wiring resistance, and the number of the row wirings 4021 and the column wirings 4022, the voltage of each wiring is changed. This is because the descent becomes so large that it cannot be ignored. When the voltage drop on these wirings becomes large, an error occurs in the measured value in the resistance calculation method described in Expression 4 described later.
【0058】このような問題を避けるために、プローブ
針4091を各行配線4021、列配線4022の両端
だけでなく、これら配線4021,4022の中央部も
含めて数ヵ所配線に接触させ、更には、プローブ針40
91の一本一本から引き出される引き出し線を、各行配
線4021、列配線4022ごとにまとめて短絡させ
た。このように短絡させる上で、短絡させる部材の抵抗
値が各行配線4021及び列配線4022の抵抗値より
も十分小さくなるようにしている。In order to avoid such a problem, the probe needles 4091 are brought into contact not only at both ends of each row wiring 4021 and column wiring 4022 but also at several places including the center of these wirings 4021 and 4022. Probe needle 40
Lead lines drawn from each of the 91 were short-circuited collectively for each row wiring 4021 and each column wiring 4022. In short-circuiting in this manner, the resistance of the member to be short-circuited is set to be sufficiently smaller than the resistance of each row wiring 4021 and column wiring 4022.
【0059】そして更に各行配線4021、列配線40
22毎に、それら短絡された引き出し線を測定回路40
13に接続して後述する測定を行った。Further, each row wiring 4021 and column wiring 40
Each of the short-circuited leads is connected to the measuring circuit 40 every 22.
13 and the measurement described later was performed.
【0060】これら行配線4021、列配線4022の
各々に接触させるプローブ針4091の本数は、被測定
基板4026の行配線4021、列配線4022の抵抗
値や、抵抗性素子4023の抵抗値などを考慮して設計
すべきであるが、設計の段階では、それらの抵抗値の大
きさをおおまかに調べ、それらの値をもとにコンピュー
タシミュレーションを行って、上述した配線上の電圧降
下が測定誤差として問題とならないようにプローブ針4
091の本数を決定した。The number of probe needles 4091 to be brought into contact with each of the row wiring 4021 and the column wiring 4022 is determined in consideration of the resistance of the row wiring 4021 and the column wiring 4022 of the substrate 4026 to be measured, the resistance of the resistive element 4023, and the like. However, at the design stage, the magnitudes of the resistance values are roughly examined, and computer simulation is performed based on those values, and the above-described voltage drop on the wiring is regarded as a measurement error. Probe needle 4 to avoid any problem
091 were determined.
【0061】上記コンピュータ・シミュレーションは、
行配線4021、列配線4022の抵抗値、抵抗性素子
4023の抵抗値、および各端子の電圧を入力データと
し、それらが前記マトリクス回路をなすように配置され
た疑似マトリクス回路を想定して、キルヒホフの法則に
基づいてマトリクス回路上の各節点の電圧、電流を算出
するツールとして、コンピュータ上で作製したソフトウ
ェアである。The above computer simulation
Assuming a pseudo matrix circuit in which the resistance values of the row wiring 4021 and the column wiring 4022, the resistance value of the resistive element 4023, and the voltage of each terminal are used as input data and they are arranged as the matrix circuit, Kirchhoff Is software created on a computer as a tool for calculating the voltage and current at each node on the matrix circuit based on the law of
【0062】これによって上述した各配線上の電圧勾配
が測定に問題を与えない程度に小さくなるようにプロー
ブ針4091の本数、配置などを設計した。The number, arrangement, and the like of the probe needles 4091 were designed so that the voltage gradient on each of the wirings described above was small enough not to cause a problem in measurement.
【0063】続いて、測定回路4013の構成を図4の
ブロック図を参照して説明する。なお、以降の説明で
は、短絡させた行配線の引き出し線の電圧を単に「行配
線の電圧」、同じく短絡された列配線の引き出し線の電
圧を「列配線の電圧」と呼ぶことがある。又図4の例で
は、行配線側を接地し、列配線側に電圧を印加して各電
圧を測定しているが、本発明はこれに限定されるもので
なく、その逆でも良いことはもちろんである。Next, the configuration of the measuring circuit 4013 will be described with reference to the block diagram of FIG. In the following description, the voltage of the lead line of the short-circuited row wiring may be simply referred to as “the voltage of the row wiring”, and the voltage of the short-circuited lead of the column wiring may be referred to as “the voltage of the column wiring”. Further, in the example of FIG. 4, the row wiring side is grounded, and a voltage is applied to the column wiring side to measure each voltage. However, the present invention is not limited to this, and the reverse is also possible. Of course.
【0064】測定回路4013は、被測定基板4026
の行配線4021や列配線4022に電圧を印加した
り、各配線の電圧などの計測を行い、この測定回路40
13を制御する計測制御部4032により制御される。
尚、この測定回路4013は、セレクタ4035,40
36、A/Dコンバータ4037,4038、印加パタ
ーン切替回路4031などを備えている。The measuring circuit 4013 includes a substrate 4026 to be measured.
Voltage is applied to the row wiring 4021 and the column wiring 4022, and the voltage of each wiring is measured.
13 is controlled by the measurement control unit 4032 that controls the control unit 13.
The measuring circuit 4013 is provided with selectors 4035, 40
36, A / D converters 4037 and 4038, an application pattern switching circuit 4031, and the like.
【0065】図4は、被測定基板4026とコンタクト
プローブ及び測定回路4013との電気的な接続関係を
示した図である。なお、この図では説明の便宜上、被測
定基板が4×3のマトリクス回路の場合について説明し
ているが、任意の配線数及びサイズの被測定基板に対し
ても適用できる。FIG. 4 is a diagram showing the electrical connection between the substrate to be measured 4026 and the contact probe and measurement circuit 4013. In this figure, for convenience of explanation, the case where the substrate to be measured is a 4 × 3 matrix circuit is described, but the present invention can be applied to a substrate to be measured having an arbitrary number of wires and a size.
【0066】図4において、各列配線4022、行配線
4021に接触している矢印がコンタクトプローブのプ
ローブ針4091の位置を表している。こうして各配線
に接触されたプローブ針4091は、同じ配線ごとにま
とめて短絡され測定回路4013へと接続される。な
お、4041,4042は各プローブ針4091から引
き出された引出し線を同じ配線ごとに短絡しているもの
で、4041は行方向、4042は列方向の引出し線で
ある。In FIG. 4, an arrow in contact with each column wiring 4022 and row wiring 4021 indicates the position of a probe needle 4091 of a contact probe. In this way, the probe needles 4091 contacting each wiring are short-circuited collectively for the same wiring and connected to the measurement circuit 4013. Reference numerals 4041 and 4042 short-circuit the lead lines drawn from the respective probe needles 4091 for the same wiring. Reference numeral 4041 denotes a lead line in the row direction and reference numeral 4042 denotes a lead line in the column direction.
【0067】列配線側の短絡された引出し線4042
は、各配線毎に、印加パターン切替回路4031に接続
されている。印加パターン切替回路4031は、計測制
御部4032からの制御信号に基づいて切替られ、n本
の列配線のそれぞれに対応する引出し線への電圧の印加
状態を独立してオン/オフ制御できる。この印加パター
ン切替回路4031により、各列配線に対応する引出し
線4042はスイッチオン状態(on)で直流電源Vs
に接続され、オフ(off)状態では既知の抵抗値を有
するシャント抵抗4033を介して接地される。また、
各列配線に対応する引出し線4042は、データセレク
タ4035に接続されている。このデータセレクタ40
35は、計測制御部4032からの制御信号に基づい
て、列方向の引出し線4042のうち1本を選択して、
その電圧を電圧増幅回路4039へ出力する。なお、こ
のデータセレクタ4035は、アナログスイッチ(半導
体スイッチ)や、リレースイッチを用いても簡単に作成
できる。The short-circuited lead wire 4042 on the column wiring side
Are connected to the application pattern switching circuit 4031 for each wiring. The application pattern switching circuit 4031 is switched based on a control signal from the measurement control unit 4032, and can independently control the on / off state of voltage application to the lead lines corresponding to each of the n column wirings. By the application pattern switching circuit 4031, the lead lines 4042 corresponding to the respective column wirings are switched on (on) and the DC power supply Vs
And is grounded via a shunt resistor 4033 having a known resistance value in an off state. Also,
The lead line 4042 corresponding to each column wiring is connected to the data selector 4035. This data selector 40
35 selects one of the column-directional lead lines 4042 based on a control signal from the measurement control unit 4032,
The voltage is output to the voltage amplifying circuit 4039. The data selector 4035 can be easily created by using an analog switch (semiconductor switch) or a relay switch.
【0068】電圧増幅回路4039は、セレクタ403
5で選択された列方向の引出し線4042の電圧を読み
やすい値に増幅し、A/Dコンバータ4037に出力す
る。A/Dコンバータ4037は、その入力した電圧を
アナログ/デジタル変換して計測制御部4032に出力
する。The voltage amplifying circuit 4039 includes a selector 403
The voltage of the extraction line 4042 in the column direction selected in step 5 is amplified to a readable value and output to the A / D converter 4037. The A / D converter 4037 converts the input voltage from analog to digital and outputs it to the measurement control unit 4032.
【0069】また、各行配線の短絡された引出し線40
41も同様に、既知の抵抗値をもつシャント抵抗(電流
をモニタするために接続される十分小さい抵抗のこと)
4034を介して接地され、これらシャント抵抗403
4の接地されていない側の端子はデータセレクタ403
6の入力と接続されている。データセレクタ4036は
計測制御部4032から送られて来る制御信号に基づい
て、シャント抵抗4034の端子電圧のうちの一つを選
択して電圧増幅回路4040へ出力する。この電圧増幅
回路4040は、その選択された行方向の引出し線40
41の電圧を読みやすい大きさに増幅し、A/Dコンバ
ータ4038に出力する。A/Dコンバータ4038
は、その増幅された電圧を入力しA/D変換して計測制
御部4032に出力する。The short-circuited lead wire 40 of each row wiring
Similarly, 41 is a shunt resistor having a known resistance value (a sufficiently small resistor connected to monitor current).
4034, and these shunt resistors 403
4 is connected to the data selector 403
6 inputs. The data selector 4036 selects one of the terminal voltages of the shunt resistor 4034 based on the control signal sent from the measurement control unit 4032, and outputs it to the voltage amplifier circuit 4040. The voltage amplifying circuit 4040 is connected to the lead line 40 in the selected row direction.
The voltage of 41 is amplified to a readable size and output to the A / D converter 4038. A / D converter 4038
Inputs the amplified voltage, performs A / D conversion, and outputs the converted voltage to the measurement control unit 4032.
【0070】計測制御部4032は、CPU4032
a、測定回路を制御するための制御プログラムやデータ
等を格納するROM4032b、CPU4032aによ
りワークエリアとして使用されたり、測定データを格納
するために使用されるRAM4032cなどを備えてい
る。The measurement control unit 4032 includes a CPU 4032
a, a ROM 4032b for storing a control program and data for controlling the measurement circuit, a RAM 4032c used as a work area by the CPU 4032a, and used for storing measurement data.
【0071】計測制御部4032は、印加パターン切替
回路4031、データセレクタ4035、4036、A
/Dコンバータ4037、4038を制御するための制
御信号を出力するとともに、測定の結果得られた測定デ
ータをRAM4032cに格納したり、これら測定デー
タに基づいて各抵抗性素子4023の抵抗を演算して出
力する。The measurement control unit 4032 includes an application pattern switching circuit 4031, data selectors 4035 and 4036, A
A control signal for controlling the A / D converters 4037 and 4038 is output, and measurement data obtained as a result of the measurement is stored in the RAM 4032c, and the resistance of each resistive element 4023 is calculated based on the measurement data. Output.
【0072】以上のような構成を有する本実施の形態の
測定回路4013における抵抗測定の手順を以下に説明
する。The procedure for measuring the resistance in the measuring circuit 4013 according to the present embodiment having the above configuration will be described below.
【0073】まず、図示のように、印加パターン切替回
路4031の1番目のスイッチのみをオンにして1番目
の列方向の引出し線4042にだけ電圧Vsを印加し、
それ以外の列方向の引出し線4042をシャント抵抗4
033を介して接地する。また行方向の引出し線404
1もシャント抵抗4034を介して接地する(印加パタ
ーン1)。この状態において、データセレクタ403
5,4036の選択位置を順次切替えて、各列配線の電
圧と、行配線の電圧とを各々全て測定する。ここではセ
レクタ4035,4036により選択された電圧値は各
A/Dコンバータ4037,4038によりデジタル信
号に変換されて計測制御部4032に入力される。First, as shown in the figure, only the first switch of the application pattern switching circuit 4031 is turned on, and the voltage Vs is applied only to the first column direction lead line 4042.
Other lead lines 4042 in the column direction are connected to the shunt resistor 4.
Ground through 033. Also, a leader line 404 in the row direction
1 is also grounded via a shunt resistor 4034 (application pattern 1). In this state, the data selector 403
5, 4036 selected positions are sequentially switched, and the voltage of each column wiring and the voltage of each row wiring are all measured. Here, the voltage values selected by the selectors 4035 and 4036 are converted into digital signals by the A / D converters 4037 and 4038 and input to the measurement control unit 4032.
【0074】次に、印加パターン切替回路4031によ
り2列目の列配線に対応する引出し線4042にのみ電
圧Vsを印加し、他の列方向の引出し線4042を抵抗
4033を介して接地し、前述と同様にして各列方向の
引出し線4042に接続された抵抗性素子4023のそ
れぞれで発生する電圧と、各行方向の引出し線4041
に発生する電圧を測定する。Next, the voltage Vs is applied only to the lead line 4042 corresponding to the second column wiring by the application pattern switching circuit 4031, and the other lead lines 4042 in the column direction are grounded via the resistor 4033. In the same manner as described above, the voltage generated in each of the resistive elements 4023 connected to the lead line 4042 in each column direction and the lead line 4041 in each row direction
Measure the voltage generated at
【0075】以下、同様に各列の抵抗性素子4023に
発生する電圧を順次検出し、印加パターンnまで同様に
電圧を印加して各配線の電圧を測定し、それぞれの場合
における列方向の引出し線4042、行方向の引出し線
4041上の電圧を各々全て測定し終えると、これら測
定結果は計測制御部4032のRAM4032cに格納
される。Hereinafter, similarly, voltages generated in the resistive elements 4023 in each column are sequentially detected, and voltages are applied to the application pattern n in the same manner to measure the voltage of each wiring. When the voltage on the line 4042 and the voltage on the line 4041 in the row direction are all measured, the measurement results are stored in the RAM 4032c of the measurement control unit 4032.
【0076】以上のようにして得られて、計測制御部4
032のRAM4032cに格納された測定データに基
づいて、各抵抗性素子4023の抵抗値を算出するため
の計算が行われる。次に、この抵抗値の計算の手順を説
明する。The measurement control unit 4 obtained as described above
The calculation for calculating the resistance value of each resistive element 4023 is performed based on the measurement data stored in the RAM 4032c of No. 032. Next, a procedure for calculating the resistance value will be described.
【0077】まず、上記測定において測定されたデータ
を定式化する。First, the data measured in the above measurement is formulated.
【0078】印加パターンk(k=1,2,…n)に対
して、各列配線(列方向の引出し線)の電圧をVi(i)k
(i=1,2,…n、iは列番号)、各行配線(行方向
の引出し線)の電圧をV0(j)k(j=1,2,…m、j
は列番号)とし、また、抵抗性素子4023の抵抗値と
して、行番号i、列番号jの位置に配置された抵抗性素
子4023の抵抗値をrd(i,j)として表す。For the applied pattern k (k = 1, 2,... N), the voltage of each column wiring (leading line in the column direction) is set to Vi (i) k
(I = 1, 2,..., N is the column number), and the voltage of each row wiring (leading line in the row direction) is V0 (j) k (j = 1, 2,.
Is the column number), and the resistance value of the resistive element 4023 disposed at the position of the row number i and the column number j is represented as rd (i, j).
【0079】以下に述べるn元の連立方程式を作成し
て、n個の未知数である個々の抵抗性素子4023の抵
抗値rd(i,j)(i=1,2,…n、j=1,2,
…m、jは行番号)を求めることができる。An n-ary simultaneous equation described below is created, and the resistance values rd (i, j) (i = 1, 2,..., N = 1) of the individual resistive elements 4023, which are n unknowns, are set. , 2,
.., M and j are row numbers).
【0080】[0080]
【数4】 (Equation 4)
【0081】ただし、I0(j)k=V0(j)k/Rs Rsは
行配線側のシャント抵抗4034の抵抗値である。Here, I0 (j) k = V0 (j) k / Rs Rs is the resistance value of the shunt resistor 4034 on the row wiring side.
【0082】以上数式4で述べた連立方程式を、各行j
=1,2,…mに対して作成して算出することにより、
個々の抵抗性素子4023の抵抗値の逆数を得ることが
でき、その逆数を採ることで個々の抵抗性素子4023
の抵抗値rd(i、j)(i=1,2,…n、iは列番
号、j=1,2,…m、jは行番号)を得ることができ
る。The simultaneous equations described in the above equation (4) are converted into each row j
= 1, 2, ... m
The reciprocal of the resistance value of each resistive element 4023 can be obtained.
, Rd (i, j) (i = 1, 2,... N, i is a column number, j = 1, 2,... M, j is a row number).
【0083】本実施の形態の抵抗測定装置では、各配線
に複数箇所プローブ針4091を接触させ、さらに各プ
ローブ針4091から引き出される引出し線を、各同じ
列或いは行配線ごとに互いに短絡することにより、これ
ら行及び列配線の配線抵抗による電圧降下を低減してい
ることは前に述べたとおりである。In the resistance measuring apparatus according to the present embodiment, the probe needles 4091 are brought into contact with the respective wirings at a plurality of positions, and the lead lines drawn out from the respective probe needles 4091 are short-circuited to each other for the same column or row wiring. As described above, the voltage drop due to the wiring resistance of these row and column wirings is reduced.
【0084】上記連立方程式で表される計算を行なうこ
とにより、m×nのマトリクス状に配置されたm×n個
の抵抗性素子4023の各抵抗値を正確に測定すること
ができる。By performing the calculation represented by the above simultaneous equations, it is possible to accurately measure the respective resistance values of the m × n resistive elements 4023 arranged in an m × n matrix.
【0085】以上の処理手順を実行する計測制御部40
32のCPU4032aによる処理手順を図5のフロー
チャートに示す。Measurement control section 40 for executing the above processing procedure
The processing procedure by the CPU 4032a of the T.32 is shown in the flowchart of FIG.
【0086】図5は、本実施の形態の計測制御部403
2aにおける抵抗値測定手順を示すフローチャートであ
る。FIG. 5 shows a measurement control unit 403 according to this embodiment.
It is a flowchart which shows the resistance value measurement procedure in 2a.
【0087】同図において、ステップS1〜ステップS
7の処理は、計測制御部4032のCPU4032aに
よって実行されるものであり、これらの処理を実現する
制御プログラムはROM4032bに格納されている。
また、ステップS8の処理は、これとは別の演算部のC
PU4062(図6)により実行されても、或いはこの
計測制御部4032のCPU4032aにより実行され
ても良い。In the figure, steps S1 to S
The process of No. 7 is executed by the CPU 4032a of the measurement control unit 4032, and a control program for realizing these processes is stored in the ROM 4032b.
Further, the processing in step S8 is based on the C
It may be executed by the PU 4062 (FIG. 6) or by the CPU 4032a of the measurement control unit 4032.
【0088】まずステップS1では、カウンタkの値を
“1”に設定する。なお、カウンタkはRAM4032
c上に設けられる。次にステップS2に進み、印加パタ
ーン切替回路4031を制御して印加パターンkを設定
する。この印加パターンkの設定により、k番目の列配
線(引出し線4042)に直流電源よりの電圧Vsが印
加され、他の列方向の引出し線はシャント抵抗4033
を介して接地される。また、全ての行方向の引出し線4
041はシャント抵抗4034を介して接地される。First, in step S1, the value of the counter k is set to "1". Note that the counter k is the RAM 4032
c. Next, in step S2, the application pattern switching circuit 4031 is controlled to set the application pattern k. By setting the application pattern k, the voltage Vs from the DC power supply is applied to the k-th column wiring (lead line 4042), and the other lead lines in the column direction are shunt resistors 4033.
Grounded. In addition, all the leader lines 4 in the row direction
041 is grounded via a shunt resistor 4034.
【0089】続いてステップS3に進み、データセレク
タ4035のセレクト箇所を切り替えて、すべての列方
向の引出し線4042の電圧を測定し、その測定結果を
RAM4032cに格納する。この結果、n個の電圧デ
ータが得られる。そして次にステップS4において、デ
ータセレクタ4036を制御して全ての行方向の引出し
線4041の電圧を測定して、その測定結果をRAM4
032cに格納する。この結果、m個の電圧データが得
られる。Subsequently, the flow advances to step S3 to switch the selection position of the data selector 4035, measure the voltages of the lead lines 4042 in all the column directions, and store the measurement results in the RAM 4032c. As a result, n pieces of voltage data are obtained. Then, in step S4, the data selector 4036 is controlled to measure the voltages of all the lead lines 4041 in the row direction.
032c. As a result, m voltage data are obtained.
【0090】次にステップS5に進み、カウンタkの値
が列方向の引出し線4042の本数(n)と等しいか否
かを判断し、等しくなければ(すなわちk<n)ステッ
プS6へ進み、カウンタkの値を“1”だけ加算してス
テップS2に戻る。Then, the process proceeds to a step S5, wherein it is determined whether or not the value of the counter k is equal to the number (n) of the lead lines 4042 in the column direction. If not, the process proceeds to a step S6 where k <n. The value of k is incremented by "1", and the process returns to step S2.
【0091】またステップS5でk=n、即ち、カウン
タkの値に相当する1〜nのすべての印加パターンつい
て、各行方向の引出し線4041と各列方向の引出し線
4042の電圧が獲得され、全データが揃った場合にス
テップS7へ進み、これらの測定データを演算部のCP
Uへ転送する。In step S5, k = n, that is, the voltages of the lead lines 4041 in each row direction and the lead lines 4042 in each column direction are obtained for all the applied patterns 1 to n corresponding to the value of the counter k. When all the data are collected, the process proceeds to step S7, and these measurement data are transferred to the CP of the arithmetic unit.
Transfer to U.
【0092】そしてステップS8に進み、演算部のCP
Uにより、上述したn個の節点解析方程式により、m×
n個の各抵抗性素子4023の抵抗値を算出する。Then, the process proceeds to a step S8, wherein the CP of the arithmetic unit is
By U, mx
The resistance value of each of the n resistive elements 4023 is calculated.
【0093】この実施の形態では、演算部は計測制御部
4032とは別体のハードウェアで構成されている例で
説明する。In this embodiment, an example will be described in which the arithmetic unit is constituted by hardware separate from the measurement control unit 4032.
【0094】図6は、この演算部4061の構成を示す
ブロック図である。FIG. 6 is a block diagram showing the structure of the arithmetic unit 4061.
【0095】同図において、4061は演算部全体を示
している。尚、この演算部4061としては、一般的な
パーソナルコンピュータ等を用いることが可能である。
4062はCPUで、ROM4063やRAM406
4、ディスク装置4065に格納された制御プログラム
を実行することにより各種の制御を実行する。またRA
M4064は、CPU4062が処理を実行する際に必
要な作業領域を提供する。4065はディスク装置で、
例えばフロッピーディスクドライブや、ハードディスク
ドライブなどを備えている。フロッピーディスク等の記
憶媒体に格納された制御プログラムは、このディスク装
置4065より読み出されてRAM4064にロードさ
れ、CPU4062によって実行される。即ち、上述の
抵抗値算出計算のための演算処理を実行する制御プログ
ラムも、この様な記憶媒体に格納されて提供することが
可能である。In the figure, reference numeral 4061 denotes the entire operation unit. Note that a general personal computer or the like can be used as the arithmetic unit 4061.
Reference numeral 4062 denotes a CPU, which is a ROM 4063 or a RAM 406.
4. Various controls are executed by executing a control program stored in the disk device 4065. Also RA
M 4064 provides a work area necessary for the CPU 4062 to execute processing. 4065 is a disk device,
For example, a floppy disk drive or a hard disk drive is provided. The control program stored in a storage medium such as a floppy disk is read from the disk device 4065, loaded into the RAM 4064, and executed by the CPU 4062. That is, a control program for executing the arithmetic processing for the above-described resistance value calculation can also be provided stored in such a storage medium.
【0096】4066はインターフェース部で、計測制
御部4032との間でデータの授受を行う。4067は
ディスプレイで、演算結果の表示など各種の表示を行
う。4068はキーボードで、オペレータにより操作さ
れて各種データや操作指示などの入力を行う。本実施の
形態では、抵抗測定の開始をキーボード4068から指
示することが可能である。4069はバスであり、上記
各構成間のデータ転送線である。Reference numeral 4066 denotes an interface unit for exchanging data with the measurement control unit 4032. Reference numeral 4067 denotes a display, which performs various displays such as a display of a calculation result. Reference numeral 4068 denotes a keyboard operated by an operator to input various data and operation instructions. In this embodiment, it is possible to instruct the start of resistance measurement from the keyboard 4068. Reference numeral 4069 denotes a bus, which is a data transfer line between the components.
【0097】本実施の形態において、行及び列配線と接
触させるプローブ針4091の本数は、被測定基板40
26の行配線4021、列配線4022の抵抗値や、抵
抗性素子4023の抵抗値などを考慮して設計すべきで
ある。設計の段階では、それらの抵抗値の大きさを大ま
かに調べ、それらの値をもとにコンピュータシミュレー
ションを行なったり、実際に電圧を印加してみること
で、上述した配線上の電圧降下が起きないようにプロー
ブの本数を決定していることは先にも述べた通りであ
る。In this embodiment, the number of probe needles 4091 to be brought into contact with the row and column wiring is
The design should be made in consideration of the resistance values of the row wiring 4021 and the column wiring 4022 of 26, the resistance value of the resistive element 4023, and the like. At the design stage, the magnitudes of these resistance values are roughly examined, and computer simulations are performed based on those values, or by actually applying a voltage, the above-mentioned voltage drop on the wiring occurs. As described above, the number of the probes is determined so as not to be set.
【0098】実際に、図1に示したマトリクス回路にお
いて、列配線の数が720本、行配線の数が240本と
し、既知の抵抗値3kΩをもつ3万個の抵抗性素子40
23を配置した被測定基板4026を作成した。このと
きの配線抵抗を測定したところ列配線4022の配線抵
抗は10Ω、行配線4021の配線抵抗は4Ωであり、
列配線4022、行配線4021共にほぼ均一な抵抗で
形成することができた。Actually, in the matrix circuit shown in FIG. 1, the number of column wirings is 720, the number of row wirings is 240, and 30,000 resistive elements 40 having a known resistance value of 3 kΩ are used.
A substrate to be measured 4026 on which 23 was arranged was prepared. When the wiring resistance at this time was measured, the wiring resistance of the column wiring 4022 was 10Ω, the wiring resistance of the row wiring 4021 was 4Ω,
Both the column wiring 4022 and the row wiring 4021 could be formed with substantially uniform resistance.
【0099】以上のように被測定基板4026に対し
て、上述した抵抗測定装置を用いて抵抗測定を試みた。As described above, the resistance was measured on the substrate to be measured 4026 by using the above-described resistance measuring apparatus.
【0100】この実験では、上述した測定回路4013
において、行配線4021に接続するシャント抵抗40
34の抵抗値を10Ωとした。以上の値をコンピュータ
シミュレーションに入力して配線抵抗上での電圧降下が
どれくらいになるかをシミュレーションしたところ、行
配線4021、列配線4022にそれぞれ4本ずつプロ
ーブ針4091を接触させれば、各配線での電圧の分布
は最大でも1.5%程度であることがわかった。In this experiment, the measurement circuit 4013
, The shunt resistor 40 connected to the row wiring 4021
The resistance value of No. 34 was set to 10Ω. The above values were input to a computer simulation to simulate the voltage drop on the wiring resistance. When four probe needles 4091 were brought into contact with the row wiring 4021 and the column wiring 4022, respectively, It was found that the voltage distribution at the maximum was about 1.5% at the maximum.
【0101】本願発明者らは、系全体の誤差を5%以下
として考えた場合に、電圧などの測定誤差を加えても、
電圧分布による誤差は十分であると判断して、各配線に
4本ずつプローブ針4091を接触させるようなプロー
ブの設計を行ない実際に測定を試みた。The present inventors consider that the error of the whole system is set to 5% or less, and even if a measurement error such as voltage is added,
Since it was judged that the error due to the voltage distribution was sufficient, a probe was designed such that four probe needles 4091 were in contact with each wiring, and actual measurement was attempted.
【0102】その測定結果を以下に示す。 プローブ針の本数 最大値 最小値 最大誤差 平均誤差 行方向側 列方向側 kΩ kΩ % % 4 4 3.100 3.006 3.3 1.2 但し、プローブ針4091を接触させる位置は、各配線
をほぼ均等に分割した位置として測定を行った。即ち、
各行配線4021に、両端と各配線の1/3、2/3に
相当する位置の計4箇所で接触させ、同様に各列配線4
022に、両端と各配線の1/3、2/3に相当する位
置での合計4箇所で接触させた。The measurement results are shown below. Number of probe needles Maximum value Minimum value Maximum error Average error Row side Column side kΩ kΩ%% 4 4 3.100 3.006 3.3 1.2 However, the position where the probe needle 4091 is brought into contact with each wiring The measurement was carried out at substantially equally divided positions. That is,
Each row wiring 4021 is brought into contact with both ends and a position corresponding to 1/3 and 2/3 of each wiring, for a total of four places.
022, both ends were brought into contact with the wiring at positions corresponding to 1/3 and 2/3 of each wiring, for a total of 4 places.
【0103】以上説明したように、最大誤差は3.3%
となり、目標値である5%以下の測定系を作製すること
ができた。As described above, the maximum error is 3.3%
Thus, a measurement system having a target value of 5% or less could be produced.
【0104】ここで、配線上の電圧分布に起因する誤差
は、一配線上で接触させるプローブ針4091の本数を
多くすればするほど低減できることは明らかであるが、
実際問題として、プローブ針4091の本数を増やすこ
とは、プローブを作製する点でも、またプローブをアラ
インメントして被測定基板4026に位置付ける点から
も困難な問題が増えるため、測定精度との兼ね合いでプ
ローブ針4091の本数をできるだけ少なくすることが
望ましい。そのためには測定対象である単純マトリクス
の配線の抵抗値や、抵抗性素子4023の抵抗値を大ま
かに調べ、それに基づいて予め上述したシミュレーショ
ンを行うことによって、コンタクトプローブのプローブ
針4091の本数などを最適化することが重要である。Here, it is clear that the error due to the voltage distribution on the wiring can be reduced by increasing the number of probe needles 4091 to be brought into contact on one wiring.
As a practical matter, increasing the number of probe needles 4091 increases difficulties in terms of manufacturing the probe and also in terms of aligning the probe and positioning it on the substrate 4026 to be measured. It is desirable to reduce the number of needles 4091 as much as possible. For this purpose, the resistance value of the wiring of the simple matrix to be measured and the resistance value of the resistive element 4023 are roughly checked, and the above-described simulation is performed in advance based on the result to determine the number of probe needles 4091 of the contact probe. It is important to optimize.
【0105】なお、このようなシミュレーションを行う
上において、本実施の形態では、予め抵抗性素子402
3の抵抗値が大まかに判別できなければならないが、前
もって抵抗値のオーダーが分からない場合には、図7に
示すような測定を行うことで大まかな抵抗値を見積もっ
ている。In performing such a simulation, in this embodiment, the resistive element 402
Although it is necessary to be able to roughly determine the resistance value of No. 3, if the order of the resistance value is not known in advance, a rough resistance value is estimated by performing a measurement as shown in FIG.
【0106】図7は、抵抗性素子4023の抵抗値を大
まかに調べるための測定方法を示した図である。FIG. 7 is a diagram showing a measuring method for roughly examining the resistance value of the resistive element 4023.
【0107】この測定方法は、被測定基板4026の行
配線4021の全てを短絡させ、それと列配線の任意の
1本との間の抵抗値(以降Rx1と呼ぶ)を測定するもの
である。したがって、m×nマトリクス配列では、n個
のRx1が存在することになるが、本願発明者らは通常そ
れらの平均値を用いている。以上によって測定されたR
x1から抵抗性素子の大まかな抵抗値Rdeを次式によって
求めている。In this measuring method, all of the row wirings 4021 of the substrate 4026 to be measured are short-circuited, and a resistance value (hereinafter referred to as Rx1) between the row wiring 4021 and an arbitrary one of the column wirings is measured. Therefore, in an m × n matrix arrangement, there are n Rx1's, but the present inventors usually use the average value thereof. R measured as above
A rough resistance value Rde of the resistive element is obtained from x1 by the following equation.
【0108】Rde=m×Rx1なお、図7で述べた測定方
法の行と列の関係を逆にして測定した量Ry1をもとに抵
抗性素子の抵抗値を見積もることもできることは言うま
でもない。Rde = m × Rx1 It goes without saying that the resistance value of the resistive element can be estimated based on the quantity Ry1 measured by reversing the relationship between the rows and columns in the measuring method described with reference to FIG.
【0109】以上、本実施の形態の抵抗測定装置を用い
て測定を行うことによって、上述した抵抗性素子を単純
マトリクス接続したマトリックス回路内の抵抗性素子の
抵抗値を正確に測定することができる。特に、本発明の
課題で述べた配線抵抗の影響によって誤差を生じる問題
は、本実施の形態の抵抗測定装置を用いることで回避で
き、非常に誤差を少なくして測定ができるようになっ
た。As described above, the resistance value of the resistive element in the matrix circuit in which the resistive elements are connected in a simple matrix can be accurately measured by performing the measurement using the resistance measuring apparatus of the present embodiment. . In particular, the problem of causing an error due to the influence of the wiring resistance described in the subject of the present invention can be avoided by using the resistance measuring device of the present embodiment, and the measurement can be performed with a very small error.
【0110】[実施の形態2]本願発明者らは、上述し
た抵抗性素子として表面伝導型放出素子を多数基板上に
配設して構成されるマルチ電子源及びその応用である画
像表示装置の研究を行ってきた。[Embodiment 2] The inventors of the present invention have proposed a multi-electron source constituted by disposing a large number of surface conduction electron-emitting devices on a substrate as the above-described resistive element, and an image display device as an application thereof. I've been doing research.
【0111】その際、上記実施形態1の抵抗測定装置は
前記マルチ電子源及び表示パネルを製造する際の製造装
置の一部として使用してきた。At this time, the resistance measuring apparatus of the first embodiment has been used as a part of a manufacturing apparatus for manufacturing the multi-electron source and the display panel.
【0112】しかし、本発明の課題で述べた抵抗測定装
置では、測定される抵抗値の誤差により後述する通電フ
ォーミング処理を行う際に最適な電圧を印加することが
できず、特性の揃ったマルチ電子源を製造することが難
しかった。However, in the resistance measuring device described in the subject of the present invention, an optimum voltage cannot be applied when performing the energization forming process to be described later due to an error in the measured resistance value. It was difficult to manufacture an electron source.
【0113】本実施の形態では、上記課題に対して、よ
り正確な抵抗値を測定する抵抗測定装置を提供すること
でマルチ電子源の特性の均一性を向上させる。In the present embodiment, the uniformity of the characteristics of the multi-electron source is improved by providing a resistance measuring device for more accurately measuring the resistance value.
【0114】以下ではまず上述の画像表示装置の表示パ
ネルの製造工程について述べ、その後この製造装置につ
いてさらに詳しく説明する。In the following, first, the manufacturing process of the display panel of the above-described image display device will be described, and then this manufacturing device will be described in more detail.
【0115】(表示パネルの構成と製造法)次に、本実
施の形態に係る画像表示装置の表示パネルの構成と製造
法について、具体的な例を示して説明する。(Structure and Manufacturing Method of Display Panel) Next, the structure and manufacturing method of the display panel of the image display device according to the present embodiment will be described with reference to specific examples.
【0116】図8は、本実施の形態の表示パネル100
0の斜視図であり、その内部構造を示すために表示パネ
ル1000の一部を切り欠いて示している。FIG. 8 shows a display panel 100 of the present embodiment.
0 is a perspective view of the display panel 1000 with a part cut away to show the internal structure thereof.
【0117】図中、1005はリアプレート、1006
は側壁、1007はフェースプレートであり、1005
〜1007により、この表示パネル1000の内部を真
空に維持するための気密容器を形成している。この気密
容器を組み立てるにあたっては、各部材の接合部に十分
な強度と気密性を保持させるため封着する必要がある
が、例えばフリットガラスを接合部に塗布し、大気中あ
るいは窒素雰囲気中で、摂氏400〜500度で10分
以上焼成することにより封着を達成した。気密容器内部
を真空に排気する方法については後述する。In the figure, 1005 is a rear plate, 1006
Is a side wall, 1007 is a face plate, 1005
1007 form an airtight container for maintaining the inside of the display panel 1000 in a vacuum. When assembling this hermetic container, it is necessary to seal the joints of each member to maintain sufficient strength and airtightness.For example, frit glass is applied to the joints, and in the air or in a nitrogen atmosphere, Sealing was achieved by firing at 400 to 500 degrees Celsius for 10 minutes or more. A method of evacuating the inside of the airtight container to a vacuum will be described later.
【0118】リアプレート1005には基板1001が
固定されているが、該基板1001上には冷陰極素子1
002がn×m個形成されている。ここでn,mは2以
上の正の整数であり、目的とする表示画素数に応じて適
宜設定される。例えば、高品位テレビジョンの表示を目
的とした表示装置においては、n=3000,m=10
00以上の数を設定することが望ましい。本実施の形態
においては、n=3072,m=1024とした。これ
らn×m個の冷陰極素子は、m本の行配線1003とn
本の列配線1004により単純マトリクス配線されてい
る。これら基板1001、冷陰極素子1002、行及び
列配線1003,1004によって構成される部分をマ
ルチ電子源と呼ぶ。なお、このマルチ電子源の製造方法
や構造については、後で詳しく述べる。The substrate 1001 is fixed to the rear plate 1005, and the cold cathode device 1 is mounted on the substrate 1001.
002 are formed. Here, n and m are positive integers of 2 or more, and are appropriately set according to the target number of display pixels. For example, in a display device for displaying high-definition television, n = 3000, m = 10
It is desirable to set the number to 00 or more. In the present embodiment, n = 3072 and m = 1024. These n × m cold cathode elements are composed of m row wirings 1003 and n
Simple matrix wiring is performed by the column wiring 1004. The part constituted by the substrate 1001, the cold cathode element 1002, the row and column wirings 1003, 1004 is called a multi-electron source. The manufacturing method and structure of the multi-electron source will be described later in detail.
【0119】本実施の形態においては、気密容器のリア
プレート1005にマルチ電子源の基板1001を固定
する構成としたが、マルチ電子源の基板1001が十分
な強度を有するものである場合には、気密容器のリアプ
レートとしてマルチ電子源の基板1001自体を用いて
もよい。In this embodiment, the substrate 1001 of the multi-electron source is fixed to the rear plate 1005 of the hermetic container. However, if the substrate 1001 of the multi-electron source has a sufficient strength, The substrate 1001 of the multi-electron source may be used as the rear plate of the airtight container.
【0120】また、フェースプレート1007の下面に
は、蛍光膜1008が形成されている。本実施の形態の
表示パネル1000はカラー表示用の表示パネルである
ため、蛍光膜1008の部分にはCRTの分野で用いら
れる赤、緑、青、の3原色の蛍光体が塗り分けられてい
る。各色の蛍光体は、例えば図9(A)に示すようにス
トライプ状に塗り分けられ、蛍光体のストライプの間に
は黒色の導電体1010が設けてある。これら黒色の導
電体1010を設ける目的は、電子ビームの照射位置に
多少のずれがあっても表示色にずれが生じないようにす
るためや、外光の反射を防止して表示コントラストの低
下を防ぐため、電子ビームによる蛍光膜のチャージアッ
プを防止するためなどである。黒色の導電体1010に
は、黒鉛を主成分として用いたが、上記の目的に適する
ものであればこれ以外の材料を用いても良い。A fluorescent film 1008 is formed on the lower surface of the face plate 1007. Since the display panel 1000 of this embodiment is a display panel for color display, phosphors of three primary colors of red, green, and blue used in the field of CRT are separately applied to the fluorescent film 1008. . The phosphor of each color is separately applied in a stripe shape as shown in FIG. 9A, for example, and a black conductor 1010 is provided between the phosphor stripes. The purpose of providing these black conductors 1010 is to prevent the display color from being shifted even if the electron beam irradiation position is slightly shifted, and to prevent the reflection of external light to reduce the display contrast. This is to prevent charge-up of the fluorescent film by an electron beam. Although graphite is used as a main component for the black conductor 1010, any other material may be used as long as it is suitable for the above purpose.
【0121】また、3原色の蛍光体の塗り分け方は前記
図9(A)に示したストライプ状の配列に限られるもの
ではなく、例えば図9(B)に示すようなデルタ状配列
や、それ以外の配列であってもよい。なお、モノクロー
ムの表示パネルを作成する場合には、単色の蛍光体材料
を蛍光膜1008に用いればよく、また黒色導電材料は
必ずしも用いなくともよい。The method of applying the phosphors of the three primary colors is not limited to the stripe arrangement shown in FIG. 9A, but may be, for example, a delta arrangement as shown in FIG. Other arrangements may be used. Note that when a monochrome display panel is manufactured, a single-color phosphor material may be used for the phosphor film 1008, and a black conductive material is not necessarily used.
【0122】また、蛍光膜1008のリアプレート側の
面には、CRTの分野では公知のメタルバック1009
を設けてある。このメタルバック1009を設けた目的
は、蛍光膜1008が発する光の一部を鏡面反射して光
利用率を向上させるためや、負イオンの衝突から蛍光膜
1008を保護するためや、電子ビーム加速電圧を印加
するための電極として作用させるためや、蛍光膜100
8を励起した電子の導電路として作用させるためなどで
ある。メタルバック1009は、蛍光膜1008をフェ
ースプレート基板1007上に形成した後、蛍光膜表面
を平滑化処理し、その上にアルミニウム(Al)を真空
蒸着する方法により形成した。なお、蛍光膜1008に
低電圧用の蛍光体材料を用いた場合には、メタルバック
1009は用いない。A metal back 1009 known in the field of CRTs is provided on the surface of the fluorescent film 1008 on the rear plate side.
Is provided. The purpose of providing the metal back 1009 is to improve the light utilization rate by mirror-reflecting a part of the light emitted from the fluorescent film 1008, to protect the fluorescent film 1008 from the collision of negative ions, to accelerate the electron beam. In order to function as an electrode for applying a voltage,
This is to make 8 act as a conductive path for the excited electrons. The metal back 1009 was formed by forming a fluorescent film 1008 on the face plate substrate 1007, smoothing the surface of the fluorescent film, and vacuum-depositing aluminum (Al) thereon. Note that when a fluorescent material for low voltage is used for the fluorescent film 1008, the metal back 1009 is not used.
【0123】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板1007と蛍光膜1008との間
に、例えばITOを材料とする透明電極を設けてもよ
い。Although not used in the present embodiment,
For the purpose of applying acceleration voltage and improving the conductivity of the fluorescent film,
A transparent electrode made of, for example, ITO may be provided between the face plate substrate 1007 and the fluorescent film 1008.
【0124】また、図8に示す端子Dx1〜DxmおよびD
y1〜DynおよびHvは、当該表示パネル1000と不図
示の電気回路とを電気的に接続するために設けた気密構
造の電気接続用端子である。Dx1〜Dxmはマルチ電子源
の行配線1003と、Dy1〜Dynはマルチ電子源の列配
線1004と、Hvはフェースプレートのメタルバック
1009と電気的に接続している。Further, terminals Dx1 to Dxm and D shown in FIG.
y1 to Dyn and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel 1000 and an electric circuit (not shown). Dx1 to Dxm are electrically connected to the row wiring 1003 of the multi-electron source, Dy1 to Dyn are electrically connected to the column wiring 1004 of the multi-electron source, and Hv is electrically connected to the metal back 1009 of the face plate.
【0125】また、この気密容器内部を真空に排気する
には、気密容器を組み立てた後、不図示の排気管と真空
ポンプとを接続し、気密容器内を10のマイナス7乗
[torr]程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜(不図示)を形成する。ゲッター膜とは、例え
ばBaを主成分とするゲッター材料をヒータもしくは高
周波加熱により加熱し蒸着して形成した膜であり、該ゲ
ッター膜の吸着作用により気密容器内は1×10マイナ
ス5乗乃至1×10マイナス7乗[torr]の真空度に維
持される。In order to evacuate the interior of the hermetic container to a vacuum, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is about 10 −7 [torr]. Evacuate to vacuum. Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing in order to maintain the degree of vacuum in the airtight container. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating, and the inside of the hermetic container is 1 × 10 −5 to 1 due to the adsorbing action of the getter film. It is maintained at a degree of vacuum of × 10−7 [torr].
【0126】以上、本発明の実施の形態の表示パネル1
000の基本構成と製法を説明した。The display panel 1 according to the embodiment of the present invention has been described above.
000 has been described.
【0127】次に、この表示パネル1000に用いたマ
ルチ電子源の製造方法について説明する。本実施の形態
の画像表示装置に用いるマルチ電子源は、冷陰極素子を
単純マトリクス配線した電子源であれば、冷陰極素子の
材料や形状あるいは製法に制限はない。従って、例えば
表面伝導型放出素子やFE型、あるいはMIM型などの
冷陰極素子を用いることができる。Next, a method of manufacturing the multi-electron source used for the display panel 1000 will be described. The material, shape, and manufacturing method of the cold cathode device are not limited as long as the multi-electron source used in the image display device of the present embodiment is an electron source in which the cold cathode devices are arranged in a simple matrix. Therefore, for example, a cold cathode device such as a surface conduction type emission device, an FE type, or an MIM type can be used.
【0128】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型放出素子が特に好ましい。即
ち、FE型ではエミッタコーンとゲート電極の相対位置
や形状が電子放出特性を大きく左右するため極めて高精
度の製造技術を必要とするが、これは大面積化や製造コ
ストの低減を達成するには不利な要因となる。またMI
M型では、絶縁層と上電極の膜厚を薄くてしかも均一に
する必要があるが、これも大面積化や製造コストの低減
を達成するには不利な要因となる。その点、表面伝導型
放出素子は比較的製造方法が単純なため、大面積化や製
造コストの低減が容易である。また、本願発明者らは、
表面伝導型放出素子の中でも、電子放出部もしくはその
周辺部を微粒子膜から形成したものがとりわけ電子放出
特性に優れ、しかも製造が容易に行えることを見出して
いる。従って、高輝度で大画面の画像表示装置のマルチ
電子源に用いるには最も好適であると言える。そこで、
上記実施の形態の表示パネル1000においては、電子
放出部もしくはその周辺部を微粒子膜から形成した表面
伝導型放出素子を用いた。そこで、まず好適な表面伝導
型放出素子について基本的な構成と製法および特性を説
明し、その後で多数の素子を単純マトリクス配線したマ
ルチ電子源の構造について述べる。However, in a situation where a display device having a large display screen and an inexpensive display device is required, among these cold cathode devices, a surface conduction type emission device is particularly preferable. That is, in the FE type, the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, and therefore require extremely high-precision manufacturing technology. However, this is necessary for achieving a large area and a reduction in manufacturing cost. Is a disadvantageous factor. Also MI
In the M type, it is necessary to make the thicknesses of the insulating layer and the upper electrode thin and uniform, but this is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. In this regard, since the surface conduction electron-emitting device has a relatively simple manufacturing method, it is easy to increase the area and reduce the manufacturing cost. In addition, the present inventors,
Among surface conduction electron-emitting devices, it has been found that an electron-emitting portion or its peripheral portion formed of a fine particle film has particularly excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron source of a high-luminance, large-screen image display device. Therefore,
In the display panel 1000 of the above embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used. Therefore, the basic structure, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron source in which a large number of devices are arranged in a simple matrix will be described.
【0129】(表面伝導型放出素子の好適な素子構成と
製法)電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類があげられる。(Preferable Device Configuration and Manufacturing Method of Surface Conduction Emission Device) A typical configuration of a surface conduction electron-emitting device in which an electron-emitting portion or its peripheral portion is formed from a fine particle film is a flat type or a vertical type. Kinds are given.
【0130】(平面型の表面伝導型放出素子)まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図10に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図(a)および断
面図(b)である。図中、1101は基板、1102と
1103は素子電極、1104は導電性薄膜、1105
は通電フォーミング処理により形成した電子放出部、1
113は通電活性化処理により形成した薄膜である。(Planar surface conduction electron-emitting device) First, the structure and manufacturing method of a flat surface conduction electron-emitting device will be described. FIG. 10 is a plan view (a) and a cross-sectional view (b) for explaining the configuration of the planar surface conduction electron-emitting device. In the figure, 1101 is a substrate, 1102 and 1103 are device electrodes, 1104 is a conductive thin film, 1105
Are electron-emitting portions formed by an energization forming process;
Reference numeral 113 denotes a thin film formed by the activation process.
【0131】この基板1101としては、例えば、石英
ガラスや青板ガラスをはじめとする各種ガラス基板や、
アルミナをはじめとする各種セラミクス基板、或いは上
述の各種基板上に、例えばSiO2を材料とする絶縁層
を積層した基板などを用いることができる。また、基板
1101上に基板面と平行に対向して設けられた素子電
極1102と1103は、導電性を有する材料によって
形成されている。例えば、Ni,Cr,Au,Mo,
W,Pt,Ti,Cu,Pd,Ag等をはじめとする金
属、あるいはこれらの金属の合金、あるいはIn2O3−
SnO2をはじめとする金属酸化物、ポリシリコンなど
の半導体、などの中から適宜材料を選択して用いればよ
い。電極を形成するには、例えば真空蒸着などの製膜技
術とフォトリソグラフィ、エッチングなどのパターニン
グ技術を組み合わせて用いれば容易に形成できるが、そ
れ以外の方法(例えば印刷技術)を用いて形成してもさ
しつかえない。As the substrate 1101, for example, various glass substrates such as quartz glass and blue plate glass,
Various ceramics substrates such as alumina, or a substrate in which an insulating layer made of, for example, SiO2 is laminated on the above various substrates can be used. The device electrodes 1102 and 1103 provided on the substrate 1101 so as to be opposed to the substrate surface in parallel are formed of a conductive material. For example, Ni, Cr, Au, Mo,
Metals such as W, Pt, Ti, Cu, Pd, Ag, etc., or alloys of these metals, or In2O3-
Materials may be appropriately selected from metal oxides such as SnO2, semiconductors such as polysilicon, and the like. An electrode can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, the electrode can be formed using other methods (for example, printing technique). I can't wait.
【0132】素子電極1102と1103の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、中でも表示装置に応用するために好まし
いのは数マイクロメータより数十マイクロメータの範囲
である。また、素子電極の厚さdについては、通常は数
百オングストロームから数マイクロメータの範囲から適
当な数値が選ばれる。The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
In general, the electrode interval L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. Micrometer range. As for the thickness d of the device electrode, an appropriate numerical value is usually selected from a range of several hundred angstroms to several micrometers.
【0133】また、導電性薄膜1104の部分には微粒
子膜を用いる。ここで述べた微粒子膜とは、構成要素と
して多数の微粒子を含んだ膜(島状の集合体も含む)の
ことをさす。微粒子膜を微視的に調べれば、通常は、個
々の微粒子が離間して配置された構造か、あるいは微粒
子が互いに隣接した構造か、あるいは微粒子が互いに重
なり合った構造が観測される。A fine particle film is used for the conductive thin film 1104. The fine particle film described here refers to a film including a large number of fine particles as constituent elements (including an island-shaped aggregate). When the fine particle film is examined microscopically, usually, a structure in which the individual fine particles are spaced apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.
【0134】この微粒子膜に用いた微粒子の粒径は、数
オングストロームから数千オングストロームの範囲に含
まれるものであるが、中でも好ましいのは10オングス
トロームから200オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。即ち、素子電極1102
あるいは1103と電気的に良好に接続するのに必要な
条件、後述する通電フォーミングを良好に行うのに必要
な条件、微粒子膜自身の電気抵抗を後述する適宜の値に
するために必要な条件、などである。具体的には、数オ
ングストロームから数千オングストロームの範囲のなか
で設定するが、なかでも好ましいのは10オングストロ
ームから500オングストロームの間である。The particle size of the fine particles used in the fine particle film is in the range of several Angstroms to several thousand Angstroms, and particularly preferably in the range of 10 Angstroms to 200 Angstroms. Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, the device electrode 1102
Alternatively, conditions necessary for good electrical connection with 1103, conditions necessary for satisfactorily performing energization forming described later, conditions necessary for setting the electric resistance of the fine particle film itself to an appropriate value described later, And so on. Specifically, it is set in the range of several Angstroms to several thousand Angstroms, but the range is preferably between 10 Angstroms and 500 Angstroms.
【0135】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Pd,Pt,Ru,Ag,A
u,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pb,などをはじめとする金属や、PdO,S
nO2,In2O3,PbO,Sb2O3,などをはじめと
する酸化物や、HfB2,ZrB2,LaB6,CeB6,
YB4 ,GdB4などをはじめとする硼化物や、Ti
C,ZrC,HfC,TaC,SiC,WCなどをはじ
めとする炭化物や、TiN,ZrN,HfNなどをはじ
めとする窒化物や、Si,Ge,などをはじめとする半
導体や、カーボンなどがあげられ、これらの中から適宜
選択される。Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag, A
u, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb, and other metals, PdO, S
Oxides such as nO2, In2O3, PbO, Sb2O3, etc .; HfB2, ZrB2, LaB6, CeB6,
Borides such as YB4 and GdB4, Ti
Carbides such as C, ZrC, HfC, TaC, SiC, WC, etc., nitrides such as TiN, ZrN, HfN, semiconductors such as Si, Ge, etc., and carbon. Are appropriately selected from these.
【0136】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
10の3乗から10の7乗[オーム/sq]の範囲に含
まれるよう設定した。As described above, the conductive thin film 1104 is formed of a fine particle film.
It was set to be included in the range of 10 3 to 10 7 [Ohm / sq].
【0137】なお、導電性薄膜1104と素子電極11
02および1103とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図10の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。The conductive thin film 1104 and the device electrode 11
Since it is desirable that the wires 02 and 1103 be electrically connected well, they have a structure in which a part of each overlaps with the other. In the example of FIG.
Although the substrate, the device electrode, and the conductive thin film are stacked in this order from the bottom, in some cases, the substrate, the conductive thin film, and the device electrode may be stacked in this order from the bottom.
【0138】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。この亀裂は導電性薄膜1104に対して、後述する
通電フォーミングの処理を行うことにより形成する。こ
の亀裂内には、数オングストロームから数百オングスト
ロームの粒径の微粒子を配置する場合がある。なお、実
際の電子放出部の位置や形状を精密かつ正確に図示する
のは困難なため、図10においては模式的に示した。The electron-emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrically higher resistance than the surrounding conductive thin film. The cracks are formed by applying a later-described energization forming process to the conductive thin film 1104. Fine particles having a particle size of several Angstroms to several hundred Angstroms may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIG.
【0139】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105およびその
近傍を被覆している。薄膜1113は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。この薄膜1113は、単結晶グラファイ
ト、多結晶グラファイト、非晶質カーボン、のいずれか
か、もしくはその混合物であり、膜厚は500[オング
ストローム]以下とするが、300[オングストロー
ム]以下とするのがさらに好ましい。The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process. This thin film 1113 is any one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 [Å] or less, but preferably 300 [Å] or less. More preferred.
【0140】なお、実際の薄膜1113の位置や形状を
精密に図示するのは困難なため、図10においては模式
的に示した。また、平面図(a)においては、薄膜11
13の一部を除去した素子を図示した。Since it is difficult to accurately show the actual position and shape of the thin film 1113, it is schematically shown in FIG. Also, in the plan view (a), the thin film 11
13 shows a device in which a part of the device 13 is removed.
【0141】以上、好ましい素子の基本構成を述べた
が、実施の形態においては以下のような素子を用いた。The basic structure of a preferred element has been described above. In the embodiment, the following element is used.
【0142】すなわち、基板1101には青板ガラスを
用い、素子電極1102と1103にはNi薄膜を用い
た。素子電極の厚さdは1000[オングストロー
ム]、電極間隔Lは2[マイクロメータ]とした。また
微粒子膜の主要材料としてPdもしくはPdOを用い、
微粒子膜の厚さは約100[オングストローム]、幅W
は100[マイクロメータ]とした。That is, blue glass was used for the substrate 1101, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 [angstrom], and the electrode interval L was 2 [micrometer]. Also, Pd or PdO is used as a main material of the fine particle film,
The thickness of the fine particle film is about 100 [angstrom] and the width W
Was set to 100 [micrometer].
【0143】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図11(a)〜(d)
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図10と同一である。Next, a method of manufacturing a suitable flat surface conduction electron-emitting device will be described. FIGS. 11A to 11D
Is a cross-sectional view for explaining the manufacturing process of the surface conduction electron-emitting device, and the notation of each member is the same as in FIG.
【0144】1)まず、図11(a)に示すように、基
板1101上に素子電極1102および1103を形成
する。これら素子電極1102,1103を形成するに
あたっては、予め基板1101を洗剤、純水、有機溶剤
を用いて十分に洗浄した後、素子電極1102,110
3の材料を堆積させる。この堆積する方法としては、例
えば、蒸着法やスパッタ法などの真空成膜技術を用れば
よい。)その後、堆積した電極材料を、フォトリソグラ
フィ・エッチング技術を用いてパターニングして(a)
に示した一対の素子電極(1102と1103)を形成
する。1) First, as shown in FIG. 11A, device electrodes 1102 and 1103 are formed on a substrate 1101. In forming the device electrodes 1102 and 1103, the substrate 1101 is sufficiently washed in advance with a detergent, pure water, and an organic solvent, and then the device electrodes 1102 and 1103 are formed.
3 is deposited. As a deposition method, for example, a vacuum film forming technique such as an evaporation method or a sputtering method may be used. Then, the deposited electrode material is patterned by using a photolithographic etching technique (a).
A pair of device electrodes (1102 and 1103) shown in FIG.
【0145】2)次に、同図(b)に示すように、導電
性薄膜1104を形成する。この導電性薄膜1104を
形成するにあたっては、まず前記(a)の基板に有機金
属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を
成膜した後、フォトリソグラフィ・エッチングにより所
定の形状にパターニングする。ここで、有機金属溶液と
は、導電性薄膜に用いる微粒子の材料を主要元素とする
有機金属化合物の溶液である。(具体的には、本実施の
形態では主要元素としてPdを用いた。また、実施の形
態では塗布方法として、ディッピング法を用いたが、そ
れ以外の例えばスピンナー法やスプレー法を用いてもよ
い。) また、微粒子膜で作られる導電性薄膜1104の成膜方
法としては、本実施の形態で用いた有機金属溶液の塗布
による方法以外の、例えば真空蒸着法やスパッタ法、あ
るいは化学的気相堆積法などを用いる場合もある。2) Next, a conductive thin film 1104 is formed as shown in FIG. In forming the conductive thin film 1104, first, an organic metal solution is applied to the substrate (a), dried, heated and baked to form a fine particle film, and then formed into a predetermined shape by photolithography and etching. Is patterned. Here, the organometallic solution is a solution of an organometallic compound whose main element is a material of fine particles used for the conductive thin film. (Specifically, in this embodiment, Pd is used as a main element. In this embodiment, a dipping method is used as a coating method, but other methods such as a spinner method and a spray method may be used. In addition, as a method for forming the conductive thin film 1104 formed of a fine particle film, for example, a vacuum evaporation method, a sputtering method, or a chemical vapor phase method other than the method of applying the organometallic solution used in the present embodiment. In some cases, a deposition method or the like is used.
【0146】3)次に、同図(c)に示すように、フォ
ーミング用電源1110から素子電極1102と110
3の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部1105を形成する。この通電フォ
ーミング処理とは、微粒子膜で作られた導電性薄膜11
04に通電を行って、その一部を適宜に破壊、変形、も
しくは変質せしめ、電子放出を行うのに好適な構造に変
化させる処理のことである。微粒子膜で作られた導電性
薄膜のうち電子放出を行うのに好適な構造に変化した部
分(即ち、電子放出部1105)においては、薄膜に適
当な亀裂が形成されている。なお、電子放出部1105
が形成される前と比較すると、形成された後は素子電極
1102と1103の間で計測される電気抵抗は大幅に
増加する。3) Next, as shown in FIG. 14C, a forming power supply 1110 switches the device electrodes 1102 and 110 from each other.
3, an appropriate voltage is applied, and an energization forming process is performed to form the electron-emitting portion 1105. This energization forming process is a process of forming a conductive thin film 11 made of a fine particle film.
This is a process in which a current is applied to the substrate 04, a part of which is appropriately destroyed, deformed, or altered to change the structure to a structure suitable for emitting electrons. In a portion of the conductive thin film made of the fine particle film which has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 1105), an appropriate crack is formed in the thin film. Note that the electron emission unit 1105
As compared with before the formation, the electrical resistance measured between the device electrodes 1102 and 1103 greatly increases after the formation.
【0147】この通電方法をより詳しく説明するため
に、図12にフォーミング用電源1110から印加する
適宜の電圧波形の一例を示す。微粒子膜で作られた導電
性薄膜1104をフォーミングする場合には、パルス状
の電圧が好ましく、本実施の形態の場合には、同図に示
したようにパルス幅T1の三角波パルスをパルス間隔T
2で連続的に印加した。その際には、三角波パルスの波
高値Vpfを、順次昇圧した。また、電子放出部110
5の形成状況をモニタするためのモニタパルスPmを適
宜の間隔で三角波パルスの間に挿入し、その際に流れる
電流を電流計1111で計測した。FIG. 12 shows an example of an appropriate voltage waveform applied from the forming power supply 1110 in order to explain this energization method in more detail. When forming the conductive thin film 1104 formed of a fine particle film, a pulse-like voltage is preferable. In the case of the present embodiment, a triangular wave pulse having a pulse width T1 is applied with a pulse interval T as shown in FIG.
2 was applied continuously. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. Further, the electron emission unit 110
A monitor pulse Pm for monitoring the state of formation of No. 5 was inserted between triangular wave pulses at appropriate intervals, and the current flowing at that time was measured by an ammeter 1111.
【0148】本実施の形態においては、例えば10のマ
イナス5乗[torr]程度の真空雰囲気下において、例え
ばパルス幅T1を1[ミリ秒]、パルス間隔T2を10
[ミリ秒]とし、波高値Vpfを1パルスごとに0.1
[V]ずつ昇圧した。そして、三角波を5パルス印加す
るたびに1回の割りで、モニタパルスPmを挿入した。
ここでフォーミング処理に悪影響を及ぼすことがないよ
うに、モニタパルスの電圧Vpmは0.1[V]に設定
した。そして、素子電極1102と1103の間の電気
抵抗が1×10の6乗[Ω]になった段階、即ち、モニ
タパルス印加時に電流計1111で計測される電流が1
×10のマイナス7乗[A]以下になった段階で、フォ
ーミング処理にかかわる通電を終了した。In the present embodiment, for example, in a vacuum atmosphere of about 10 −5 [torr], for example, the pulse width T1 is set to 1 [millisecond] and the pulse interval T2 is set to 10
[Milliseconds], and the peak value Vpf is set to 0.1 for each pulse.
The voltage was increased by [V]. Then, each time five triangular waves were applied, the monitor pulse Pm was inserted at a rate of once.
Here, the voltage Vpm of the monitor pulse was set to 0.1 [V] so as not to adversely affect the forming process. Then, when the electric resistance between the element electrodes 1102 and 1103 becomes 1 × 10 6 [Ω], that is, the current measured by the ammeter 1111 at the time of application of the monitor pulse is 1
At the stage where the power became × 10 −7 [A] or less, the energization related to the forming process was terminated.
【0149】なお、上記の方法は、本実施の形態の表面
伝導型放出素子に関する好ましい方法であり、例えば微
粒子膜の材料や膜厚、或いは素子電極間隔Lなど表面伝
導型放出素子の設計を変更した場合には、それに応じて
通電の条件を適宜変更するのが望ましい。The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment. For example, the design of the surface conduction electron-emitting device such as the material and thickness of the fine particle film or the element electrode interval L is changed. In such a case, it is desirable to appropriately change the energization conditions accordingly.
【0150】4)次に、図11(d)に示すように、活
性化用電源1112から素子電極1102と1103の
間に適宜の電圧を印加し、通電活性化処理を行って、電
子放出特性の改善を行う。この通電活性化処理とは、前
記通電フォーミング処理により形成された電子放出部1
105に適宜の条件で通電を行って、その近傍に炭素も
しくは炭素化合物を堆積せしめる処理のことである。
(図においては、炭素もしくは炭素化合物よりなる堆積
物を部材1113として模式的に示した)。なお、通電
活性化処理を行うことにより、行う前と比較して、同じ
印加電圧における放出電流を典型的には100倍以上に
増加させることができる。4) Next, as shown in FIG. 11D, an appropriate voltage is applied between the element electrodes 1102 and 1103 from the activating power supply 1112, and a current activation processing is performed to perform electron emission characteristics. Make improvements. The energization activation process is defined as the electron emission portion 1 formed by the energization forming process.
This is a process of energizing 105 under appropriate conditions and depositing carbon or a carbon compound in the vicinity thereof.
(In the figure, a deposit made of carbon or a carbon compound is schematically shown as a member 1113). Note that by performing the energization activation process, the emission current at the same applied voltage can be typically increased by 100 times or more as compared with before the energization activation process.
【0151】具体的には、10のマイナス4乗ないし1
0のマイナス5乗[torr]の範囲内の真空雰囲気中で、
電圧パルスを定期的に印加することにより、真空雰囲気
中に存在する有機化合物を起源とする炭素もしくは炭素
化合物を堆積させる。堆積物1113は、単結晶グラフ
ァイト、多結晶グラファイト、非晶質カーボン、のいず
れかか、もしくはその混合物であり、膜厚は500[オ
ングストローム]以下、より好ましくは300[オング
ストローム]以下である。Specifically, 10 minus 4th power to 1
In a vacuum atmosphere in the range of 0 to the fifth power [torr],
By periodically applying a voltage pulse, carbon or a carbon compound originating from an organic compound existing in a vacuum atmosphere is deposited. The deposit 1113 is any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 Å or less, more preferably 300 Å or less.
【0152】この通電方法をより詳しく説明するため
に、図13(a)に、活性化用電源1112から印加す
る適宜の電圧波形の一例を示す。本実施の形態において
は、一定電圧の矩形波を定期的に印加して通電活性化処
理を行ったが、具体的には,矩形波の電圧Vacは14
[V],パルス幅T3は1[ミリ秒],パルス間隔T4
は10[ミリ秒]とした。尚、上述の通電条件は、本実
施の形態の表面伝導型放出素子に関する好ましい条件で
あり、表面伝導型放出素子の設計を変更した場合には、
それに応じて条件を適宜変更するのが望ましい。FIG. 13A shows an example of an appropriate voltage waveform applied from the activation power supply 1112 in order to explain this energization method in more detail. In the present embodiment, the energization activation process is performed by applying a rectangular wave of a constant voltage periodically, but specifically, the rectangular wave voltage Vac is 14
[V], pulse width T3 is 1 [millisecond], pulse interval T4
Was set to 10 [milliseconds]. Note that the above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed,
It is desirable to change the conditions accordingly.
【0153】図11(d)に示す1114は該表面伝導
型放出素子から放出される放出電流Ieを捕捉するため
のアノード電極で、直流高電圧電源1115および電流
計1116が接続されている。なお、基板1101を、
表示パネル1000の中に組み込んでから活性化処理を
行う場合には、表示パネル1000の蛍光面をアノード
電極1114として用いる。活性化用電源1112から
電圧を印加する間、電流計1116で放出電流Ieを計
測して通電活性化処理の進行状況をモニタし、活性化用
電源1112の動作を制御する。電流計1116で計測
された放出電流Ieの一例を図13(b)に示すが、活
性化電源1112からパルス電圧を印加しはじめると、
時間の経過とともに放出電流Ieは増加するが、やがて
飽和してほとんど増加しなくなる。このように、放出電
流Ieがほぼ飽和した時点で活性化用電源1112から
の電圧印加を停止し、通電活性化処理を終了する。An anode electrode 1114 shown in FIG. 11D is used to capture an emission current Ie emitted from the surface conduction electron-emitting device, and is connected to a DC high-voltage power supply 1115 and an ammeter 1116. Note that the substrate 1101 is
When the activation process is performed after being incorporated into the display panel 1000, the phosphor screen of the display panel 1000 is used as the anode electrode 1114. While the voltage is applied from the activation power supply 1112, the emission current Ie is measured by the ammeter 1116 to monitor the progress of the energization activation process, and control the operation of the activation power supply 1112. FIG. 13B shows an example of the emission current Ie measured by the ammeter 1116. When the activation power supply 1112 starts to apply a pulse voltage,
The emission current Ie increases with time, but eventually saturates and hardly increases. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 1112 is stopped, and the energization activation process ends.
【0154】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。The above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. Is desirable.
【0155】以上のようにして、図11(e)に示す平
面型の表面伝導型放出素子を製造した。As described above, the plane type surface conduction electron-emitting device shown in FIG. 11E was manufactured.
【0156】(垂直型の表面伝導型放出素子)次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。(Vertical Surface Conduction Emission Device) Next, another typical structure of a surface conduction electron-emitting device in which the electron-emitting portion or its periphery is formed of a fine particle film, that is, a vertical surface-conduction emission device. The configuration of the element will be described.
【0157】図14は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の1201は基板、1
202と1203は素子電極、1206は段差形成部
材、1204は微粒子膜を用いた導電性薄膜、1205
は通電フォーミング処理により形成した電子放出部、1
213は通電活性化処理により形成した薄膜である。FIG. 14 is a schematic cross-sectional view for explaining the basic structure of the vertical type. In FIG.
202 and 1203 are device electrodes, 1206 is a step forming member, 1204 is a conductive thin film using a fine particle film, 1205
Are electron-emitting portions formed by an energization forming process;
213 is a thin film formed by the activation process.
【0158】この垂直型が先に説明した平面型と異なる
点は、素子電極のうちの片方(1202)が段差形成部
材1206上に設けられており、導電性薄膜1204が
段差形成部材1206の側面を被覆している点にある。
従って、前記図10(a)の平面型における素子電極間
隔Lは、垂直型においては段差形成部材1206の段差
高Lsとして設定される。なお、基板1201、素子電
極1202および1203、微粒子膜を用いた導電性薄
膜1204については、前記平面型の説明中に列挙した
材料を同様に用いることが可能である。また、段差形成
部材1206には、例えばSiO2のような電気的に絶
縁性の材料を用いる。This vertical type is different from the above-mentioned flat type in that one of the element electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 is provided on the side surface of the step forming member 1206. Is covered.
Therefore, the element electrode interval L in the planar type shown in FIG. 10A is set as the step height Ls of the step forming member 1206 in the vertical type. Note that for the substrate 1201, the element electrodes 1202 and 1203, and the conductive thin film 1204 using a fine particle film, the materials listed in the description of the planar type can be similarly used. For the step forming member 1206, an electrically insulating material such as SiO2 is used.
【0159】次に、垂直型の表面伝導型放出素子の製法
について説明する。図15(a)〜(f)は、製造工程
を説明するための断面図で、各部材の表記は前記図14
と同一である。Next, a method of manufacturing a vertical surface conduction electron-emitting device will be described. FIGS. 15A to 15F are cross-sectional views for explaining a manufacturing process.
Is the same as
【0160】1)まず、図15(a)に示すように、基
板1201上に素子電極1203を形成する。1) First, as shown in FIG. 15A, an element electrode 1203 is formed on a substrate 1201.
【0161】2)次に、同図(b)に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、例えばSiO2をスパッタ法で積層すればよいが、
例えば真空蒸着法や印刷法などの他の成膜方法を用いて
もよい。2) Next, as shown in FIG. 17B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by stacking, for example, SiO2 by sputtering,
For example, another film formation method such as a vacuum evaporation method or a printing method may be used.
【0162】3)次に、同図(c)に示すように、絶縁
層の上に素子電極1202を形成する。3) Next, as shown in FIG. 17C, an element electrode 1202 is formed on the insulating layer.
【0163】4)次に、同図(d)に示すように、絶縁
層の一部を、例えばエッチング法を用いて除去し、素子
電極1203を露出させる。4) Next, as shown in FIG. 14D, a part of the insulating layer is removed by using, for example, an etching method to expose the element electrode 1203.
【0164】5)次に、同図(e)に示すように、微粒
子膜を用いた導電性薄膜1204を形成する。形成する
には、前記平面型の場合と同じく、例えば塗布法などの
成膜技術を用いればよい。5) Next, as shown in FIG. 17E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the planar type, a film forming technique such as a coating method may be used.
【0165】6)次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
(図11(c)を用いて説明した平面型の通電フォーミ
ング処理と同様の処理を行えばよい。) 7)次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。(図11(d)を用いて説明した平面型の通
電活性化処理と同様の処理を行えばよい。)以上のよう
にして、図15(f)に示す垂直型の表面伝導型放出素
子を製造した。6) Next, as in the case of the flat type, the energization forming process is performed to form an electron emission portion.
(A process similar to the planar energization forming process described with reference to FIG. 11C may be performed.) 7) Next, an energization activation process is performed as in the planar type energization process, and the electron emission section is performed. Carbon or a carbon compound is deposited in the vicinity. (A process similar to the planar energization activation process described with reference to FIG. 11D may be performed.) As described above, the vertical surface conduction electron-emitting device shown in FIG. Manufactured.
【0166】(表示装置に用いた表面伝導型放出素子の
特性)以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。(Characteristics of Surface Conduction Emission Device Used in Display Device) The element configuration and manufacturing method of the planar and vertical surface conduction emission devices have been described above. Next, the characteristics of the device used in the display device will be described. Is described.
【0167】図16に、表示装置に用いた素子の、(放
出電流Ie)対(素子印加電圧Vf)特性、および(素子
電流If)対(素子印加電圧Vf)特性の典型的な例を
示す。なお、放出電流Ieは素子電流Ifに比べて著し
く小さく、同一尺度で図示するのが困難であるうえ、こ
れらの特性は素子の大きさや形状等の設計パラメータを
変更することにより変化するものであるため、2本のグ
ラフは各々任意単位で図示した。本実施の形態の表示装
置に用いた素子は、放出電流Ieに関して以下に述べる
3つの特性を有している。FIG. 16 shows typical examples of (emission current Ie) versus (device applied voltage Vf) characteristics and (device current If) versus (device applied voltage Vf) characteristics of the device used in the display device. . Note that the emission current Ie is significantly smaller than the device current If, and it is difficult to show them on the same scale. In addition, these characteristics are changed by changing design parameters such as the size and shape of the device. Therefore, each of the two graphs is shown in arbitrary units. The element used in the display device of the present embodiment has the following three characteristics regarding the emission current Ie.
【0168】第一に、ある電圧(これを閾値電圧Vthと
呼ぶ)以上の大きさの電圧を素子に印加すると急激に放
出電流Ieが増加するが、一方、閾値電圧Vth未満の電
圧では放出電流Ieはほとんど検出されない。すなわ
ち、放出電流Ieに関して、明確な閾値電圧Vthを持っ
た非線形素子である。First, when a voltage higher than a certain voltage (hereinafter referred to as a threshold voltage Vth) is applied to the element, the emission current Ie sharply increases. On the other hand, when the voltage is lower than the threshold voltage Vth, the emission current Ie increases. Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.
【0169】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流Ie
の大きさを制御できる。Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie depends on the voltage Vf.
Size can be controlled.
【0170】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。Third, since the response speed of the current Ie emitted from the device to the voltage Vf applied to the device is fast, the amount of charge of the electrons emitted from the device depends on the length of time for applying the voltage Vf. Can control.
【0171】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。例
えば多数の素子を表示画面の画素に対応して設けた表示
装置において、第一の特性を利用すれば、表示画面を順
次走査して表示を行うことが可能である。即ち、駆動中
の素子には所望の発光輝度に応じて閾値電圧Vth以上の
電圧を適宜印加し、非選択状態の素子には閾値電圧Vth
未満の電圧を印加する。駆動する素子を順次切り替えて
ゆくことにより、表示画面を順次走査して表示を行うこ
とが可能である。Because of the above characteristics, the surface conduction electron-emitting device could be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, display can be performed by sequentially scanning the display screen by using the first characteristic. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the element under driving according to the desired light emission luminance, and the threshold voltage Vth
Apply less than voltage. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.
【0172】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。Further, by using the second characteristic or the third characteristic, the light emission luminance can be controlled, so that gradation display can be performed.
【0173】(多数素子を単純マトリクス配線したマル
チ電子源の構造)次に、上述の表面伝導型放出素子を基
板上に配列して単純マトリクス配線したマルチ電子源の
構造について述べる。(Structure of a Multi-Electron Source in Which Many Devices are Wired in a Simple Matrix) Next, the structure of a multi-electron source in which the above-mentioned surface conduction electron-emitting devices are arranged on a substrate and wired in a simple matrix will be described.
【0174】図17に示すのは、前記図8の表示パネル
1000に用いたマルチ電子源の平面図である。基板上
には、前記図10で示したものと同様な表面伝導型放出
素子が配列され、これらの素子は行配線電極1003と
列配線電極1004により単純マトリクス状に配線され
ている。行配線電極1003と列配線電極1004の交
差する部分には、電極間に絶縁層(不図示)が形成され
ており、電気的な絶縁が保たれている。FIG. 17 is a plan view of the multi-electron source used for the display panel 1000 of FIG. On the substrate, surface conduction emission devices similar to those shown in FIG. 10 are arranged, and these devices are wired in a simple matrix by row wiring electrodes 1003 and column wiring electrodes 1004. At a portion where the row wiring electrode 1003 and the column wiring electrode 1004 intersect, an insulating layer (not shown) is formed between the electrodes, and electrical insulation is maintained.
【0175】図17のA−A’に沿った断面を、図18
に示す。FIG. 18 is a sectional view taken along the line AA ′ of FIG.
Shown in
【0176】なお、このような構造のマルチ電子源は、
予め基板上に行配線電極1003、列配線電極100
4、電極間絶縁層(不図示)、および表面伝導型放出素
子の素子電極と導電性薄膜を形成した後、行配線電極1
003および列配線電極1004を介して各素子に給電
して通電フォーミング処理と通電活性化処理を行うこと
により製造した。Incidentally, the multi-electron source having such a structure is as follows.
A row wiring electrode 1003, a column wiring electrode 100
4. After forming an inter-electrode insulating layer (not shown), an element electrode of a surface conduction electron-emitting device and a conductive thin film, a row wiring electrode 1 is formed.
003 and the column wiring electrode 1004 to supply power to each element to perform an energization forming process and an energization activation process.
【0177】各表面伝導型放出素子の特性は、前述した
通電フォーミング処理や通電活性化処理の影響を強く受
ける。特に通電フォーミング処理は、微粒子膜で作られ
た導電性薄膜1104に通電を行って、その一部を適宜
に破壊、変形、もしくは変質せしめ、電子放出を行うの
に好適な構造に変化させる処理のことである。この微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分(すなわち電子放出部110
5)においては、薄膜に亀裂が形成されていることにつ
いては前述した通りである。The characteristics of each surface conduction electron-emitting device are strongly affected by the above-described energization forming process and energization activation process. In particular, the energization forming process is a process of energizing the conductive thin film 1104 made of a fine particle film, and appropriately breaking, deforming, or altering a part of the conductive thin film 1104 to change the structure to a structure suitable for electron emission. That is. A portion of the conductive thin film made of the fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 110
In 5), the crack is formed in the thin film as described above.
【0178】個々の表面伝導型放出素子の電子放出特性
は、この亀裂の形成状態とも関係があるため、表示パネ
ル1000の電子放出特性は通電フォーミング処理と強
い相関があり、更には電子の放出特性とも相関がある。Since the electron emission characteristics of each surface conduction electron-emitting device are also related to the state of formation of the cracks, the electron emission characteristics of the display panel 1000 have a strong correlation with the energization forming process, and furthermore, the electron emission characteristics. Is also correlated.
【0179】図19は、表面伝導型放出素子の導電性薄
膜の抵抗値を横軸に、放出電流を縦軸としてそれらの関
係をプロットした図である。なお、同図ではこれらの特
性は素子の大きさや形状等の設計パラメータを変更する
ことにより変化するものであるため、グラフは両軸とも
任意単位で図示した。FIG. 19 is a diagram in which the resistance value of the conductive thin film of the surface conduction electron-emitting device is plotted on the abscissa and the emission current is plotted on the ordinate. In the figure, since these characteristics change by changing design parameters such as the size and shape of the element, both axes are shown in arbitrary units in the graph.
【0180】図20は、本実施の形態における電子源の
製造装置の構成を表すブロック図である。FIG. 20 is a block diagram showing a configuration of an apparatus for manufacturing an electron source according to the present embodiment.
【0181】同図において、5000は導電性薄膜状態
(導電性薄膜が塗布されて通電フォーミングされる前)
のマルチ電子源を表し、これが通電フォーミング処理を
受けることにより、導電性薄膜上に亀裂が生成されたマ
ルチ電子源5001になる。以下では通電フォーミング
処理を施す前の状態のマルチ電子源を「導電性薄膜状態
のマルチ電子源」と呼ぶことにする。In the same figure, reference numeral 5000 denotes a conductive thin film state (before the conductive thin film is applied and energized and formed).
The multi-electron source 5001 is a multi-electron source 5001 having a crack formed on the conductive thin film by being subjected to the energization forming process. Hereinafter, the multi-electron source in a state before the energization forming process is performed is referred to as a “multi-electron source in a conductive thin film state”.
【0182】本実施の形態の製造装置では、マルチ電子
源5000は通電フォーミング処理に先立って図17に
図示の行配線1003、列配線1004、電極間絶縁
層、素子電極、導電性薄膜を基板(リアプレート)上に
形成した後、本実施の形態の抵抗測定装置5013のコ
ンタクトプローブ上に設置され、測定回路5012(前
述の測定回路4013に相当)によって前述した測定が
行われる。In the manufacturing apparatus of this embodiment, the multi-electron source 5000 uses the row wiring 1003, column wiring 1004, inter-electrode insulating layer, element electrode, and conductive thin film shown in FIG. After being formed on the (rear plate), it is installed on the contact probe of the resistance measuring device 5013 of the present embodiment, and the above-described measurement is performed by the measuring circuit 5012 (corresponding to the above-described measuring circuit 4013).
【0183】この抵抗測定に際しては、被測定基板(マ
ルチ電子源5000)の行配線1003及び列配線10
04は、前述の実施の形態でも説明したように、コンタ
クトプローブを介して測定回路5012に接続される。
こうして接続された状態では、コンタクトプローブのプ
ローブ針4091は行配線及び列配線の両端部だけでは
なく、その略中央部でも接続される。In this resistance measurement, the row wiring 1003 and the column wiring 10 of the substrate to be measured (multi-electron source 5000) are used.
04 is connected to the measurement circuit 5012 via the contact probe as described in the above embodiment.
In such a connected state, the probe needle 4091 of the contact probe is connected not only at both ends of the row wiring and the column wiring but also at a substantially central part thereof.
【0184】被測定基板上の表面伝導型放出素子は、m
本の行配線1003とn本の列配線1004により単純
マトリクス配線されている。本実施の形態ではn=30
72、m=1024に選んだことは先にも述べた。行配
線1003の配線抵抗は行ごとに異なるが、実際に測定
を行ったところ、1本当たり約8Ω〜10Ωであり、列
配線1004の配線抵抗は、同じく列ごとに異なるが、
同じく1本あたり約28〜35Ωであった。The surface conduction electron-emitting device on the substrate to be measured has m
Simple matrix wiring is performed by the row wirings 1003 and the n column wirings 1004. In the present embodiment, n = 30
The choice of 72, m = 1024 was also mentioned earlier. Although the wiring resistance of the row wiring 1003 is different for each row, when actually measured, it is about 8Ω to 10Ω per line, and the wiring resistance of the column wiring 1004 is also different for each column.
Similarly, it was about 28 to 35Ω per one.
【0185】また導電性薄膜状態のマルチ電子源の抵抗
値は、前述の図7で説明した計測法によれば、Rx1=6
〜8Ωであったため、この導電性薄膜状態の素子の抵抗
値は概ね6k〜9kΩであると見積もった。しかし、本
発明の課題の根本的な原因の一つとして挙げられる配線
抵抗上での電圧降下は、導電性薄膜状態の素子の抵抗値
が小さいほど大きくなる傾向があるから、コンタクトプ
ローブを設計する上では、測定対象となる導電性薄膜状
態の素子の抵抗値を約5kΩと見積もることで測定誤差
に対するマージンをとった。According to the measurement method described with reference to FIG. 7, the resistance value of the multi-electron source in the conductive thin film state is Rx1 = 6.
Therefore, the resistance of the element in the conductive thin film state was estimated to be approximately 6 k to 9 kΩ. However, since the voltage drop on the wiring resistance, which is one of the root causes of the problem of the present invention, tends to increase as the resistance value of the element in the conductive thin film state decreases, a contact probe is designed. In the above, a margin for a measurement error was obtained by estimating the resistance value of the element in the conductive thin film state to be measured to be about 5 kΩ.
【0186】コンタクトプローブのプローブ針4091
の本数としては、前述したパラメータ(行配線の抵抗
値、列配線の抵抗値、導電性薄膜状態の素子の抵抗値な
ど)を考慮して、前述の実施の形態で説明したように、
コンピュータシミュレーションによって行配線、及び列
配線の配線抵抗上での電圧降下を見積もり、検討を行っ
た。それによると、各配線上の電圧降下に起因する、電
圧の最大箇所と最小箇所の電位差を3%以内に抑えるた
めには、少なくとも同一の行配線に対して6本、同一の
列配線に対しても6本配置する必要があることがわかっ
た。なお、プローブ針4091を設けた位置は、各配線
の両端に2本と、残りのプローブ針を配線をほぼ均等に
分割する位置とした。Probe needle 4091 of contact probe
In consideration of the above-mentioned parameters (the resistance value of the row wiring, the resistance value of the column wiring, the resistance value of the element in the conductive thin film state, etc.), as described in the above-described embodiment,
The voltage drop on the wiring resistance of the row wiring and the column wiring was estimated by computer simulation and studied. According to this, in order to suppress the potential difference between the maximum point and the minimum point of the voltage caused by the voltage drop on each wiring to within 3%, at least six for the same row wiring and at least six for the same column wiring It turned out that it is necessary to arrange even six. The positions where the probe needles 4091 are provided are two positions at both ends of each wiring, and the positions where the remaining probe needles divide the wiring substantially equally.
【0187】本願発明者らは以上のような見積もりに基
づいて、コンタクトプローブを設計作成し、被測定基板
上に配置された導電性薄膜状態のマルチ電子源の抵抗値
を測定した。The present inventors designed and created a contact probe based on the above estimation, and measured the resistance value of the multi-electron source in a conductive thin film state disposed on the substrate to be measured.
【0188】こうして測定が終了し、演算部5010に
より演算が行なわれ、各表面伝導型放出素子のフォーミ
ング前の抵抗値が獲得されると、その測定した抵抗値デ
ータは通電フォーミング装置5020に送られる。When the measurement is completed in this way and a calculation is performed by the calculation unit 5010 to obtain the resistance value before forming of each surface conduction electron-emitting device, the measured resistance value data is sent to the energization forming device 5020. .
【0189】この測定終了後、マルチ電子源5000は
図8を参照して説明した側壁1006、フェースプレー
ト1007などとともに封着され、気密容器を形成し
て、通電フォーミング処理装置5020にロードして通
電フォーミング処理を施した。この通電フォーミング処
理が施される際には、気密容器内は、例えば1×10の
−5乗[torr]の真空度に真空排気した。After the completion of the measurement, the multi-electron source 5000 is sealed together with the side wall 1006 and the face plate 1007 described with reference to FIG. 8 to form an airtight container, and is loaded into the energization forming apparatus 5020 to energize. A forming process was performed. When the energization forming process was performed, the inside of the airtight container was evacuated to a degree of vacuum of, for example, 1 × 10 −5 [torr].
【0190】本実施の形態の通電フォーミング処理装置
5020は、マルチ電子源を製造する際の通電フォーミ
ングの一つの例として、同一行に配置されているN個の
導電性薄膜状態のマルチ電子源を同一期間内にフォーミ
ングしていく方法を取った。即ち、選択している行に配
置されているn個の素子の通電フォーミング処理を終了
すると、選択行を切り替えて、別の行の通電フォーミン
グ処理をするというプロセスを繰り返して、全行に対し
て通電フォーミング処理を施した。The energization forming apparatus 5020 according to the present embodiment employs, as one example of energization forming when manufacturing a multi-electron source, N multi-electron sources in a conductive row state arranged in the same row. We took a method of forming within the same period. That is, when the energization forming process of the n elements arranged in the selected row is completed, the process of switching the selected row and performing the energization forming process of another row is repeated. An energization forming process was performed.
【0191】この通電フォーミング処理は多数素子を単
純マトリクス配線したマルチ電子源を作製する際でも図
12で説明したように徐々に通電する電圧波形の波高値
を増加させ、印加することで達成できる。ただし、電圧
を印加する際には図11(c)のように電圧を供給する
ことはできないため、m本の行配線、n本の列配線から
電圧を供給して通電フォーミング処理を行った。This energization forming process can be achieved by gradually increasing the peak value of the energized voltage waveform and applying the same as described with reference to FIG. 12, even when producing a multi-electron source in which a large number of elements are arranged in a simple matrix wiring. However, when the voltage is applied, the voltage cannot be supplied as shown in FIG. 11C. Therefore, the voltage was supplied from m row wirings and n column wirings, and the energization forming process was performed.
【0192】以下に、フォーミング電圧の印加制御の一
例を示す。本実施の形態の通電フォーミング処理装置5
020は、抵抗測定装置5013により測定された各素
子の抵抗値に基づいて、フォーミングの際の印加電圧を
調整した。即ち、通電フォーミングの際に、各素子に投
入される電力が一定になるように、フォーミング電圧を
操作してフォーミングを行った。The following is an example of controlling the application of the forming voltage. Energizing forming apparatus 5 of the present embodiment
No. 020 adjusted the applied voltage at the time of forming based on the resistance value of each element measured by the resistance measuring device 5013. That is, at the time of energization forming, forming was performed by controlling the forming voltage so that the power supplied to each element was constant.
【0193】図21〜図23は、本実施の形態の電子源
製造装置におけるフォーミング処理をより詳細に説明す
るための図である。FIGS. 21 to 23 are diagrams for describing the forming process in the electron source manufacturing apparatus of the present embodiment in more detail.
【0194】図21は本実施の形態の通電フォーミング
処理装置5020の外観と、この装置5020とマルチ
電子源5000との接続を説明するための図である。FIG. 21 is a diagram for explaining the appearance of the energization forming apparatus 5020 of the present embodiment and the connection between the apparatus 5020 and the multi-electron source 5000.
【0195】m本の行配線の端子Dx1〜Dxmは、その一
方の端子がYLドライバ2100に接続され、もう一方
の端部がYRドライバ2101に接続される。また列配
線の端子Dy1〜DynはXドライバ2102に接続され
る。YLドライバ2100、YRドライバ2101はm
本の行配線に対して通電フォーミング処理を行うための
電圧を印加する回路である。同様に、Xドライバ210
2はn本の列配線にそれぞれ独立に通電フォーミング処
理を行うための電圧を印加する回路である。One of the terminals Dx1 to Dxm of the m row wirings is connected to the YL driver 2100, and the other end is connected to the YR driver 2101. The terminals Dy1 to Dyn of the column wiring are connected to the X driver 2102. YL driver 2100 and YR driver 2101 are m
This is a circuit for applying a voltage for performing the energization forming process to the row wirings. Similarly, the X driver 210
Reference numeral 2 denotes a circuit that independently applies a voltage for performing the energization forming process to the n column wirings.
【0196】YLドライバ2100、YRドライバ21
01及びXドライバ2102に対してタイミング信号T
s1〜Ts2を出力して、これら行及び列配線に電圧を印加
するタイミングを制御するとともに、YLドライバ21
00、YRドライバ2101及びXドライバ2102の
各チャンネルの出力電圧である三角波の波高値をVs1〜
Vs2によりコントロールする。YL driver 2100, YR driver 21
01 and the X driver 2102 to the timing signal T
s1 to Ts2 are output to control the timing of applying a voltage to these row and column wirings, and the YL driver 21
00, the peak value of the triangular wave which is the output voltage of each channel of the YR driver 2101 and the X driver 2102 is Vs1 to
Controlled by Vs2.
【0197】また通電フォーミング処理装置5020に
は、本実施の形態の抵抗測定装置5013で測定された
導電性薄膜状態のマルチ電子源5000の抵抗値がロー
ドされてRAM2104に記憶されている。従って、コ
ントローラ2103は、通電フォーミング処理を行う際
の通電フォーミングを行う行配線を切り替える時点で、
RAM2104から次に通電フォーミングを行う行配線
の導電性薄膜の抵抗値をロードし、それに基づいて電圧
値Vs1〜Vs2を決定して出力する。The resistance value of the multi-electron source 5000 in the conductive thin film state measured by the resistance measuring device 5013 of this embodiment is loaded into the energization forming processing device 5020 and stored in the RAM 2104. Therefore, when the controller 2103 switches the row wiring for performing the energization forming when performing the energization forming process,
The resistance value of the conductive thin film of the row wiring for which energization forming is to be performed next is loaded from the RAM 2104, and the voltage values Vs1 to Vs2 are determined and output based on the loaded value.
【0198】図22(A)は、1行目の行配線1003
に接続されている素子を通電フォーミングしているある
瞬間の電圧の印加状態を説明するための図である。FIG. 22A shows a row wiring 1003 of the first row.
FIG. 4 is a diagram for explaining a voltage application state at a certain moment when the element connected to the device is energized and formed.
【0199】また図22(B)は、後述するモニタパル
スを投入している際の電圧の印加状態と、モニタ電流I
x1〜Ixnを説明するための図である。FIG. 22B shows the voltage application state when a monitor pulse described later is applied and the monitor current I
It is a figure for explaining x1-Ixn.
【0200】図22に示されるように、行配線1003
に接続されている素子群をフォーミングする際には、そ
の行配線1003には負の波高値のフォーミングパルス
Vy1(図中では、負の波高値の三角波として記述)を印
加する。そして列配線1004には、行配線1003と
は反対の極性をもつトリミングパルスVx1〜VxN(図中
では正の波高値の三角波として記述)を印加した。即
ち、選択されている行配線に接続された素子には、その
素子が配置されている行配線と列配線の間の電位差に相
当する電圧が供給されることになる。尚、ここで前記ト
リミングパルスVx1〜VxNは、導電性薄膜の抵抗値に合
わせて各列ごとに波高値が制御される。As shown in FIG.
Is applied to the row wiring 1003, a forming pulse Vy1 having a negative peak value (described as a triangular wave having a negative peak value in the drawing) is applied to the row wiring 1003. To the column wiring 1004, trimming pulses Vx1 to VxN (described as a triangular wave having a positive peak value in the figure) having the opposite polarity to the row wiring 1003 were applied. That is, a voltage corresponding to the potential difference between the row wiring and the column wiring in which the element is arranged is supplied to the element connected to the selected row wiring. Here, the peak values of the trimming pulses Vx1 to VxN are controlled for each column in accordance with the resistance value of the conductive thin film.
【0201】図23は、1行目の行配線1003に接続
されている素子を通電フォーミングしている際のタイミ
ングチャートを表している。FIG. 23 is a timing chart when the elements connected to the first row wiring 1003 are energized and formed.
【0202】同図では、電圧Vy1は1行目の行配線に印
加している電圧、Vx1〜VxNをそれぞれn個の列配線1
004に印加している電圧として、横軸を時間、縦軸を
電圧として表した。この電圧Vy1としては、例えばパル
ス幅T1を1[ミリ秒]、パルス間隔T2を10[ミリ
秒]とし、波高値Vpfを1パルスごとに0.1[V]
(=ΔVpfとする)ずつ大きくした。Vpfの初期値
Vpf0は本実施の形態では0.1[V]とした。ここ
で各列配線1004に印加するトリミングパルスの波高
値を現在フォーミングしている行配線に接続されている
素子の抵抗値に基づいて、該素子に対して同じ電力が投
入されるように各列配線ごとに波高値を制御した。In the figure, the voltage Vy1 is the voltage applied to the first row wiring, and Vx1 to VxN are n column wirings 1 respectively.
As the voltage applied to 004, the horizontal axis represents time, and the vertical axis represents voltage. As the voltage Vy1, for example, the pulse width T1 is 1 [millisecond], the pulse interval T2 is 10 [millisecond], and the peak value Vpf is 0.1 [V] for each pulse.
(= ΔVpf). The initial value Vpf0 of Vpf is set to 0.1 [V] in the present embodiment. Here, the peak value of the trimming pulse applied to each column wiring 1004 is set so that the same power is applied to each element based on the resistance value of the element connected to the currently formed row wiring. The peak value was controlled for each wiring.
【0203】ここで、フォーミングときの電力は、(印
加電圧の2乗)/(素子のフォーミング前抵抗値)で示
される。即ち、現在1行目を通電フォーミングしている
とすると、図23に示すように、各列配線1004に印
加するトリミングパルスの波高値をそれぞれVxp1〜Vx
pnとするとき、Here, the power at the time of forming is represented by (square of applied voltage) / (resistance of element before forming). That is, assuming that the first row is currently energized and formed, as shown in FIG. 23, the peak values of the trimming pulses applied to the respective column wirings 1004 are Vxp1 to Vxp, respectively.
When pn
【0204】[0204]
【数5】 (Equation 5)
【0205】ただし、ここでrd(i,j)=(i行、
j行に接続されている導電性薄膜状態の素子の抵抗)、
i=1,2,…N、そしてj=1,2,…Mとなるよう
にVx1〜VxNを計算して、電圧を印加した。Here, rd (i, j) = (i row,
the resistance of the element in the conductive thin film state connected to the j-th row),
Vx1 to VxN were calculated so that i = 1, 2,... N and j = 1, 2,.
【0206】但し、上記式5の一番右辺の項のrdmは、
rd(i,j),i=1,2,…N、j=1,2,…M
の平均値である。However, rdm of the rightmost term in the above equation 5 is
rd (i, j), i = 1, 2,... N, j = 1, 2,.
Is the average value.
【0207】波高値Vxp1〜Vxpnの値の計算はコントロ
ーラ2103で行った。このコントローラ2103は、
計算した波高値に基づいて、電圧Vs2によりXドライバ
2102の各チャンネルの波高値を制御した。The calculation of the peak values Vxp1 to Vxpn was performed by the controller 2103. This controller 2103 is
Based on the calculated peak value, the peak value of each channel of the X driver 2102 was controlled by the voltage Vs2.
【0208】この通電フォーミング処理装置5020
は、現在フォーミングしている行のフォーミングが完了
したかどうかを判断するために、三角波を5パルス印加
するたびに1回の割合でモニタパルスPmを挿入した。This energization forming apparatus 5020
Inserted the monitor pulse Pm at a rate of one every time five triangular waves were applied in order to determine whether or not the forming of the currently formed row was completed.
【0209】ここではフォーミング処理に悪影響を及ぼ
すことがないように、このモニタパルスの電圧Vpmは
−0.1[V]に設定した。このモニタパルス投入時
は、Xドライバ2102は、各列配線1004を介して
流れる電流Ixz1〜Ixn(図22に図示)を測定する。
そして、モニタパルス印加時のIx1〜Ixnが計測される
電流が全て1×10のマイナス7乗[A]以下になった
段階で、選択する行配線1003を切り替えて、次の行
の通電フォーミング処理に移行する。そして以上の作業
を繰り返すことにより、フォーミング処理にかかわる通
電を終了した。Here, the voltage Vpm of the monitor pulse is set to -0.1 [V] so as not to adversely affect the forming process. When the monitor pulse is applied, the X driver 2102 measures the currents Ixz1 to Ixn (shown in FIG. 22) flowing through each column wiring 1004.
Then, when all of the currents Ix1 to Ixn measured when the monitor pulse is applied become 1 × 10 −7 [A] or less, the row wiring 1003 to be selected is switched, and the energization forming processing of the next row is performed. Move to By repeating the above operations, the energization related to the forming process was completed.
【0210】図24は、本実施の形態の通電フォーミン
グ処理装置5020におけるコントローラ2103処理
の流れを示すフローチャートである。FIG. 24 is a flowchart showing the flow of processing of the controller 2103 in the energization forming apparatus 5020 of the present embodiment.
【0211】まずステップS11において、通電フォー
ミングを行う行の行番号を指定するポインタjを“1”
に設定する。続いてステップS12に進み、ポインタj
で示される行配線の抵抗値をRAM2104からロード
する。次にステップS13に進み、ポインタjに基づい
て選択した行配線に印加するフォーミングパルスの波高
値の初期化を行ない、カウンタCNTの値を“1”に設
定する。First, in step S11, the pointer j designating the row number of the row on which the energization forming is performed is set to "1".
Set to. Then, the process proceeds to step S12, where the pointer j
Is loaded from the RAM 2104. Next, in step S13, the peak value of the forming pulse applied to the row wiring selected based on the pointer j is initialized, and the value of the counter CNT is set to "1".
【0212】次にステップS14に進み、各列配線10
04に印加するトリミングパルスの波高値Vxp1〜Vxpn
を計算する。そしてステップS15に進み、図23のタ
イミングチャートで示したように、選択された行配線1
003にフォーミングパルスを、列配線1004にトリ
ミングパルスを出力する。そしてステップS16では、
カウンタCNTの値が“5”であるかどうかを調べ、
“5”なければステップS19に進み、カウンタCNT
に“1”を加算し、更に電圧VpfをΔVpfだけ増加させ
てステップS14に進み、前述の処理を繰り返す。Then, the process proceeds to a step S14, wherein each column wiring 10
Crest value Vxp1 to Vxpn of trimming pulse applied to 04
Is calculated. Then, the process proceeds to step S15, and as shown in the timing chart of FIG.
A forming pulse is output to 003 and a trimming pulse is output to the column wiring 1004. And in step S16,
Check whether the value of the counter CNT is "5",
If “5”, the process proceeds to step S19, where the counter CNT is set.
, And further increases the voltage Vpf by ΔVpf, proceeds to step S14, and repeats the above-described processing.
【0213】こうしてカウンタCNTの値が“5”にな
った場合はステップS17に進み、フォーミングが完了
したかどうかを確認するためのモニタパルスPmを、そ
の選択している行配線に印加して、フォーミングが完了
しているかどうかを判断する。ここでフォーミングがま
だ終了していない場合にはステップS20に進み、カウ
ンタCNTの値を“1”にセットし、電圧Vpfをさらに
増加させてステップS14に進み、前述の処理を繰返
す。When the value of the counter CNT becomes "5", the process proceeds to step S17, and a monitor pulse Pm for confirming whether the forming is completed is applied to the selected row wiring, and It is determined whether the forming has been completed. If the forming has not been completed yet, the process proceeds to step S20, where the value of the counter CNT is set to "1", the voltage Vpf is further increased, and the process proceeds to step S14 to repeat the above-described processing.
【0214】こうして、その行配線に接続された素子の
フォーミングが完了した場合はステップS18に進み、
現在フォーミングをした行番号を示すjの値が、最終行
mに一致しているかどうかを判断する。mに一致しない
とき、即ち、最終行でない場合にはステップS21に進
み、ポインタjの値を+1してステップS12に進み、
次の行の通電フォーミングを行う。こうしてステップS
18で、j=mとなった場合に通電フォーミングを終了
する。In this way, when the forming of the element connected to the row wiring is completed, the process proceeds to step S18,
It is determined whether the value of j indicating the line number of the current forming matches the last line m. m, that is, if it is not the last line, the process proceeds to step S21, the value of the pointer j is incremented by 1, and the process proceeds to step S12.
The energization forming of the next row is performed. Step S
When j = m at 18, the energization forming is terminated.
【0215】このようにして、マルチ電子源の各素子抵
抗のばらつきに応じて、それら素子に印加するフォーミ
ング電圧を制御することにより、各素子に対してほぼ均
一なフォーミングを行うことができる。As described above, by controlling the forming voltage applied to each element of the multi-electron source in accordance with the variation of the element resistance, almost uniform forming can be performed on each element.
【0216】以上説明したように本実施の形態の抵抗測
定装置を用いることにより、導電性薄膜状態のマルチ電
子源の抵抗値を正確に測定し、それに基づいて通電フォ
ーミング処理を行うことができるため、より電子放出特
性の優れたマルチ電子源及び画像表示装置を作製するこ
とが可能となった。As described above, by using the resistance measuring apparatus of the present embodiment, the resistance value of the multi-electron source in the conductive thin film state can be accurately measured, and the energization forming process can be performed based on the measured value. Thus, a multi-electron source and an image display device having more excellent electron emission characteristics can be manufactured.
【0217】以上説明したように本実施の形態によれ
ば、単純マトリクス構造に配置された抵抗性素子の抵抗
値を測定する際に問題となっていた、配線抵抗での電圧
降下の影響による誤差を低減することができ、非常に正
確に抵抗性素子の抵抗値を測定することができた。As described above, according to the present embodiment, an error caused by the effect of the voltage drop in the wiring resistance has been a problem when measuring the resistance value of the resistive elements arranged in the simple matrix structure. Was reduced, and the resistance value of the resistive element could be measured very accurately.
【0218】また本実施の形態によれば、単純マトリク
ス状に配置された導電性薄膜状態の表面伝導型放出素子
の抵抗値を上述した抵抗測定方法を実行することにより
測定し、その抵抗値に基づいて、通電フォーミング処理
を行う際の印加電圧を制御することでより、マルチ電子
源の各素子に対して均一な通電フォーミングを行うこと
ができた。According to the present embodiment, the resistance of the surface conduction electron-emitting device in the state of a conductive thin film arranged in a simple matrix is measured by executing the above-described resistance measuring method, and the resistance is measured. By controlling the applied voltage at the time of performing the energization forming process, uniform energization forming could be performed on each element of the multi-electron source.
【0219】そして、このように均一な通電フォーミン
グを行うことにより、電子放出特性の優れたマルチ電子
源及び、それを用いた画像表示装置を作製することが可
能となった。By performing the uniform energization forming as described above, it has become possible to manufacture a multi-electron source having excellent electron emission characteristics and an image display device using the same.
【0220】[0220]
【発明の効果】以上説明したように本発明によれば、マ
トリクス状に配置された抵抗性素子の抵抗値を配線抵抗
による電圧降下の影響を無くして正確に測定できるとい
う効果がある。As described above, according to the present invention, the resistance values of the resistive elements arranged in a matrix can be accurately measured without the effect of the voltage drop due to the wiring resistance.
【0221】また本発明によれば、マトリクス状に配置
された導電性薄膜の抵抗値をより正確に測定し、それに
基づいてマトリクス状に配置された導電性薄膜に対して
適正な通電フォーミング処理を施すことにより導電性薄
膜に良好な電子放出部を形成して、特性のよい表面伝導
型放出素子を有する電子源を製造できるという効果があ
る。Further, according to the present invention, the resistance value of the conductive thin films arranged in a matrix is more accurately measured, and based on the measured value, an appropriate energization forming process is performed on the conductive thin films arranged in a matrix. By applying the composition, a good electron-emitting portion is formed in the conductive thin film, and there is an effect that an electron source having a surface conduction electron-emitting device having good characteristics can be manufactured.
【0222】[0222]
【図1】本発明の実施の形態における単純マトリクス配
線の構成を説明するための図である。FIG. 1 is a diagram illustrating a configuration of a simple matrix wiring according to an embodiment of the present invention.
【図2】本実施の形態の抵抗測定装置を説明するための
外観斜視図である。FIG. 2 is an external perspective view for explaining the resistance measuring device of the present embodiment.
【図3】本実施の形態の抵抗測定装置におけるコンタク
トプローブと被測定基板との接続を説明するための図で
ある。FIG. 3 is a diagram for explaining connection between a contact probe and a substrate to be measured in the resistance measuring apparatus according to the embodiment.
【図4】本実施の形態の抵抗測定装置の測定回路を説明
するための図である。FIG. 4 is a diagram for explaining a measuring circuit of the resistance measuring device according to the present embodiment.
【図5】本実施の形態の抵抗測定装置における抵抗値測
定処理を示すフローチャートである。FIG. 5 is a flowchart illustrating a resistance value measurement process in the resistance measurement device according to the present embodiment.
【図6】本実施の形態の抵抗測定装置の演算用コンピュ
ータの構成を説明するブロック図である。FIG. 6 is a block diagram illustrating a configuration of an arithmetic computer of the resistance measuring device according to the present embodiment.
【図7】ライン抵抗値R×Lの測定方法を説明するため
の図である。FIG. 7 is a diagram for explaining a method of measuring a line resistance value R × L.
【図8】本実施形態におけるマルチ電子源を用いた表示
パネルの斜視図である。FIG. 8 is a perspective view of a display panel using a multi-electron source according to the present embodiment.
【図9】本実施の形態の表示パネルのフェースプレート
上の蛍光体と黒色導電材の配置形態を説明する図であ
る。FIG. 9 is a diagram illustrating an arrangement of a phosphor and a black conductive material on a face plate of the display panel of the present embodiment.
【図10】平面型の表面伝導型放出素子の構成を説明す
るための平面図(a)および断面図(b)である。10A and 10B are a plan view and a cross-sectional view illustrating a configuration of a planar surface-conduction emission type electron-emitting device.
【図11】図10の表面伝導型放出素子の製造工程を説
明するための図である。FIG. 11 is a view for explaining a manufacturing process of the surface conduction electron-emitting device of FIG. 10;
【図12】フォーミング用電源から印加する電圧波形の
一例を示す図である。FIG. 12 is a diagram illustrating an example of a voltage waveform applied from a forming power supply.
【図13】表面伝導型放出素子に対する活性化処理を説
明する図である。FIG. 13 is a diagram illustrating an activation process for a surface conduction electron-emitting device.
【図14】垂直型の表面伝導型放出素子の模式的な断面
図である。。FIG. 14 is a schematic sectional view of a vertical surface conduction electron-emitting device. .
【図15】垂直型の表面伝導型放出素子の製造過程を説
明する図である。FIG. 15 is a diagram for explaining a manufacturing process of the vertical surface conduction electron-emitting device.
【図16】表示装置に用いた素子の(放出電流Ie)対
(素子印加電圧Vf)特性、及び、(素子電流If)対
(素子印加電圧Vf)特性の典型的な例を示す図であ
る。FIG. 16 is a diagram showing typical examples of (emission current Ie) versus (element applied voltage Vf) characteristics and (element current If) versus (element applied voltage Vf) characteristics of an element used for a display device. .
【図17】本実施の形態の表示パネルに適用したマルチ
電子源を表す図である。。FIG. 17 is a diagram illustrating a multi-electron source applied to the display panel of the present embodiment. .
【図18】図17のA−A’断面を表す断面図である。18 is a cross-sectional view illustrating a cross section taken along the line A-A ′ in FIG.
【図19】導電性薄膜状態の表面伝導型放出素子の抵抗
値と放出電流との関係を示すグラフ図である。FIG. 19 is a graph showing the relationship between the resistance value and emission current of a surface conduction electron-emitting device in a conductive thin film state.
【図20】マルチ電子源及び画像表示装置の作製プロセ
スを説明する図である。FIG. 20 is a diagram illustrating a manufacturing process of a multi-electron source and an image display device.
【図21】本実施の形態に係る通電フォーミング処理装
置を説明する図である。FIG. 21 is a diagram illustrating an energization forming apparatus according to the present embodiment.
【図22】本実施の形態の通電フォーミング処理装置に
おける通電フォーミング電圧の印加方法を説明するため
の図である。FIG. 22 is a diagram for explaining a method of applying an energizing forming voltage in the energizing forming apparatus of the present embodiment.
【図23】本実施の形態の通電フォーミング処理装置に
おける通電フォーミング処理のタイミングチャートであ
る。FIG. 23 is a timing chart of energization forming processing in the energization forming apparatus of the present embodiment.
【図24】本実施の形態の通電フォーミング処理装置に
おける通電フォーミング処理を示すフローチャートであ
る。FIG. 24 is a flowchart showing the energization forming process in the energization forming apparatus of the present embodiment.
【図25】本発明の課題であるコンタクトプローブの概
観を説明するための図である。FIG. 25 is a view for explaining an overview of a contact probe which is an object of the present invention.
【図26】本発明の課題で説明した抵抗測定装置の測定
回路を説明するための図である。FIG. 26 is a diagram for explaining a measuring circuit of the resistance measuring device described in the subject of the present invention.
【図27】本発明の課題である配線抵抗による電圧降下
を説明するための図である。FIG. 27 is a diagram for explaining a voltage drop due to wiring resistance, which is an object of the present invention.
Claims (18)
は正の整数)本の列配線とによりマトリクス状に配線さ
れたm×n個の抵抗性素子の抵抗を測定する抵抗測定装
置であって、 前記行配線及び列配線のそれぞれの両端部と、前記両端
部間の少なくとも一箇所以上で前記行配線及び/又は前
記列配線のそれぞれに電気的に接続する複数のコンタク
ト部を有するコンタクト手段と、 前記コンタクト手段の前記行配線及び列配線に接続され
た前記コンタクト部からの信号線を各行配線及び各列配
線ごとに短絡する短絡手段と、 前記短絡手段により短絡された列方向信号線群或いは行
方向信号線群のいずれかを一方の信号線群を所定抵抗を
介して接地し、他方の信号線群の信号線を順次選択して
所定電圧を印加する電圧印加手段と、 前記電圧印加手段による各信号線への電圧印加に対応し
て前記行及び列配線に接続された前記コンタクト部にお
ける電圧を測定する電圧測定手段と、 前記電圧測定手段により測定された電圧値に基づいて前
記複数の抵抗性素子の各々の抵抗値を算出する抵抗値算
出手段と、を有することを特徴とする抵抗測定装置。1. m (m is a positive integer) row wirings and n (n
Is a positive integer) is a resistance measuring apparatus for measuring the resistance of m × n resistive elements wired in a matrix by column wiring, wherein both ends of the row wiring and the column wiring, A contact unit having a plurality of contact portions electrically connected to each of the row wiring and / or the column wiring at at least one position between the both end portions; and a contact unit connected to the row wiring and the column wiring of the contact unit. Short-circuit means for short-circuiting a signal line from the contact portion for each row wiring and each column wiring; and one of a column-direction signal line group and a row-direction signal line group short-circuited by the short-circuit means to one signal line group Voltage applying means for grounding via a predetermined resistor, sequentially selecting the signal lines of the other signal line group and applying a predetermined voltage; and applying a voltage to each signal line by the voltage applying means. Passing Voltage measuring means for measuring a voltage at the contact portion connected to a column wiring; and resistance value calculating means for calculating a resistance value of each of the plurality of resistive elements based on a voltage value measured by the voltage measuring means. And a resistance measuring device.
て、前記抵抗値算出手段は、前記電圧測定手段により測
定される電圧に基づいて、前記抵抗性素子の各々の抵抗
値を未知数とする以下の、m個のn元1次方程式である
節点解析方程式を用いて前記複数の抵抗性素子の各々の
抵抗値を算出することを特徴とする。 【数1】 rd(i,j):i番目の列配線、j番目の行配線に接
続された抵抗性素子の抵抗値 Vi(i)k:k番目の列配線を選択して電圧を印加したと
きのi番目の列配線の電圧 Vo(j)k:k番目の列配線を選択して電圧を印加したと
きのj番目の行配線の電圧 Io(j)k:k番目の列配線を選択して電圧を印加したと
きのj番目の行配線の電流 である。2. The resistance measuring apparatus according to claim 1, wherein said resistance value calculating means sets each resistance value of said resistive element to an unknown value based on a voltage measured by said voltage measuring means. The resistance value of each of the plurality of resistive elements is calculated using the following nodal analysis equations, which are m n-ary linear equations. (Equation 1) rd (i, j): resistance value of the resistive element connected to the i-th column wiring and the j-th row wiring Vi (i) k: i when the k-th column wiring is selected and a voltage is applied Voltage of the j-th column wiring Vo (j) k: Voltage of the j-th row wiring when the k-th column wiring is selected and voltage is applied Io (j) k: Voltage of the k-th column wiring is selected Is the current of the j-th row wiring when is applied.
あって、前記電圧印加手段は、前記他方の信号線群のう
ち、選択されていない信号線のそれぞれを所定の抵抗値
を有する抵抗を介して接地することを特徴とする。3. The resistance measuring device according to claim 1, wherein the voltage applying unit has a predetermined resistance value for each of the unselected signal lines in the other signal line group. It is characterized in that it is grounded via a resistor.
あって、前記電圧印加手段は、前記他方の信号線群のう
ち、選択されていない信号線同士を互いに短絡し所定の
抵抗値を有する抵抗を介して接地することを特徴とす
る。4. The resistance measuring device according to claim 1, wherein the voltage applying unit short-circuits the unselected signal lines of the other signal line group to each other and a predetermined resistance value. And grounded via a resistor having
抵抗測定装置であって、前記電圧測定手段は、 前記電圧印加手段による各信号線への電圧印加に対応し
て前記行配線に接続されたコンタクト部からの信号線を
順次選択する行方向信号選択手段と、 前記電圧印加手段による各信号線への電圧印加に対応し
て前記列配線に接続されたコンタクト部からの信号線を
順次選択する列方向信号選択手段と、 前記行方向及び列方向信号選択手段により選択された各
信号線の電圧を測定する手段とを有することを特徴とす
る。5. The resistance measuring apparatus according to claim 1, wherein the voltage measuring unit is configured to perform the row wiring in response to voltage application to each signal line by the voltage applying unit. A row direction signal selecting means for sequentially selecting a signal line from a contact part connected to the signal line; and a signal line from a contact part connected to the column wiring in response to voltage application to each signal line by the voltage applying means. And a means for measuring the voltage of each signal line selected by the row and column direction signal selecting means.
抵抗測定装置であって、前記複数の抵抗性素子は表面伝
導型放出素子の電子放出部を形成する導電性薄膜である
ことを特徴とする。6. The resistance measuring apparatus according to claim 1, wherein the plurality of resistive elements are conductive thin films forming an electron emission portion of a surface conduction type emission element. It is characterized by.
は正の整数)本の列配線とによりマトリクス状に配線さ
れたm×n個の抵抗性素子の抵抗を測定する抵抗測定方
法であって、 前記行配線及び列配線のそれぞれの両端部と、前記両端
部間の少なくとも一箇所以上で前記行配線及び/又は前
記列配線のそれぞれに電気的にコンタクト部を接続する
コンタクト工程と、 前記行配線及び列配線に接続された複数のコンタクト部
からの信号線を各行配線及び各列配線ごとに短絡する短
絡工程と、 これら短絡された行方向の信号線群を所定抵抗を介して
接地し、列方向の信号線群の各信号線を順次選択して所
定電圧を印加する工程と、 前記各信号線への電圧印加に対応して前記行及び列配線
に接続された前記コンタクト部における電圧を測定する
電圧測定工程と、 測定された電圧値に基づいて前記複数の抵抗性素子の各
々の抵抗値を算出することを特徴とする抵抗測定方法。7. m (m is a positive integer) row wirings and n (n
Is a positive integer) is a resistance measuring method for measuring the resistance of m × n resistive elements wired in a matrix by column wiring, wherein both ends of the row wiring and the column wiring, A contact step of electrically connecting a contact portion to each of the row wirings and / or the column wirings at at least one or more locations between the both end portions; and a plurality of contact portions connected to the row wirings and the column wirings. A short-circuit step of short-circuiting the signal lines for each row wiring and each column wiring; grounding the short-circuited signal lines in the row direction via a predetermined resistor to sequentially select each signal line in the signal lines in the column direction; Applying a predetermined voltage to each of the signal lines, measuring a voltage at the contact portions connected to the row and column wirings in response to the voltage application to each of the signal lines, and based on the measured voltage value. The said plural A resistance value of each of the resistive elements described above.
て、前記抵抗値の算出は、前記測定される電圧に基づい
て、前記抵抗性素子の各々の抵抗値を未知数とする以下
の、m個のn元1次方程式である節点解析方程式を用い
て算出することを特徴とする。 【数2】 rd(i,j):i番目の列配線、j番目の行配線に接
続された抵抗性素子の抵抗値 Vi(i)k:k番目の列配線を選択して電圧を印加したと
きのi番目の列配線の電圧 Vo(j)k:k番目の列配線を選択して電圧を印加したと
きのj番目の行配線の電圧 Io(j)k:k番目の列配線を選択して電圧を印加したと
きのj番目の行配線の電流 である。8. The resistance measuring method according to claim 7, wherein the calculation of the resistance value includes the following steps in which the resistance value of each of the resistive elements is set to an unknown value based on the measured voltage. It is characterized in that it is calculated by using a nodal analysis equation which is m n-ary linear equations. (Equation 2) rd (i, j): resistance value of the resistive element connected to the i-th column wiring and the j-th row wiring Vi (i) k: i when the k-th column wiring is selected and a voltage is applied Voltage of the j-th column wiring Vo (j) k: Voltage of the j-th row wiring when the k-th column wiring is selected and voltage is applied Io (j) k: Voltage of the k-th column wiring is selected Is the current of the j-th row wiring when is applied.
あって、前記列方向の信号線のうち、選択されていない
信号線のそれぞれを所定の抵抗値を有する抵抗を介して
接地することを特徴とする。9. The resistance measuring method according to claim 7, wherein each of the unselected signal lines among the signal lines in the column direction is grounded via a resistor having a predetermined resistance value. It is characterized by the following.
であって、前記列方向の信号線のうち、選択されていな
い信号線同士を互いに短絡し所定の抵抗値を有する抵抗
を介して接地することを特徴とする。10. The resistance measuring method according to claim 7, wherein among the signal lines in the column direction, unselected signal lines are short-circuited to each other via a resistor having a predetermined resistance value. It is characterized by grounding.
載の抵抗測定方法であって、前記電圧の測定は、 前記各信号線への電圧印加に対応して前記行配線に接続
されたコンタクト部からの信号線を順次選択し、前記各
信号線への電圧印加に対応して前記列配線に接続された
コンタクト部からの信号線を順次選択し、前記行方向及
び列方向信号選択手段により選択された各信号線の電圧
を測定して実行されることを特徴とする。11. The resistance measuring method according to claim 7, wherein the measuring of the voltage is connected to the row wiring in response to voltage application to each of the signal lines. A signal line from a contact portion is sequentially selected, and a signal line from a contact portion connected to the column wiring is sequentially selected in response to voltage application to each of the signal lines; And measuring the voltage of each signal line selected according to the above.
載の抵抗測定方法であって、前記複数の抵抗性素子は表
面伝導型放出素子の電子放出部を形成する導電性薄膜で
あることを特徴とする。12. The resistance measuring method according to claim 7, wherein the plurality of resistive elements are a conductive thin film forming an electron emission portion of a surface conduction type emission element. It is characterized by.
性薄膜に通電フォーミング処理を施して複数の表面伝導
型放出素子を配設した電子源を製造する製造装置であっ
て、 請求項1乃至6のいずれか1項に記載の抵抗測定装置
と、 前記抵抗測定装置により測定された前記導電性薄膜の個
々の抵抗値に基づいて、前記通電フォーミング処理にお
けるフォーミング電圧の印加を制御する制御手段と、を
備えることを特徴とする電子源の製造装置。13. A manufacturing apparatus for manufacturing an electron source in which a plurality of surface conduction electron-emitting devices are arranged by applying a current forming process to a plurality of conductive thin films arranged in a matrix. A resistance measuring device according to any one of: and a control unit that controls application of a forming voltage in the energization forming process based on an individual resistance value of the conductive thin film measured by the resistance measuring device. An apparatus for manufacturing an electron source, comprising:
であって、 前記制御手段は、フォーミング対象の導電性薄膜の抵抗
値に基づいて前記通電フォーミング処理におけるフォー
ミング電圧の波高値を制御することを特徴とする。14. The apparatus for manufacturing an electron source according to claim 13, wherein the control unit controls a peak value of a forming voltage in the energization forming process based on a resistance value of the conductive thin film to be formed. It is characterized by the following.
であって、前記制御手段は、前記フォーミング電圧の波
高値を、それを印加することによって発生するピーク電
力がマトリクス状のすべての導電性薄膜において略一定
となるよう制御することを特徴とする。15. The apparatus for manufacturing an electron source according to claim 14, wherein said control means controls a peak value of said forming voltage, and a peak power generated by applying the peak value to all conductive elements in a matrix. It is characterized in that it is controlled to be substantially constant in the conductive thin film.
性薄膜に通電フォーミング処理を施して複数の表面伝導
型放出素子を配設した電子源を製造する製造方法であっ
て、 請求項7乃至12のいずれか1項に記載の抵抗測定方法
により前記複数の導電性薄膜のそれぞれの抵抗値を測定
する抵抗測定工程と、 前記抵抗測定工程により測定された前記導電性薄膜の個
々の抵抗値に基づいて、前記通電フォーミング処理にお
けるフォーミング電圧の印加を制御する制御工程と、を
備えることを特徴とする電子源の製造方法。16. A method for producing an electron source in which a plurality of surface conduction electron-emitting devices are arranged by applying a current forming process to a plurality of conductive thin films wired in a matrix. A resistance measurement step of measuring the resistance value of each of the plurality of conductive thin films by the resistance measurement method according to any one of the above, based on individual resistance values of the conductive thin film measured in the resistance measurement step Controlling the application of the forming voltage in the energization forming process.
であって、 前記制御工程では、フォーミング対象の導電性薄膜の抵
抗値に基づいて前記通電フォーミング処理におけるフォ
ーミング電圧の波高値を制御することを特徴とする。17. The method for manufacturing an electron source according to claim 16, wherein in the controlling step, a peak value of a forming voltage in the energization forming process is controlled based on a resistance value of the conductive thin film to be formed. It is characterized by the following.
であって、前記制御工程では、前記フォーミング電圧の
波高値を、それを印加することによって発生するピーク
電力がマトリクス状のすべての導電性薄膜において略一
定となるよう制御することを特徴とする。18. The method for manufacturing an electron source according to claim 17, wherein, in the controlling step, the peak value of the forming voltage and the peak power generated by applying the peak voltage are all in a matrix. It is characterized in that it is controlled to be substantially constant in the conductive thin film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8896498A JPH11287831A (en) | 1998-04-01 | 1998-04-01 | Resistance measuring method and apparatus, and electron source manufacturing method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8896498A JPH11287831A (en) | 1998-04-01 | 1998-04-01 | Resistance measuring method and apparatus, and electron source manufacturing method and apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11287831A true JPH11287831A (en) | 1999-10-19 |
Family
ID=13957518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8896498A Withdrawn JPH11287831A (en) | 1998-04-01 | 1998-04-01 | Resistance measuring method and apparatus, and electron source manufacturing method and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11287831A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109866416A (en) * | 2019-03-12 | 2019-06-11 | 上海幂方电子科技有限公司 | Totally digitilized nanometer increasing material manufacturing system and its working method |
| CN115572675A (en) * | 2022-11-15 | 2023-01-06 | 鲲鹏基因(北京)科技有限责任公司 | Matrix temperature control auxiliary heating device for PCR instrument and PCR instrument |
-
1998
- 1998-04-01 JP JP8896498A patent/JPH11287831A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109866416A (en) * | 2019-03-12 | 2019-06-11 | 上海幂方电子科技有限公司 | Totally digitilized nanometer increasing material manufacturing system and its working method |
| CN115572675A (en) * | 2022-11-15 | 2023-01-06 | 鲲鹏基因(北京)科技有限责任公司 | Matrix temperature control auxiliary heating device for PCR instrument and PCR instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11288249A (en) | Image forming method and apparatus | |
| JPH1031449A (en) | Display device, method for creating correction data for display device, and device therefor | |
| JPH08160883A (en) | Electron beam generator, image display device, and driving method for those devices | |
| JPH11287831A (en) | Resistance measuring method and apparatus, and electron source manufacturing method and apparatus | |
| US6743066B1 (en) | Method and apparatus of manufacturing electron source, and adjusting method of the electron source, and method of manufacturing an image forming apparatus having the electron source | |
| JP3170186B2 (en) | Resistance measuring method and device | |
| KR100341730B1 (en) | Method and apparatus for manufacturing electron source, and method of manufacturing image forming apparatus | |
| JP3387714B2 (en) | Electron source, its manufacturing apparatus, manufacturing method, and image forming apparatus | |
| JP2003109494A (en) | Manufacturing method of electron source | |
| JPH10301527A (en) | Electron source, image forming apparatus and driving method thereof | |
| US6638128B1 (en) | Apparatus and method for manufacturing electron source, and method of manufacturing image-forming apparatus | |
| JP3332703B2 (en) | Image forming device | |
| JP3287713B2 (en) | Image forming device | |
| JP3679642B2 (en) | Image forming apparatus | |
| JPH11185654A (en) | Display panel and image display device having the display panel | |
| JPH08190852A (en) | Electron source, manufacturing apparatus thereof, and manufacturing method thereof | |
| JP2000251672A (en) | Electron source, device for manufacturing electron source, method for manufacturing electron source, and image display device | |
| JP2000250469A (en) | Electron source driving method and apparatus and image forming apparatus | |
| JPH09190765A (en) | Electron source, manufacturing apparatus and manufacturing method thereof, and image forming apparatus using the same | |
| JP3624084B2 (en) | Manufacturing method of electron source and manufacturing method of image forming apparatus using the electron source | |
| JP2000250459A (en) | Electron source driving apparatus and method, and image forming apparatus | |
| JP3450563B2 (en) | Method of manufacturing electron source and method of manufacturing image forming apparatus | |
| JP2000251733A (en) | Inspection method and inspection apparatus for electron source and image forming apparatus, and recording medium | |
| JPH0997579A (en) | Image forming apparatus and method for driving electron-emitting device | |
| JPH09231920A (en) | Electron generator and image display device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |