[go: up one dir, main page]

JPH1124632A - アクティブマトリクス型画像表示装置及びその駆動方法 - Google Patents

アクティブマトリクス型画像表示装置及びその駆動方法

Info

Publication number
JPH1124632A
JPH1124632A JP9172567A JP17256797A JPH1124632A JP H1124632 A JPH1124632 A JP H1124632A JP 9172567 A JP9172567 A JP 9172567A JP 17256797 A JP17256797 A JP 17256797A JP H1124632 A JPH1124632 A JP H1124632A
Authority
JP
Japan
Prior art keywords
video signal
shift
circuit
display device
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9172567A
Other languages
English (en)
Other versions
JP3364114B2 (ja
Inventor
信弘 ▲くわ▼原
Nobuhiro Kuwahara
Yutaka Yoneda
裕 米田
Akihito Jinda
章仁 陣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP17256797A priority Critical patent/JP3364114B2/ja
Priority to KR1019980022460A priority patent/KR100296203B1/ko
Priority to US09/099,018 priority patent/US6507332B1/en
Publication of JPH1124632A publication Critical patent/JPH1124632A/ja
Application granted granted Critical
Publication of JP3364114B2 publication Critical patent/JP3364114B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【課題】 走査周波数が異なる用途に適用しようとした
場合、外部回路の構成をその異なる走査周波数にあった
最適なものとしながら、かつ基板の共用化を図り、コス
ト削減を図ることが可能な画像表示装置の駆動方法、及
び画像表示装置を提供する。 【解決手段】 原映像信号の走査周波数に応じて映像信
号の分割数が減少した場合、減少した分割数個のグルー
プが形成されるように８本の映像信号線３１ａ〜３１ｈ
をグループ化し、同じグループに属する映像信号線３１
には同一の映像信号を入力すると共に、４系統のシフト
レジスタＳＲＡ〜ＳＲＤも、ＳＲＡ・ＳＲＢ、ＳＲＣ・
ＳＲＤのグループに分け、同じグループには同一のシフ
トクロック信号を入力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数本の映像信号
線が設けられたアクティブマトリクス型画像表示装置、
及びその駆動方法に関する。
【０００２】
【従来の技術】駆動回路一体型のアクティブマトリクス
型液晶表示装置においては、ガラスや石英等からなる絶
縁性の基板上に、表示部と一体化してソースドライバや
ゲートドライバ等の駆動回路を構成する必要があり、通
常、ポリシリコンの薄膜ＭＯＳトランジスタ（以下、ポ
リシリコンＴＦＴと称する）で駆動回路を構成する。
【０００３】しかしながら、ポリシリコンＴＦＴを用い
た駆動回路は、単結晶シリコンを用いた駆動回路と比較
して、動作スピードが非常に遅いという欠点がある。特
に、表示部のソースバスラインを駆動するためのソース
ドライバにおいて、大画面・大容量の表示を行う場合、
ソースドライバを構成するシフトレジスタの動作スピー
ドが不足するので、ポリシリコンＴＦＴで構成したシフ
トレジスタのスピードを越えない範囲で駆動する方法
が、種々検討されている。
【０００４】図１８に、シフトレジスタに要求される動
作スピードを低減させる方法の一例である２系統のシフ
トレジスタを用いる駆動回路内蔵型のアクティブマトリ
クス型液晶表示装置を示す。図１８に基づいて、従来の
駆動回路内蔵型のアクティブマトリクス型液晶表示装置
の構造を説明する。
【０００５】図示するように、この液晶表示装置では、
絶縁性基板１０１の上にソースバスラインｓ1 〜ｓN と
ゲートバスラインｇ1 〜ｇM とが縦横に配線され表示部
１０２を構成している。表示部１０２が形成されている
基板１０１上で、ソースバスラインｓ1 〜ｓN の一端に
は、ソースバスラインｓ1 〜ｓN を駆動するためのソー
スドライバ１０３が形成され、ゲートバスラインｇ1 〜
ｇM の一端には、ゲートバスラインｇ1 〜ｇM を駆動す
るためのゲートドライバ１０４が形成されている。
【０００６】表示部１０２において、ソースバスライン
ｓn （１≦ｎ≦Ｎ）とゲートバスラインｇm （１≦ｍ≦
Ｍ）とで囲まれた部分が表示の一単位である絵素１２０
となる。絵素１２０は、本発明の実施の形態の説明図で
ある図２を参照して説明すると、ソースバスラインＳn
とゲートバスラインＧm との交点に形成されたスイッチ
ング素子として機能する薄膜トランジスタ２０ａと、ソ
ースバスラインＳn から印加される映像信号電位Ｄ1,Ｄ
2,…を印加し液晶容量を駆動する絵素電極２０ｂと、こ
の絵素電極２０ｂと並列に設けられた電荷保持用容量２
０ｃとからなる。
【０００７】ソースドライバ１０３は、図１８に示すよ
うに、ソースバスラインｓ1 〜ｓNに印加する映像信号V
ideoI・VideoII を入力するための２本の映像信号線１
３１ａ・１３１ｂと、映像信号線１３１ａ・１３１ｂと
各ソースバスラインｓ1 〜ｓN との間に形成されたアナ
ログスイッチ１３２からなるサンプリング回路と、アナ
ログスイッチ１３２の動作を制御する２系統のシフトレ
ジスタＳＲａ及びＳＲｂとで構成されている。
【０００８】奇数番目のソースバスラインｓ1 〜ｓN-1
は、映像信号線１３１ａに接続され、映像信号VideoIが
印加される。偶数番目のソースバスラインｓ2 〜ｓ
N は、映像信号線１３１ｂに接続され、映像信号VideoI
I が印加される。アナログスイッチ１３２は、映像信号
線１３１ａ・１３１ｂからの映像信号VideoI・VideoII
をサンプリングするためのものである。
【０００９】２系統のシフトレジスタＳＲａ・ＳＲｂ
は、交互にソースバスラインｓ1 〜ｓN に接続されてお
り、シフトレジスタＳＲａは奇数番目のソースバスライ
ンｓ1〜ｓN-1 に対応するアナログスイッチ１３２の動
作（開閉）を制御し、シフトレジスタＳＲｂは偶数番目
のソースバスラインｓ2 〜ｓN に対応するアナログスイ
ッチ１３２の動作を制御している。
【００１０】以上のソースドライバ１０３を構成する各
部がポリシリコン薄膜等で同一基板１０１上に形成され
ている。
【００１１】図１９に、図１８に示すソースドライバ１
０３の駆動時におけるタイミングチャートを示す。図１
８及び図１９に基づいて、ソースドライバ１０３の駆動
時の動作を説明する。
【００１２】２系統のシフトレジスタＳＲａ・ＳＲｂの
起動は、図１９に示すシフトスタート信号ＳＰで制御さ
れる。シフトレジスタＳＲａは、シフトクロック信号φ
A ・/φA により制御され、シフトレジスタＳＲｂは、
シフトクロック信号φB ・ /φB により制御される。シ
フトクロック信号φA とシフトクロック信号φB とに
は、１／４周期分（有効水平走査期間を有効ソースバス
ライン数で割った値であるサンプリング期間ｔ０）だけ
位相がずれた信号が入力される。これらのシフトクロッ
ク信号φA ・ /φA ・φB ・ /φB により、２つのシフ
トレジスタＳＲａ・ＳＲｂは、それぞれサンプリング期
間ｔ０だけ位相のずれた波形を順次アナログスイッチ１
３２へ出力する。
【００１３】２本の映像信号線１３１ａ・１３１ｂに
は、原映像信号Video をそれぞれ期間ｔ０だけ位相をず
らしてサンプリングした映像信号電位Ｄ1,Ｄ2,…を２ｔ
０の期間出力して形成された映像信号VideoI・VideoII
がそれぞれ入力される。映像信号VideoI及びVideoII の
作成方法は後述する。
【００１４】ここで、シフトレジスタＳＲａ・ＳＲｂの
１出力により制御される２個のアナログスイッチ１３２
は、それぞれ異なった映像信号線１３１ａ・１３１ｂに
接続されており、図１９に示す映像信号VideoI及びVide
oII のように、位相の異なった映像信号電位Ｄ1,Ｄ2,…
を順次サンプリングする。アナログスイッチ１３２は、
シフトレジスタＳＲａ・ＳＲｂの出力がハイレベルの期
間に導通するようになっており、シフトレジスタＳＲａ
・ＳＲｂの１出力により、それぞれ１個のアナログスイ
ッチ１３２が期間４ｔ０の間導通する。
【００１５】アナログスイッチ１３２が導通している期
間に、映像信号VideoI・VideoII をサンプリングし、ソ
ースバスラインｓ1 〜ｓN を順次駆動する。アナログス
イッチ１３２は２本前のソースバスラインｓ1 〜ｓN に
接続されているアナログスイッチ１３２と同一の映像信
号線１３１ａ・１３１ｂに接続されているので、２本前
のソースバスラインｓ1 〜ｓN に接続されているアナロ
グスイッチ１３２と２ｔ０の期間重なって導通する。そ
の結果、最後の期間２ｔ０（２本前のソースバスライン
ｓ1 〜ｓN と重ならない期間）の間にサンプリングされ
た映像信号VideoI・VideoII がサンプリングされること
となる。上述のように駆動することによって、ソースバ
スラインｓ1 〜ｓN には、サンプリング期間ｔ０ずつず
れた映像信号電位Ｄ1,Ｄ2,…を印加することになる。
【００１６】ここで、原映像信号Video を２種類の映像
信号VideoI・VideoII に変換する映像信号作成回路の一
例を図２０に示す。図２０を参照して、この映像信号作
成回路の構成を説明する。
【００１７】図示するように、原映像信号Video が入力
され、入力された原映像信号VideoをＡ／Ｄ変換すると
共に、サンプリング期間ｔ０でサンプリングするＡ／Ｄ
変換回路１４１の出力側に、ガンマ（γ）補正回路１４
２が接続されている。ガンマ補正回路１４２は、Ａ／Ｄ
変換回路１４１からの出力を非線形変換することによっ
て、液晶表示装置において、原映像信号Video に対して
正しい輝度が再現できるように補正する回路である。
【００１８】ガンマ補正回路１４２の出力側には、ガン
マ補正回路１４２の出力信号をラッチするための２系統
のデータラッチ回路１４３ｂ・１４３ｃが接続されてい
る。データラッチ回路１４３ｂの出力側には、Ｄ／Ａ変
換回路１４４ｂを介してバッファアンプ回路１４５ｂが
接続されており、データラッチ回路１４３ｃの出力側に
は、Ｄ／Ａ変換回路１４４ｃを介してバッファアンプ回
路１４５ｃが接続されている。また、バッファアンプ回
路１４５ｂ・１４５ｃの出力である映像信号VideoI・Vi
deoII に基づいて、２系統の映像信号VideoI及びVideoI
I のレベル差を補正するゲイン・オフセット補正回路１
４６が設けられている。
【００１９】図２１に、上記映像信号作成回路の動作を
表すタイミングチャートを示す。図２１に基づいて、こ
の映像信号作成回路の動作を説明する。
【００２０】まず、原映像信号Video がＡ／Ｄ変換回路
１４１に入力され、Ａ／Ｄ変換回路１４１によって、入
力された原映像信号Video をＡ／Ｄ変換すると共に、図
２１に示すように、サンプリング期間ｔ０でサンプリン
グし、映像信号電位Ｄ1 ・Ｄ2 ・…を出力する。Ａ／Ｄ
変換回路１４１からの出力は、ガンマ補正回路１４２に
入力され、ガンマ補正される。
【００２１】次に、ガンマ補正回路１４１の出力は、２
系統のデータラッチ回路１４３ｂ・１４３ｃへ入力され
る。２系統のデータラッチ回路１４３ｂ・１４３ｃで
は、サンプリング期間ｔ０だけ位相のずれたクロック信
号ＣＫｂ及びＣＫｃにより、映像信号電位Ｄ1,Ｄ2,…が
サンプリング期間ｔ０の２倍の期間ラッチされる。この
とき、データラッチ回路１４３ｂには、図示するように
奇数番目の映像信号電位Ｄ1,Ｄ3,…がラッチされ、デー
タラッチ回路１４３ｃには、図示するように偶数番目の
映像信号電位Ｄ2,Ｄ4,…がラッチされる。
【００２２】２系統のデータラッチ回路１４３ｂ・１４
３ｃの出力は、各々対応するＤ／Ａ変換回路１４４ｂ・
１４４ｃに入力される。Ｄ／Ａ変換回路１４４ｂ・１４
４ｃは、クロック信号ＣＫｄ及びＣＫｅにより駆動さ
れ、その結果、映像信号電位Ｄ1,Ｄ2,…が、サンプリン
グｔ０だけ位相のずれたタイミングで各々対応するバッ
ファアンプ回路１４５ｂ・１４５ｃへ出力される。以上
のようにして、上述の２種類の映像信号VideoI・VideoI
I が得られる。
【００２３】
【発明が解決しようとする課題】上記した従来の駆動回
路内蔵型のアクティブマトリクス型液晶表示装置では、
２つのシフトレジスタＳＲａ・ＳＲｂと、２系統の映像
信号線１３１ａ・１３１ｂとを保有した構造であり（図
１８参照）、この場合、基板外部に備えられる映像信号
作成回路においては、２系統の映像信号VideoI・VideoI
I を生成するために、映像信号の分割数分（ここでは
２）ずつのデータラッチ回路１４３ｂ・１４３ｃ、Ｄ／
Ａ変換回路１４４ｂ・１４４ｃ、バッファアンプ回路１
４５ｂ・１４５ｃが必要である（図２０参照）。
【００２４】ところで、この液晶表示装置において、走
査周波数が現状の半分でよい画像を表示させる場合、そ
の方法としては、単に、シフトレジスタＳＲａ・ＳＲｂ
に入力するシフトクロック信号φA ・ /φA ・φB ・ /
φB をそれぞれ半分の周波数にすることで容易に達成さ
れる。
【００２５】しかしながら、このようにシフトクロック
信号φA ・ /φA ・φB ・ /φB をそれぞれ半分の周波
数にする方法では、映像信号作成回路等の外部回路の構
成が周波数にあったものとはならず、次のような不具合
がある。
【００２６】即ち、走査周波数が現状の半分でよいとい
うことは、映像信号を２分割する必要がないと言うこと
であるから、基板外部に備えられる前述した映像信号作
成回路における、データラッチ回路、Ｄ／Ａ変換回路、
バッファアンプ回路をそれぞれ１つずつ、もしくはバッ
ファアンプ回路１つの構成とでき、回路規模を小さくす
ることによるコスト削減を可能にするものであるが、上
記のような方法では映像信号の系統数は減らないため、
コスト削減が望めない。
【００２７】また、映像信号を分割すると、各映像信号
に対応したバッファアンプ回路が必要であるが、バッフ
ァアンプ回路の数が増すと、アンプのオフセットバラツ
キに起因する縞が目立つという弊害があり、映像信号の
不要な分割は避けるべきである。
【００２８】したがって、映像信号作成回路等の外部回
路は、走査周波数にあった最適なものとすることが望ま
しい。
【００２９】ところが、その反面、走査周波数に応じた
外部回路構成とすると、それによるコスト削減を図れる
ものの、アクティブマトリクス型液晶表示装置を構成す
る基板については、その設計からやり直す必要があり、
せっかくのコスト削減効果も相殺されてしまう。
【００３０】本発明は、上記の問題点に鑑みなされたも
ので、例えば、画素数１０２４×７６８のＸＧＡ（exte
nded graphcs array）の規格で設計された液晶表示装置
を、ＮＴＳＣ（National Television Systems Committ
e）方式の映像信号を表示するテレビ受像機用の液晶表
示装置として共用する場合のように、走査周波数が異な
る用途に適用しようとした場合においても、外部回路の
構成をその異なる走査周波数にあった最適なものとしな
がら、かつ基板の共用化を図り、コスト削減を図ること
が可能な画像表示装置の駆動方法、及び画像表示装置を
提供することを目的としている。
【００３１】
【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１記載のアクティブマトリクス型画
像表示装置の駆動方法は、基板上に、複数のゲートバス
ラインと複数のソースバスラインとが互いに直交するよ
うに配設され、該ソースバスラインを駆動するソース駆
動回路に、該ソースバスラインの各々に形成されたスイ
ッチ手段と、各スイッチ手段の開閉を制御する開閉制御
部とを有し、かつ、各スイッチ手段が複数本の映像信号
線の１つずつに順に接続されているアクティブマトリク
ス型画像表示装置の駆動方法において、原映像信号の走
査周波数に応じて映像信号の分割数が減少した場合、減
少した分割数個のグループが形成されるように複数本の
上記映像信号線をグループ化し、同じクループに属する
映像信号線には同一の映像信号を入力することを特徴と
している。
【００３２】このような駆動により、始めに基板が設計
された時の走査周波数よりも低い走査周波数の原映像信
号の表示に用いる場合でも、低い走査周波数に応じた映
像信号の分割数とできる。つまり、基板の共用化が、前
述の従来技術の項で示した映像信号作成回路等の外部の
回路構成（規模）をその低い走査周波数にあった最適な
ものとすることによるコスト削減を図ると共に、バッフ
ァアンプ回路数の増加によるアンプのオフセットバラツ
キに起因する縞の弊害を抑制しながら可能となる。
【００３３】本発明の請求項２記載のアクティブマトリ
クス型画像表示装置の駆動方法は、請求項１の駆動方法
において、上記ソース駆動回路の開閉制御部が複数系統
のシフトレジスタから構成されている場合、シフトレジ
スタの系統数に応じるシフトクロック信号の分割数も映
像信号線の分割数に応じて減じ、異なるシフトレジスタ
に同じシフトクロック信号を入力して同一駆動させるこ
とを特徴としている。
【００３４】このような駆動により、シフトクロックの
分割数を減少させず、各シフトレジスタをそれぞれ別個
に駆動する構成に比べて、外部の回路規模を小さくでき
るので、請求項１の駆動方法よりもさらに外部の回路規
模を小さくすることができる。
【００３５】本発明の請求項３記載のアクティブマトリ
クス型画像表示装置の駆動方法は、請求項２の駆動方法
において、シフトレジスタの系統数に応じてシフトスタ
ート信号の分割数も映像信号線の分割数に応じて減じ、
異なるシフトレジスタに同じシフトスタート信号を入力
することを特徴としている。
【００３６】このような駆動により、シフトスタート信
号もシフトレジスタの系統数に応じて分割されているよ
うな構成の場合、シフトスタートの分割数を減少させ
ず、各シフトレジスタに個別のシフトスタートを供給す
る構成に比べて、外部の回路規模を小さくできるので、
請求項２の駆動方法よりもさらに外部の回路規模を小さ
くできる。
【００３７】本発明の請求項４記載のアクティブマトリ
クス型画像表示装置の駆動方法は、請求項１の駆動方法
において、上記ソース駆動回路の開閉制御部が複数系統
のデコード回路から構成されている場合、各デコード回
路に供給されるデコード信号の分割数も映像信号線の分
割数に応じて減じ、異なるデコード回路に同じデコード
信号を入力して同一駆動させることを特徴としている。
【００３８】ソースバスラインの選択がデコード回路を
用いて行われる場合は、このように駆動することで、デ
コード信号の分割数を減少させず、各デコード回路を別
個に駆動する構成に比べて、外部の回路規模を小さくで
きるので、請求項１の駆動方法よりもさらに外部の回路
規模を小さくすることができる。
【００３９】本発明の請求項５記載のアクティブマトリ
クス型画像表示装置は、基板上に、複数のゲートバスラ
インと複数のソースバスラインとが互いに直交するよう
に配設され、該ソースバスラインを駆動するソース駆動
回路に、該ソースバスラインの各々に形成されたスイッ
チ手段と、各スイッチ手段の開閉を制御する開閉制御部
とを有し、かつ、各スイッチ手段が複数本の映像信号線
の１つずつに順に接続されているアクティブマトリクス
型画像表示装置において、複数の映像信号線を互いに非
導通とし、各々個別の映像信号を伝送する状態と、所定
の映像信号線同士を選択的に短絡させ、所定の映像信号
線においては同一の映像信号を伝送し得る状態とに切り
換える第１の切換手段が設けられていることを特徴とし
ている。
【００４０】このような構成によれば、切換手段（第
１）により、必要に応じて所定の映像信号線同士を短絡
させた状態とできるので、該アクティブマトリクス型画
像表示装置を、設計時の走査周波数より低い走査周波数
の原映像信号の表示に用い、請求項１に記載の駆動方法
を実施する上で、ソース駆動回路への入力信号数を減少
させることができる。
【００４１】本発明の請求項６記載のアクティブマトリ
クス型画像表示装置は、請求項５の構成において、上記
ソース駆動回路の開閉制御部が複数系統のシフトレジス
タから構成され、各シフトレジスタにシフトクロック信
号をそれぞれ供給する複数のシフトクロック信号線を互
いに非導通とし、各々個別のシフトクロック信号を伝送
する状態と、所定のシフトクロック信号線同士を選択的
に短絡させ、所定のシフトクロック信号線においては同
一のシフトクロック信号を伝送し得る状態とに切り換え
る第２の切換手段が設けられていることを特徴としてい
る。
【００４２】このような構成によれば、切換手段（第
２）により、必要に応じて所定のシフトクロック信号線
同士を短絡させた状態とできるので、該アクティブマト
リクス型画像表示装置を、設計時の走査周波数より低い
走査周波数の原映像信号の表示に用い、請求項２に記載
の駆動方法を実施する上で、ソース駆動回路への入力信
号数をさらに減少させることができる。
【００４３】本発明の請求項７記載のアクティブマトリ
クス型画像表示装置は、請求項６の構成において、各シ
フトレジスタにシフトスタート信号をそれぞれ供給する
複数のシフトスタート信号線を互いに非導通とし、各々
個別のシフトスタート信号を伝送する状態と、所定のシ
フトスタート信号線同士を選択的に短絡させ、所定のシ
フトスタート信号線においては同一のシフトスタート信
号を伝送し得る状態とに切り換える第３の切換手段が設
けられていることを特徴としている。
【００４４】このような構成によれば、切換手段（第
３）により、必要に応じて所定のシフトスタート信号線
同士を短絡させた状態とできるので、該アクティブマト
リクス型画像表示装置を、設計時の走査周波数より低い
走査周波数の原映像信号の表示に用い、請求項３に記載
の駆動方法を実施する上で、ソース駆動回路への入力信
号数をさらに減少させることができる。
【００４５】本発明の請求項８記載のアクティブマトリ
クス型画像表示装置は、請求項５の構成において、上記
ソース駆動回路の開閉制御部が複数系統のデコード回路
から構成され、各デコード回路にデコード信号をそれぞ
れ供給する複数のデコード信号線を互いに非導通とし、
各々個別のデコード信号を伝送する状態と、所定のデコ
ード信号線同士を選択的に短絡させ、所定のデコード信
号線においては同一のデコード信号を伝送し得る状態と
に切り換える第４の切換手段が設けられていることを特
徴としている。
【００４６】このような構成によれば、切換手段（第
４）により、必要に応じて所定のデコード信号線同士を
短絡させた状態とできるので、該アクティブマトリクス
型画像表示装置を、設計時の走査周波数より低い走査周
波数の原映像信号の表示に用い、請求項４に記載の駆動
方法を実施する上で、ソース駆動回路への入力信号数を
さらに減少させることができる。
【００４７】本発明の請求項９記載のアクティブマトリ
クス型画像表示装置は、請求項５、６、７又は８の構成
において、上記の切換手段を構成する回路、ソース駆動
回路、及び上記ゲートバスラインを駆動するゲート駆動
回路が、ソースバスライン及びゲートバスラインが形成
されている基板と同じ基板上に形成されていることを特
徴としている。
【００４８】このような構成によれば、ソースバスライ
ン及びゲートバスラインが形成されている基板外、切換
手段を構成する回路、ソース駆動回路、及び上記ゲート
バスラインを駆動するゲート駆動回路が形成された構成
に比べて、製造コストの低減が図れる。
【００４９】
【発明の実施の形態】
〔実施の形態１〕本発明の実施の一形態について説明す
れば、以下の通りである。図１に、本発明に係る、複数
系統の映像信号線を有する駆動回路内蔵型のアクティブ
マトリクス型液晶表示装置を示す。図１に基づいて、本
実施の形態の駆動回路内蔵型のアクティブマトリクス型
液晶表示装置（以下、単に液晶表示装置と称する）の構
造を説明する。
【００５０】図示するように、この液晶表示装置は絶縁
性基板（以下、基板と称する）１の上にソースバスライ
ンＳ1 〜ＳN とゲートバスラインＧ1 〜ＧM とが縦横に
配線され表示部２を構成している。表示部２が形成され
ている基板１上で、ソースバスラインＳ1 〜ＳN の一端
には、ソースバスラインＳ1 〜ＳN を駆動するためのソ
ースドライバ（ソース駆動回路）３が形成され、ゲート
バスラインＧ1 〜ＧMの一端には、ゲートバスラインＧ
1 〜ＧM を駆動するためのゲートドライバ（ゲート駆動
回路）４が形成されている。上記ソースドライバ３とゲ
ートドライバ４とは、ソースバスラインＳ1 〜ＳN とゲ
ートバスラインＧ1 〜ＧM 、及び絵素２０が形成されて
いる基板１上に形成されている。
【００５１】表示部２において、ソースバスラインＳn
（１≦ｎ≦Ｎ）とゲートバスラインＧm （１≦ｍ≦Ｍ）
とで囲まれた部分が表示の一単位である絵素２０とな
る。絵素２０は図２に示す絵素と同様の構成をしてお
り、ソースバスラインＳn とゲートバスラインＧm との
交点に形成されたスイッチング素子として機能する薄膜
トランジスタ２０ａと、ソースバスラインＳn から印加
される映像信号電位を印加し液晶容量を駆動する絵素電
極２０ｂと、この絵素電極２０ｂと並列に設けられた電
荷保持用容量２０ｃとからなる。
【００５２】ソースドライバ３は、図１に示すように、
ソースバスラインＳ1 〜ＳN に映像信号を入力するため
の８本の映像信号線３１ａ〜３１ｈ（任意の映像信号線
を指す場合は３１とする）と、映像信号線３１ａ〜３１
ｈと各ソースバスラインＳ1〜ＳN との間に、それぞれ
２本毎のソースバスラインＳ1 〜ＳN に対応して形成さ
れたサンプリング回路３３と、サンプリング回路３３の
動作を制御するシフトレジスタ部としての４系統のシフ
トレジスタＳＲＡ・ＳＲＢ・ＳＲＣ・ＳＲＤとで構成さ
れている。
【００５３】ソースバスラインＳ1+8k（ｋ＝０，１，
２，…）は、映像信号線３１ａに、ソースバスラインＳ
2+8k（ｋ＝０，１，２，…）は、映像信号線３１ｂに、
ソースバスラインＳ3+8k（ｋ＝０，１，２，…）は、映
像信号線３１ｃに、ソースバスラインＳ4+8k（ｋ＝０，
１，２，…）は、映像信号線３１ｄにそれぞれ接続され
ている。また、ソースバスラインＳ5+8k（ｋ＝０，１，
２，…）は、映像信号線３１ｅに、ソースバスラインＳ
6+8k（ｋ＝０，１，２，…）は、映像信号線３１ｆに、
ソースバスラインＳ7+8k（ｋ＝０，１，２，…）は、映
像信号線３１ｇに、ソースバスラインＳ8+8k（ｋ＝０，
１，２，…）は、映像信号線３１ｈにそれぞれ接続され
ている。
【００５４】サンプリング回路３３は、図３に示すよう
に、２本の映像信号線３１ａ・３１ｂ、３１ｃ・３１
ｄ、３１ｅ・３１ｆ、或いは３１ｇ・３１ｈと、２本の
ソースバスラインＳn ・Ｓn+1 との間に形成された２つ
のアナログスイッチ３２・３２から構成されている。な
お、図３では、２本の映像信号線３１ａ・３１ｂについ
て示している。アナログスイッチ３２は、映像信号線３
１ａ〜３１ｈと各ソースバスラインＳ1 〜ＳN との間に
それぞれ設けられ、映像信号線３１ａ〜３１ｈに入力さ
れる映像信号をサンプリングするためのものである。
【００５５】４系統のシフトレジスタＳＲＡ〜ＳＲＤ
は、隣接する２本のソースバスラインＳ1 〜ＳN で組を
成す各サンプリング回路３３の駆動を制御するものであ
り、隣接するサンプリング回路３３は、異なる系統のシ
フトレジスタＳＲＡ・ＳＲＢ・ＳＲＣ・ＳＲＤにて駆動
される。シフトレジスタＳＲＡ〜ＳＲＤの駆動により、
サンプリング回路３３を構成する２つのアナログスイッ
チ３２の開閉が同時に行われる。
【００５６】４系統のシフトレジスタＳＲＡ〜ＳＲＤに
はそれぞれ、図１に示すように、互いに位相が逆になる
シフトクロック信号を入力するための一対のシフトクロ
ック信号線３６ａ・３６ｂと、シフトスタート信号を入
力するためのシフトスタート信号線３５とが接続されて
いる。
【００５７】図４に各シフトレジスタＳＲＡ〜ＳＲＤを
構成するシフトレジスタの回路図を示す。図示するよう
に、１段のシフトレジスタが６つのインバータ１０〜１
５から構成されている。インバータ１０・１２・１４・
１５には、シフトクロック信号（図中、ＣＬＫ）とその
逆相の（図中、 /ＣＬＫ）とが入力し、前段から入力さ
れるデータ（１段目の場合はシフトスタート信号）をシ
フトクロック信号の１周期分ずつシフトさせて出力する
構成である。ここでは、図１に示すように、４系統のシ
フトレジスタＳＲＡ〜ＳＲＤが設けられると共に、２本
のソースバスラインＳn ・Ｓn+1 に接続された２つのア
ナログスイッチ３２・３２の駆動が同時に制御されるの
で、各シフトレジスタＳＲＡ〜ＳＲＤとも、Ｎ／８段ず
つ設けられている。
【００５８】次に、上記構成の液晶表示装置において、
走査周波数の異なる２種類の原映像信号Video と原映像
信号Video'を表示する場合の駆動をそれぞれ説明する。
【００５９】１）まず、図５を用いて、本来の設計にあ
った走査周波数の原映像信号Videoであり、設計通りに
８本の映像信号線３１ａ〜３１ｈにそれぞれ個別の映像
信号Video を入力する場合の駆動を説明する。
【００６０】図５に示すように、８本の映像信号線３１
ａ〜３１ｈには、原映像信号Videoを前述の従来技術の
項で説明した映像信号作成回路にて生成された、８分割
の映像信号Video1〜Video8を入力する。シフトレジスタ
ＳＲＡには、αＭＨｚのシフトクロック信号φＡ・ /φ
Ａを入力し、シフトレジスタＳＲＢには、シフトクロッ
ク信号φＢ・ /φＢが入力を、シフトレジスタＳＲＣに
は、シフトクロック信号φＣ・ /φＣを、シフトレジス
タＳＲＤには、シフトクロック信号φＤ・ /φＤを入力
する。また、４系統のシフトレジスタＳＲＡ〜ＳＲＤに
は、それぞれシフトスタート信号ＳＰＡ〜ＳＰＤを入力
する。
【００６１】図６に、シフトクロック信号φＡ・ /φＡ
・φＢ・ /φＢ・φＣ・ /φＣ・φＤ・ /φＤの位相
と、シフトスタート信号ＳＰＡ〜ＳＰＤの位相を示す。
シフトクロック信号φＡ・φＢ・φＣ・φＤは、順に位
相が１／４周期分である原映像信号Video のサンプリン
グ期間ｔ0 （有効水平走査期間を有効ソースバスライン
数で割った値）ずつずれている。シフトスタート信号Ｓ
ＰＢ〜ＳＰＤも、順に位相がｔ0 ずつずれている。
【００６２】このようなシフトクロック信号φＡ・ /φ
Ａ・φＢ・ /φＢ・φＣ・ /φＣ・φＤ・ /φＤによ
り、４系統のシフトレジスタＳＲＡ〜ＳＲＤは、それぞ
れｔ0だけ位相のずれた波形を順次サンプリング回路３
３に出力する。これにより、サンプリング回路３３を構
成する２つのアナログスイッチ３２・３２が同時に４ｔ
0 期間導通されて２本の映像信号線３１・３１のデータ
をサンプリングし、ソースバスラインＳ1 〜ＳN を２本
ずつ順次駆動する。
【００６３】２）次に、図７を用いて、設計時の走査周
波数の半分の走査周波数の原映像信号Video'を表示させ
る場合の駆動を説明する。
【００６４】原映像信号Video'を、映像信号作成回路に
て走査周波数に応じて映像信号Video1' 〜Video4` に4
分割し、図７に示すように、これに合わせて、８本の映
像信号線３１ａ〜３１ｈを、各々２本からなる映像信号
線３１ａ・３１ｅ、映像信号線３１ｂ・３１ｆ、映像信
号線３１ｃ・３１ｇ、映像信号線３１ｄ・３１ｈにグル
ープ化し４つのグループを形成し、同一のグループには
同じ映像信号を入力する。即ち、映像信号線３１ａ・３
１ｅには映像信号Video1' を、映像信号線３１ｂ・３１
ｆには映像信号Video2' を、映像信号線３１ｃ・３１ｇ
には映像信号Video3' を、映像信号線３１ｄ・３１ｈに
は映像信号Video4' をそれぞれ入力する。
【００６５】そして、シフトレジスタＳＲＡとシフトレ
ジスタＳＲＢには、シフトクロック信号φＡ' ・ /φ
Ａ' を入力し、シフトレジスタＳＲＣとシフトレジスタ
ＳＲＤには、シフトクロック信号φＡ' ・ /φＡ' と位
相が２ｔ0'異なるシフトクロック信号φＣ' ・ /φＣ'
を入力する（図８参照）。また、シフトレジスタＳＲＡ
とシフトレジスタＳＲＢには、シフトスタート信号ＳＰ
Ａ' を、シフトレジスタＳＲＣとシフトレジスタＳＲＤ
には、シフトスタート信号ＳＰＡ' と位相が２ｔ0'異な
るシフトスタート信号ＳＰＣ' を入力する。ここで、ｔ
0'は、原映像信号Video'のサンプリング期間（有効水平
走査期間を有効ソースバスライン数で割った値）であ
り、シフトクロック信号φＡ' ・/ φＡ' は、前述のシ
フトクロック信号φＡ・/ φＡと周期が異なるだけで位
相は同一である。このことは、他のシフトクロック信号
やシフトスタート信号においても同様である。
【００６６】このようなシフトクロック信号φＡ' ・ /
φＡ' ・φＣ' ・ /φＣ' により、４系統のシフトレジ
スタＳＲＡ〜ＳＲＤのうち、シフトレジスタＳＲＡとシ
フトレジスタＳＲＢとが同一駆動し、シフトレジスタＳ
ＲＣとシフトレジスタＳＲＤとが同一駆動する。シフト
レジスタＳＲＡ・ＳＲＢの組と、シフトレジスタＳＲＣ
・ＳＲＤの組とは、それぞれ２ｔ0' だけ位相のずれた
波形を順次サンプリング回路３３に出力する（図８参
照）。
【００６７】これにより、隣接する２つのサンプリング
回路３３が同一駆動することとなり、あたかも、図９
（ａ）に示す液晶表示装置のように、４本の映像信号線
３１ａ〜３１ｄを有し、４本の映像信号線３１ａ〜３１
ｄから４つの映像信号Video1'〜Video4' をそれぞれ受
け取り、同図（ｂ）に示すように、隣接する４つのアナ
ログスイッチ３２・３２・３２・３２よりなるサンプリ
ング回路３７にて、４つずつ同時にサンプリングするよ
うに駆動していることと同じになる。
【００６８】この場合、原映像信号Video'から４分割の
映像信号Video1' 〜Video4' を作成する映像信号生成回
路に必要なデータラッチ回路、Ｄ／Ａ変換回路、バッフ
ァアンプ回路はそれぞれ４個ずつであり、映像信号を作
成するための回路構成を簡素化してコスト削減が図れる
と共に、バッファアンプ回路数の増加によるオフセット
バラツキに起因した縞による表示品位の低下も阻止でき
る。
【００６９】以上のように、設計時の走査周波数よりも
遅い走査周波数の画像を表示する際は、遅い走査周波数
に応じた映像信号の分割数に合わせて映像信号線３１を
グループ化し、同じグループの映像信号線３１には同じ
映像信号を入力することで、原映像信号生成回路等の外
部回路を、原映像信号の走査周波数に応じた構成として
簡素化し、これによるコスト削減を図りながら、走査周
波数が違っていても基板の共有化が可能となり、新たな
基板の設計費等のコストの減少を図ることも可能とな
る。
【００７０】また、ここでは、映像信号線のグループ化
と共に、ソースドライバ３を構成する複数系統のシフト
レジスタＳＲＡ〜ＳＲＤもグループ化し、同じグループ
のシフトレジスタＳＲＡとシフトレジスタＳＲＢ、及び
同じグループのシフトレジスタＳＲＣとシフトレジスタ
ＳＲＤにはそれぞれ、同じシフトクロック信号φＡ・/
φＡ、シフトクロック信号φＣ・ /φＣ、及び同じシフ
トスタート信号ＳＰＡ、シフトスタート信号ＳＰＣを入
力して同一駆動させるようになっている。
【００７１】これにより、シフトクロック信号やシフト
スタート信号の分割数を減少させず、各シフトレジスタ
ＳＲＡ〜ＳＲＤをそれぞれ別個に駆動する構成に比べ
て、外部の回路規模を小さくできるので、映像信号線３
１ａ〜３１ｈのみをグループ化する構成よりも、さらに
外部の回路規模を小さくできる。但し、必ずしも、シフ
トクロック信号やシフトスタート信号の分割数を減少さ
せる必要はなく、そのままの分割数でも同様の駆動はで
きる。また、この場合、分割数を減少させた場合に比
べ、シフトクロック信号の周波数が低くなるので、消費
電力が低くて済むといった利点がある。
【００７２】なお、基板設計時における、映像信号線の
総数をＦ本（上記では８本）、同時にサンプリングする
映像信号線をＰ（上記では２本）本ずつ、シフトレジス
タ部に入力されるシフトクロック信号の分割数をＸ（上
記では４分割）とすると、Ｆ，Ｐ，Ｘが整数で、Ｆ＞Ｐ
≧１、Ｆ≧Ｘ＞１を満たしておれば、このような駆動方
法が可能である。
【００７３】ただし、これらＦ，Ｐ，Ｘは、２のｊ乗
（ｊ≧２）、もしくは、２のｈ乗（ｈ≧１）に３を乗算
したものであり、Ｘ＝Ｆ／Ｐであることが、映像信号作
成回路等の外部回路を構成する上で望ましい。
【００７４】また、ここでは、ソースドライバ３とゲー
トドライバ４とが基板１の上にモノリシックに形成され
た駆動回路内蔵型のアクティブマトリクス型液晶表示装
置を例示したが、本発明は、このような駆動回路内蔵
型、及び液晶を用いたものに限定されるものではない。
【００７５】〔実施の形態２〕本発明の実施の他の形態
について図１０及び図１１に基づいて説明すれば、以下
のとおりである。尚、説明の便宜上、前記実施の形態に
て示した部材と同一の機能を有する部材には、同一の符
号を付記し、その説明を省略する。
【００７６】上記した図１の液晶表示装置では、ソース
ドライバ３への外部からの入力信号線は、４系統のシフ
トレジスタＳＲＡ〜ＳＲＤの各２本ずつのシフトクロッ
ク信号線３６ａ・３６ｂ、及びシフトスタート信号線３
５、並びに８本の映像信号線３１ａ〜３１ｈにて、合計
２０にも及ぶ。外部の入力信号数が多いことは即ち、外
部との接続に対する信頼性の低下につながる。
【００７７】そこで、本実施の形態の液晶表示装置で
は、図１０に示すように、８本の映像信号線３１ａ〜３
１ｈの入力側に、映像信号選択回路（第１の切換手段）
４０を設けている。
【００７８】図１１に映像信号選択回路４０の回路構成
を示す。図示するように、映像信号選択回路４０は、８
本の映像信号線３１ａ〜３１ｈ間に設けられた８個の選
択スイッチＳＷ１〜ＳＷ８から構成されており、ソース
ドライバ３及びゲートドライバ４が形成されている基板
１上に形成されている（図１０参照）。
【００７９】スイッチＳＷ１は、ＯＮにより映像信号線
３１ａと映像信号線３１ｅとを短絡させ、スイッチＳＷ
２は、ＯＮにより映像信号線３１ｂと映像信号線３１ｆ
とを短絡させ、スイッチＳＷ３は、ＯＮにより映像信号
線３１ｃと映像信号線３１ｇと短絡させ、スイッチＳＷ
４は、ＯＮにより映像信号線３１ｄと映像信号線３１ｈ
とを短絡させる。
【００８０】また、スイッチＳＷ５〜ＳＷ８は、それぞ
れ映像信号線３１ｆ〜３１ｈのライン上に配設されてお
り、ＯＮの場合、映像信号線３１ｆ〜３１ｈの各入力端
子４１より入力された各映像信号をライン上に伝送する
一方、ＯＦＦの場合、映像信号線３１ｆ〜３１ｈの各入
力端子４１と各ラインとを遮断するようになっている。
【００８１】そして、スイッチＳＷ１とスイッチＳＷ
５、スイッチＳＷ２とスイッチＳＷ６、スイッチＳＷ３
とスイッチＳＷ７、スイッチＳＷ４とスイッチＳＷ８が
それぞれ連動するようになっている。
【００８２】この映像信号選択回路４０の各スイッチＳ
Ｗ１〜スイッチＳＷ８の切換は、基板外部から入力され
る選択信号SELECTにより行われ、選択信号SELECTが“Ｈ
ｉｇｈ”の場合、例えばスイッチＳＷ１〜ＳＷ４がＯＮ
すると共に、スイッチＳＷ５〜ＳＷ８がＯＦＦし、８本
の映像信号線３１ａ〜３１ｈが４つのグループに別れ
る。一方、選択信号SELECTが“Ｌｏｗ”の場合は、スイ
ッチＳＷ１〜ＳＷ４がＯＦＦすると共に、スイッチＳＷ
５〜ＳＷ８がＯＮし、８本の映像信号線３１ａ〜３１ｈ
はそれぞれ個別のものとなる。
【００８３】そしてまた、この映像信号選択回路４０
は、抵抗Ｒによってプルダウンされているので、設計時
の走査周波数にあった画像の表示に用いる通常使用時
（８本の映像信号線３１ａ〜３１ｈにすべて異なる映像
信号線を入力する場合）は、選択信号SELECTの入力端子
４２に対して配線しなくてもよくなっている。
【００８４】したがって、このような映像信号選択回路
４０を具備させることにより、前述の実施の形態１にて
示したように、原映像信号の走査周波数に応じて映像信
号の分割数が変更する場合は、選択信号SELECTを入力す
るだけで、映像信号選択回路４０により８本の映像信号
線３１ａ〜３１ｈの所定のもの同士を短絡できるので、
ソースドライバ３への入力信号線数を１７に減少するこ
とができる。
【００８５】なお、ここでは、８本の映像信号線３１ａ
〜３１ｈに対してのみ映像信号選択回路４０を設けた
が、同様のものを、４系統のシフトレジスタＳＲＡ〜Ｓ
ＲＤのシフトクロック信号線３６ａ・３６ｂやシフトス
タート信号線３５の入力側にそれぞれ設けることもで
き、この場合、ソースドライバ３への信号入力数をさら
に減少させて、これによる信頼性の向上が可能となる。
【００８６】〔実施の形態３〕本発明の実施の他の形態
について図１２ないし図１７に基づいて説明すれば、以
下の通りである。尚、説明の便宜上、前記実施の形態１
・２にて示した部材と同一の機能を有する部材には、同
一の符号を付記し、その説明を省略する。
【００８７】図１２に、本発明に係る複数系統の映像信
号線を有する液晶表示装置を示す。図１２に基づいて、
本実施の形態の液晶表示装置の構造を説明する。
【００８８】図示するように、この液晶表示装置は、前
述の実施の形態１の液晶表示装置のソースドライバ３の
４系統のシフトレジスタＳＲＡ〜ＳＲＤに代えて、４つ
のソースバスライン選択信号発生回路（以下、選択信号
発生回路と称する）２８ａ〜２８ｄと、該選択信号発生
回路２８ａ〜２８ｄに接続された各々Ｌ（ソースバスラ
インＳの総数Ｎを２進数表記したときの桁数）本からな
るソースバスライン選択信号線（以下、選択信号線と称
する）ＳＣＡ（ＳＣＡ1 〜ＳＣＡL ）〜ＳＣＤ（ＳＣＤ
1 〜ＳＣＤL ）と、全部でＮ／２個のソースバスライン
選択回路（以下、選択回路と称する）３０とが備えられ
ている。
【００８９】選択信号発生回路２８ａ〜２８ｄはバイナ
リーカウンタからなり、それぞれ、クロック信号線３９
が設けられ、また、各選択回路３０には、所定の選択信
号発生回路２８ａ〜２８ｄにて生成されたソースバスラ
イン選択信号が選択信号線ＳＣＡ（ＳＣＡ1 〜ＳＣ
ＡL ）〜ＳＣＤ（ＳＣＤ1 〜ＳＣＤL ）を介して入力さ
れるようになっている。全部でＮ／２個の選択回路３０
は、４つの選択信号発生回路２８ａ〜２８ｄに対応し
て、各系統それぞれＮ／８個からなり、各選択回路３０
内に、デコード回路が備えられている。
【００９０】次に、上記構成の液晶表示装置において、
走査周波数の異なる２種類の原映像信号Video と原映像
信号Video'を表示する場合の駆動をそれぞれ説明する。
【００９１】１）まず、図１３を用いて、本来の設計に
あった走査周波数の原映像信号Video であり、設計通り
に８本の映像信号線３１ａ〜３１ｈにそれぞれ個別の映
像信号Video を入力する場合の駆動を説明する。
【００９２】図１３に示すように、８本の映像信号線３
１ａ〜３１ｈには、８分割の映像信号Video １〜Video
８を入力する。選択信号発生回路２８ａには、αＭＨｚ
のクロック信号φＡを入力し、選択信号発生回路２８ｂ
には、クロック信号φＢを入力し、選択信号発生回路２
８ｃには、クロック信号φＣを入力し、選択信号発生回
路２８ｄには、クロック信号φＤを入力する。
【００９３】図１４に、クロック信号φＡ・φＢ・φＣ
・φＤの位相を示す。シフトクロック信号φＡ・φＢ・
φＣ・φＤは、順に位相が１／４周期分である原映像信
号Video のサンプリング期間ｔ0 （有効水平走査期間を
有効ソースバスライン数で割った値）ずつずれている。
【００９４】このようなクロック信号φＡ・φＢ・φＣ
・φＤにより、４つの選択信号発生回路２８ａ〜２８ｄ
からは、図１４に示すソースバスライン選択信号φＡＤ
〜φＤＤが、選択信号線ＳＣＡ〜ＳＣＤを介して各選択
回路３０に入力する。
【００９５】これにより、各選択回路３０からは、それ
ぞれｔ0 だけ位相のずれた波形を順次サンプリング回路
３３に出力し（図１４参照）、サンプリング回路３３を
構成する２つのアナログスイッチ３２・３２（図３参
照）が同時に４ｔ0 期間導通されて２本の映像信号線の
データをサンプリングし、ソースバスラインＳ1 〜ＳN
を２本ずつ順次駆動する。
【００９６】２）次に、図１５を用いて、設計時の走査
周波数の半分の走査周波数の原映像信号Video'を表示さ
せる場合の駆動を説明する。
【００９７】原映像信号Video'を、映像信号作成回路に
て走査周波数に応じて映像信号Video1' 〜Video4` に4
分割し、図１５に示すように、これに合わせて、８本の
映像信号線３１ａ〜３１ｈを、各々２本からなる映像信
号線３１ａ・３１ｅ、映像信号線３１ｂ・３１ｆ、映像
信号線３１ｃ・３１ｇ、映像信号線３１ｄ・３１ｈにグ
ループ化し４つのグループを形成し、同一のグループに
は同じ映像信号を入力する。即ち、映像信号線３１ａ・
３１ｅには映像信号Video1' を、映像信号線３１ｂ・３
１ｆには映像信号Video2' を、映像信号線３１ｃ・３１
ｇには映像信号Video3' を、映像信号線３１ｄ・３１ｈ
には映像信号Video4' をそれぞれ入力する。
【００９８】そして、選択信号発生回路２８ａと選択信
号発生回路２８ｂには、同じクロック信号φＡ' を入力
し、選択信号発生回路２８ｃと選択信号発生回路２８ｄ
には、シフトクロック信号φＡ' と位相が２ｔ0'異なる
シフトクロック信号φＣ' を入力する( 図１６参照）。
ここで、ｔ0'は、原映像信号Video'のサンプリング期間
（有効水平走査期間を有効ソースバスライン数で割った
値）であり、シフトクロック信号φＡ' ・φＣ' は、前
述のシフトクロック信号φＡ・φＣ（図１４参照）と周
期が異なるだけで、位相は同一である。
【００９９】このようなクロック信号φＡ' ・φＣ' に
より、選択回路３０のＳＳＣＡ系統とＳＳＣＢ系統とが
同時にＯＮし、ＳＳＣＣ系統とＳＳＣＤ系統とが同時に
ＯＮし、ＳＳＣＡ系統とＳＳＣＢ系統からなる組と、Ｓ
ＳＣＣ系統とＳＳＣＤ系統とからなる組とが、それぞれ
２ｔ0'だけ位相のずれたＯＮ波形を順次サンプリング回
路３３に出力する（図１６参照）。
【０１００】これにより、隣接する２つのサンプリング
回路３３が同一駆動することとなり、あたかも、図１７
に示すアクティブマトリクス型液晶表示装置のように、
４本の映像信号線３１ａ〜３１ｄを有し、４本の映像信
号線３１ａ〜３１ｄから４つの映像信号Video 1'〜4'を
それぞれ受け取り、隣接する４つのアナログスイッチ３
２・３２・３２・３２よりなるサンプリング回路３７
（図９（ｂ）参照）にて、４つずつ同時にサンプリング
するように駆動していることと同じになる。
【０１０１】この場合も実施の形態１の場合と同様に、
原映像信号Video'から４分割の映像信号Video1' 〜Vide
o4' を作成する映像信号作成回路に必要なデータラッチ
回路、Ｄ／Ａ変換回路、バッファアンプ回路はそれぞれ
４個ずつであり、映像信号作成回路等の外部回路構成を
簡素化してコスト削減が図れると共に、バッファアンプ
回路数の増加によるオフセットバラツキに起因した縞に
よる表示品位の低下も阻止できる。その結果、実施の形
態１と同様の効果を奏する。
【０１０２】なお、ここでも、基板設計時における、映
像信号線の総数をＦ本（上記では８本）、同時にサンプ
リングする映像信号線をＰ（上記では２本）本ずつ、デ
コード部に入力されるクロック信号の分割数をＸ（上記
では４分割）とすると、Ｆ，Ｐ，Ｘが整数で、Ｆ＞Ｐ≧
１、Ｆ≧Ｘ＞１を満たしておれば、このような駆動方法
が可能であり、また、これらＦ，Ｐ，Ｘは２のｊ乗（ｊ
≧２）、もしくは、２のｈ乗（ｈ≧１）に３を乗算した
ものであり、Ｘ＝Ｆ／Ｐであることが外部回路を構成す
る上で望ましい。
【０１０３】また、ここでも、ソースドライバ３とゲー
トドライバ４とが基板１の上にモノリシックに形成され
て駆動回路内蔵型のアクティブマトリクス型液晶表示装
置を例示したが、駆動回路内蔵型に限定されるものでは
ない。
【０１０４】そしてさらに、８本の映像信号線３１ａ〜
３１ｈの入力側、及び選択信号発生回路２８ａ〜２８ｄ
にクロック信号を入力する４本のクロック信号線３９の
入力側に、前述の実施の形態２にて示した映像信号選択
回路４０と同様の切換手段（第４の切換手段）を設けて
ソースドライバ３への信号入力数を削減することで、前
述と同様に、アクティブマトリクス型液晶表示装置の信
頼性を高めることができる。
【０１０５】
【発明の効果】本発明の請求項１記載のアクティブマト
リクス型画像表示装置の駆動方法は、以上のように、基
板上に、複数のゲートバスラインと複数のソースバスラ
インとが互いに直交するように配設され、該ソースバス
ラインを駆動するソース駆動回路に、該ソースバスライ
ンの各々に形成されたスイッチ手段と、各スイッチ手段
の開閉を制御する開閉制御部とを有し、かつ、各スイッ
チ手段が複数本の映像信号線の１つずつに順に接続され
ているアクティブマトリクス型画像表示装置の駆動方法
において、原映像信号の走査周波数に応じて映像信号の
分割数が減少した場合、減少した分割数個のグループが
形成されるように複数本の上記映像信号線をグループ化
し、同じクループに属する映像信号線には同一の映像信
号を入力するものである。
【０１０６】これにより、基板の共用化が、前述の従来
技術の項で示した映像信号作成回路等の外部回路の構成
をその低い走査周波数にあった最適なものとしてのコス
ト削減と、バッファアンプ回路数の増加によるアンプの
オフセットバラツキに起因する縞の弊害も抑制しながら
可能となるので、ひいてはアクティブマトリクス型画像
表示装置における大幅なコスト削減を実現できるという
効果を奏する。
【０１０７】本発明の請求項２記載のアクティブマトリ
クス型画像表示装置の駆動方法は、請求項１の駆動方法
において、上記ソース駆動回路の開閉制御部が複数系統
のシフトレジスタから構成されている場合、シフトレジ
スタの系統数に応じるシフトクロック信号の分割数も映
像信号線の分割数に応じて減じ、異なるシフトレジスタ
に同じシフトクロック信号を入力して同一駆動させるも
のである。
【０１０８】このような駆動により、シフトクロックの
分割数を減少させず、各シフトレジスタをそれぞれ別個
に駆動する構成に比べて、外部の回路規模を小さくでき
るので、請求項１の駆動方法よりもさらに外部の回路規
模を小さくすることができるという効果を奏する。
【０１０９】本発明の請求項３記載のアクティブマトリ
クス型画像表示装置の駆動方法は、請求項２の駆動方法
において、シフトレジスタの系統数に応じてシフトスタ
ート信号の分割数も映像信号線の分割数に応じて減じ、
異なるシフトレジスタに同じシフトスタート信号を入力
するものである。
【０１１０】このような駆動により、シフトスタート信
号もシフトレジスタの系統数に応じて分割されているよ
うな構成の場合、シフトスタートの分割数を減少させ
ず、各シフトレジスタに個別のシフトスタートを供給す
る構成に比べて、外部の回路規模を小さくできるので、
請求項２の駆動方法よりもさらに外部の回路規模を小さ
くすることができるという効果を奏する。
【０１１１】本発明の請求項４記載のアクティブマトリ
クス型画像表示装置の駆動方法は、請求項１の駆動方法
において、上記ソース駆動回路の開閉制御部が複数系統
のデコード回路から構成されている場合、各デコード回
路に供給されるデコード信号の分割数も映像信号線の分
割数に応じて減じ、異なるデコード回路に同じデコード
信号を入力して同一駆動させるものである。
【０１１２】ソースバスラインの選択がデコード回路を
用いて行われる場合は、このように駆動することで、デ
コード信号の分割数を減少させず、各デコード回路を別
個に駆動する構成に比べて、外部の回路規模を小さくで
きるので、請求項１の駆動方法よりもさらに外部の回路
規模を小さくすることができるという効果を奏する。
【０１１３】本発明の請求項５記載のアクティブマトリ
クス型画像表示装置は、以上のように、基板上に、複数
のゲートバスラインと複数のソースバスラインとが互い
に直交するように配設され、該ソースバスラインを駆動
するソース駆動回路に、該ソースバスラインの各々に形
成されたスイッチ手段と、各スイッチ手段の開閉を制御
する開閉制御部とを有し、かつ、各スイッチ手段が複数
本の映像信号線の１つずつに順に接続されているアクテ
ィブマトリクス型画像表示装置において、複数の映像信
号線を互いに非導通とし、各々個別の映像信号を伝送す
る状態と、所定の映像信号線同士を選択的に短絡させ、
所定の映像信号線においては同一の映像信号を伝送し得
る状態とに切り換える第１の切換手段が設けられている
構成である。
【０１１４】これによれば、設計時の走査周波数より低
い走査周波数の原映像信号の表示に用い、請求項１の駆
動方法を実施する上で、ソース駆動回路への入力信号数
を減少させることができるので、基板外部との接続に対
する信頼性を向上させることができる。その結果、請求
項１の駆動方法を好適に実現し得るアクティブマトリク
ス型画像表示装置を提供できるという効果を奏する。
【０１１５】本発明の請求項６記載のアクティブマトリ
クス型画像表示装置は、請求項５の構成において、上記
ソース駆動回路の開閉制御部が複数系統のシフトレジス
タから構成され、各シフトレジスタにシフトクロック信
号をそれぞれ供給する複数のシフトクロック信号線を互
いに非導通とし、各々個別のシフトクロック信号を伝送
する状態と、所定のシフトクロック信号線同士を選択的
に短絡させ、所定のシフトクロック信号線においては同
一のシフトクロック信号を伝送し得る状態とに切り換え
る第２の切換手段が設けられている構成である。
【０１１６】これによれば、設計時の走査周波数より低
い走査周波数の原映像信号の表示に用い、請求項２の駆
動方法を実施する上で、ソース駆動回路への入力信号数
を減少させることができるので、基板外部との接続に対
する信頼性を向上させることができる。その結果、請求
項２の駆動方法を好適に実現し得るアクティブマトリク
ス型画像表示装置を提供できるという効果を奏する。
【０１１７】本発明の請求項７記載のアクティブマトリ
クス型画像表示装置は、請求項６の構成において、各シ
フトレジスタにシフトスタート信号をそれぞれ供給する
複数のシフトスタート信号線を互いに非導通とし、各々
個別のシフトスタート信号を伝送する状態と、所定のシ
フトスタート信号線同士を選択的に短絡させ、所定のシ
フトスタート信号線においては同一のシフトスタート信
号を伝送し得る状態とに切り換える第３の切換手段が設
けられている構成である。
【０１１８】これによれば、設計時の走査周波数より低
い走査周波数の原映像信号の表示に用い、請求項３の駆
動方法を実施する上で、ソース駆動回路への入力信号数
を減少させることができるので、基板外部との接続に対
する信頼性を向上させることができる。その結果、請求
項３の駆動方法を好適に実現し得るアクティブマトリク
ス型画像表示装置を提供できるという効果を奏する。
【０１１９】本発明の請求項８記載のアクティブマトリ
クス型画像表示装置は、請求項５の構成において、上記
ソース駆動回路の開閉制御部が複数系統のデコード回路
から構成され、各デコード回路にデコード信号をそれぞ
れ供給する複数のデコード信号線を互いに非導通とし、
各々個別のデコード信号を伝送する状態と、所定のデコ
ード信号線同士を選択的に短絡させ、所定のデコード信
号線においては同一のデコード信号を伝送し得る状態と
に切り換える第４の切換手段が設けられている構成であ
る。
【０１２０】これによれば、設計時の走査周波数より低
い走査周波数の原映像信号の表示に用い、請求項４の駆
動方法を実施する上で、ソース駆動回路への入力信号数
を減少させることができるので、基板外部との接続に対
する信頼性を向上させることができる。その結果、請求
項４の駆動方法を好適に実現し得るアクティブマトリク
ス型画像表示装置を提供できるという効果を奏する。
【０１２１】本発明の請求項９記載のアクティブマトリ
クス型画像表示装置は、請求項５、６、７又は８の構成
において、上記の切換手段を構成する回路、ソース駆動
回路、及び上記ゲートバスラインを駆動するゲート駆動
回路が、ソースバスライン及びゲートバスラインが形成
されている基板と同じ基板上に形成されている構成であ
る。
【０１２２】これにより、ソースバスライン及びゲート
バスラインが形成されている基板外に、切換手段を構成
する回路、ソース駆動回路、及び上記ゲートバスライン
を駆動するゲート駆動回路が形成された構成に比べて、
製造コストの低減が図れるので、ひいてはアクティブマ
トリクス型画像表示装置の価格を低減できるという効果
を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態を示すもので、アクティ
ブマトリクス型液晶表示装置の回路図である。
【図２】図１に示す絵素の等価回路図である。
【図３】図１に示すサンプリング回路の回路図である。
【図４】図１に示すシフトレジスタの回路図である。
【図５】図１のアクティブマトリクス型液晶表示装置に
おいて、８本の映像信号線に８系統の映像信号が入力さ
れる場合の、ソースドライバへの各信号入力を示す説明
図である。
【図６】図１のアクティブマトリクス型液晶表示装置
に、８系統の映像信号が入力されて駆動される場合のソ
ースドライバのタイミングチャートである。
【図７】図１のアクティブマトリクス型液晶表示装置に
おいて、８本の映像信号線に４系統の映像信号が入力さ
れる場合の、ソースドライバへの各信号入力を示す説明
図である。
【図８】図１のアクティブマトリクス型液晶表示装置
に、４系統の映像信号が入力されて駆動される場合のソ
ースドライバのタイミングチャートである。
【図９】図７に示したソースドライバへの各信号入力に
より、図１のアクティブマトリクス型液晶表示装置が等
価となる疑似的なアクティブマトリクス型液晶表示装置
の回路図である。
【図１０】本発明の実施の他の形態を示すもので、アク
ティブマトリクス型液晶表示装置の回路図である。
【図１１】図１０のアクティブマトリクス型液晶表示装
置に備えられた映像信号選択回路の回路図である。
【図１２】本発明の実施の他の形態を示すもので、アク
ティブマトリクス型液晶表示装置の回路図である。
【図１３】図１２のアクティブマトリクス型液晶表示装
置において、８本の映像信号線に８系統の映像信号が入
力される場合の、ソースドライバへの各信号入力を示す
説明図である。
【図１４】図１２のアクティブマトリクス型液晶表示装
置に、８系統の映像信号が入力されて駆動される場合の
ソースドライバのタイミングチャートである。
【図１５】図１２のアクティブマトリクス型液晶表示装
置において、８本の映像信号線に４系統の映像信号が入
力される場合の、ソースドライバへの各信号入力を示す
説明図である。
【図１６】図１２のアクティブマトリクス型液晶表示装
置に、４系統の映像信号が入力されて駆動される場合の
ソースドライバのタイミングチャートである。
【図１７】図１５に示したソースドライバへの各信号入
力により、図１２のアクティブマトリクス型液晶表示装
置が等価となる疑似的なアクティブマトリクス型液晶表
示装置の回路図である。
【図１８】従来例のアクティブマトリクス型液晶表示装
置の回路図である。
【図１９】図１８のアクティブマトリクス型液晶表示装
置を駆動するためにソースドライバに入力される各信号
のタイミングチャートである。
【図２０】原映像信号を２つに分割して２系統の映像信
号を作成する映像信号作成回路のブロック図である。
【図２１】図２０に示す回路の動作時のタイミングチャ
ートである。
【符号の説明】
１ 絶縁性基板（基板） ３ ソースドライバ（ソース駆動回路） ４ ゲートドライバ（ゲート駆動回路） ２０ 絵素 ３０ ソースバスライン選択回路（開閉制
御部・デコード回路） ２８ａ〜２８ｄ ソースバスライン選択信号発生回路 ３１ａ〜３１ｈ 映像信号線 ３２ アナログスイッチ（スイッチ手段） ３５ シフトスタート信号線 ３６ａ・３６ｂ シフトクロック信号線 ３９ クロック信号線 ４０ 映像信号選択回路（切換手段） ＳＣＡ〜ＳＣＤ ソースバスライン選択信号線（デコ
ード信号線） ＳＲＡ〜ＳＲＤ シフトレジスタ（開閉制御部）

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】基板上に、複数のゲートバスラインと複数
    のソースバスラインとが互いに直交するように配設さ
    れ、該ソースバスラインを駆動するソース駆動回路に、
    該ソースバスラインの各々に形成されたスイッチ手段
    と、各スイッチ手段の開閉を制御する開閉制御部とを有
    し、かつ、各スイッチ手段が複数本の映像信号線の１つ
    ずつに順に接続されているアクティブマトリクス型画像
    表示装置の駆動方法において、 原映像信号の走査周波数に応じて映像信号の分割数が減
    少した場合、減少した分割数個のグループが形成される
    ように複数本の上記映像信号線をグループ化し、同じク
    ループに属する映像信号線には同一の映像信号を入力す
    ることを特徴とするアクティブマトリクス型画像表示装
    置の駆動方法。
  2. 【請求項２】上記ソース駆動回路の開閉制御部が複数系
    統のシフトレジスタから構成されている場合、シフトレ
    ジスタの系統数に応じるシフトクロック信号の分割数も
    映像信号線の分割数に応じて減じ、異なるシフトレジス
    タに同じシフトクロック信号を入力して同一駆動させる
    ことを特徴とする請求項１記載のアクティブマトリクス
    型画像表示装置の駆動方法。
  3. 【請求項３】シフトレジスタの系統数に応じてシフトス
    タート信号の分割数も映像信号線の分割数に応じて減
    じ、異なるシフトレジスタに同じシフトスタート信号を
    入力することを特徴とする請求項２記載のアクティブマ
    トリクス型画像表示装置の駆動方法。
  4. 【請求項４】上記ソース駆動回路の開閉制御部が複数系
    統のデコード回路から構成されている場合、各デコード
    回路に供給されるデコード信号の分割数も映像信号線の
    分割数に応じて減じ、異なるデコード回路に同じデコー
    ド信号を入力して同一駆動させることを特徴とする請求
    項１記載のアクティブマトリクス型画像表示装置の駆動
    方法。
  5. 【請求項５】基板上に、複数のゲートバスラインと複数
    のソースバスラインとが互いに直交するように配設さ
    れ、該ソースバスラインを駆動するソース駆動回路に、
    該ソースバスラインの各々に形成されたスイッチ手段
    と、各スイッチ手段の開閉を制御する開閉制御部とを有
    し、かつ、各スイッチ手段が複数本の映像信号線の１つ
    ずつに順に接続されているアクティブマトリクス型画像
    表示装置において、 複数の映像信号線を互いに非導通とし、各々個別の映像
    信号を伝送する状態と、所定の映像信号線同士を選択的
    に短絡させ、所定の映像信号線においては同一の映像信
    号を伝送し得る状態とに切り換える第１の切換手段が設
    けられていることを特徴とするアクティブマトリクス型
    画像表示装置。
  6. 【請求項６】上記ソース駆動回路の開閉制御部が複数系
    統のシフトレジスタから構成され、各シフトレジスタに
    シフトクロック信号をそれぞれ供給する複数のシフトク
    ロック信号線を互いに非導通とし、各々個別のシフトク
    ロック信号を伝送する状態と、所定のシフトクロック信
    号線同士を選択的に短絡させ、所定のシフトクロック信
    号線においては同一のシフトクロック信号を伝送し得る
    状態とに切り換える第２の切換手段が設けられているこ
    とを特徴とする請求項５記載のアクティブマトリクス型
    画像表示装置。
  7. 【請求項７】各シフトレジスタにシフトスタート信号を
    それぞれ供給する複数のシフトスタート信号線を互いに
    非導通とし、各々個別のシフトスタート信号を伝送する
    状態と、所定のシフトスタート信号線同士を選択的に短
    絡させ、所定のシフトスタート信号線においては同一の
    シフトスタート信号を伝送し得る状態とに切り換える第
    ３の切換手段が設けられていることを特徴とする請求項
    ６記載のアクティブマトリクス型画像表示装置。
  8. 【請求項８】上記ソース駆動回路の開閉制御部が複数系
    統のデコード回路から構成され、各デコード回路にデコ
    ード信号をそれぞれ供給する複数のデコード信号線を互
    いに非導通とし、各々個別のデコード信号を伝送する状
    態と、所定のデコード信号線同士を選択的に短絡させ、
    所定のデコード信号線においては同一のデコード信号を
    伝送し得る状態とに切り換える第４の切換手段が設けら
    れていることを特徴とする請求項５記載のアクティブマ
    トリクス型画像表示装置。
  9. 【請求項９】上記の切換手段を構成する回路、ソース駆
    動回路、及び上記ゲートバスラインを駆動するゲート駆
    動回路が、ソースバスライン及びゲートバスラインが形
    成されている基板と同じ基板上に形成されていることを
    特徴とする請求項５、６、７又は８記載のアクティブマ
    トリクス型画像表示装置。
JP17256797A 1997-06-27 1997-06-27 アクティブマトリクス型画像表示装置及びその駆動方法 Expired - Fee Related JP3364114B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP17256797A JP3364114B2 (ja) 1997-06-27 1997-06-27 アクティブマトリクス型画像表示装置及びその駆動方法
KR1019980022460A KR100296203B1 (ko) 1997-06-27 1998-06-16 액티브매트릭스형화상표시장치및그의구동방법
US09/099,018 US6507332B1 (en) 1997-06-27 1998-06-17 Active-matrix-type image display and a driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17256797A JP3364114B2 (ja) 1997-06-27 1997-06-27 アクティブマトリクス型画像表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
JPH1124632A true JPH1124632A (ja) 1999-01-29
JP3364114B2 JP3364114B2 (ja) 2003-01-08

Family

ID=15944239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17256797A Expired - Fee Related JP3364114B2 (ja) 1997-06-27 1997-06-27 アクティブマトリクス型画像表示装置及びその駆動方法

Country Status (3)

Country Link
US (1) US6507332B1 (ja)
JP (1) JP3364114B2 (ja)
KR (1) KR100296203B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003330430A (ja) * 2002-05-17 2003-11-19 Sharp Corp 信号線駆動回路、および、それを用いた画像表示装置
KR100468173B1 (ko) * 2000-12-07 2005-01-26 산요덴키가부시키가이샤 액티브 매트릭스형 표시 장치
JP2006301166A (ja) * 2005-04-19 2006-11-02 Hitachi Displays Ltd 表示装置及びその駆動方法
JP2007164142A (ja) * 2005-11-21 2007-06-28 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電圧モニタ方法および電子機器
US20090058763A1 (en) * 2007-08-30 2009-03-05 Sony Corporation Display apparatus

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909411B1 (en) * 1999-07-23 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
GB9917677D0 (en) * 1999-07-29 1999-09-29 Koninkl Philips Electronics Nv Active matrix array devices
TW507258B (en) 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
US7633471B2 (en) * 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
TW554323B (en) * 2000-05-29 2003-09-21 Toshiba Corp Liquid crystal display device and data latching circuit
JP2002202759A (ja) * 2000-12-27 2002-07-19 Fujitsu Ltd 液晶表示装置
TW591268B (en) * 2001-03-27 2004-06-11 Sanyo Electric Co Active matrix type display device
JP4170068B2 (ja) * 2002-11-12 2008-10-22 シャープ株式会社 データ信号線駆動方法、データ信号線駆動回路およびそれを用いた表示装置
JP2004177433A (ja) * 2002-11-22 2004-06-24 Sharp Corp シフトレジスタブロック、それを備えたデータ信号線駆動回路及び表示装置
JP4074533B2 (ja) * 2003-03-06 2008-04-09 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2006106394A (ja) * 2004-10-06 2006-04-20 Alps Electric Co Ltd 液晶駆動回路および液晶表示装置
TWI386900B (zh) * 2008-03-07 2013-02-21 Chimei Innolux Corp 主動式矩陣顯示面板與其驅動方法
US9785032B2 (en) 2013-11-12 2017-10-10 E Ink Holdings Inc. Active device array substrate and display panel
TWI505010B (zh) * 2013-11-12 2015-10-21 E Ink Holdings Inc 主動元件陣列基板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57205789A (en) 1981-06-12 1982-12-16 Seiko Instr & Electronics Electronic circuit for driving liquid crystal panel
JPS5961818A (ja) * 1982-10-01 1984-04-09 Seiko Epson Corp 液晶表示装置
JPS6255625A (ja) * 1985-09-05 1987-03-11 Canon Inc 液晶装置
US4890101A (en) * 1987-08-24 1989-12-26 North American Philips Corporation Apparatus for addressing active displays
US4870399A (en) * 1987-08-24 1989-09-26 North American Philips Corporation Apparatus for addressing active displays
JPH01123293A (ja) 1987-11-09 1989-05-16 Hitachi Ltd 表示装置
US5192945A (en) * 1988-11-05 1993-03-09 Sharp Kabushiki Kaisha Device and method for driving a liquid crystal panel
JPH03132789A (ja) 1989-10-19 1991-06-06 Seiko Epson Corp 画像拡大表示装置
US5376944A (en) * 1990-05-25 1994-12-27 Casio Computer Co., Ltd. Liquid crystal display device with scanning electrode selection means
JPH05232899A (ja) 1992-02-18 1993-09-10 Sharp Corp 画像表示装置
JPH0627903A (ja) 1992-07-10 1994-02-04 Sharp Corp 液晶表示装置
US5610414A (en) * 1993-07-28 1997-03-11 Sharp Kabushiki Kaisha Semiconductor device
JPH07175451A (ja) 1993-12-17 1995-07-14 Casio Comput Co Ltd 液晶表示装置
JPH08171363A (ja) * 1994-10-19 1996-07-02 Sony Corp 表示装置
JP2625390B2 (ja) 1994-10-27 1997-07-02 日本電気株式会社 液晶表示装置およびその駆動方法
JPH08212793A (ja) * 1994-11-29 1996-08-20 Sanyo Electric Co Ltd シフトレジスタおよび表示装置
EP0718816B1 (en) * 1994-12-20 2003-08-06 Seiko Epson Corporation Image display device
JPH08305322A (ja) 1995-05-10 1996-11-22 Sharp Corp 表示装置
JP3520131B2 (ja) * 1995-05-15 2004-04-19 株式会社東芝 液晶表示装置
JP3342995B2 (ja) 1995-08-17 2002-11-11 シャープ株式会社 画像表示装置およびそれを用いたプロジェクタ
JP3472679B2 (ja) 1997-03-19 2003-12-02 株式会社日立製作所 液晶駆動回路及び液晶表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468173B1 (ko) * 2000-12-07 2005-01-26 산요덴키가부시키가이샤 액티브 매트릭스형 표시 장치
JP2003330430A (ja) * 2002-05-17 2003-11-19 Sharp Corp 信号線駆動回路、および、それを用いた画像表示装置
JP2006301166A (ja) * 2005-04-19 2006-11-02 Hitachi Displays Ltd 表示装置及びその駆動方法
JP2007164142A (ja) * 2005-11-21 2007-06-28 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電圧モニタ方法および電子機器
US20090058763A1 (en) * 2007-08-30 2009-03-05 Sony Corporation Display apparatus
JP2009058675A (ja) * 2007-08-30 2009-03-19 Sony Corp 表示装置
US8547316B2 (en) * 2007-08-30 2013-10-01 Sony Corporation Display apparatus
KR101497149B1 (ko) * 2007-08-30 2015-02-27 소니 주식회사 표시 장치

Also Published As

Publication number Publication date
US6507332B1 (en) 2003-01-14
KR100296203B1 (ko) 2001-10-26
KR19990007004A (ko) 1999-01-25
JP3364114B2 (ja) 2003-01-08

Similar Documents

Publication Publication Date Title
JP3364114B2 (ja) アクティブマトリクス型画像表示装置及びその駆動方法
CN100485766C (zh) 图像显示装置及其驱动方法
JP4044961B2 (ja) 画像表示装置及びそれを用いた電子機器
US5748175A (en) LCD driving apparatus allowing for multiple aspect resolution
US4779085A (en) Matrix display panel having alternating scan pulses generated within one frame scan period
EP0351253B1 (en) Liquid crystal projection apparatus and driving method thereof
JPWO1997008677A1 (ja) 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器
EP0368572A2 (en) Device and method for driving a liquid crystal panel
JPH10153986A (ja) 表示装置
JP3309968B2 (ja) 液晶表示装置およびその駆動方法
JPH0950265A (ja) カラー表示装置の駆動回路
JP2714161B2 (ja) 液晶ディスプレイ装置
JP3661324B2 (ja) 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器
US5990979A (en) Gamma correction circuit and video display apparatus using the same
JPH10133174A (ja) 液晶ディスプレイの駆動装置
JPH06337657A (ja) 液晶表示装置
JP4846133B2 (ja) 駆動回路、電極基板及び液晶表示装置
JPH10149141A (ja) 液晶表示装置
JPH0934412A (ja) 液晶表示装置
JP2000227585A (ja) 駆動回路一体型液晶表示装置
JPH09106265A (ja) 電圧出力回路および画像表示装置
JPH11109924A (ja) アクティブマトリクスパネル及び表示装置
JP2001027887A (ja) 平面表示装置の駆動方法
JPH05210361A (ja) 液晶表示装置の駆動回路
JPH03280676A (ja) 液晶表示装置の駆動回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071025

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101025

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111025

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121025

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131025

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees