JPH11212830A - プロセッサ性能測定装置 - Google Patents
プロセッサ性能測定装置Info
- Publication number
- JPH11212830A JPH11212830A JP10017362A JP1736298A JPH11212830A JP H11212830 A JPH11212830 A JP H11212830A JP 10017362 A JP10017362 A JP 10017362A JP 1736298 A JP1736298 A JP 1736298A JP H11212830 A JPH11212830 A JP H11212830A
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- performance
- counter
- processor
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 本発明はコンピュータの性能測定に関わり、
特に測定用ソフトウェアの影響を受けないプロセッサ性
能測定装置を提供することを目的とする。 【解決手段】 本発明のプロセッサ性能測定装置は、ク
ロックカウンタが予め設定された測定条件を満たす時刻
に達したら測定を開始または停止する。１つのカウンタ
で測定時間を分ける。測定対象を切り換える。本発明の
プロセッサ性能測定装置は並列計算機システムに適用さ
れてプロセッサ性能測定システムを構成し、各プロセッ
サの同時刻の性能を測定する。
特に測定用ソフトウェアの影響を受けないプロセッサ性
能測定装置を提供することを目的とする。 【解決手段】 本発明のプロセッサ性能測定装置は、ク
ロックカウンタが予め設定された測定条件を満たす時刻
に達したら測定を開始または停止する。１つのカウンタ
で測定時間を分ける。測定対象を切り換える。本発明の
プロセッサ性能測定装置は並列計算機システムに適用さ
れてプロセッサ性能測定システムを構成し、各プロセッ
サの同時刻の性能を測定する。
Description
【０００１】
【発明の属する技術分野】本発明は情報処理システムを
構成するコンピュータに関わり、特にクロックカウンタ
や性能測定カウンタを用いてプロセッサの性能測定を行
うプロセッサ性能測定装置に関わる。
構成するコンピュータに関わり、特にクロックカウンタ
や性能測定カウンタを用いてプロセッサの性能測定を行
うプロセッサ性能測定装置に関わる。
【０００２】
【従来の技術】最近のプロセッサは、プロセッサの内部
時刻を示すクロックカウンタや、性能測定のために指定
された事象の発生回数や時間を計数する性能測定カウン
タをプロセッサ内部に有する。これらのカウンタを利用
すると精度が高い測定データを収集することができ、コ
ンピュータ・システムの性能解析やソフトウェアのチュ
ーニングを行うときのデータ収集ツールとして役立って
いる。
時刻を示すクロックカウンタや、性能測定のために指定
された事象の発生回数や時間を計数する性能測定カウン
タをプロセッサ内部に有する。これらのカウンタを利用
すると精度が高い測定データを収集することができ、コ
ンピュータ・システムの性能解析やソフトウェアのチュ
ーニングを行うときのデータ収集ツールとして役立って
いる。
【０００３】図８は従来のプロセッサ性能測定装置を説
明するための図である。図８の（１）の装置構成図に示
すように、プロセッサ性能測定装置の性能測定機構は測
定事象設定レジスタとクロックカウンタと性能測定カウ
ンタからなり、図８の（２）の性能測定に示すように、
性能測定機構を動作させる測定用ソフトウェアによって
性能測定カウンタの計数開始を指示したり計数停止を指
示する。
明するための図である。図８の（１）の装置構成図に示
すように、プロセッサ性能測定装置の性能測定機構は測
定事象設定レジスタとクロックカウンタと性能測定カウ
ンタからなり、図８の（２）の性能測定に示すように、
性能測定機構を動作させる測定用ソフトウェアによって
性能測定カウンタの計数開始を指示したり計数停止を指
示する。
【０００４】図８の測定事象設定レジスタには測定用ソ
フトウェアによって、測定すべき内部事象を指定する情
報がセットされる。内部事象にはプロセッサで実行され
る分岐命令数などの命令数、割り込み回数、主記憶アク
セス回数、キャッシュ・アクセス回数などが含まれる。
フトウェアによって、測定すべき内部事象を指定する情
報がセットされる。内部事象にはプロセッサで実行され
る分岐命令数などの命令数、割り込み回数、主記憶アク
セス回数、キャッシュ・アクセス回数などが含まれる。
【０００５】また、図８のクロックカウンタは内部事象
の発生時刻や時間を示すために性能測定機構（ハードウ
ェア）によって参照され、タイムスタンプとして記録さ
れる。タイムスタンプは測定用ソフトウェアによって読
み取られ、利用される。
の発生時刻や時間を示すために性能測定機構（ハードウ
ェア）によって参照され、タイムスタンプとして記録さ
れる。タイムスタンプは測定用ソフトウェアによって読
み取られ、利用される。
【０００６】図９は従来技術による性能測定を説明する
ための図である。従来技術では性能測定機構を動作させ
る測定用ソフトウェア（制御命令）によって、被測定の
プログラムの実行途中で性能測定カウンタのオン・オフ
を制御する必要がある。
ための図である。従来技術では性能測定機構を動作させ
る測定用ソフトウェア（制御命令）によって、被測定の
プログラムの実行途中で性能測定カウンタのオン・オフ
を制御する必要がある。
【０００７】その結果、図９に示すように、測定用ソフ
トウェアの走行によって被測定プログラムの走行時間
（タイムスタンプ）が通常実行時よりもずれてしまい、
測定用ソフトウェア走行の影響により、正しい時刻を測
定できない場合がある。
トウェアの走行によって被測定プログラムの走行時間
（タイムスタンプ）が通常実行時よりもずれてしまい、
測定用ソフトウェア走行の影響により、正しい時刻を測
定できない場合がある。
【０００８】図１０は並列計算機システムを説明するた
めの図である。並列計算機システムにおいては、複数の
プロセッサが、例えばバスで接続され、パルス周期が等
しいクロックパルスに同期して動作する。
めの図である。並列計算機システムにおいては、複数の
プロセッサが、例えばバスで接続され、パルス周期が等
しいクロックパルスに同期して動作する。
【０００９】図１０に示すように、それぞれのプロセッ
サで実行されるプログラムは、相互にプログラムで同期
を取りつつ実行される。並列計算機システムにおける性
能測定では一方のプログラムが他方のプログラムの終了
を待つ待ち時間やプログラムからプログラムへ移行する
遷移時間が測定される。
サで実行されるプログラムは、相互にプログラムで同期
を取りつつ実行される。並列計算機システムにおける性
能測定では一方のプログラムが他方のプログラムの終了
を待つ待ち時間やプログラムからプログラムへ移行する
遷移時間が測定される。
【００１０】一方、最近のプロセッサにおいてはキャッ
シュを備え、キャッシュをアクセスすることによって主
記憶にあるデータを参照するのに要する時間を短縮し、
プロセッサにおける命令実行を高速化している。
シュを備え、キャッシュをアクセスすることによって主
記憶にあるデータを参照するのに要する時間を短縮し、
プロセッサにおける命令実行を高速化している。
【００１１】図１１はキャッシュの状態遷移を説明する
ための図である。図１１に示すように、プログラムを実
行するとキャッシュがプログラムに関わるデータによっ
て満たされるが、プログラムの走行を測定する測定用ソ
フトウェアに関わる命令が実行されると、キャッシュの
一部が書き換えられることがある。
ための図である。図１１に示すように、プログラムを実
行するとキャッシュがプログラムに関わるデータによっ
て満たされるが、プログラムの走行を測定する測定用ソ
フトウェアに関わる命令が実行されると、キャッシュの
一部が書き換えられることがある。
【００１２】
【発明が解決しようとする課題】測定用ソフトウェア実
行のために、被測定のプログラムに関わるデータがキャ
ッシュからなくなることがあると、性能測定機構を動作
させる測定用ソフトウェアが走行状態でなければ不要で
あった主記憶アクセスが発生し、その影響を受けて被測
定のプログラムの実行時間が余計にかかる可能性があ
る。
行のために、被測定のプログラムに関わるデータがキャ
ッシュからなくなることがあると、性能測定機構を動作
させる測定用ソフトウェアが走行状態でなければ不要で
あった主記憶アクセスが発生し、その影響を受けて被測
定のプログラムの実行時間が余計にかかる可能性があ
る。
【００１３】また、測定用ソフトウェアによって性能測
定機構を動作させるとキャッシュ状態などのプロセッサ
内部の状況が変わるため、測定されるプログラムの挙動
は本来のものと異なってしまい、キャッシュ・ミス回数
やバス使用回数などを測定した結果の測定データは本来
のものと違うものになってしまう可能性がある。
定機構を動作させるとキャッシュ状態などのプロセッサ
内部の状況が変わるため、測定されるプログラムの挙動
は本来のものと異なってしまい、キャッシュ・ミス回数
やバス使用回数などを測定した結果の測定データは本来
のものと違うものになってしまう可能性がある。
【００１４】このように計数されるはずなのに計数され
なかったり、計数されるはずがないのに計数されたりし
て、性能を測定されるプログラムにとっては性能を測定
するための測定用ソフトウェアが外乱になってしまうこ
とがあり、測定データに影響を及ぼしてしまうという問
題があった。
なかったり、計数されるはずがないのに計数されたりし
て、性能を測定されるプログラムにとっては性能を測定
するための測定用ソフトウェアが外乱になってしまうこ
とがあり、測定データに影響を及ぼしてしまうという問
題があった。
【００１５】更に、並列計算機システムにおいては、測
定用ソフトウェアによって性能測定カウンタを直接制御
する方法では、それぞれのプロセッサの性能測定カウン
タを同時刻に計数開始、若しくは計数停止させることが
困難であり、これらのプロセッサで実行されるプログラ
ムの同時刻の性能を測定するプロセッサ性能測定システ
ムが必要になってきている。
定用ソフトウェアによって性能測定カウンタを直接制御
する方法では、それぞれのプロセッサの性能測定カウン
タを同時刻に計数開始、若しくは計数停止させることが
困難であり、これらのプロセッサで実行されるプログラ
ムの同時刻の性能を測定するプロセッサ性能測定システ
ムが必要になってきている。
【００１６】本発明はこのような点にかんがみて、クロ
ックカウンタや性能測定カウンタを用いてプロセッサの
性能測定を行うプロセッサ性能測定装置に関わり、特に
測定用ソフトウェアの実行に基づく外乱を受けることな
く、高精度の測定データを収集するプロセッサ性能測定
装置を提供することを目的とする。
ックカウンタや性能測定カウンタを用いてプロセッサの
性能測定を行うプロセッサ性能測定装置に関わり、特に
測定用ソフトウェアの実行に基づく外乱を受けることな
く、高精度の測定データを収集するプロセッサ性能測定
装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明のプロセッサ性能
測定装置は、プロセッサの内部事象の測定条件を設定す
る測定条件設定手段と、内部事象の発生回数若しくは時
間を計数する性能測定カウンタと、プロセッサのクロッ
クパルスを計数するクロックカウンタと、クロックカウ
ンタの計数値が測定条件を満たすと性能測定カウンタに
よる計数を開始、若しくは停止する制御手段と、を備え
ることを特徴とする。
測定装置は、プロセッサの内部事象の測定条件を設定す
る測定条件設定手段と、内部事象の発生回数若しくは時
間を計数する性能測定カウンタと、プロセッサのクロッ
クパルスを計数するクロックカウンタと、クロックカウ
ンタの計数値が測定条件を満たすと性能測定カウンタに
よる計数を開始、若しくは停止する制御手段と、を備え
ることを特徴とする。
【００１８】また、本発明のプロセッサ性能測定装置
は、性能測定カウンタの計数値を保存する計数値保存手
段と、測定条件に応じて性能測定カウンタの計数値を計
数値保存手段に保存する制御手段と、を備えることを特
徴とする。
は、性能測定カウンタの計数値を保存する計数値保存手
段と、測定条件に応じて性能測定カウンタの計数値を計
数値保存手段に保存する制御手段と、を備えることを特
徴とする。
【００１９】更に、本発明のプロセッサ性能測定装置
は、プロセッサの内部事象を測定対象として設定する測
定事象設定手段と、性能測定カウンタの計数値を保存す
る計数値保存手段と、測定条件に応じて性能測定カウン
タの計数値を計数値保存手段に保存し、測定対象の内部
事象を切り換える制御手段と、を備えることを特徴とす
る。
は、プロセッサの内部事象を測定対象として設定する測
定事象設定手段と、性能測定カウンタの計数値を保存す
る計数値保存手段と、測定条件に応じて性能測定カウン
タの計数値を計数値保存手段に保存し、測定対象の内部
事象を切り換える制御手段と、を備えることを特徴とす
る。
【００２０】更にまた、本発明のプロセッサ性能測定装
置は、クロックカウンタの計数値を他のプロセッサ性能
測定装置のクロックカウンタの計数値と等しくするクロ
ック同期化手段を備えることを特徴とする。
置は、クロックカウンタの計数値を他のプロセッサ性能
測定装置のクロックカウンタの計数値と等しくするクロ
ック同期化手段を備えることを特徴とする。
【００２１】図１は本発明の原理図であり、図１の
（１）の装置構成図は本発明のプロセッサ性能測定装置
の構成図である。本発明のプロセッサ性能測定装置１
は、測定事象設定手段６と測定条件設定手段２とクロッ
クカウンタ４と性能測定カウンタ３と計数値保存手段５
と制御手段７とクロック同期化手段８から構成される。
（１）の装置構成図は本発明のプロセッサ性能測定装置
の構成図である。本発明のプロセッサ性能測定装置１
は、測定事象設定手段６と測定条件設定手段２とクロッ
クカウンタ４と性能測定カウンタ３と計数値保存手段５
と制御手段７とクロック同期化手段８から構成される。
【００２２】まず、測定事象設定手段６に測定対象とし
てプロセッサの内部事象が設定され、測定条件設定手段
２にプロセッサの内部事象の測定条件が設定される。測
定条件には測定を開始する、若しくは停止する条件が含
まれる。クロックカウンタ４にはプロセッサのクロック
パルスが計数される。
てプロセッサの内部事象が設定され、測定条件設定手段
２にプロセッサの内部事象の測定条件が設定される。測
定条件には測定を開始する、若しくは停止する条件が含
まれる。クロックカウンタ４にはプロセッサのクロック
パルスが計数される。
【００２３】性能測定カウンタ３には、測定対象の内部
事象の発生回数若しくは時間が、測定条件に応じて計数
される。同様に計数値保存手段５には測定条件に応じて
性能測定カウンタ３の計数値が保存される。
事象の発生回数若しくは時間が、測定条件に応じて計数
される。同様に計数値保存手段５には測定条件に応じて
性能測定カウンタ３の計数値が保存される。
【００２４】制御手段７は、クロックカウンタ４の計数
値が測定条件を満たすと性能測定カウンタ３による計数
を開始、若しくは停止する。また、制御手段７は、測定
条件に応じて計数値保存手段５に性能測定カウンタ３の
計数値を保存する。
値が測定条件を満たすと性能測定カウンタ３による計数
を開始、若しくは停止する。また、制御手段７は、測定
条件に応じて計数値保存手段５に性能測定カウンタ３の
計数値を保存する。
【００２５】これにより、測定条件に応じて、プロセッ
サの内部事象を測定時間を分けて測定することが可能に
なると共に、測定対象の内部事象を切り換えて測定する
ことが可能になる。
サの内部事象を測定時間を分けて測定することが可能に
なると共に、測定対象の内部事象を切り換えて測定する
ことが可能になる。
【００２６】図１の（２）の測定時間は一つの測定事象
について、測定時間を、例えば二つに分けて測定するこ
とを説明するための図である。測定条件設定手段２に予
め測定条件がセットされると、図に示すように事象Ａが
一つめの測定開始時刻ｓ1 から一つめの測定停止時刻ｔ
1 までと、二つめの測定開始時刻ｓ2 から二つめの測定
停止時刻ｔ2 までの二つの測定時間に分けて測定され
る。
について、測定時間を、例えば二つに分けて測定するこ
とを説明するための図である。測定条件設定手段２に予
め測定条件がセットされると、図に示すように事象Ａが
一つめの測定開始時刻ｓ1 から一つめの測定停止時刻ｔ
1 までと、二つめの測定開始時刻ｓ2 から二つめの測定
停止時刻ｔ2 までの二つの測定時間に分けて測定され
る。
【００２７】性能測定カウンタ３には事象Ａの一つめの
測定時間における計数値（事象Ａ1）と二つめの測定時
間における計数値（事象Ａ2 ）が示されるが、測定終了
時には計数値（事象Ａ2 ）が示される。また、計数値保
存手段５には一つめの測定停止時刻ｔ1 から二つめの測
定開始時刻ｓ2 までの間に一つめの測定時間における計
数値（事象Ａ1 ）が保存される。
測定時間における計数値（事象Ａ1）と二つめの測定時
間における計数値（事象Ａ2 ）が示されるが、測定終了
時には計数値（事象Ａ2 ）が示される。また、計数値保
存手段５には一つめの測定停止時刻ｔ1 から二つめの測
定開始時刻ｓ2 までの間に一つめの測定時間における計
数値（事象Ａ1 ）が保存される。
【００２８】図１の（３）の測定事象は、例えば二つの
測定事象について、測定時間を、例えば二つに分けて測
定することを説明するための図である。測定事象設定手
段６に測定事象が、測定条件設定手段２に測定条件が予
めセットされると、図に示すように事象Ａは測定開始時
刻ｓa から測定停止時刻ｔa まで測定され、事象Ｂは測
定開始時刻ｓb から測定停止時刻ｔb まで測定される。
測定事象について、測定時間を、例えば二つに分けて測
定することを説明するための図である。測定事象設定手
段６に測定事象が、測定条件設定手段２に測定条件が予
めセットされると、図に示すように事象Ａは測定開始時
刻ｓa から測定停止時刻ｔa まで測定され、事象Ｂは測
定開始時刻ｓb から測定停止時刻ｔb まで測定される。
【００２９】性能測定カウンタ３には事象Ａの測定時間
における計数値（事象Ａ）と事象Ｂの測定時間における
計数値（事象Ｂ）が示され、測定終了時には計数値（事
象Ｂ）が示される。また、計数値保存手段５には事象Ａ
の測定停止時刻ｔa から事象Ｂの測定開始時刻ｓb まで
の間に事象Ａの計数値（事象Ａ）が保存される。
における計数値（事象Ａ）と事象Ｂの測定時間における
計数値（事象Ｂ）が示され、測定終了時には計数値（事
象Ｂ）が示される。また、計数値保存手段５には事象Ａ
の測定停止時刻ｔa から事象Ｂの測定開始時刻ｓb まで
の間に事象Ａの計数値（事象Ａ）が保存される。
【００３０】図２の（１）は並列計算機システム構成図
である。複数のプロセッサ１１、１２などが、クロック
パルスやクロックの同期化信号を供給するバスに接続さ
れ、並列計算機システムを構成し、本発明のプロセッサ
性能測定装置１は、プロセッサ１１、１２などにそれぞ
れ接続され、プロセッサ性能を個別に測定するプロセッ
サ性能測定システム１００を構成する。
である。複数のプロセッサ１１、１２などが、クロック
パルスやクロックの同期化信号を供給するバスに接続さ
れ、並列計算機システムを構成し、本発明のプロセッサ
性能測定装置１は、プロセッサ１１、１２などにそれぞ
れ接続され、プロセッサ性能を個別に測定するプロセッ
サ性能測定システム１００を構成する。
【００３１】クロックパルスはパルス周期が等しく、ま
た、クロック同期化信号は複数のプロセッサのクロック
を同期化するための信号であるが、それぞれのプロセッ
サ１１、１２などを介してプロセッサ性能測定装置１に
供給される。
た、クロック同期化信号は複数のプロセッサのクロック
を同期化するための信号であるが、それぞれのプロセッ
サ１１、１２などを介してプロセッサ性能測定装置１に
供給される。
【００３２】プロセッサ性能測定装置１のクロック同期
化手段８は、バスから供給されるクロックおよびクロッ
ク同期化信号を用いて、クロックカウンタ４の計数値を
他のプロセッサ性能測定装置のクロックカウンタの計数
値と等しくする。
化手段８は、バスから供給されるクロックおよびクロッ
ク同期化信号を用いて、クロックカウンタ４の計数値を
他のプロセッサ性能測定装置のクロックカウンタの計数
値と等しくする。
【００３３】これにより、それぞれのプロセッサ１１、
１２などが同期して動作すると共に、それぞれのプロセ
ッサ性能測定装置１が有するクロックカウンタが同期し
て動作し、各プロセッサの同時刻の性能を測定すること
が可能になる。
１２などが同期して動作すると共に、それぞれのプロセ
ッサ性能測定装置１が有するクロックカウンタが同期し
て動作し、各プロセッサの同時刻の性能を測定すること
が可能になる。
【００３４】図２の（２）の並列測定は複数のプロセッ
サの事象をそれぞれのプロセッサで同時刻に測定するこ
とを説明するための図である。すべてのプロセッサにつ
いて測定事象設定手段６に測定事象が同じになるよう
に、測定条件設定手段２に測定条件が同じになるように
予めセットしておく。
サの事象をそれぞれのプロセッサで同時刻に測定するこ
とを説明するための図である。すべてのプロセッサにつ
いて測定事象設定手段６に測定事象が同じになるよう
に、測定条件設定手段２に測定条件が同じになるように
予めセットしておく。
【００３５】測定事象は、例えば二つの事象Ａと事象Ｂ
を、測定条件は事象Ａは一つめの測定開始時刻ｓ1 から
一つめの測定停止時刻ｔ1 までとし、事象Ｂは二つめの
測定開始時刻ｓ2 から二つめの測定停止時刻ｔ2 までと
する。
を、測定条件は事象Ａは一つめの測定開始時刻ｓ1 から
一つめの測定停止時刻ｔ1 までとし、事象Ｂは二つめの
測定開始時刻ｓ2 から二つめの測定停止時刻ｔ2 までと
する。
【００３６】これにより、すべてのプロセッサに関わる
事象Ａと事象Ｂについて同時刻（事象Ａはｓ1 、事象Ｂ
はｓ2 ）に測定を開始すること、若しくは同時刻（事象
Ａはｔ1 、事象Ｂはｔ2 ）に測定を停止することが可能
になる。
事象Ａと事象Ｂについて同時刻（事象Ａはｓ1 、事象Ｂ
はｓ2 ）に測定を開始すること、若しくは同時刻（事象
Ａはｔ1 、事象Ｂはｔ2 ）に測定を停止することが可能
になる。
【００３７】
【発明の実施の形態】本発明の実施例について図面を用
いて詳細に説明する。図３は本発明のプロセッサ性能測
定装置の実施例（１）である。図３の（１）の装置構成
図に示すように、プロセッサ性能測定装置１は測定事象
設定レジスタ６と測定条件設定レジスタ２とクロックカ
ウンタ４と性能測定カウンタ３からなる。
いて詳細に説明する。図３は本発明のプロセッサ性能測
定装置の実施例（１）である。図３の（１）の装置構成
図に示すように、プロセッサ性能測定装置１は測定事象
設定レジスタ６と測定条件設定レジスタ２とクロックカ
ウンタ４と性能測定カウンタ３からなる。
【００３８】図３の（２）の性能測定に示すように測定
用ソフトウェアによって測定事象と測定条件が入力さ
れ、図３の測定事象設定レジスタ６には測定すべき内部
事象が、測定条件設定レジスタ２には測定条件がセット
される。内部事象がセットされるとプロセッサ内部のデ
ータ（内部事象）がセレクタを介して性能測定カウンタ
３の入力として選択される。
用ソフトウェアによって測定事象と測定条件が入力さ
れ、図３の測定事象設定レジスタ６には測定すべき内部
事象が、測定条件設定レジスタ２には測定条件がセット
される。内部事象がセットされるとプロセッサ内部のデ
ータ（内部事象）がセレクタを介して性能測定カウンタ
３の入力として選択される。
【００３９】測定条件設定レジスタ２には性能測定カウ
ンタ３の計数開始時刻および計数停止時刻としてクロッ
クカウンタ４の値がセットされる。クロックカウンタ４
の値が計数開始時刻に達すると性能測定カウンタ３によ
って計数が開始される。
ンタ３の計数開始時刻および計数停止時刻としてクロッ
クカウンタ４の値がセットされる。クロックカウンタ４
の値が計数開始時刻に達すると性能測定カウンタ３によ
って計数が開始される。
【００４０】クロックカウンタ４の値が計数停止時刻に
達すると性能測定カウンタ３による計数が停止される。
性能測定カウンタ３の計数停止後、測定用ソフトウェア
によって測定結果が読み取られ、性能測定を終了する。
達すると性能測定カウンタ３による計数が停止される。
性能測定カウンタ３の計数停止後、測定用ソフトウェア
によって測定結果が読み取られ、性能測定を終了する。
【００４１】これにより測定用ソフトウェアによる影響
を受けずに、性能測定カウンタ３によって計数された値
を収集することが可能になる。尚、性能測定カウンタ３
による計数開始および停止時刻をタイムスタンプとし
て、クロックカウンタ４の値を保存しておくことによ
り、（測定条件設定レジスタ２にセットされた測定条件
と同じ値であるが、）実際の性能測定時間を収集するこ
とが可能になる。
を受けずに、性能測定カウンタ３によって計数された値
を収集することが可能になる。尚、性能測定カウンタ３
による計数開始および停止時刻をタイムスタンプとし
て、クロックカウンタ４の値を保存しておくことによ
り、（測定条件設定レジスタ２にセットされた測定条件
と同じ値であるが、）実際の性能測定時間を収集するこ
とが可能になる。
【００４２】図４は本発明のプロセッサ性能測定装置の
実施例（２）である。実施例（２）は図４の（１）の装
置構成図に示すように実施例（１）に加えて、プロセッ
サ性能測定装置１に図１の計数値保存手段５に対応する
カウンタ値レジスタ５を備える。
実施例（２）である。実施例（２）は図４の（１）の装
置構成図に示すように実施例（１）に加えて、プロセッ
サ性能測定装置１に図１の計数値保存手段５に対応する
カウンタ値レジスタ５を備える。
【００４３】図４の（２）の性能測定に示すように測定
用ソフトウェアによって測定条件としてカウンタ値保存
時刻が実施例（１）に加えて入力され、図４の測定条件
設定レジスタ２には性能測定カウンタ３の計数開始時刻
および計数停止時刻と共にカウンタ値保存時刻がセット
される。
用ソフトウェアによって測定条件としてカウンタ値保存
時刻が実施例（１）に加えて入力され、図４の測定条件
設定レジスタ２には性能測定カウンタ３の計数開始時刻
および計数停止時刻と共にカウンタ値保存時刻がセット
される。
【００４４】実施例（２）では性能測定カウンタ３によ
る計数開始後、クロックカウンタ４の値がカウンタ値保
存時刻に達すると性能測定カウンタ３による計数値がカ
ウンタ値レジスタ５に保存され、性能測定カウンタ３に
よる計数を再開する。性能測定カウンタ３の計数停止
後、測定用ソフトウェアによってカウンタ値レジスタ５
および性能測定カウンタ３の測定結果が読み取られ、性
能測定を終了する。
る計数開始後、クロックカウンタ４の値がカウンタ値保
存時刻に達すると性能測定カウンタ３による計数値がカ
ウンタ値レジスタ５に保存され、性能測定カウンタ３に
よる計数を再開する。性能測定カウンタ３の計数停止
後、測定用ソフトウェアによってカウンタ値レジスタ５
および性能測定カウンタ３の測定結果が読み取られ、性
能測定を終了する。
【００４５】これにより測定用ソフトウェアによる影響
を受けずに、一つの内部事象を測定時間を分けて測定す
ることが可能になる。尚、カウンタ値レジスタ５を複数
段、設けることにより測定時間を３以上の時間間隔にで
きることは言うまでもないことである。
を受けずに、一つの内部事象を測定時間を分けて測定す
ることが可能になる。尚、カウンタ値レジスタ５を複数
段、設けることにより測定時間を３以上の時間間隔にで
きることは言うまでもないことである。
【００４６】図５は本発明のプロセッサ性能測定装置の
実施例（３）である。実施例（３）は図５の（１）の装
置構成図に示すように実施例（２）に加えて、データを
選択するセレクタの制御にクロックカウンタ４を条件に
追加したものである。
実施例（３）である。実施例（３）は図５の（１）の装
置構成図に示すように実施例（２）に加えて、データを
選択するセレクタの制御にクロックカウンタ４を条件に
追加したものである。
【００４７】図５の（２）の性能測定に示すように測定
用ソフトウェアによって測定条件として事象切替え時刻
が入力され、図５の測定条件設定レジスタ２には性能測
定カウンタ３の計数開始時刻および計数停止時刻と共に
事象切替え時刻がセットされる。
用ソフトウェアによって測定条件として事象切替え時刻
が入力され、図５の測定条件設定レジスタ２には性能測
定カウンタ３の計数開始時刻および計数停止時刻と共に
事象切替え時刻がセットされる。
【００４８】実施例（３）では、性能測定カウンタ３に
よる計数開始後、クロックカウンタ４の値が事象切替え
時刻に達すると、性能測定カウンタ３による事象Ａの計
数値がカウンタ値レジスタ５に保存され、性能測定カウ
ンタ３によって事象Ｂの計数を開始する。性能測定カウ
ンタ３の計数停止後、測定用ソフトウェアによってカウ
ンタ値レジスタ５および性能測定カウンタ３の測定結果
が読み取られ、性能測定を終了する。
よる計数開始後、クロックカウンタ４の値が事象切替え
時刻に達すると、性能測定カウンタ３による事象Ａの計
数値がカウンタ値レジスタ５に保存され、性能測定カウ
ンタ３によって事象Ｂの計数を開始する。性能測定カウ
ンタ３の計数停止後、測定用ソフトウェアによってカウ
ンタ値レジスタ５および性能測定カウンタ３の測定結果
が読み取られ、性能測定を終了する。
【００４９】これにより測定用ソフトウェアによる影響
を受けずに、二つの内部事象を測定時間を分けて測定す
ることが可能になる。尚、カウンタ値レジスタ５を複数
段、設けることにより３以上の内部事象を切り換えて計
数できることは言うまでもないことである。
を受けずに、二つの内部事象を測定時間を分けて測定す
ることが可能になる。尚、カウンタ値レジスタ５を複数
段、設けることにより３以上の内部事象を切り換えて計
数できることは言うまでもないことである。
【００５０】図６は本発明のプロセッサ性能測定装置の
実施例（４）である。実施例（４）は図６の（１）のク
ロックパルスの同期制御に示すように、実施例（１）乃
至（３）のプロセッサ性能測定装置のクロックカウンタ
４をクロックパルス同期制御部を介して接続し、プロセ
ッサ性能測定システム１００としたものである。
実施例（４）である。実施例（４）は図６の（１）のク
ロックパルスの同期制御に示すように、実施例（１）乃
至（３）のプロセッサ性能測定装置のクロックカウンタ
４をクロックパルス同期制御部を介して接続し、プロセ
ッサ性能測定システム１００としたものである。
【００５１】プロセッサ性能測定システム１００は、パ
ルス周期が等しいクロックパルスに同期して動作する並
列計算機システムを構成する複数のプロセッサ１１、１
２のそれぞれの性能を測定する。
ルス周期が等しいクロックパルスに同期して動作する並
列計算機システムを構成する複数のプロセッサ１１、１
２のそれぞれの性能を測定する。
【００５２】図６の（２）の並列測定に示すように、ま
ず、プロセッサ１１とプロセッサ１２のクロックの同期
化が行われる。クロックの同期化によりプロセッサ１１
とプロセッサ１２のクロックカウンタ４は常に同じ値を
示す。
ず、プロセッサ１１とプロセッサ１２のクロックの同期
化が行われる。クロックの同期化によりプロセッサ１１
とプロセッサ１２のクロックカウンタ４は常に同じ値を
示す。
【００５３】次に、それぞれのプロセッサ１１、１２で
はそれぞれの測定用ソフトウェアによって同じ測定事象
および同じ測定条件が入力され、測定事象設定レジスタ
６および測定条件設定レジスタ２には同じ値がセットさ
れる。
はそれぞれの測定用ソフトウェアによって同じ測定事象
および同じ測定条件が入力され、測定事象設定レジスタ
６および測定条件設定レジスタ２には同じ値がセットさ
れる。
【００５４】各クロックカウンタ４の値が計数開始時刻
に達すると各性能測定カウンタ３によって計数が開始さ
れ、各クロックカウンタ４の値が計数停止時刻に達する
と計数が停止される。性能測定カウンタ３の計数停止
後、それぞれの測定用ソフトウェアによって測定結果が
読み取られ、それぞれの性能測定を終了する。
に達すると各性能測定カウンタ３によって計数が開始さ
れ、各クロックカウンタ４の値が計数停止時刻に達する
と計数が停止される。性能測定カウンタ３の計数停止
後、それぞれの測定用ソフトウェアによって測定結果が
読み取られ、それぞれの性能測定を終了する。
【００５５】これにより測定用ソフトウェアによる影響
を受けずに、各プロセッサの同じ事象について、同時刻
に測定を開始すること、および同時刻に測定を停止する
ことが可能になる。
を受けずに、各プロセッサの同じ事象について、同時刻
に測定を開始すること、および同時刻に測定を停止する
ことが可能になる。
【００５６】図７のクロック同期はクロックの同期化に
ついて説明するための図である。プロセッサ１１とプロ
セッサ１２がバスで接続され、バス上の信号としてパワ
オン信号とクロックとクロックスタートが定義される。
ついて説明するための図である。プロセッサ１１とプロ
セッサ１２がバスで接続され、バス上の信号としてパワ
オン信号とクロックとクロックスタートが定義される。
【００５７】ここでパワオン信号は並列計算機システム
の電源投入時に発生する信号であり、クロックは各プロ
セッサに電源投入後、分配される信号である。クロック
スタートはパワオン信号がオンになったときに各プロセ
ッサのクロックカウンタの計数を開始させるためのトリ
ガとなる信号である。
の電源投入時に発生する信号であり、クロックは各プロ
セッサに電源投入後、分配される信号である。クロック
スタートはパワオン信号がオンになったときに各プロセ
ッサのクロックカウンタの計数を開始させるためのトリ
ガとなる信号である。
【００５８】各プロセッサ１１、１２はバス上で分配さ
れたクロックとクロックスタート信号により、０から各
クロックカウンタの計数を開始し、電源がオンである間
は計数し続ける。これにより複数のプロセッサの間で同
時刻を得ること、すなわち同期化することができる。
れたクロックとクロックスタート信号により、０から各
クロックカウンタの計数を開始し、電源がオンである間
は計数し続ける。これにより複数のプロセッサの間で同
時刻を得ること、すなわち同期化することができる。
【００５９】尚、電源投入時に限定されることなく、バ
ス上で単にクロック同期化信号を定義して、この信号が
発行されると各プロセッサ１１、１２で各クロックカウ
ンタの計数を開始するようにしてよいのは勿論のことで
ある。
ス上で単にクロック同期化信号を定義して、この信号が
発行されると各プロセッサ１１、１２で各クロックカウ
ンタの計数を開始するようにしてよいのは勿論のことで
ある。
【００６０】
【発明の効果】以上の説明から明らかなように本発明に
よれば、測定用ソフトウェアの実行に基づく外乱を受け
ることがなく、収集した測定データの精度が向上すると
いう効果がある。
よれば、測定用ソフトウェアの実行に基づく外乱を受け
ることがなく、収集した測定データの精度が向上すると
いう効果がある。
【００６１】また、本発明によれば、パルス周期が等し
いクロックパルスに同期して動作する複数のプロセッサ
が構成する並列計算機システムにおいて、各プロセッサ
の同時刻の性能を測定できるという効果がある。
いクロックパルスに同期して動作する複数のプロセッサ
が構成する並列計算機システムにおいて、各プロセッサ
の同時刻の性能を測定できるという効果がある。
【図１】 本発明の原理図
【図２】 並列計算機システム
【図３】 実施例（１）
【図４】 実施例（２）
【図５】 実施例（３）
【図６】 実施例（４）
【図７】 クロック同期
【図８】 従来のプロセッサ性能測定装置
【図９】 従来技術による性能測定
【図１０】 並列計算機システム
【図１１】 キャッシュの状態遷移
１ プロセッサ性能測定装置 ２ 測定条件設定手段、または測定条件設定レジスタ ３ 性能測定カウンタ ４ クロックカウンタ ５ 計数値保存手段、またはカウンタ値レジスタ ６ 測定事象設定手段、または測定事象設定レジスタ ７ 制御手段 ８ クロック同期化手段 １１、１２ プロセッサ １００ プロセッサ性能測定システム
Claims (4)
- 【請求項１】 プロセッサの内部事象の測定条件を設定
する測定条件設定手段と、 内部事象の発生回数若しくは時間を計数する性能測定カ
ウンタと、 プロセッサのクロックパルスを計数するクロックカウン
タと、 クロックカウンタの計数値が前記測定条件を満たすと前
記性能測定カウンタによる計数を開始、若しくは停止す
る制御手段と、 を備えることを特徴とするプロセッサ性能測定装置。 - 【請求項２】 性能測定カウンタの計数値を保存する計
数値保存手段と、 測定条件に応じて性能測定カウンタの計数値を前記計数
値保存手段に保存する制御手段と、 を備えることを特徴とする請求項１に記載のプロセッサ
性能測定装置。 - 【請求項３】 プロセッサの内部事象を測定対象として
設定する測定事象設定手段と、 性能測定カウンタの計数値を保存する計数値保存手段
と、 測定条件に応じて性能測定カウンタの計数値を前記計数
値保存手段に保存し、前記測定対象の内部事象を切り換
える制御手段と、 を備えることを特徴とする請求項１に記載のプロセッサ
性能測定装置。 - 【請求項４】 クロックカウンタの計数値を他のプロセ
ッサ性能測定装置のクロックカウンタの計数値と等しく
するクロック同期化手段を備えることを特徴とする請求
項１または請求項２または請求項３に記載のプロセッサ
性能測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10017362A JPH11212830A (ja) | 1998-01-29 | 1998-01-29 | プロセッサ性能測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10017362A JPH11212830A (ja) | 1998-01-29 | 1998-01-29 | プロセッサ性能測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11212830A true JPH11212830A (ja) | 1999-08-06 |
Family
ID=11941934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10017362A Withdrawn JPH11212830A (ja) | 1998-01-29 | 1998-01-29 | プロセッサ性能測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11212830A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7222269B2 (en) | 2001-12-06 | 2007-05-22 | Ns Solutions Corporation | Performance evaluation device, performance evaluation information managing device, performance evaluation method, performance evaluation information managing method, performance evaluation system |
| JP2008140380A (ja) * | 2006-11-30 | 2008-06-19 | Internatl Business Mach Corp <Ibm> | プロセッサ性能計測のための重み付けされたイベント計数方法、プロセッサ、および重み付け性能カウンタ回路（プロセッサ性能計測のための重み付けされたイベント計数システムおよび方法） |
| JP2010244393A (ja) * | 2009-04-08 | 2010-10-28 | Renesas Electronics Corp | パフォーマンス評価装置、及びパフォーマンス評価方法 |
| US11604717B2 (en) | 2020-03-10 | 2023-03-14 | Kabushiki Kaisha Toshiba | Processor performance measurement apparatus and processor performance measurement method |
-
1998
- 1998-01-29 JP JP10017362A patent/JPH11212830A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7222269B2 (en) | 2001-12-06 | 2007-05-22 | Ns Solutions Corporation | Performance evaluation device, performance evaluation information managing device, performance evaluation method, performance evaluation information managing method, performance evaluation system |
| JP2008140380A (ja) * | 2006-11-30 | 2008-06-19 | Internatl Business Mach Corp <Ibm> | プロセッサ性能計測のための重み付けされたイベント計数方法、プロセッサ、および重み付け性能カウンタ回路（プロセッサ性能計測のための重み付けされたイベント計数システムおよび方法） |
| JP2010244393A (ja) * | 2009-04-08 | 2010-10-28 | Renesas Electronics Corp | パフォーマンス評価装置、及びパフォーマンス評価方法 |
| US11604717B2 (en) | 2020-03-10 | 2023-03-14 | Kabushiki Kaisha Toshiba | Processor performance measurement apparatus and processor performance measurement method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2908739B2 (ja) | 多重プロセッサ・システムにおけるｃｐｕのモニタリング・システム及び方法 | |
| US4497022A (en) | Method and apparatus for measurements of channel operation | |
| US5265240A (en) | Channel measurement method and means | |
| EP0076921B1 (en) | Method and system for time measurements of data processing channels | |
| JP5353227B2 (ja) | 性能測定プログラム及び性能測定方法並びに性能測定機能を有する情報処理装置。 | |
| US20020172320A1 (en) | Hardware event based flow control of counters | |
| JPS6347852A (ja) | モニタ装置 | |
| JP2010191937A (ja) | 計算機装置および消費電力のサンプリング方法 | |
| JPH11212830A (ja) | プロセッサ性能測定装置 | |
| JPS63184125A (ja) | 時刻一致システム | |
| JPH1011333A (ja) | タスク別ｃｐｕ使用率測定装置 | |
| JP2005165825A (ja) | トレース情報記録装置 | |
| JP2000348007A (ja) | マルチプロセッサシステムのための動作トレース時刻同期方式およびその方法 | |
| JPH11327927A (ja) | Ｃｐｕ使用率測定方式 | |
| JPH0357970A (ja) | パルス入力装置 | |
| JPH1063516A (ja) | ボトルネック検出方法及びボトルネック検出装置 | |
| JP2775830B2 (ja) | 命令頻度測定方式 | |
| JPH03282266A (ja) | パルス入力装置 | |
| JPH0451332A (ja) | プロセス／タスク実行時間測定回路 | |
| JPH03269640A (ja) | 仮想計算機システム | |
| JPH04118726A (ja) | 情報処理装置の性能測定アシスト機構 | |
| JPS607551A (ja) | プログラムブロツクトレ−ス方式 | |
| SU1128266A1 (ru) | Устройство дл сбора статистических данных о работе программ ЭВМ | |
| JPH0340522A (ja) | カウンタ診断方式 | |
| JPH03282959A (ja) | マルチプロセッサシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |