JPH11212059A - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JPH11212059A JPH11212059A JP1080198A JP1080198A JPH11212059A JP H11212059 A JPH11212059 A JP H11212059A JP 1080198 A JP1080198 A JP 1080198A JP 1080198 A JP1080198 A JP 1080198A JP H11212059 A JPH11212059 A JP H11212059A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- pixel
- display device
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 クロストーク、コントラストのムラ、ざらつ
き等を改善し、良好な表示品位を実現する液晶表示装置
を提供する。
【解決手段】 一対の基板1・11の間に液晶層13を
備えると共に、一方の基板1上に複数のソースライン7
および画素電極5を備え、各ソースライン7からメカニ
カルスイッチを介して対応する画素電極5に信号を供給
し、各画素に電圧印加する液晶表示装置において、前記
メカニカルスイッチを形成するゲート電極3とドレイン
電極6との間の容量値Cgdを、ΔVMIN を表示画面上
で輝度差が認識される液晶層印加電圧差とし、ΔVgを
ゲート信号パルスの振幅値電圧とし、Cpixを画素容
量値とすると、Cgd<(ΔVMIN /ΔVg)×Cpi
xの関係を満たすように設計する。
(57) [Summary] [PROBLEMS] To provide a liquid crystal display device which improves crosstalk, uneven contrast, roughness, and the like, and realizes good display quality. A liquid crystal layer is provided between a pair of substrates, and a plurality of source lines are provided on one of the substrates.
A liquid crystal display device that includes a pixel electrode 5 and supplies a signal from each source line 7 to a corresponding pixel electrode 5 via a mechanical switch to apply a voltage to each pixel. In a liquid crystal display device, a gate electrode 3 and a drain forming the mechanical switch are provided. When a capacitance value Cgd between the electrode 6 and ΔV MIN is a voltage difference applied to a liquid crystal layer at which a luminance difference is recognized on a display screen, ΔVg is an amplitude value voltage of a gate signal pulse, and Cpix is a pixel capacitance value, Cgd <(ΔV MIN / ΔVg) × Cpi
Design to satisfy the relationship of x.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、液晶表示装置に関
し、特に、テレビジョンセット、パーソナルコンピュー
タ、ワードプロセッサ、その他OA機器等に好適に用い
られるアクティブマトリクス型の液晶表示装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to an active matrix type liquid crystal display device suitably used for a television set, a personal computer, a word processor, and other OA equipment.
【0002】[0002]
【従来の技術】a−SiTFTアクティブマトリクス型
の液晶表示装置が、薄型、軽量、低消費電力のディスプ
レイとして普及している。しかし、a−SiTFTは、
a−Siの移動度が低く、さらにオフ時のリーク電流が
大きいという問題点を有する。このため、画面のサイズ
の大型化や高精細化に伴い、各画素に十分に電圧を印加
できず、クロストークやコントラストのムラ、低下等が
生じ、表示品位が劣化するという問題が生ずる。そこ
で、この問題を解決するために、各画素のスイッチング
素子としてメカニカルスイッチを用いた構成の液晶表示
装置が、特開昭58−18675号公報、および、特開
平9−92909号公報において提案されている。2. Description of the Related Art An a-Si TFT active matrix type liquid crystal display device has become widespread as a thin, lightweight and low power consumption display. However, a-Si TFT is
There is a problem that the mobility of a-Si is low and the leak current at the time of off is large. For this reason, as the size of the screen increases and the definition increases, a voltage cannot be sufficiently applied to each pixel, crosstalk, unevenness and reduction in contrast occur, and the display quality deteriorates. Therefore, in order to solve this problem, a liquid crystal display device having a configuration using a mechanical switch as a switching element of each pixel has been proposed in JP-A-58-18675 and JP-A-9-92909. I have.
【0003】かかる従来のメカニカルスイッチの構成例
について、アクティブマトリクス基板の平面図を示す図
6、および、図6中のB−B線における断面図を示す図
7に基づいて説明する。A configuration example of such a conventional mechanical switch will be described with reference to FIG. 6 showing a plan view of an active matrix substrate and FIG. 7 showing a cross-sectional view taken along line BB in FIG.
【0004】アクティブマトリクス基板51上には、ゲ
ートライン52より分岐したゲート電極53上に絶縁膜
54が形成されている。画素電極55から延長されたド
レイン電極56は、絶縁膜54を挟んでゲート電極53
上に形成されている。さらに、その上には中空部分を設
けてソースライン57から延長されたソース電極58が
形成されている。On the active matrix substrate 51, an insulating film 54 is formed on a gate electrode 53 branched from a gate line 52. A drain electrode 56 extended from the pixel electrode 55 is connected to a gate electrode 53 with an insulating film 54 interposed therebetween.
Is formed on. Further, a source electrode 58 extending from the source line 57 with a hollow portion provided thereon is formed.
【0005】一方、対向基板59上には、共通電極60
が形成され、アクティブマトリクス基板51と対向基板
59との間には液晶が封入され、液晶層61が形成され
ている。On the other hand, the common electrode 60
Are formed, a liquid crystal is sealed between the active matrix substrate 51 and the counter substrate 59, and a liquid crystal layer 61 is formed.
【0006】さらに、各画素の等価回路を図8に示す。
同図に示すように、点線円内に示されるメカニカルスイ
ッチ62において、ゲート電極53とドレイン電極56
との間の容量Cgd63、および、ソース電極58とド
レイン電極56との間の容量Csd64が形成されてい
る。また、液晶容量Clc65が、画素容量Cpixと
して構成されている。FIG. 8 shows an equivalent circuit of each pixel.
As shown in the figure, in the mechanical switch 62 shown in the dotted circle, the gate electrode 53 and the drain electrode 56
Are formed, and a capacitance Csd64 between the source electrode 58 and the drain electrode 56 is formed. The liquid crystal capacitance Clc65 is configured as a pixel capacitance Cpix.
【0007】上記構成のメカニカルスイッチ62は、ゲ
ート電極53とソース電極58との間に電位差を与える
と、両電極間には静電引力が働き、しきい値であるオン
電圧Vonを越えるとソース電極58はゲート電極53
側に引き寄せられ、ドレイン電極56と接触し、スイッ
チがオン状態になる。In the mechanical switch 62 having the above structure, when a potential difference is applied between the gate electrode 53 and the source electrode 58, an electrostatic attraction acts between the two electrodes. The electrode 58 is the gate electrode 53
Side and comes into contact with the drain electrode 56, and the switch is turned on.
【0008】再び、電位差をオン電圧Von以下、場合
によってはヒステリシスが生じてオン電圧Vonより低
い値でソース電極58はドレイン電極56から離れ、ス
イッチはオフ状態になる。[0008] Again, the potential difference is equal to or less than the on-voltage Von, and in some cases, hysteresis occurs, and the source electrode 58 is separated from the drain electrode 56 at a value lower than the on-voltage Von, and the switch is turned off.
【0009】以上のように、スイッチ抵抗のオン/オフ
は、電極の接触/非接触で決定されるので、オン時の抵
抗は十分小さく、オフ時にはリーク電流がない理想的な
抵抗スイッチとして動作する。As described above, since the on / off of the switch resistance is determined by the contact / non-contact of the electrodes, the resistance at the time of on is sufficiently small, and the switch operates as an ideal resistance switch having no leakage current at the time of off. .
【0010】[0010]
【発明が解決しようとする課題】しかし、メカニカルス
イッチは静電引力を利用した微小動作スイッチのため、
上記の如く、ゲート電極およびソース電極とドレイン電
極との間には容量が形成されている。従って、上記従来
のスイッチを液晶駆動用に利用した場合、スイッチがオ
フしている期間にも、ゲート信号やソース信号の変化が
ドレイン電位へ少なからず影響し、各画素に書き込んだ
電圧が変動してしまうという問題が生ずる。However, since the mechanical switch is a minute operation switch utilizing electrostatic attraction,
As described above, the capacitance is formed between the gate electrode, the source electrode, and the drain electrode. Therefore, when the above-described conventional switch is used for driving the liquid crystal, even when the switch is off, a change in the gate signal or the source signal has a considerable effect on the drain potential, and the voltage written to each pixel fluctuates. The problem arises.
【0011】その結果、従来のスイッチを用いた液晶表
示装置で全面べた画面を表示させると、画面内でムラや
ざらつきが目立ち、良好な表示品位は得られない。As a result, when a full screen is displayed by a conventional liquid crystal display device using switches, unevenness and roughness are noticeable in the screen, and good display quality cannot be obtained.
【0012】また、いわゆるウインドウパターンを表示
させたときにも、ウインドウパターンの上下に帯状のク
ロストークが発生する。Also, when a so-called window pattern is displayed, band-like crosstalk occurs above and below the window pattern.
【0013】即ち、スイッチのオフ時にドレイン電位が
ゲート信号やソース信号によって変動すると、クロスト
ーク現象やコントラストのムラ、ざらつき等の表示品位
の劣化を招き、抵抗スイッチとしてオン/オフ比の優れ
たスイッチ性能が得られるものの、新たに電極間容量が
表示劣化の原因となり、液晶表示装置の表示品位として
は期待された改善効果が得られない。That is, when the drain potential fluctuates due to a gate signal or a source signal when the switch is turned off, a deterioration in display quality such as a crosstalk phenomenon, uneven contrast, roughness, etc. is caused, and a switch having an excellent on / off ratio as a resistance switch is provided. Although the performance can be obtained, the capacitance between the electrodes newly causes display deterioration, and the expected effect of improving the display quality of the liquid crystal display device cannot be obtained.
【0014】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的は、クロストーク、コントラスト
のムラ、ざらつき等を改善し、良好な表示品位を実現す
る液晶表示装置を提供することにある。The present invention has been made in view of the above problems, and has as its object to provide a liquid crystal display device which improves crosstalk, unevenness of contrast, roughness, etc., and realizes good display quality. It is in.
【0015】[0015]
【課題を解決するための手段】請求項1の発明に係る液
晶表示装置は、上記の課題を解決するために、一対の基
板の間に液晶層を備え、該一対の基板の一方に複数のゲ
ートラインとソースラインとが互いに交差するように配
置され、該ゲートラインと該ソースラインとに囲まれた
各領域に画素電極が設けられ、各ソースラインからメカ
ニカルスイッチを介して対応する画素電極に信号を供給
し、各画素に電圧印加する液晶表示装置において、前記
メカニカルスイッチを形成するゲート電極とドレイン電
極との間の容量値Cgdが、ΔVMIN を表示画面上で輝
度差が認識される液晶層印加電圧差とし、ΔVgをゲー
ト信号パルスの振幅値電圧とし、Cpixを画素容量値
とすると、Cgd<(ΔVMIN /ΔVg)×Cpixの
関係を満たすことを特徴としている。According to a first aspect of the present invention, there is provided a liquid crystal display device including a liquid crystal layer between a pair of substrates, wherein a plurality of substrates are provided on one of the pair of substrates. A gate line and a source line are arranged so as to intersect with each other, a pixel electrode is provided in each region surrounded by the gate line and the source line, and a pixel electrode is provided from each source line to a corresponding pixel electrode via a mechanical switch. In a liquid crystal display device that supplies a signal and applies a voltage to each pixel, a capacitance value Cgd between a gate electrode and a drain electrode that forms the mechanical switch is ΔV MIN, and a liquid crystal in which a luminance difference is recognized on a display screen. a layer applied voltage difference, and amplitude voltage of the gate signal pulse [Delta] Vg, when the pixel capacitance value Cpix, satisfy the relation of Cgd <(ΔV MIN / ΔVg) × Cpix And
【0016】上記の構成によれば、メカニカルスイッチ
のオフ時に、ゲート信号の変化が引き起こすドレイン電
位の変動が表示品位に殆ど影響を与えず、ムラやざらつ
きを防止できる。According to the above configuration, when the mechanical switch is turned off, a change in the drain potential caused by a change in the gate signal hardly affects the display quality, and unevenness and roughness can be prevented.
【0017】既に述べたように、従来のスイッチを用い
た液晶表示装置で全面べた画面を表示させると、画面内
でムラやざらつきが目立ち、良好な表示品位が得られな
い。この現象を解析した結果、ゲート電極とドレイン電
極との間に形成される容量が原因であることがわかっ
た。かかる従来のムラやざらつきの発生メカニズムにつ
いて、以下、図9を参照して説明する。As described above, when a full screen is displayed on a liquid crystal display device using a conventional switch, unevenness and roughness are conspicuous in the screen, and good display quality cannot be obtained. As a result of analyzing this phenomenon, it was found that the cause was a capacitance formed between the gate electrode and the drain electrode. Such a conventional mechanism of generating unevenness and roughness will be described below with reference to FIG.
【0018】書き込み開始時T1には、ゲート信号のパ
ルスが入力され、ゲート信号とソース信号との電位差が
スイッチのしきい値Vonを越え、スイッチがオンす
る。これにより、ドレイン電極はソース電極に導通し、
ドレイン電位にはソース信号が書き込まれる。At the start of writing T1, a pulse of a gate signal is input, the potential difference between the gate signal and the source signal exceeds the threshold value Von of the switch, and the switch is turned on. This allows the drain electrode to conduct to the source electrode,
A source signal is written to the drain potential.
【0019】書き込み終了時T2には、ゲート信号のパ
ルスが立ち下がり、ゲート信号とソース信号との電位差
がスイッチのオフ電圧Voff以下になると、スイッチ
がオフする。At the end of writing T2, the pulse of the gate signal falls, and when the potential difference between the gate signal and the source signal becomes equal to or less than the switch off voltage Voff, the switch is turned off.
【0020】しかし、ゲート電極とドレイン電極との間
には容量が形成されているので、スイッチがオフした時
のゲート信号の変化に伴い、ドレイン電位が変動する。
このときのドレイン電位の変動量ΔVd1は次式に従
う。However, since a capacitance is formed between the gate electrode and the drain electrode, the drain potential varies with a change in the gate signal when the switch is turned off.
The variation amount ΔVd1 of the drain potential at this time follows the following equation.
【0021】ΔVd1=ΔVg×Cgd/Cpix ΔVg:ゲート信号の変化量 Cgd:ゲート電極とドレイン電極間容量 Cpix:画素容量 すべてのスイッチのVoffが等しければ、コントラス
トムラを生じることはないが、実際のスイッチではVo
ff電圧のばらつきを防止することは非常に困難であ
る。その結果、上記ドレイン電位の変動量ΔVd1が面
内で異なり、ムラ、ざらつき等を発生させることにな
る。ΔVd1 = ΔVg × Cgd / Cpix ΔVg: Amount of change in gate signal Cgd: Capacitance between gate electrode and drain electrode Cpix: Pixel capacitance As long as all switches have the same Voff, there is no contrast unevenness. Vo in the switch
It is very difficult to prevent variations in the ff voltage. As a result, the variation amount ΔVd1 of the drain potential varies in the plane, causing unevenness, roughness, and the like.
【0022】一方、本発明の構成では、上記のように、
ゲート電極とドレイン電極との間の容量値Cgdが、C
gd<(ΔVMIN /ΔVg)×Cpixの関係を満たす
ように設定されているので、ゲート信号の変化に伴うド
レイン電位の変動を抑制し、ゲート電極とドレイン電極
との間の容量に起因するムラやざらつきを防止できる。
従って、表示品位に優れ、画面サイズの大型化や高精細
化にも適したアクティブマトリクス型液晶表示装置を提
供できる。On the other hand, in the configuration of the present invention, as described above,
When the capacitance value Cgd between the gate electrode and the drain electrode is C
gd <(ΔV MIN / ΔVg) × Cpix, so that the fluctuation of the drain potential due to the change of the gate signal is suppressed, and the unevenness due to the capacitance between the gate electrode and the drain electrode is suppressed. Roughness can be prevented.
Therefore, it is possible to provide an active matrix type liquid crystal display device which is excellent in display quality and is suitable for enlargement of screen size and high definition.
【0023】請求項2の発明に係る液晶表示装置は、上
記の課題を解決するために、一対の基板の間に液晶層を
備え、該一対の基板の一方に複数のゲートラインとソー
スラインとが互いに交差するように配置され、該ゲート
ラインと該ソースラインとに囲まれた各領域に画素電極
が設けられ、各ソースラインからメカニカルスイッチを
介して対応する画素電極に信号を供給し、各画素に電圧
印加する液晶表示装置において、前記メカニカルスイッ
チを形成するソース電極とドレイン電極との間の容量値
Csdが、ΔVMIN を表示画面上で輝度差が認識される
液晶層印加電圧差とし、ΔVB/W を白表示と黒表示が得
られる液晶層印加電圧差とし、Cpixを画素容量値と
すると、Csd<(ΔVMIN /ΔVB/W )×Cpixの
関係を満たすことを特徴としている。According to another aspect of the present invention, a liquid crystal display device includes a liquid crystal layer between a pair of substrates, and a plurality of gate lines and source lines on one of the pair of substrates. Are arranged so as to intersect with each other, a pixel electrode is provided in each region surrounded by the gate line and the source line, and a signal is supplied from each source line to a corresponding pixel electrode via a mechanical switch. In a liquid crystal display device that applies a voltage to a pixel, a capacitance value Csd between a source electrode and a drain electrode forming the mechanical switch is represented by ΔV MIN and a liquid crystal layer applied voltage difference at which a luminance difference is recognized on a display screen, Assuming that ΔV B / W is a voltage difference applied to the liquid crystal layer for obtaining a white display and a black display, and Cpix is a pixel capacitance value, a relationship of Csd <(ΔV MIN / ΔV B / W ) × Cpix is satisfied. doing.
【0024】上記の構成によれば、メカニカルスイッチ
のオフ時に、ソース信号の変化が引き起こすドレイン電
位の変動が表示品位に殆ど影響を与えず、クロストーク
を防止できる。According to the above configuration, when the mechanical switch is turned off, the fluctuation of the drain potential caused by the change of the source signal hardly affects the display quality, and the crosstalk can be prevented.
【0025】既に述べたように、従来のスイッチを用い
た液晶表示装置でいわゆるウインドウパターンを表示さ
せると、ウインドウパターンの上下に帯状のクロストー
クが発生する。この現象を解析した結果、ソース電極と
ドレイン電極との間に形成される容量が原因であること
がわかった。かかる従来のクロストークの発生メカニズ
ムについて、以下、図9を参照して説明する。As described above, when a so-called window pattern is displayed on a liquid crystal display device using a conventional switch, band-like crosstalk occurs above and below the window pattern. As a result of analyzing this phenomenon, it was found that the cause was a capacitance formed between the source electrode and the drain electrode. Such a conventional crosstalk generation mechanism will be described below with reference to FIG.
【0026】ソース電極とドレイン電極との間に容量が
形成されている結果、スイッチのオフ時におけるソース
信号の変化に伴い、ドレイン電位が変動する。このとき
のドレイン電位の変動量ΔVd2は次式に従う。As a result of the formation of the capacitance between the source electrode and the drain electrode, the drain potential changes with the change of the source signal when the switch is turned off. At this time, the fluctuation amount ΔVd2 of the drain potential follows the following equation.
【0027】ΔVd2=ΔVs×Csd/Cpix ΔVs:ソース信号の変化量 Csd:ソース電極とドレイン電極間容量 Cpix:画素容量 従って、ウインドウパターンを表示させると、書き込み
後のソース信号の変化が面内で異なり、クロストーク現
象が生じてしまう。ΔVd2 = ΔVs × Csd / Cpix ΔVs: Source signal change amount Csd: Source electrode-drain electrode capacitance Cpix: Pixel capacitance Therefore, when a window pattern is displayed, the change in the source signal after writing is in-plane. In contrast, a crosstalk phenomenon occurs.
【0028】一方、本発明の構成では、上記のように、
ソース電極とドレイン電極との間の容量値Csdが、C
sd<(ΔVMIN /ΔVB/W )×Cpixの関係を満た
すように設定されているので、ソース信号の変化に伴う
ドレイン電位の変動を抑制し、ソース電極とドレイン電
極との間の容量に起因するクロストークを防止できる。
従って、表示品位に優れ、画面サイズの大型化や高精細
化にも適したアクティブマトリクス型液晶表示装置を提
供できる。On the other hand, in the configuration of the present invention, as described above,
The capacitance value Csd between the source electrode and the drain electrode is C
Since it is set so as to satisfy the relationship of sd <(ΔV MIN / ΔV B / W ) × Cpix, the fluctuation of the drain potential due to the change of the source signal is suppressed, and the capacitance between the source electrode and the drain electrode is reduced. The resulting crosstalk can be prevented.
Therefore, it is possible to provide an active matrix type liquid crystal display device which is excellent in display quality and is suitable for enlargement of screen size and high definition.
【0029】請求項3の発明に係る液晶表示装置は、上
記の課題を解決するために、請求項1または2の構成に
おいて、前記液晶層印加電圧差ΔVMIN における輝度比
率差が5%より小さいことを特徴としている。According to a third aspect of the present invention, there is provided a liquid crystal display device according to the first or second aspect, wherein the difference in the luminance ratio in the liquid crystal layer applied voltage difference ΔV MIN is smaller than 5%. It is characterized by:
【0030】上記の構成によれば、ドレイン電位が変動
しても輝度比率差が5%より小さくなるように液晶層印
加電圧差ΔVMIN の値が設定されているので、表示画面
上で輝度差はほとんど認識されなくなる。According to the above configuration, the value of the voltage difference ΔV MIN applied to the liquid crystal layer is set so that the difference in luminance ratio is smaller than 5% even if the drain potential fluctuates. Is almost unrecognized.
【0031】請求項4の発明に係る液晶表示装置は、上
記の課題を解決するために、請求項1ないし3のいずれ
かの構成において、前記画素容量が、前記画素電極と該
画素電極に対向した共通電極との間の液晶容量、およ
び、該画素電極と該画素電極と同一基板上に配置された
付加容量線との間の付加容量を並列して構成されている
ことを特徴としている。According to a fourth aspect of the present invention, there is provided a liquid crystal display device according to any one of the first to third aspects, wherein the pixel capacitance is opposed to the pixel electrode and the pixel electrode. The liquid crystal capacitance between the common electrode and the pixel electrode and an additional capacitance between the pixel electrode and an additional capacitance line disposed on the same substrate are arranged in parallel.
【0032】上記の構成によれば、画素容量を液晶容量
以上の任意の値に設定することができ、ドレイン電位の
変動を容易に抑制できる。According to the above configuration, the pixel capacitance can be set to an arbitrary value equal to or larger than the liquid crystal capacitance, and the fluctuation of the drain potential can be easily suppressed.
【0033】[0033]
【発明の実施の形態】本発明の実施の一形態について図
1〜図5に基づいて説明すれば、以下の通りである。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS.
【0034】図3は、本発明の実施の一形態の液晶表示
装置の一方の基板であるアクティブマトリクス基板1の
概略的構成を示す平面図である。また、図4は、図3中
のA−A線における断面図であり、対向基板11および
液晶層13も示される。即ち、本液晶表示装置は、一対
の絶縁性基板であるアクティブマトリクス基板1および
対向基板11の間に液晶が封入され、液晶層13が形成
されたパネルを有している。FIG. 3 is a plan view showing a schematic configuration of an active matrix substrate 1 which is one substrate of the liquid crystal display device according to one embodiment of the present invention. FIG. 4 is a cross-sectional view taken along line AA in FIG. 3, and also shows the counter substrate 11 and the liquid crystal layer 13. That is, the present liquid crystal display device has a panel in which liquid crystal is sealed between an active matrix substrate 1 and a counter substrate 11, which are a pair of insulating substrates, and a liquid crystal layer 13 is formed.
【0035】アクティブマトリクス基板1上には、複数
のゲートライン2とソースライン7とが互いに交差する
ように配置されている。また、ゲートライン2とソース
ライン7とに囲まれた各領域には画素電極5が形成さ
れ、複数の画素電極5が基板全体にマトリクス状に設け
られた構成になっている。On the active matrix substrate 1, a plurality of gate lines 2 and source lines 7 are arranged so as to cross each other. Further, a pixel electrode 5 is formed in each region surrounded by the gate line 2 and the source line 7, and a plurality of pixel electrodes 5 are provided in a matrix on the entire substrate.
【0036】各画素電極5には、対応するソースライン
7からメカニカルスイッチ14(図5参照)を介して、
表示に応じた信号が供給される。一方、対向基板11上
に設けた共通電極12には、適切な電位が付与される。
これにより、各画素に適切な電圧を印加して各画素の液
晶層13の液晶分子の配向を制御し、透過光等の入射光
を光変調することにより、表示が行われる。Each pixel electrode 5 is connected to a corresponding source line 7 via a mechanical switch 14 (see FIG. 5).
A signal corresponding to the display is supplied. On the other hand, an appropriate potential is applied to the common electrode 12 provided on the counter substrate 11.
Thereby, an appropriate voltage is applied to each pixel to control the orientation of the liquid crystal molecules in the liquid crystal layer 13 of each pixel, and light is modulated by incident light such as transmitted light to perform display.
【0037】本液晶表示装置が備えるアクティブマトリ
クス基板1の構成について、さらに詳しく説明する。ア
クティブマトリクス基板1上には、ゲートライン2より
分岐したゲート電極3上に絶縁膜4が設けられている。
また、画素電極5から延長されたドレイン電極6は、ゲ
ート電極3よりおよそ5μm離れて形成されており、つ
まり、ゲート電極3とドレイン電極6との間の距離α
は、約5μmとなっている。The structure of the active matrix substrate 1 provided in the present liquid crystal display device will be described in more detail. On the active matrix substrate 1, an insulating film 4 is provided on a gate electrode 3 branched from a gate line 2.
The drain electrode 6 extended from the pixel electrode 5 is formed at a distance of about 5 μm from the gate electrode 3, that is, the distance α between the gate electrode 3 and the drain electrode 6.
Is about 5 μm.
【0038】さらに、ソースライン7から延長されたソ
ース電極8は、ゲート電極3の上からドレイン電極6の
上にわたって中空層を介して形成されている。ソース電
極8とドレイン電極6との重なりβは、5μmに設定さ
れている。また、ソース電極8の幅γは、5μmに設定
されている。Further, the source electrode 8 extending from the source line 7 is formed from above the gate electrode 3 to above the drain electrode 6 via a hollow layer. The overlap β between the source electrode 8 and the drain electrode 6 is set to 5 μm. The width γ of the source electrode 8 is set to 5 μm.
【0039】絶縁膜4は、厚さ0.3μmのAl2 O3
からなり、画素電極5の面積は、約40000μm2 で
ある。The insulating film 4 is made of Al 2 O 3 having a thickness of 0.3 μm.
And the area of the pixel electrode 5 is about 40000 μm 2 .
【0040】また、アクティブマトリクス基板1上に
は、複数の付加容量線9が配設されている。付加容量線
9は、ゲートライン2と平行して形成されており、付加
容量線9と画素電極5との重なり部で付加容量10を形
成している。On the active matrix substrate 1, a plurality of additional capacitance lines 9 are provided. The additional capacitance line 9 is formed in parallel with the gate line 2, and forms an additional capacitance 10 at an overlapping portion between the additional capacitance line 9 and the pixel electrode 5.
【0041】一方、対向基板11上には、基板全体に共
通電極12が形成され、両基板1・11の間には、液晶
層13が設けられている。液晶層13の厚さは、およそ
5μmである。On the other hand, a common electrode 12 is formed on the entire surface of the opposing substrate 11, and a liquid crystal layer 13 is provided between the substrates 1 and 11. The thickness of the liquid crystal layer 13 is approximately 5 μm.
【0042】さらに、各画素の等価回路を図5に示す。
同図に示すように、点線円内に示されるメカニカルスイ
ッチ14において、ソース電極8とドレイン電極6との
間に容量Csd15が形成されている。また、液晶容量
Clc16と付加容量Ccs17とを並列にして画素容
量Cpix18が構成されている。FIG. 5 shows an equivalent circuit of each pixel.
As shown in the figure, in the mechanical switch 14 shown in the dotted circle, a capacitance Csd15 is formed between the source electrode 8 and the drain electrode 6. Further, a pixel capacitance Cpix18 is configured by paralleling the liquid crystal capacitance Clc16 and the additional capacitance Ccs17.
【0043】次に、本実施形態の液晶表示装置を作製す
るに当たり、白表示と黒表示が得られる液晶層印加電圧
差ΔVB/W と表示画面上で輝度差が認識される液晶層印
加電圧差ΔVMIN とを求める手順について説明する。Next, in manufacturing the liquid crystal display device of the present embodiment, the applied voltage difference ΔV B / W of the liquid crystal layer for obtaining white display and black display and the applied voltage of the liquid crystal layer for which a luminance difference is recognized on the display screen. A procedure for obtaining the difference ΔV MIN will be described.
【0044】本実施形態の液晶表示装置は、透過型TN
モードを採用している。図1は、液晶層13に印加され
る電圧、つまり、画素電極5と共通電極12との間に印
加される印加電圧Vと透過率Tとの関係を示すグラフで
ある。印加電圧Vは、画素電極5と共通電極12との間
に直接電圧を印加して測定したもので、実際に液晶層1
3へ印加されている電圧を表している。The liquid crystal display device of this embodiment is a transmission type TN
Mode is adopted. FIG. 1 is a graph showing the relationship between the voltage applied to the liquid crystal layer 13, that is, the applied voltage V applied between the pixel electrode 5 and the common electrode 12 and the transmittance T. The applied voltage V was measured by applying a voltage directly between the pixel electrode 5 and the common electrode 12, and was actually measured.
3 represents a voltage applied to the reference numeral 3.
【0045】図1のグラフに示す特性から、透過率Tが
変化する印加電圧Vは、2〜5Vであることが確認され
る。つまり、白表示と黒表示が得られる液晶層印加電圧
差ΔVB/W は3Vであることがわかる。From the characteristics shown in the graph of FIG. 1, it is confirmed that the applied voltage V at which the transmittance T changes is 2 to 5 V. That is, it can be seen that the voltage difference ΔV B / W applied to the liquid crystal layer for obtaining white display and black display is 3V.
【0046】次に、画面内で輝度の異なる領域を表示さ
せて、その境界を目視で観察した。そして、その輝度の
違いが認識できる輝度の差を調べた。その結果を表1に
示す。表1に示すように、輝度比率差が2%を越えると
輝度差がわずかに認識されはじめ、5%以上では確実に
認識されることがわかった。Next, regions having different luminances were displayed on the screen, and the boundaries were visually observed. Then, the difference in luminance at which the difference in luminance can be recognized was examined. Table 1 shows the results. As shown in Table 1, it was found that when the difference in luminance ratio exceeded 2%, the difference in luminance was slightly recognized, and when the difference was 5% or more, the difference was surely recognized.
【0047】[0047]
【表1】 [Table 1]
【0048】ここで、輝度比率差とは、輝度の異なる2
つの領域の輝度の相対的な比率差であり、輝度比率差=
|輝度差/平均輝度|である。平均輝度とは、2つの領
域の輝度の平均値である。Here, the difference in the luminance ratio is defined as the difference between the two luminances.
Is the relative ratio difference between the luminances of the two regions, and the luminance ratio difference =
| Luminance difference / Average luminance |. The average brightness is an average value of the brightness of the two regions.
【0049】透過型の液晶表示装置では、輝度は透過率
に相当する。In a transmission type liquid crystal display device, luminance corresponds to transmittance.
【0050】次に、図1のデータから、各印加電圧V毎
の、透過率T及び傾きで示される微小透過率差ΔT/微
小電圧変化量ΔVから(ΔT/T)/ΔVを算出した。Next, from the data in FIG. 1, (ΔT / T) / ΔV was calculated from the transmittance T and the minute transmittance difference ΔT / small voltage change ΔV indicated by the slope for each applied voltage V.
【0051】さらに、輝度比率差に対応するΔT/Tを
5%としてΔVを逆算し、各印加電圧Vに対する輝度比
率差が5%となる微小電圧変化量ΔVの値を求めた。そ
の結果を図2に示す。Further, .DELTA.T / T corresponding to the difference in luminance ratio was set to 5%, and .DELTA.V was back calculated to obtain the value of the small voltage change .DELTA.V at which the difference in luminance ratio with respect to each applied voltage V was 5%. The result is shown in FIG.
【0052】このように、印加電圧Vとともに微小電圧
変化量ΔVは変化し、これらの最小値を表示画面上で輝
度差が認識される液晶層印加電圧差ΔVMIN とした。微
小電圧変化量ΔVの最小値をΔVMIN としたのは、表示
上の影響を効果的に防止するためであり、本実施形態で
は、ΔVMIN =0.025Vである。As described above, the minute voltage change amount ΔV changes with the applied voltage V, and the minimum value thereof is defined as the liquid crystal layer applied voltage difference ΔV MIN at which the luminance difference is recognized on the display screen. The minimum value of the small voltage change amount ΔV is set to ΔV MIN in order to effectively prevent the influence on the display. In the present embodiment, ΔV MIN = 0.025 V.
【0053】以上のようにして、白表示と黒表示が得ら
れる液晶層印加電圧差ΔVB/W と、表示画面上で輝度差
が認識される液晶層印加電圧差ΔVMIN とを求めること
ができる。As described above, the voltage difference ΔV B / W applied to the liquid crystal layer at which white display and black display can be obtained and the voltage difference ΔV MIN applied to the liquid crystal layer at which the luminance difference is recognized on the display screen can be obtained. it can.
【0054】また、ゲート信号パルスの振幅値電圧ΔV
gは、メカニカルスイッチの特性に応じて設定できる。
本実施形態のメカニカルスイッチ14のオン電圧Von
は15Vであったので、ゲート信号はソース信号と同一
の極性で、ゲート信号パルスの振幅値電圧ΔVgは20
Vに設定している。ソース信号は映像信号に応じて2〜
5Vの振幅でフィールド毎に極性反転させて交流駆動し
ている。The amplitude value voltage ΔV of the gate signal pulse
g can be set according to the characteristics of the mechanical switch.
The ON voltage Von of the mechanical switch 14 of the present embodiment
Was 15 V, the gate signal had the same polarity as the source signal, and the amplitude value voltage ΔVg of the gate signal pulse was 20 V.
V is set. The source signal is 2 to 3 depending on the video signal.
The AC driving is performed by inverting the polarity for each field with an amplitude of 5V.
【0055】従って、上記の各値は、液晶層への印加電
圧と透過率との関係およびメカニカルスイッチの特性か
ら決定される液晶表示装置固有の値である。Therefore, each of the above values is a value unique to the liquid crystal display device determined from the relationship between the voltage applied to the liquid crystal layer and the transmittance and the characteristics of the mechanical switch.
【0056】さらに、前述の過程で求められた白表示と
黒表示が得られる液晶層印加電圧差ΔVB/W 、表示画面
上で輝度差が認識される液晶層印加電圧差ΔVMIN 、お
よびゲート信号パルスの振幅値電圧ΔVgから、ゲート
電極3とドレイン電極6との間の容量Cgd、ソース電
極8とドレイン電極6との間の容量Csd、および画素
容量Cpixを設計した。ここで、画素容量Cpix
は、液晶容量Clcに付加容量Ccsを加えた値であ
る。Further, the voltage difference ΔV B / W applied to the liquid crystal layer for obtaining a white display and a black display obtained in the above-described process, the voltage difference ΔV MIN applied to the liquid crystal layer for recognizing the luminance difference on the display screen, and the gate The capacitance Cgd between the gate electrode 3 and the drain electrode 6, the capacitance Csd between the source electrode 8 and the drain electrode 6, and the pixel capacitance Cpix were designed from the amplitude value voltage ΔVg of the signal pulse. Here, the pixel capacitance Cpix
Is a value obtained by adding the additional capacitance Ccs to the liquid crystal capacitance Clc.
【0057】以下では、各容量値の設定について説明す
る。Hereinafter, the setting of each capacitance value will be described.
【0058】まず、容量Cgdについては、Cgd<
(ΔVMIN /ΔVg)×Cpixの関係を満たすように
設計した。本実施形態では、ゲート電極3とドレイン電
極6との間には5μmの隙間を設けて両電極3・6の重
なりをなくしているので、ゲート電極3とドレイン電極
6との間の容量Cgdは無視できる程の値に設定されて
おり、容量Cgdの値は、Cgd<(ΔVMIN /ΔV
g)×Cpixの関係を満足するものになっている。First, regarding the capacitance Cgd, Cgd <
It was designed to satisfy the relationship of (ΔV MIN / ΔVg) × Cpix. In the present embodiment, since a gap of 5 μm is provided between the gate electrode 3 and the drain electrode 6 to eliminate the overlap between the two electrodes 3 and 6, the capacitance Cgd between the gate electrode 3 and the drain electrode 6 is The value is set to a value that can be ignored and the value of the capacitance Cgd is Cgd <(ΔV MIN / ΔV
g) × Cpix is satisfied.
【0059】ここで、容量Cgdの値について、Cgd
<(ΔVMIN /ΔVg)×Cpixの関係を満たすよう
に設計した理由は、以下の通りである。Here, regarding the value of the capacitance Cgd, Cgd
The reason for designing to satisfy the relationship of <(ΔV MIN / ΔVg) × Cpix is as follows.
【0060】既に図9を参照して説明したように、ゲー
ト信号の変化に伴うドレイン電位の変動量ΔVd1は次
式に従う。As already described with reference to FIG. 9, the variation ΔVd1 of the drain potential due to the change of the gate signal follows the following equation.
【0061】ΔVd1=ΔVg×Cgd/Cpix これより、Cgd=(ΔVd1/ΔVg)×Cpixと
なる。ΔVd1 = ΔVg × Cgd / Cpix From this, Cgd = (ΔVd1 / ΔVg) × Cpix.
【0062】一方、上述のように、表示画面上で輝度差
が認識される微小電圧変化量ΔVの最小値を液晶層印加
電圧差ΔVMIN としたことから、容量Cgdの値につい
て、Cgd<(ΔVMIN /ΔVg)×Cpixの関係を
満たすように設計すれば、ドレイン電位の変動量ΔVd
1はΔVd1<ΔVMIN となり、表示に与える影響を殆
どなくすことができる。On the other hand, as described above, since the minimum value of the small voltage change amount ΔV at which the luminance difference is recognized on the display screen is set to the liquid crystal layer applied voltage difference ΔV MIN , the value of the capacitance Cgd is Cgd <( If it is designed to satisfy the relationship of ΔV MIN / ΔVg) × Cpix, the variation ΔVd of the drain potential
1 satisfies ΔVd1 <ΔV MIN , and the influence on display can be almost eliminated.
【0063】次に、容量Csdについては、Csd<
(ΔVMIN /ΔVB/W )×Cpixの関係を満たすよう
に設計した。その理由は、以下の通りである。Next, regarding the capacitance Csd, Csd <
It was designed to satisfy the relationship of (ΔV MIN / ΔV B / W ) × Cpix. The reason is as follows.
【0064】既に図9を参照して説明したように、ソー
ス信号の変化に伴うドレイン電位の変動量ΔVd2は次
式に従う。As already described with reference to FIG. 9, the variation ΔVd2 of the drain potential due to the change of the source signal follows the following equation.
【0065】ΔVd2=ΔVs×Csd/Cpix これより、Csd=(ΔVd2/ΔVs)×Cpixと
なる。ΔVd2 = ΔVs × Csd / Cpix From this, Csd = (ΔVd2 / ΔVs) × Cpix.
【0066】一方、上述のように、表示画面上で輝度差
が認識される微小電圧変化量ΔVの最小値を液晶層印加
電圧差ΔVMIN としたことから、容量Csdの値につい
て、Csd<(ΔVMIN /ΔVs)×Cpixの関係を
満たすように設計すれば、ドレイン電位の変動量ΔVd
2はΔVd2<ΔVMIN となる。また、上述のように実
際の駆動上のΔVsは、白表示と黒表示が得られる液晶
層印加電圧差ΔVB/Wで求められるので、Csd<(Δ
VMIN /ΔVB/W )×Cpixの関係を満たすように設
計すれば、表示に与える影響を殆どなくすことができ
る。On the other hand, as described above, since the minimum value of the small voltage change amount ΔV at which the luminance difference is recognized on the display screen is defined as the liquid crystal layer applied voltage difference ΔV MIN , the value of the capacitance Csd is Csd <( If it is designed so as to satisfy the relationship of ΔV MIN / ΔVs) × Cpix, the variation amount ΔVd of the drain potential
2 is ΔVd2 <ΔV MIN . Further, as described above, ΔVs in actual driving can be obtained from the voltage difference ΔV B / W applied to the liquid crystal layer for obtaining white display and black display, so that Csd <(Δ
If the design is made to satisfy the relationship of (V MIN / ΔV B / W ) × Cpix, the influence on the display can be almost eliminated.
【0067】本実施形態では、ソース電極8とドレイン
電極6との重なりは、その面積を極力小さくする設計を
しており、ソース電極8とドレイン電極6との間の容量
Csdは、 Csd=ε0 ×8(ε:LC)×25μm2 (面積)÷ 0.3μm(厚さ) =0.0059pF に設定されている。In this embodiment, the overlap between the source electrode 8 and the drain electrode 6 is designed to minimize the area thereof, and the capacitance Csd between the source electrode 8 and the drain electrode 6 is given by: Csd = ε 0 × 8 (ε: LC) × 25 μm 2 (area) ÷ 0.3 μm (thickness) = 0.0059 pF
【0068】一方、液晶容量Clcは、 Clc=ε0 ×8(ε:LC)×40000 μm2 (面積)÷5μm(厚さ) =0.566pF に設定されている。また、上述のように、ΔVMIN =
0.025V、ΔVB/W =3Vである。これらの値を次
式に入力すると、 Csd<(ΔVMIN /ΔVB/W )×Cpix 0.0059pF<(0.025V/3V)×Cpix 従って、Csd<(ΔVMIN /ΔVB/W )×Cpixの
関係を満たすためには、Cpix>0.708pFとす
る必要がある。そこで、本実施形態では、付加容量Cc
sの値を、Ccs+Clc=Cpix>0.708pF
から、Ccs>0.142pFとなるように設定した。On the other hand, the liquid crystal capacitance Clc is set as follows: Clc = ε 0 × 8 (ε: LC) × 40000 μm 2 (area) ÷ 5 μm (thickness) = 0.566 pF. Also, as described above, ΔV MIN =
0.025V, ΔV B / W = 3V. Putting these values into the following equation, Csd <(ΔV MIN / ΔV B / W) × Cpix 0.0059pF <(0.025V / 3V) × Cpix Therefore, Csd <(ΔV MIN / ΔV B / W) × In order to satisfy the relationship of Cpix, it is necessary to satisfy Cpix> 0.708 pF. Therefore, in the present embodiment, the additional capacitance Cc
Let the value of s be Ccs + Clc = Cpix> 0.708 pF
Therefore, it was set so that Ccs> 0.142 pF.
【0069】付加容量10(図3参照)は、誘電体層と
してゲート電極3上の絶縁膜4と同様の膜を利用してお
り、その面積を500μm2 に設定している。このよう
に、付加容量10のサイズは液晶容量に応じて設定され
る。The additional capacitor 10 (see FIG. 3) uses a film similar to the insulating film 4 on the gate electrode 3 as a dielectric layer, and its area is set to 500 μm 2 . As described above, the size of the additional capacitance 10 is set according to the liquid crystal capacitance.
【0070】本実施形態では、ソース信号がフィールド
毎に極性反転する図9に示されるような駆動方法が採用
されるが、本発明は、1ライン書き込み毎に極性反転す
る等の他のあらゆる駆動方法に適用できる。In the present embodiment, a driving method as shown in FIG. 9 in which the polarity of a source signal is inverted for each field is employed. However, the present invention is applicable to any other driving method such as inverting the polarity every line writing. Applicable to the method.
【0071】次に、本実施形態の液晶表示装置の作製方
法について説明する。まず、アクティブマトリクス基板
1については、ガラス基板上にAlを成膜後パターニン
グして、ゲートライン2およびゲート電極3を形成す
る。その後、陽極酸化してAl2 O3 の絶縁膜4を形成
する。次いで、ITOを成膜後パターニングして、画素
電極5およびドレイン電極6を形成する。Next, a method for manufacturing the liquid crystal display device of the present embodiment will be described. First, for the active matrix substrate 1, Al is formed on a glass substrate and then patterned to form gate lines 2 and gate electrodes 3. Thereafter, anodizing is performed to form an insulating film 4 of Al 2 O 3 . Next, a pixel electrode 5 and a drain electrode 6 are formed by patterning after forming an ITO film.
【0072】さらに、犠牲層(図示せず)を成膜し、中
空層に相当する部分をパターニングして残す。次に、A
lおよびSiO2 を積層し、ソースライン7およびソー
ス電極8をパターニング形成する。その後、等方性のプ
ラズマエッチングで犠牲層をエッチングして中空層を形
成し、アクティブマトリクス基板1を作製した。Further, a sacrificial layer (not shown) is formed, and a portion corresponding to the hollow layer is left by patterning. Next, A
1 and SiO 2 are laminated, and the source line 7 and the source electrode 8 are formed by patterning. Thereafter, the hollow layer was formed by etching the sacrificial layer by isotropic plasma etching, and the active matrix substrate 1 was manufactured.
【0073】対向基板11については、絶縁性基板であ
るガラス基板上に、画素電極5に対応する開口部を設け
た遮光膜(図示せず)およびカラーフィルタ(図示せ
ず)を形成し、その上全面に共通電極12を形成した。As for the counter substrate 11, a light-shielding film (not shown) provided with an opening corresponding to the pixel electrode 5 and a color filter (not shown) are formed on a glass substrate which is an insulating substrate. The common electrode 12 was formed on the entire upper surface.
【0074】これら両基板1・11に配向膜(図示せ
ず)を形成した後、両基板1・11を貼り合わせ、その
間に液晶を注入封止して液晶表示装置を作製した。After forming an alignment film (not shown) on both of the substrates 1 and 11, the substrates 1 and 11 were bonded to each other, and liquid crystal was injected and sealed between them to produce a liquid crystal display device.
【0075】なお、ゲートライン2やソースライン7等
の配線・電極の材料は、Ti、Mo、Ta、W、Cu等
も適用可能であり、また、絶縁膜4の材料等、構造、作
製方法についても本実施形態のものに限られない。It is to be noted that Ti, Mo, Ta, W, Cu and the like can be applied to the material of the wiring / electrode such as the gate line 2 and the source line 7, and the structure and manufacturing method such as the material of the insulating film 4. Is not limited to the embodiment.
【0076】本実施形態の液晶表示装置を駆動させて表
示品位を確認した結果、ムラやざらつき、クロストーク
の発生はなく、優れた表示品位が得られることが確認で
きた。The display quality was confirmed by driving the liquid crystal display device of the present embodiment. As a result, it was confirmed that there was no unevenness, roughness, or crosstalk, and excellent display quality was obtained.
【0077】尚、本発明の液晶表示装置は、上述した本
実施形態の液晶表示装置の構成に限定されるものではな
く、例えば、本実施形態では、メカニカルスイッチ14
の構成において中空層に液晶が存在する構成になってい
るが、メカニカルスイッチ14上にカバーフードを設け
る等の他の構成を採用してもよい。Incidentally, the liquid crystal display device of the present invention is not limited to the configuration of the liquid crystal display device of the present embodiment described above. For example, in the present embodiment, the mechanical switch 14 is used.
In the above configuration, the liquid crystal exists in the hollow layer, but another configuration such as providing a cover hood on the mechanical switch 14 may be adopted.
【0078】[0078]
【発明の効果】請求項1の発明の液晶表示装置は、以上
のように、メカニカルスイッチを形成するゲート電極と
ドレイン電極との間の容量値Cgdが、ΔVMIN を表示
画面上で輝度差が認識される液晶層印加電圧差とし、Δ
Vgをゲート信号パルスの振幅値電圧とし、Cpixを
画素容量値とすると、Cgd<(ΔVMIN /ΔVg)×
Cpixの関係を満たす構成である。As described above, in the liquid crystal display device according to the first aspect of the present invention, the capacitance value Cgd between the gate electrode and the drain electrode forming the mechanical switch is ΔV MIN and the luminance difference on the display screen is The difference between the applied voltage of the liquid crystal layer and the Δ
Assuming that Vg is the amplitude value voltage of the gate signal pulse and Cpix is the pixel capacitance value, Cgd <(ΔV MIN / ΔVg) ×
This is a configuration that satisfies the relationship of Cpix.
【0079】これにより、各画素のスイッチング素子と
してメカニカルスイッチを用いているので、スイッチの
オン/オフを導電体の接触/非接触で行い、オン抵抗は
十分低く、オフ抵抗も十分高い。さらに、ゲート電極と
ドレイン電極との間の容量を介して、ゲート信号の変化
が引き起こすドレイン電位の変動量を制限し、表示特性
へ影響することを防止するので、ムラ、ざらつき等の発
生が抑えられる。Thus, since the mechanical switch is used as the switching element of each pixel, the switch is turned on / off by contact / non-contact of the conductor, and the on resistance is sufficiently low and the off resistance is sufficiently high. Furthermore, since the amount of change in the drain potential caused by the change in the gate signal is limited through the capacitance between the gate electrode and the drain electrode, and the influence on the display characteristics is prevented, the occurrence of unevenness and roughness is suppressed. Can be
【0080】それゆえ、表示品位に優れ、画面サイズの
大型化や高精細化にも適した液晶表示装置を提供できる
という効果を奏する。Therefore, there is an effect that it is possible to provide a liquid crystal display device which is excellent in display quality and suitable for enlargement of the screen size and high definition.
【0081】請求項2の発明の液晶表示装置は、以上の
ように、メカニカルスイッチを形成するソース電極とド
レイン電極との間の容量値Csdが、ΔVMIN を表示画
面上で輝度差が認識される液晶層印加電圧差とし、ΔV
B/W を白表示と黒表示が得られる液晶層印加電圧差と
し、Cpixを画素容量値とすると、Csd<(ΔV
MIN /ΔVB/W )×Cpixの関係を満たす構成であ
る。In the liquid crystal display device according to the second aspect of the present invention, as described above, the capacitance value Csd between the source electrode and the drain electrode forming the mechanical switch is ΔV MIN and the luminance difference is recognized on the display screen. ΔV
Assuming that B / W is a voltage difference applied to the liquid crystal layer for obtaining a white display and a black display, and Cpix is a pixel capacitance value, Csd <(ΔV
MIN / ΔV B / W ) × Cpix.
【0082】これにより、各画素のスイッチング素子と
してメカニカルスイッチを用いているので、スイッチの
オン/オフを導電体の接触/非接触で行い、オン抵抗は
十分低く、オフ抵抗も十分高い。さらに、ソース電極と
ドレイン電極との間の容量を介して、ソース信号の変化
が引き起こすドレイン電位の変動量を制限し、表示特性
へ影響することを防止するので、クロストーク等の発生
が抑えられる。Thus, since the mechanical switch is used as the switching element of each pixel, the switch is turned on / off by contact / non-contact of the conductor, and the on resistance is sufficiently low and the off resistance is sufficiently high. Further, the amount of change in the drain potential caused by the change in the source signal is limited through the capacitance between the source electrode and the drain electrode, and the change in the drain potential is prevented from being affected, so that the occurrence of crosstalk or the like is suppressed. .
【0083】それゆえ、表示品位に優れ、画面サイズの
大型化や高精細化にも適した液晶表示装置を提供できる
という効果を奏する。Therefore, there is an effect that it is possible to provide a liquid crystal display device which is excellent in display quality and suitable for enlargement of the screen size and high definition.
【0084】請求項3の発明の液晶表示装置は、以上の
ように、請求項1または2の構成において、前記液晶層
印加電圧差ΔVMIN における輝度比率差が5%より小さ
い構成である。According to a third aspect of the present invention, as described above, in the configuration of the first or second aspect, the luminance ratio difference in the liquid crystal layer applied voltage difference ΔV MIN is smaller than 5%.
【0085】それゆえ、ドレイン電位が変動しても、表
示画面上で輝度差はほとんど認識されなくなるという効
果を奏する。Therefore, even if the drain potential fluctuates, there is an effect that the luminance difference is hardly recognized on the display screen.
【0086】請求項4の発明の液晶表示素子は、以上の
ように、請求項1ないし3のいずれかの構成において、
前記画素容量が、前記画素電極と該画素電極に対向した
共通電極との間の液晶容量、および、該画素電極と該画
素電極と同一基板上に配置された付加容量線との間の付
加容量を並列して構成されている。As described above, the liquid crystal display device of the invention according to claim 4 has the structure according to any one of claims 1 to 3,
The pixel capacitance is a liquid crystal capacitance between the pixel electrode and a common electrode facing the pixel electrode, and an additional capacitance between the pixel electrode and an additional capacitance line disposed on the same substrate as the pixel electrode. Are configured in parallel.
【0087】それゆえ、画素容量を液晶容量以上の任意
の値に設定することができ、ドレイン電位の変動を容易
に抑制できるという効果を奏する。Therefore, it is possible to set the pixel capacitance to an arbitrary value equal to or larger than the liquid crystal capacitance, and it is possible to easily suppress the fluctuation of the drain potential.
【図1】本発明の実施の一形態に係る液晶表示装置の印
加電圧と透過率との関係を示すグラフである。FIG. 1 is a graph showing a relationship between an applied voltage and a transmittance of a liquid crystal display device according to an embodiment of the present invention.
【図2】上記液晶表示装置の透過率比率差が5%となる
微小電圧変化量と印加電圧との関係を示すグラフであ
る。FIG. 2 is a graph showing a relationship between an applied voltage and a minute voltage change amount at which a transmittance ratio difference of the liquid crystal display device is 5%.
【図3】上記液晶表示装置の一方の基板であるアクティ
ブマトリクス基板を示す平面図である。FIG. 3 is a plan view showing an active matrix substrate which is one substrate of the liquid crystal display device.
【図4】図3中のA−A線における断面図である。FIG. 4 is a cross-sectional view taken along line AA in FIG.
【図5】上記液晶表示装置における各画素の等価回路図
である。FIG. 5 is an equivalent circuit diagram of each pixel in the liquid crystal display device.
【図6】従来の液晶表示装置に設けられたアクティブマ
トリクス基板を示す平面図である。FIG. 6 is a plan view showing an active matrix substrate provided in a conventional liquid crystal display device.
【図7】図6中のB−B線における断面図である。FIG. 7 is a sectional view taken along line BB in FIG. 6;
【図8】従来の液晶表示装置における各画素の等価回路
図である。FIG. 8 is an equivalent circuit diagram of each pixel in a conventional liquid crystal display device.
【図9】駆動波形を示すタイミングチャートであり、ゲ
ート信号やソース信号の変化がドレイン電位を変化させ
ることを説明する図である。FIG. 9 is a timing chart showing driving waveforms, and is a diagram for explaining that a change in a gate signal or a source signal changes a drain potential.
1・11 基板(一対の基板) 2 ゲートライン 3 ゲート電極 4 絶縁膜 5 画素電極 6 ドレイン電極 7 ソースライン 8 ソース電極 9 付加容量線 10 付加容量 12 共通電極 13 液晶層 14 メカニカルスイッチ DESCRIPTION OF SYMBOLS 1 * 11 Substrate (a pair of substrates) 2 Gate line 3 Gate electrode 4 Insulating film 5 Pixel electrode 6 Drain electrode 7 Source line 8 Source electrode 9 Additional capacitance line 10 Additional capacitance 12 Common electrode 13 Liquid crystal layer 14 Mechanical switch
Claims (4)
基板の一方に複数のゲートラインとソースラインとが互
いに交差するように配置され、該ゲートラインと該ソー
スラインとに囲まれた各領域に画素電極が設けられ、各
ソースラインからメカニカルスイッチを介して対応する
画素電極に信号を供給し、各画素に電圧印加する液晶表
示装置において、 前記メカニカルスイッチを形成するゲート電極とドレイ
ン電極との間の容量値Cgdが、ΔVMIN を表示画面上
で輝度差が認識される液晶層印加電圧差とし、ΔVgを
ゲート信号パルスの振幅値電圧とし、Cpixを画素容
量値とすると、Cgd<(ΔVMIN /ΔVg)×Cpi
xの関係を満たすことを特徴とする液晶表示装置。1. A liquid crystal layer is provided between a pair of substrates, and a plurality of gate lines and source lines are disposed on one of the pair of substrates so as to intersect with each other, and are surrounded by the gate lines and the source lines. A pixel electrode is provided in each of the formed regions, a signal is supplied from each source line to a corresponding pixel electrode via a mechanical switch, and a voltage is applied to each pixel.In a liquid crystal display device, a gate electrode forming the mechanical switch is provided. When a capacitance value Cgd between the drain electrode and ΔV MIN is a voltage difference applied to a liquid crystal layer at which a luminance difference is recognized on a display screen, ΔVg is an amplitude value voltage of a gate signal pulse, and Cpix is a pixel capacitance value, Cgd <(ΔV MIN / ΔVg) × Cpi
A liquid crystal display device satisfying a relationship of x.
基板の一方に複数のゲートラインとソースラインとが互
いに交差するように配置され、該ゲートラインと該ソー
スラインとに囲まれた各領域に画素電極が設けられ、各
ソースラインからメカニカルスイッチを介して対応する
画素電極に信号を供給し、各画素に電圧印加する液晶表
示装置において、 前記メカニカルスイッチを形成するソース電極とドレイ
ン電極との間の容量値Csdが、ΔVMIN を表示画面上
で輝度差が認識される液晶層印加電圧差とし、ΔVB/W
を白表示と黒表示が得られる液晶層印加電圧差とし、C
pixを画素容量値とすると、Csd<(ΔVMIN /Δ
VB/W )×Cpixの関係を満たすことを特徴とする液
晶表示装置。2. A liquid crystal layer is provided between a pair of substrates, and a plurality of gate lines and source lines are arranged on one of the pair of substrates so as to intersect with each other, and are surrounded by the gate lines and the source lines. A pixel electrode is provided in each of the regions, and a signal is supplied from each source line to a corresponding pixel electrode via a mechanical switch, and a voltage is applied to each pixel. In the liquid crystal display device, a source electrode forming the mechanical switch is provided. capacitance Csd between the drain electrode, and a liquid crystal layer applied voltage difference luminance difference can be recognized on the display screen ΔV MIN, ΔV B / W
Is the voltage difference applied to the liquid crystal layer at which a white display and a black display are obtained.
If pix is a pixel capacitance value, Csd <(ΔV MIN / Δ
V B / W ) × Cpix.
度比率差が5%より小さいことを特徴とする請求項1ま
たは2記載の液晶表示装置。3. The liquid crystal display device according to claim 1, wherein a difference in luminance ratio at the voltage difference ΔV MIN applied to the liquid crystal layer is smaller than 5%.
極に対向した共通電極との間の液晶容量、および、該画
素電極と該画素電極と同一基板上に配置された付加容量
線との間の付加容量を並列して構成されていることを特
徴とする請求項1ないし3のいずれか1項に記載の液晶
表示装置。4. The liquid crystal display device according to claim 1, wherein the pixel capacitance is a liquid crystal capacitance between the pixel electrode and a common electrode facing the pixel electrode, and an additional capacitance line disposed on the same substrate as the pixel electrode and the pixel electrode. The liquid crystal display device according to any one of claims 1 to 3, wherein the additional capacitors are arranged in parallel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080198A JP3795213B2 (en) | 1998-01-22 | 1998-01-22 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080198A JP3795213B2 (en) | 1998-01-22 | 1998-01-22 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11212059A true JPH11212059A (en) | 1999-08-06 |
| JP3795213B2 JP3795213B2 (en) | 2006-07-12 |
Family
ID=11760449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1080198A Expired - Fee Related JP3795213B2 (en) | 1998-01-22 | 1998-01-22 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3795213B2 (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008151823A (en) * | 2006-12-14 | 2008-07-03 | Seiko Epson Corp | Pixel circuit, electro-optical device using the same, driving method thereof, and electronic apparatus |
| JP2009122143A (en) * | 2007-11-09 | 2009-06-04 | Seiko Epson Corp | Active matrix device, electro-optical display device, and electronic apparatus |
| JP2009122144A (en) * | 2007-11-09 | 2009-06-04 | Seiko Epson Corp | Active matrix device, electro-optical display device, and electronic apparatus |
| JP2009134256A (en) * | 2007-11-09 | 2009-06-18 | Seiko Epson Corp | Active matrix device, switching element manufacturing method, electro-optical display device, and electronic apparatus |
| JP2009139444A (en) * | 2007-12-03 | 2009-06-25 | Seiko Epson Corp | ELECTRO-OPTICAL DISPLAY DEVICE AND ELECTRONIC DEVICE |
| JP2010157469A (en) * | 2009-01-05 | 2010-07-15 | Seiko Epson Corp | Switching element substrate and manufacturing method thereof, electrooptic device, and projector |
| JP2010224397A (en) * | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | Electro-optical device and driving method thereof, switch and manufacturing method thereof, and electronic apparatus |
| JP2010224396A (en) * | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | Electro-optical device and driving method thereof, switch and manufacturing method thereof, and electronic apparatus |
| JP2010231169A (en) * | 2009-08-26 | 2010-10-14 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| JP2012123407A (en) * | 2012-01-27 | 2012-06-28 | Seiko Epson Corp | Electro optical device and electronic apparatus |
| US8223285B2 (en) | 2007-11-09 | 2012-07-17 | Seiko Epson Corporation | Active matrix device, method for manufacturing switching element, electro-optical display device, and electronic apparatus |
| JP2014056244A (en) * | 2013-10-02 | 2014-03-27 | Seiko Epson Corp | Electro-optic device and electronic equipment |
-
1998
- 1998-01-22 JP JP1080198A patent/JP3795213B2/en not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008151823A (en) * | 2006-12-14 | 2008-07-03 | Seiko Epson Corp | Pixel circuit, electro-optical device using the same, driving method thereof, and electronic apparatus |
| US7952041B2 (en) | 2007-11-09 | 2011-05-31 | Seiko Epson Corporation | Active-matrix device, electro-optical display device, and electronic apparatus |
| JP2009122143A (en) * | 2007-11-09 | 2009-06-04 | Seiko Epson Corp | Active matrix device, electro-optical display device, and electronic apparatus |
| JP2009122144A (en) * | 2007-11-09 | 2009-06-04 | Seiko Epson Corp | Active matrix device, electro-optical display device, and electronic apparatus |
| JP2009134256A (en) * | 2007-11-09 | 2009-06-18 | Seiko Epson Corp | Active matrix device, switching element manufacturing method, electro-optical display device, and electronic apparatus |
| US7692195B2 (en) | 2007-11-09 | 2010-04-06 | Seiko Epson Corporation | Active-matrix device, electro-optical display device, and electronic apparatus |
| US8223285B2 (en) | 2007-11-09 | 2012-07-17 | Seiko Epson Corporation | Active matrix device, method for manufacturing switching element, electro-optical display device, and electronic apparatus |
| US8013849B2 (en) | 2007-11-09 | 2011-09-06 | Seiko Epson Corporation | Active-matrix device, electro-optical display device, and electronic apparatus |
| JP2009139444A (en) * | 2007-12-03 | 2009-06-25 | Seiko Epson Corp | ELECTRO-OPTICAL DISPLAY DEVICE AND ELECTRONIC DEVICE |
| US7999987B2 (en) | 2007-12-03 | 2011-08-16 | Seiko Epson Corporation | Electro-optical display device and electronic device |
| JP2010157469A (en) * | 2009-01-05 | 2010-07-15 | Seiko Epson Corp | Switching element substrate and manufacturing method thereof, electrooptic device, and projector |
| JP2010224396A (en) * | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | Electro-optical device and driving method thereof, switch and manufacturing method thereof, and electronic apparatus |
| JP2010224397A (en) * | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | Electro-optical device and driving method thereof, switch and manufacturing method thereof, and electronic apparatus |
| JP2010231169A (en) * | 2009-08-26 | 2010-10-14 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| JP2012123407A (en) * | 2012-01-27 | 2012-06-28 | Seiko Epson Corp | Electro optical device and electronic apparatus |
| JP2014056244A (en) * | 2013-10-02 | 2014-03-27 | Seiko Epson Corp | Electro-optic device and electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3795213B2 (en) | 2006-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707524B2 (en) | Fringe field switching mode liquid crystal display, and fabrication method therefor | |
| JP3062090B2 (en) | Liquid crystal display | |
| JP4731206B2 (en) | Liquid crystal display | |
| US6404474B1 (en) | Horizontal electric field LCD with increased capacitance between pixel and common electrodes | |
| KR100371757B1 (en) | Active matrix type liquid crystal display | |
| JP3646999B2 (en) | Transmission type liquid crystal display device | |
| JPH10221705A (en) | Liquid crystal display element | |
| JP2002040480A (en) | Liquid crystal display | |
| JP3795213B2 (en) | Liquid crystal display | |
| US7061553B2 (en) | Substrate for display device and display device equipped therewith | |
| US6115089A (en) | Active-matrix type liquid crystal display device | |
| JP2003207794A (en) | Active matrix type display device | |
| JP4559721B2 (en) | Pixel structure of liquid crystal display, liquid crystal display driving method and driving circuit | |
| US6717628B2 (en) | Liquid crystal display device | |
| JP4213356B2 (en) | Liquid crystal display | |
| JP5213596B2 (en) | Liquid crystal display | |
| US10048555B2 (en) | Array substrate, manufacturing method thereof and display device | |
| JP2000292802A (en) | Horizontal electric field type active matrix liquid crystal display | |
| JPH0933890A (en) | Driving method for liquid crystal display device | |
| JPH05251700A (en) | Thin film field effect type transistor | |
| JP2002202493A (en) | Liquid crystal display | |
| JPH1184416A (en) | Liquid crystal display device | |
| JP2002131780A (en) | Liquid crystal display | |
| JPH11305262A (en) | Liquid crystal display device and its manufacture | |
| JP2000111953A (en) | Active matrix type liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060412 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |