JPH11203168A - Hardware specification control verification system - Google Patents
Hardware specification control verification systemInfo
- Publication number
- JPH11203168A JPH11203168A JP10004560A JP456098A JPH11203168A JP H11203168 A JPH11203168 A JP H11203168A JP 10004560 A JP10004560 A JP 10004560A JP 456098 A JP456098 A JP 456098A JP H11203168 A JPH11203168 A JP H11203168A
- Authority
- JP
- Japan
- Prior art keywords
- state transition
- control specification
- hardware
- control
- machine program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 ソフトウェアプログラムの上位概念とハード
ウェアを併用して制御仕様を検証する装置を得る。
【解決手段】 状態遷移図で記述された制御仕様の状態
変化をシミュレーションする状態遷移機械プログラムを
備えた計算機と、状態遷移機械プログラムからのハード
ウェア制御情報を受けて対応するハードウェア部分要素
を駆動制御する通信インターフェースとを備えて、入力
である制御仕様検証手続きに基づいて状態遷移図で記述
された制御仕様を順次動作させて制御仕様検証結果を得
るようにした。
(57) [Summary] [PROBLEMS] To obtain an apparatus for verifying a control specification by using both a general concept of a software program and hardware. SOLUTION: A computer provided with a state transition machine program for simulating a state change of a control specification described in a state transition diagram, and a corresponding hardware partial element driven by receiving hardware control information from the state transition machine program A communication interface for controlling is provided, and a control specification described in a state transition diagram is sequentially operated based on a control specification verification procedure as an input to obtain a control specification verification result.
Description
【0001】[0001]
【発明の属する技術分野】この発明は、ソフトウェア組
み込み製品のソフトウェア部分の開発に先立って部分的
なハードウェア要素を併用して正しい仕様を確定する装
置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for determining correct specifications by using partial hardware elements prior to the development of a software part of a software embedded product.
【0002】[0002]
【従来の技術】製品製作の順序としては、(1)設計仕
様の記述、(2)仕様の正しさの検証、(3)仕様に基
づくハードウェア、ソフトウェアの開発、(4)システ
ム試験、を経て、最終製品が確定する。この間に、上述
の工程間で手戻りがあり、この手戻りをできるだけ、初
期のまたは上流の段階で減らすことが高品質の製品を短
時間で生み出すの大切なこととされている。ソフトウェ
ア組み込み製品は、ソフトウェアとこれによって制御さ
れるハードウェアから構成される。これら両者の分担
は、まず最初に制御仕様に基づいて決められ、それぞれ
が機能分担して実現される。2. Description of the Related Art The order of product production includes (1) description of design specifications, (2) verification of correctness of specifications, (3) development of hardware and software based on specifications, and (4) system test. After that, the final product is determined. During this time, there is a rework between the above-mentioned processes, and it is important to reduce this rework as early as possible or at an upstream stage to produce a high quality product in a short time. Software-embedded products are composed of software and hardware controlled by the software. The sharing of these two is first determined based on the control specifications, and each is realized by sharing the functions.
【0003】ところで、一般的には制御仕様は、自然言
語を主に用いて記述されるが、一部の制御仕様は、形式
的な記述図法を用いて記述される。この形式的な記述図
法の中に、状態遷移図がある。状態遷移図とは、製品が
取り得る状態と、その状態が移り変わる(状態遷移)た
めのイベントや条件、また、状態中での製品の振る舞い
を記述している。状態遷移図に関しては、その後の計算
機によるシミュレーションや解析が容易であり、組み込
み製品の制御仕様を記述するのに適したもである。ま
た、シミュレーションのために、この状態遷移図で記述
された制御仕様を表現する状態遷移機械プログラムが開
発されている。従って、製品の制御仕様を状態遷移図を
用いて記述すれば、この内容を計算機上で等価な状態遷
移機械プログラムで表現でき、計算機によって仕様の検
証を行うことができる。しかし、これはソフトウェアに
よるシミュレーションであり、実際のハードウェアを用
いた場合の微妙な出力変化までもシミュレーションはで
きない。[0003] In general, control specifications are described mainly using a natural language, but some control specifications are described using a formal description drawing method. A state transition diagram is included in this formal notation. The state transition diagram describes possible states of the product, events and conditions for the state to change (state transition), and behavior of the product in the state. The state transition diagram is easy to simulate and analyze by a computer thereafter, and is suitable for describing control specifications of an embedded product. For simulation, a state transition machine program expressing control specifications described in the state transition diagram has been developed. Therefore, if the control specification of a product is described using a state transition diagram, this content can be expressed by an equivalent state transition machine program on a computer, and the specification can be verified by the computer. However, this is a software simulation, and it is not possible to simulate even a subtle output change when using actual hardware.
【0004】例えば、空調機の場合、実際の風をハード
ウェアから吹き出させることを行わないと、空調機に要
求された快適性の機能仕様が妥当かという検証はできな
い。また、他の例として、洗濯機の場合、実際に洗濯槽
を回転させ、洗濯を行わないと、開発中の洗濯機の洗濯
物に及ぼす性能の検証はできない。上述のハードウェア
部分を全てソフトウェアで模擬する構成も考えられる
が、空調機の場合は風の流れ、洗濯機の場合は水の動き
といったハードウェアに付随する周囲環境を計算機上で
模擬することは大変困難な作業であり、また、その模擬
規模も大きくなる。従って、組み込み製品の機能仕様の
妥当性を検証する場合に、部分的にハードウェアは実物
を用いて、組み込みソフトウェア部分と併用して仕様検
証をすることが望ましい。従来は、この機能仕様の検証
は、仕様満たすソフトウェアが開発された後、この開発
されたソフトウェアと実際のハードウェア部分を組み合
わせて行い、この組み合わせ結果による検証によって機
能仕様に不具合がある場合には、再びソフトウェア開発
を行う。この組み合わせ作業により、製品の開発に時間
がかかっていた。[0004] For example, in the case of an air conditioner, it is not possible to verify whether the functional specifications of the comfort required for the air conditioner are appropriate unless the actual wind is blown out of hardware. As another example, in the case of a washing machine, the performance of the washing machine under development on the laundry cannot be verified unless the washing tub is actually rotated and the washing is performed. A configuration in which all of the above hardware parts are simulated by software is also conceivable. It is a very difficult task, and its simulation scale is also large. Therefore, when verifying the validity of the function specification of the embedded product, it is desirable to partially use the actual hardware and verify the specification together with the embedded software part. Conventionally, verification of this functional specification is performed after software that satisfies the specification has been developed, and then the developed software is combined with the actual hardware part. , Do software development again. Due to this combination work, product development took time.
【0005】例えば、特開平5−108411号公報の
制御システムのシミュレーション装置によれば、ハード
ウェア側を全てソフトウェアシミュレーションによって
ハードウェアと組み込みソフトウェアの協調システムを
シミュレートする装置が開示されている。しかし、この
装置も実際のハードウェアを用いてはいないので、ハー
ドウェア環境の正確な模擬ができない。For example, according to a control system simulation apparatus disclosed in Japanese Patent Application Laid-Open No. 5-108411, an apparatus for simulating a cooperative system of hardware and embedded software by software simulation on all hardware sides is disclosed. However, this device does not use actual hardware, and therefore cannot accurately simulate the hardware environment.
【0006】[0006]
【発明が解決しようとする課題】上述のように、組み込
みソフトウェアを用いた製品の開発においては、最終的
には、ハードウェア部分を協調動作させないと製品仕様
の検証が終了できない。従来は、この試験をソフトウェ
ア部分の開発後に行うようにしていたので、製品開発ま
でに時間がかかるという課題があった。As described above, in the development of a product using embedded software, verification of the product specification cannot be completed unless the hardware part is operated in cooperation. Conventionally, this test was performed after the development of the software part, so that there was a problem that it took time to develop the product.
【0007】この発明は、上記の課題を解消するために
なされたもので、制御仕様をソフトウェアの上位概念で
ある状態遷移図で記述し、ハードウェア部分要素と協調
して検証することで、開発期間を短縮する装置を得るこ
とを目的とする。The present invention has been made to solve the above-mentioned problems, and is developed by describing a control specification in a state transition diagram, which is a superordinate concept of software, and verifying the control specification in cooperation with hardware partial elements. The aim is to obtain a device that shortens the period.
【0008】[0008]
【課題を解決するための手段】この発明に係るハードウ
ェア併用制御仕様検証装置は、状態遷移図で記述された
制御仕様の状態変化をシミュレーションする状態遷移機
械プログラムを備えた計算機と、状態遷移機械プログラ
ムからのハードウェア制御情報を受けて対応するハード
ウェア部分要素を駆動制御する通信インタフェースとを
備えて、入力である制御仕様検証手続きに基づいて状態
遷移図で記述された制御仕様を順次動作させて制御仕様
検証結果を得るようにした。A hardware-based control specification verification apparatus according to the present invention includes a computer having a state transition machine program for simulating a state change of a control specification described in a state transition diagram, and a state transition machine. A communication interface for receiving and controlling hardware control information from the program to drive and control the corresponding hardware subelements, and sequentially operate the control specifications described in the state transition diagram based on the control specification verification procedure as an input. To obtain control specification verification results.
【0009】また更に、状態遷移機械プログラムは、外
部からの状態更新信号があれば状態遷移をシミュレーシ
ョンするようにし、通信インタフェースは、ハードウェ
ア部分要素からの入力情報を受けて対応するハードウェ
ア状態更新信号として状態遷移機械プログラムに送信す
るようにした。Furthermore, the state transition machine program simulates a state transition when there is an external state update signal, and the communication interface receives input information from the hardware partial element and updates the corresponding hardware state update. It is sent as a signal to the state transition machine program.
【0010】また更に、通信インタフェースは、複数の
ハードウェア部分要素の駆動制御と、必要があれば複数
のハードウェア部分要素からの入力情報の送信を行い、
状態遷移機械プログラムとは1つの通信路を介して全て
の情報を送受信するようにした。Still further, the communication interface controls the driving of the plurality of hardware sub-elements and, if necessary, transmits input information from the plurality of hardware sub-elements.
All information is transmitted / received to / from the state transition machine program via one communication path.
【0011】また更に、制御仕様検証手続きは、結果の
期待値も入力しておき、状態遷移機械プログラムは、動
作させた制御仕様検証結果が結果の期待値と異なる場合
はNG出力をさせるようにした。In the control specification verification procedure, the expected value of the result is also inputted, and the state transition machine program outputs NG when the operated control specification verification result is different from the expected value of the result. did.
【0012】[0012]
【発明の実施の形態】実施の形態1.状態遷移図で記述
された制御仕様の状態変化をシミュレーションする状態
遷移機械プログラムを備えた計算機と、このプログラム
からのハードウェア制御情報を受けて対応するハードウ
ェア部分要素を駆動制御し、また、ハードウェア部分要
素からの入力情報をプログラム部分に送信する通信イン
タフェースを備えた制御仕様検証装置を説明する。図1
は、本実施の形態における制御仕様検証装置の構成図で
ある。図において、1は入出力装置であり、状態遷移図
で記述された制御仕様を入力し、また、その結果を規定
する制御仕様検証手続を入力し、後述の状態遷移機械プ
ログラムを備えた計算機からの出力結果である制御仕様
検証結果を表示するものである。2は計算機であり、以
下の要素から構成される。即ち、3の入力である状態遷
移図で記述された制御仕様を収めたファイル、4の入力
である制御仕様検証手続を収めたファイル、5の検証手
続変換処理プログラム、6の制御仕様検証実行ファイル
で、これは制御仕様検証手続ファイル4中の制御仕様を
検証手続変換処理プログラム5によって変換した計算機
が認識可能な手続である。7の状態遷移機械プログラ
ム、8の制御仕様検証結果を収めたファイルで、これは
状態遷移機械プログラムが制御仕様検証実行ファイル5
の実行結果を収めたものである。9の状態遷移機械の制
御情報管理処理で、これは状態遷移機械プログラム7が
発生するイベント毎に内部の状態を遷移させ、その変化
を基にハードウェア制御情報を更新するものである。1
0のハードウェア制御情報ファイルで、これは状態遷移
機械の制御情報管理処理9のハードウェア対応部分の結
果情報を記憶するファイルである。更に、11の計算機
側制御情報通信処理部分で構成されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 A computer provided with a state transition machine program for simulating a state change of the control specification described in the state transition diagram, and receiving and controlling hardware control information from the program to drive and control corresponding hardware partial elements; A description will be given of a control specification verification device including a communication interface for transmitting input information from a wear part element to a program part. FIG.
1 is a configuration diagram of a control specification verification device according to the present embodiment. In the figure, reference numeral 1 denotes an input / output device, which inputs a control specification described in a state transition diagram, inputs a control specification verification procedure for defining the result, and receives a control specification from a computer having a state transition machine program described later. The control specification verification result, which is the output result, is displayed. Reference numeral 2 denotes a computer, which includes the following elements. That is, a file containing the control specifications described in the state transition diagram which is an input of 3, a file containing a control specification verification procedure which is an input of 4, a verification procedure conversion processing program of 5, a control specification verification execution file of 6 This is a procedure recognizable by a computer that has converted the control specification in the control specification verification procedure file 4 by the verification procedure conversion processing program 5. 7 is a file containing a state transition machine program and a control specification verification result of 8;
Is the result of the execution. In the control information management process of the state transition machine 9, the internal state is changed for each event generated by the state transition machine program 7, and the hardware control information is updated based on the change. 1
0 is a hardware control information file, which is a file for storing result information of a hardware-corresponding portion of the control information management processing 9 of the state transition machine. Further, it is composed of eleven computer-side control information communication processing parts.
【0013】ところで、制御仕様の確定までのフローを
図2に示す。制御仕様を検証して正しい制御仕様を確定
するまでには、ステップS101(以後、ステップの記
述を省略する)〜S112までを繰り返して最終的に確
定する。制御仕様の検証のために、制御仕様をSTAT
ECHARTで記述する。状態遷移図は、種々の特徴が
あり、近来よく用いられるようになったが、この記述方
式の1つとして、STATECHARTが有力である。
このSTATECHARTは、オブジェクト指向方法論
の1つで、OMT法と呼ばれる手法の中のモデルでも用
いられている方法である。STATECHARTは、例
えば、David Harel and Naama
d:The STATEMATE Semantics
of Statecharts,submitted
forprblication.(Revised
version of “TheSemantics
of Statecharts”,Tech.Repo
rt,i−Logix,Inc.(1989))の文献
で紹介されていて、STATEMATEという商品で実
売されている。このSTATECHARTは、従来の状
態遷移図に階層性及び並行性の概念を取り入れているの
で、大規模なシステムを記述することもでき、更に、そ
の文法や意味論に関しても研究が進んでいる。また、更
に、計算機上でSTATECHARTを用いてシステム
の制御仕様記述すると、これを等価な状態遷移機械プロ
グラムに変換する手法も既に開発されている。従って、
本実施の形態において、制御仕様をSTATECHAR
Tで記述すると、計算機がこれと等価な状態遷移機械プ
ログラム7に変換してくれる。また、この制御仕様を検
証するために、S102で制御仕様検証手続を記述入力
する。FIG. 2 shows a flow until the control specifications are determined. Until the control specification is verified and the correct control specification is determined, steps S101 (hereinafter, the description of the steps is omitted) to S112 are repeated to finally determine. STAT control specifications for verification of control specifications
Describe in ECHART. State transition diagrams have various features and have come to be used frequently in recent years. As one of the description systems, STATETECHART is influential.
This STARTTECHART is one of the object-oriented methodologies, and is a method used also in a model in a method called an OMT method. STATETECHART is, for example, David Harel and Naama
d: The STATETEM Semantics
of Statescharts, submitted
forprblication. (Revised
version of “TheSemantics
of Statesarts ", Tech. Repo
rt, i-Logix, Inc. (1989)), and sold in a product called STATEMATE. Since this STATETECHART incorporates the concept of hierarchy and concurrency into a conventional state transition diagram, it can describe a large-scale system, and its grammar and semantics are being studied. Furthermore, a method of converting the system control specification into an equivalent state transition machine program by describing the control specification of the system using STATETECHART on a computer has already been developed. Therefore,
In this embodiment, the control specification is STATECHAR.
If described by T, the computer converts it into a state transition machine program 7 equivalent to this. In order to verify the control specification, a control specification verification procedure is described and input in S102.
【0014】図3は、STATECHARTの例を示す
図である。図1のS103で、計算機2は制御仕様検証
手続ファイル4を検証手続変換処理プログラムにより制
御仕様検証実行ファイル6に変換する。同様に、S10
4でSTATECHARTで記述された制御仕様を等価
な状態遷移機械プログラム7に変換する。更に、そのプ
ログラムによってS105で計算機2は、制御仕様検証
実行ファイル6に基づいて、状態遷移機械プログラム7
を実行して制御仕様検証結果ファイル8を得る。この制
御仕様検証結果ファイル8を、例えば、入出力装置1で
出力して、S106で制御仕様結果を確認する。制御仕
様検証結果に誤りがあれば、S108でSTATECH
ARTで記述された制御仕様を修正し、再び同じ処理を
繰り返す。S107で制御仕様検証結果に誤りがなくな
ると、例えば、通信インタフェース装置12を協調動作
させ、S109で制御仕様の妥当性を確認する。通信イ
ンタフェース装置12は、上述のように、計算機2とハ
ードウェア装置16との間の入出力装置を行うものであ
り、以下の要素から構成される。即ち、13のハードウ
ェア側制御情報通信装置と14のハードウェア制御情報
ファイルと15のハードウェア駆動装置から構成され
る。図1の構成による具体的な動作は後に詳述するが、
この併用動作により、S110で仕様の妥当性に問題が
ある場合は、S111で再びSTATECHARTで記
述された制御仕様を修正し、これに基づいて、S112
で計算機2が状態遷移機械プログラムに変換して、制御
仕様検証実行ファイル6を順次実行して制御仕様検証結
果ファイル8を得る。最終的に、S110で仕様の妥当
性に問題がなければ、そこで制御仕様が確定する。以
下、具体的な製品に基づいて、装置の動作を説明する。FIG. 3 is a diagram showing an example of a STARTTECHART. In S103 of FIG. 1, the computer 2 converts the control specification verification procedure file 4 into a control specification verification execution file 6 by a verification procedure conversion processing program. Similarly, S10
In step 4, the control specification described in STATETECHART is converted into an equivalent state transition machine program 7. Further, the computer 2 causes the computer 2 to execute the state transition machine program 7 based on the control specification verification execution file 6 in S105.
To obtain the control specification verification result file 8. The control specification verification result file 8 is output by, for example, the input / output device 1, and the control specification result is confirmed in S106. If there is an error in the control specification verification result, STATECH in S108
The control specification described in the ART is corrected, and the same processing is repeated again. If there is no error in the control specification verification result in S107, for example, the communication interface device 12 is operated in cooperation, and in S109, the validity of the control specification is confirmed. As described above, the communication interface device 12 serves as an input / output device between the computer 2 and the hardware device 16, and includes the following elements. That is, it is composed of 13 hardware control information communication devices, 14 hardware control information files, and 15 hardware drive devices. The specific operation according to the configuration of FIG. 1 will be described in detail later.
If there is a problem in the validity of the specification in S110 due to this combined operation, the control specification described in STATETECHART is corrected again in S111, and based on this, the
Then, the computer 2 converts the program into a state transition machine program and sequentially executes the control specification verification execution file 6 to obtain a control specification verification result file 8. Finally, if there is no problem in the validity of the specification in S110, the control specification is determined there. Hereinafter, the operation of the apparatus will be described based on a specific product.
【0015】図4は、計算機2が行う主として状態遷移
機械プログラム7部分が行う処理フローチャートの図で
ある。図5は、通信インタフェース装置12が行う処理
フローチャートの図である。図6は、図1の構成を具体
的にハードウェア要素部分として空調機の室内機を用い
た場合の構成図である。また、図7は、以下に説明する
入力としての検証前のSTATECHARTの例を示す
図である。図8は、STATECHARTに付随して入
力される空調機のリアクションの例を示す図である。計
算機2の状態遷移機械プログラム7は、図7のSTAT
ECHARTと図8の空調機のリアクションに基づい
て、これを模擬し、STATECHART上で記入され
ている電源ON、電源OFFなどのイベントを全て状態
遷移機械プログラムで発生させる。FIG. 4 is a flowchart of a process mainly performed by the state transition machine program 7 performed by the computer 2. FIG. 5 is a flowchart of a process performed by the communication interface device 12. FIG. 6 is a configuration diagram in the case where an indoor unit of an air conditioner is used as the hardware element part specifically of the configuration of FIG. FIG. 7 is a diagram showing an example of a state mark before verification as an input described below. FIG. 8 is a diagram illustrating an example of a reaction of an air conditioner that is input in association with STARTTECHART. The state transition machine program 7 of the computer 2 has the STAT of FIG.
This is simulated based on the reaction of the ECHART and the air conditioner shown in FIG. 8, and all the events such as power ON and power OFF written on the STATECHART are generated by the state transition machine program.
【0016】図9は、制御仕様検証手続ファイルの例を
示す図である。図に示すように、例えば、図7のSTA
TECHARTで示される各種の運転モードの確認、リ
セット、電源ON、異常発生のようにイベントによる遷
移をそれぞれ表示確認をしたり、電源ONの運転モード
の状態の確認を指定している。即ち、 (1)初期の状態から電源をONにすることで、運転モ
ードが「正常運転中」になり、異常を発生させることで
運転モードが「異常運転中」になり、リセットすること
で運転モードが「停止中」になることを確認するもので
ある。 (2)(1)に続いて、電源をONすることで運転モー
ドが「正常運転中」になり、異常を発生させることで運
転モードが「異常運転中」になり、電源をOFFするこ
とで運転モードが「停止中」となることを確認するもの
である。図9の制御仕様検証手続ファイル4は、開始、
終了宣言部分の追加と以下のキーワードが変換される
と、図10ないし図12に示される制御仕様検証実行フ
ァイル6に変換される。即ち、 表示(X)−〉 WRITE(out_dat,‘X’,‘=’,X,‘\n’); 確認(DAT,COMP_DAT)−〉 WRITE(out_dat,‘\n**’,‘DAT’,‘KAKUNI N**\n’); WRITE(out_dat,‘DAT’,‘=’,DAT,‘\n’); IF(DAT=COMP_DAT) THEN WRITE(out_dat,‘/*****O.K.**** */\n’); ELSE WRITE(out_dat,‘/*****N.G.**** */\n’); END IF; WRITE(out_dat,‘\n’);FIG. 9 is a diagram showing an example of a control specification verification procedure file. As shown in the figure, for example, the STA of FIG.
Various operation modes indicated by TECHART, such as confirmation, reset, power-on, and occurrence of an abnormality, are displayed and confirmed, and the state of the power-on operation mode is specified. That is, (1) When the power is turned on from the initial state, the operation mode becomes “normal operation”, and when an abnormality is generated, the operation mode becomes “abnormal operation”. This is to confirm that the mode is "stopping". (2) Subsequent to (1), when the power is turned on, the operation mode becomes “normal operation”, and when an abnormality is generated, the operation mode becomes “abnormal operation”, and when the power is turned off, the operation mode becomes “abnormal operation”. This is to confirm that the operation mode is "stopping". The control specification verification procedure file 4 in FIG.
When the addition of the end declaration part and the conversion of the following keywords are performed, they are converted into the control specification verification execution file 6 shown in FIGS. That is, display (X)-> WRITE (out_dat, 'X', '=', X, '\n'); confirmation (DAT, COMP_DAT)-> WRITE (out_dat, '\n **', 'DAT') WRITE (out_dat, 'DAT', '=', DAT, '\n'); IF (DAT = COMP_DAT) THEN WRITE (out_dat, '/ **** O END IF; WRITE (out_dat, '\) ELSE WRITE (out_dat,' /***NG.****/{n '); n ');
【0017】 試験−〉 WRITE(out_dat,[TES No.‘NO’,‘J\n’); 電源ON−〉 WRITE(out_dat,‘/*****POW_ON*****/\ n\n\’); POW_ON; GO STEP step_count; 電源OFF−〉 WRITE(out_dat,‘/*****POW_OFF*****/ \n\n\’); POW_OFF; GO STEP step_count; リセット−〉 WRITE(out_dat,‘/*****RESET*****/\n \n\’) RESET; GO STEP step_count; 異常発生−〉 WRITE(out_dat,‘/*****ABNORM*****/\ n\n\’) RESET; ABNORM_EV; GO STEP step_count;Test-> WRITE (out_dat, [TES No. 'NO', 'J\n'); Power ON-> WRITE (out_dat, '/ ******** POW_ON ****** / {n} n\ '); POW_ON; GO STEP step_count; power supply OFF-> WRITE (out_dat,' / ****** POW_OFF *** / {n\n) '); POW_OFF; GO STEP step_count; reset-> WRITE (out_dat, '/ ****** RESET *** / {n {n}') RESET; GO STEP step_count; Error occurrence-> WRITE (out_dat, '/ **** ABNORM *** ** / {n {n} ') RESET; ABNORM_EV; GO STE P step_count;
【0018】この実行ファイルに記述されているコマン
ドには、以下の意味がある。 (a)GO STEP step_count;ste
p_count;分だけ状態遷移を実行させる。 (b)WRITE(out_dat,文字列or変数) out_dat(制御仕様検証結果ファイル)に文字列
または変数の値を書き込む。 (c)IF 条件文 THEN コマンド1 ELSE
コマンド2 ENDIF 条件文が真の時はコマンド1を、偽の時はコマンド2を
実行する。 (d)POW_ON,POW_OFF,ABNORM_
EV,RESET それぞれ電源ON、電源OFF、異常発生、リセットイ
ベントの発生。The commands described in this execution file have the following meanings. (A) GO STEP step_count; ste
p_count; state transition is executed for minutes. (B) WRITE (out_dat, character string or variable) Writes a character string or a variable value to out_dat (control specification verification result file). (C) IF conditional statement THEN command 1 ELSE
Command 2 ENDIF Executes command 1 when the conditional statement is true, and executes command 2 when the conditional statement is false. (D) POW_ON, POW_OFF, ABNORM_
EV, RESET Power ON, power OFF, error occurrence, reset event occurrence.
【0019】検証作業は、上記のコマンドの組み合わせ
で実行され、典型的な検証作業は、次のステップで実行
される。 (1)(d)のイベント発生コマンドを発行し、状態遷
移機械プログラムに対し、電源ON、電源OFFなどの
イベントを発生させる。 (2)(a)を使用して、状態遷移機械プログラムに対
し、状態遷移を起こさせ、状態を変化させる。 (3)検証したいデータ(変数)が期待値と同じかを
(c)を使用して比較し、期待値と同じ(検証結果が正
しい)場合は、(b)を用いて制御仕様検証結果ファイ
ルに/*****OK*****/を表示し、期待値と
異なる(検証結果が正しくない)場合は、(b)を用い
て制御仕様検証結果ファイルに/*****NG***
**/を表示する。 (4)その他、適宜(b)を使用して、データを制御仕
様検証結果ファイルに書き込む。The verification work is performed by a combination of the above commands, and a typical verification work is performed in the following steps. (1) The event generation command of (d) is issued, and an event such as power ON and power OFF is generated for the state transition machine program. (2) Using (a), a state transition is caused to the state transition machine program to change the state. (3) Whether the data (variable) to be verified is the same as the expected value is compared using (c). If the data (variable) is the same as the expected value (the verification result is correct), the control specification verification result file is used using (b). / ****** OK ******** / is displayed, and if it differs from the expected value (the verification result is incorrect), use (b) to add / ******** to the control specification verification result file. NG ***
** / is displayed. (4) In addition, the data is written into the control specification verification result file using (b) as appropriate.
【0020】図9,図10の例の場合、 試験(1.1); 電源ON; 確認(運転モード,‘正常運転中’); の部分は、試験(1.1)が、WRITE(out_d
at,[TES No.‘,’1.1‘,’]\n’)
に変換され、これが実行されると、制御仕様検証結果フ
ァイルに、[TES No.1.1]を書き込む。電源
ONは、 WRITE(out_dat,‘/*****POW_ON*****/\n \n’); POW_ON; GO STEP step_countに変換され、こ
れが実行されると、電源ON(POW_ON)のイベン
トが実行され、step_count(30)だけ状態
遷移機械プログラムがステップ実行される。In the case of the examples of FIGS. 9 and 10, a test (1.1); power supply ON; confirmation (operation mode, 'during normal operation');
at, [TES No. ',' 1.1 ','] \n ')
When this is executed, the control specification verification result file includes [TES No. 1.1] is written. The power ON is converted into WRITE (out_dat, '/ ****** POW_ON **** // n'n');POW_ON; GO STEP step_count, and when this is executed, the power is turned on (POW_ON). The event is executed, and the state machine program is step-executed by step_count (30).
【0021】更に、確認(運転モード,‘正常運転
中’)は、 WRITE(out_dat,‘\n**’,‘RUN_MD’,‘KAKU NIN**\n’); WRITE(out_dat,‘RUN_MD’,‘=’,RUN_MD,‘ \n’); IF(RUN_MD=‘NORM_RUN’) TEHN WRITE(out_dat,‘/*****OK*****/\ n’); ELSE WRITE(out_dat,‘/*****NG*****/\ n’); END IF; WRITE(out_dat,‘\n’)に変換され、
これが実行されると、制御仕様検証結果ファイルに、*
*RUN_MD KAKUNIN**、RUN_MD=
運転モードの値(NORM RUN)が書き込まれ、運
転モードの値がNORM_RUNの場合は、/****
*OK*****/が、運転モードの値がNORM_R
UN以外の場合は、/*****NG*****/が、
制御仕様検証結果ファイルに書き込まれる。Further, confirmation (operation mode, “during normal operation”) includes: WRITE (out_dat, '$ n **', 'RUN_MD', 'KAKU NIN ** @ n'); WRITE (out_dat, 'RUN_MD') , '=', RUN_MD, '\n'); IF (RUN_MD = 'NORM_RUN') TEHN WRITE (out_dat, '/ ***** OK ******** / \n'); ELSE WRITE (out_dat, '/ ******** NG ***** / _ n'); END IF; WRITE (out_dat, '\n');
When this is executed, * is added to the control specification verification result file.
* RUN_MD KAKUNIN **, RUN_MD =
When the operation mode value (NORM RUN) is written and the operation mode value is NORM_RUN, / ******
* OK ****** / indicates that the operation mode value is NORM_R
In cases other than UN, / ****** NG ******** /
Written to the control specification verification result file.
【0022】同様に、図10ないし図12の制御仕様検
証実行ファイルに従って、STATECHARTで記述
された仕様から変換された状態遷移機械プログラムを実
行すると、図13のような仕様検証結果ファイルが出力
される。図13より、最後の検証結果が正しくない(N
G)が判る。これは、電源をOFFしても運転モードが
「停止中」にならなかったためである。この原因を分析
すると、電源OFFのイベントが「正常運転中」の状態
からでているためであるということが判る。設計者の本
来意図は、「運転中」の状態から電源OFFのイベント
が発生すると常に「停止中」になるというものであり、
これに基づいて、制御仕様検証手続ファイルは作業され
ていたが、この意図通りにSTATECHARTが記述
されていなかった。検証結果が異常になってしまってい
た。分析の結果より、図7のSTATECHARTを、
図14のように修正を行った。ここで、上記と同様に、
図9の制御仕様検証実行ファイルに従って、図14のS
TATECHARTで記述された仕様から変換された状
態遷移機械プログラムを実行すると、図15のような仕
様検証結果ファイルが出力される。この結果、図14の
STATECHARTで記述された仕様は、図9の制御
仕様検証手続ファイルの内容に関しては、全て正しいこ
とが判る。Similarly, when the state transition machine program converted from the specification described in STATETECHART is executed according to the control specification verification execution file shown in FIGS. 10 to 12, a specification verification result file as shown in FIG. 13 is output. . From FIG. 13, the last verification result is incorrect (N
G). This is because the operation mode did not become "stop" even when the power was turned off. By analyzing the cause, it is found that the event of the power OFF is from the state of “normal operation”. The original intention of the designer is to always “stop” when a power-off event occurs from the “running” state.
Based on this, the control specification verification procedure file was being worked on, but STATETECHART was not described as intended. The verification result was abnormal. From the results of the analysis, STATETECHART of FIG.
The correction was made as shown in FIG. Here, as above,
According to the control specification verification execution file of FIG.
When the state transition machine program converted from the specification described in TATEART is executed, a specification verification result file as shown in FIG. 15 is output. As a result, it is understood that all the specifications described in the STARTTECHART of FIG. 14 are correct with respect to the contents of the control specification verification procedure file of FIG.
【0023】続いて、空調機が要求されている機能仕様
の妥当性を満たすかの検討を行う。例えば、冷房運転中
に空調機の風向を制御するフラップ部分に露がついては
製品として好ましくないため、これを防止する露付防止
機能が必要であったとする。フラップ部分に露が付きや
すくなる条件としては、条件1がある。そこで、条件1
がA分間継続すると保護が働き、フラップの位置を、通
常(保護なし)の時の位置をF0からF1に変更させ、
更に、条件1が満たされなくなると、保護なしの状態に
なるという露付防止機能が仕様に存在していたとする。
この内容をSTATECHARTで記述すると、図14
になる。そこで、この機能の妥当性としては、 (1)この露付防止機能を実際実行することで、露が付
かないか。 (2)機能が働く条件として、条件1は妥当か。 計算機上でこの機能の妥当性の検証を行うには、空調機
の周辺の温度や湿度及びフラップの表面温度などをシミ
ュレートする必要がある。しかし、このシミュレートを
精度よく行うことは、大変困難である。このため、実際
の空調機の室内機を運転して、これを検証することが現
実的であり必要である。そこで、フラップに露がつきや
すい室温及び湿度の環境で実際の室内機を連続運転し、
フラップに露が付かないかを検証作業者が定期的に観察
した。この結果、保護中のフラップ位置F1では露が付
く可能性があることが判り、もう少し値が大きいF2の
方が露が付きにくいのではないかという代案がでた。こ
の場合、図16のSTATECHARTの「露保護中」
状態中のリアクションの記述のF1をF2に変更し、こ
れを状態遷移機械に変換するだけで、この案を試行する
ことが即座に可能になり、再び連続運転を行って妥当性
を検討した結果、F2の方が好ましいことが判った。Next, it is examined whether the air conditioner satisfies the required function specifications. For example, it is assumed that a dew-prevention function for preventing the flap portion for controlling the wind direction of the air conditioner during the cooling operation is necessary because the flap portion is not preferable as a product. There is a condition 1 as a condition under which dew easily adheres to the flap portion. Therefore, condition 1
When A continues for A minutes, the protection works, and the position of the flap is changed from the normal (unprotected) position to F1 from F0,
Further, it is assumed that a dew-prevention function exists in the specification such that when the condition 1 is not satisfied, there is no protection.
When this content is described in STARTTECHART, FIG.
become. Therefore, the validity of this function is as follows: (1) Is dew sticking by actually executing this dew prevention function? (2) Is condition 1 valid as a condition under which the function works? In order to verify the validity of this function on a computer, it is necessary to simulate the temperature and humidity around the air conditioner and the surface temperature of the flap. However, it is very difficult to perform this simulation accurately. For this reason, it is realistic and necessary to operate the indoor unit of the actual air conditioner and verify it. Therefore, continuous operation of the actual indoor unit in an environment of room temperature and humidity where dew is likely to be exposed on the flap,
Verifiers periodically monitored the flaps for dew. As a result, it was found that there is a possibility that dew may be formed at the flap position F1 during protection, and there is an alternative that F2 having a slightly larger value may be less likely to be dewed. In this case, “under dew protection” of STATETECHART in FIG.
By simply changing F1 in the description of the reaction in the state to F2 and converting it to a state transition machine, it becomes possible to try this plan immediately, and as a result of conducting continuous operation again and examining the validity. , F2 are more preferable.
【0024】また、値を変更するだけでなく、制御方法
自体の変更もこの環境を用いれば容易に行える。例え
ば、先ほどの露付防止機能において、保護待ちの条件は
条件1のままにておいて、保護の解除としては条件2を
追加した方がよいのではないかという代案がでた。この
条件を追加することで、保護の働く時間が短くなる。こ
れは、空調機としてはできるだけ保護が働かないまま、
運転を続けることが好ましいためである。この条件に制
御方法を変更しても露が付かないか検証し、露が付かな
ければ、この方式に変更した方がよい。そこで、この仕
様になるように、STATECHARTの図16を図1
7に変更し、上記と同様、図17を状態遷移機械に変換
して、この代案を試行した。よりよい製品を作成するた
めには、このような値や制御方法を変更しながら、仕様
の検討をできるだけ多く行うことが好ましいが、仕様の
変更の度に、これに対応したプログラムコードを変更す
るといった作業は、一般的に時間がかかり、誤りも発生
しやすい。そこで、本制御仕様検証装置を用いれば、S
TATECHARTで仕様を記述しているため、このプ
ログラムコードの修正が不要になる。また、ハードウェ
ア要素を併用しているため、空調機に要求されている機
能仕様の妥当性が満たされれば、検証処理は終了する。In addition to changing the value, the control method itself can be easily changed by using this environment. For example, in the dew-prevention function described above, there is an alternative that it may be better to leave the condition of waiting for protection as condition 1 and add condition 2 to release the protection. By adding this condition, the working time of the protection is shortened. This means that as much protection as an air conditioner does not work,
This is because it is preferable to continue driving. It is better to verify whether dew does not form even if the control method is changed to this condition. If no dew forms, it is better to change to this method. Therefore, FIG. 16 of STATETECHART is shown in FIG.
7 and, similarly to the above, FIG. 17 was converted to a state transition machine, and this alternative was tried. In order to create a better product, it is preferable to consider the specifications as much as possible while changing such values and control methods, but every time the specifications are changed, change the corresponding program code Is generally time-consuming and error-prone. Therefore, if this control specification verification device is used, S
Since the specifications are described in TATEART, there is no need to modify the program code. In addition, since the hardware element is also used, the verification process ends if the validity of the functional specification required for the air conditioner is satisfied.
【0025】[0025]
【発明の効果】以上のように、この発明によれば、ソフ
トウェアプログラムの上位概念である状態遷移図とハー
ドウェア部分要素を併用して制御仕様を検証するように
したので、部分的に実物を用いた微妙で正しい検証が行
え、また、開発期間を短縮する効果がある。As described above, according to the present invention, the control specification is verified by using both the state transition diagram, which is a superordinate concept of the software program, and the hardware partial elements. The subtle and correct verification used can be performed, and there is an effect of shortening the development period.
【図1】 この発明の実施の形態1におけるハードウェ
ア併用制御仕様検証装置の構成図である。FIG. 1 is a configuration diagram of a hardware combined control specification verification device according to a first embodiment of the present invention.
【図2】 本発明の実施の形態1における検証処理のフ
ローチャート図である。FIG. 2 is a flowchart of a verification process according to the first embodiment of the present invention.
【図3】 実施の形態1における入力のSTATECH
ART図の例を示す図である。FIG. 3 is a diagram illustrating input STATETECH according to the first embodiment.
It is a figure which shows the example of an ART diagram.
【図4】 図1における計算機が行う処理フローチャー
ト図である。FIG. 4 is a flowchart of a process performed by the computer in FIG. 1;
【図5】 実施の形態1における通信インタフェース装
置が行う処理フローチャート図である。FIG. 5 is a flowchart of a process performed by the communication interface device according to the first embodiment.
【図6】 実施の形態1における空調機の室外機をハー
ドウェア部分要素として用いた構成図である。FIG. 6 is a configuration diagram using an outdoor unit of the air conditioner according to the first embodiment as a hardware partial element.
【図7】 入力の修正前のSTATECHART図であ
る。FIG. 7 is a STARTTECHART diagram before input correction.
【図8】 空調機のリアクションの例を示す図である。FIG. 8 is a diagram illustrating an example of a reaction of the air conditioner.
【図9】 制御仕様検証手続ファイルの例を示す図であ
る。FIG. 9 is a diagram showing an example of a control specification verification procedure file.
【図10】 制御仕様検証実行ファイルの例を示す図で
ある。FIG. 10 is a diagram illustrating an example of a control specification verification execution file.
【図11】 制御仕様検証実行ファイルの例を示す図で
ある。FIG. 11 is a diagram illustrating an example of a control specification verification execution file.
【図12】 制御仕様検証実行ファイルの例を示す図で
ある。FIG. 12 is a diagram illustrating an example of a control specification verification execution file.
【図13】 修正前の制御仕様検証結果ファイルの例を
示す図である。FIG. 13 is a diagram showing an example of a control specification verification result file before modification.
【図14】 入力の修正後のSTATECHART図で
ある。FIG. 14 is a STATECHART diagram after input correction.
【図15】 修正後の制御仕様検証結果ファイルの例を
示す図である。FIG. 15 is a diagram illustrating an example of a modified control specification verification result file.
【図16】 原案の露付防止機能のSTATECHAR
Tの例を示す図である。FIG. 16: STATECHAR of the original dew-prevention function
It is a figure showing the example of T.
【図17】 代案としての露付防止機能のSTATEC
HARTの例を示す図である。FIG. 17: STATEC with anti-dew feature as an alternative
It is a figure showing the example of HART.
1 入出力装置、2 計算機、3 状態遷移図で記述さ
れた制御仕様、4 制御仕様検証手続ファイル、5 検
証手続変換処理プログラム、6 制御仕様検証実行ファ
イル、7 状態遷移機械プログラム、8 制御仕様検証
結果ファイル、9 状態遷移機械の制御情報管理処理
部、10 ハードウェア制御情報ファイル、12 通信
インタフェース装置、13 ハードウェア側制御情報通
信装置、14 ハードウェア制御情報ファイル、15
ハードウェア駆動装置、16 ハードウェア装置。Reference Signs List 1 input / output device, 2 computer, 3 control specifications described in state transition diagram, 4 control specification verification procedure file, 5 verification procedure conversion processing program, 6 control specification verification execution file, 7 state transition machine program, 8 control specification verification Result file, 9 control information management processing section of state transition machine, 10 hardware control information file, 12 communication interface device, 13 hardware side control information communication device, 14 hardware control information file, 15
Hardware drive, 16 hardware devices.
Claims (4)
変化をシミュレーションする状態遷移機械プログラムを
備えた計算機と、 上記状態遷移機械プログラムからのハードウェア制御情
報を受けて対応するハードウェア部分要素を駆動制御す
る通信インタフェースとを備えて、 入力である制御仕様検証手続きに基づいて上記状態遷移
図で記述された制御仕様を順次動作させて制御仕様検証
結果を得るようにしたハードウェア併用制御仕様検証装
置。A computer having a state transition machine program for simulating a state change of a control specification described in a state transition diagram, and a corresponding hardware partial element receiving hardware control information from the state transition machine program And a communication interface for controlling the operation of the control specification. The hardware-based control specification that sequentially operates the control specification described in the state transition diagram based on the control specification verification procedure as an input to obtain a control specification verification result. Verification device.
状態更新信号があれば状態遷移をシミュレーションする
ようにし、 通信インタフェースは、ハードウェア部分要素からの入
力情報を受けて対応するハードウェア状態更新信号とし
て上記状態遷移機械プログラムに送信するようにしたこ
とを特徴とする請求項1記載のハードウェア併用制御仕
様検証装置。2. The state transition machine program simulates a state transition if there is an external state update signal, and the communication interface receives input information from a hardware partial element and receives a corresponding hardware state update signal. 2. The hardware-specification control specification verification device according to claim 1, wherein the control data is transmitted to the state transition machine program.
ェア部分要素の駆動制御と、必要があれば複数のハード
ウェア部分要素からの入力情報の送信を行い、状態遷移
機械プログラムとは1つの通信路を介して全ての情報を
送受信するようにしたことを特徴とする請求項1記載の
ハードウェア併用制御仕様検証装置。3. The communication interface controls the driving of a plurality of hardware sub-elements and, if necessary, transmits input information from the plurality of hardware sub-elements. 2. The hardware-specification control specification verifying device according to claim 1, wherein all information is transmitted and received via the device.
入力しておき、 状態遷移機械プログラムは、動作させた制御仕様検証結
果が上記結果の期待値と異なる場合はNG出力をさせる
ようにしたことを特徴とする請求項1記載のハードウェ
ア併用制御仕様検証装置。In the control specification verification procedure, the expected value of the result is also input, and the state transition machine program outputs NG if the operated control specification verification result is different from the expected value of the result. The hardware-specific control specification verifying apparatus according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10004560A JPH11203168A (en) | 1998-01-13 | 1998-01-13 | Hardware specification control verification system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10004560A JPH11203168A (en) | 1998-01-13 | 1998-01-13 | Hardware specification control verification system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11203168A true JPH11203168A (en) | 1999-07-30 |
Family
ID=11587439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10004560A Pending JPH11203168A (en) | 1998-01-13 | 1998-01-13 | Hardware specification control verification system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11203168A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007510992A (en) * | 2003-11-10 | 2007-04-26 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Simulation system and computer-implemented method for simulating and verifying a control system |
-
1998
- 1998-01-13 JP JP10004560A patent/JPH11203168A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007510992A (en) * | 2003-11-10 | 2007-04-26 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Simulation system and computer-implemented method for simulating and verifying a control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Urunuela et al. | Storm a simulation tool for real-time multiprocessor scheduling evaluation | |
| US20010056341A1 (en) | Method and apparatus for debugging programs in a distributed environment | |
| US20090204924A1 (en) | Method, system and computer program product for failure analysis implementing automated comparison of multiple reference models | |
| US6202042B1 (en) | Hardware simulator instrumentation | |
| Selic | Personal reflections on automation, programming culture, and model-based software engineering | |
| JP2008170998A (en) | System and method for turbine control simulation | |
| JPH11513512A (en) | Method of manufacturing digital signal processor | |
| CN108536581A (en) | A runtime formal verification method and system for source code | |
| US8515727B2 (en) | Automatic logic model build process with autonomous quality checking | |
| US20040078180A1 (en) | Method for automatically decomposing dynamic system models into submodels | |
| US6212491B1 (en) | Automatic adjustment for counting instrumentation | |
| JP2000020291A (en) | Vehicle program development support method and apparatus | |
| US20220100637A1 (en) | Debugging assistance system and debugging assistance method | |
| JPH0854907A (en) | Verification support system | |
| Pohl et al. | vMAGIC—automatic code generation for VHDL | |
| CN111813702B (en) | Debugging system, debugging method, apparatus, and computer-readable storage medium | |
| JPH11203168A (en) | Hardware specification control verification system | |
| US11241962B2 (en) | Evaluation apparatus for display arbitration control and generation apparatus for rule definition file | |
| JPH05120370A (en) | Bidirectional receptacle stimulating interface for logic simulator | |
| Blackburn | Using models for test generation and analysis | |
| CN101308648B (en) | Method and system for automatically testing display device | |
| Dillaber et al. | Pragmatic Strategies for Adopting Model-Based Design for Embedded Applications | |
| JP2828590B2 (en) | Microprogram verification method | |
| US20100287415A1 (en) | Method of making an enduring universal tool for developing equipment tests and tool for the implementation thereof | |
| JP2000259445A (en) | Cooperative software/hardware simulation method |