[go: up one dir, main page]

JPH11204456A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH11204456A
JPH11204456A JP10006330A JP633098A JPH11204456A JP H11204456 A JPH11204456 A JP H11204456A JP 10006330 A JP10006330 A JP 10006330A JP 633098 A JP633098 A JP 633098A JP H11204456 A JPH11204456 A JP H11204456A
Authority
JP
Japan
Prior art keywords
film
gas
metal film
refractory metal
reaction furnace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10006330A
Other languages
Japanese (ja)
Other versions
JP2972687B2 (en
Inventor
Susumu Moriwaki
將 森脇
Mitsuru Sekiguchi
満 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP10006330A priority Critical patent/JP2972687B2/en
Publication of JPH11204456A publication Critical patent/JPH11204456A/en
Application granted granted Critical
Publication of JP2972687B2 publication Critical patent/JP2972687B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 ゲート電極又は金属配線となる高融点金属膜
の上に気相化学成長法によりシリコン窒化膜を成膜する
にも拘わらず、高融点金属膜の抵抗値が上昇しないと共
に高融点金属膜からなるパターンの形状に不均一が生じ
ないようにする。 【解決手段】 シリコン基板1の上に全面に亘って、シ
リコン酸化膜2、多結晶シリコン膜3、バリアメタル層
4及び高融点金属膜5を順次堆積する。次に、反応炉に
隣接して設けられたロードロック室の内部の酸素濃度を
1ppm以下に低減した状態で、該ロードロック室の内
部にシリコン基板1を投入する。次に、シリコン基板1
をロードロック室から600℃程度の温度に保たれ且つ
減圧されている反応炉内に移送した後、反応炉内の温度
を600℃に保った状態で反応炉内にアンモニアガスを
5分間程度流す。その後、反応炉内の温度を760℃に
上昇させると共に、反応炉内にNH3 ガス及びSiH2
Cl2ガスからなるソースガスを導入することにより、
高融点金属膜5の上に第1のシリコン窒化膜6をLP−
CVD法により成膜する。
[PROBLEMS] To increase the resistance value of a refractory metal film despite forming a silicon nitride film on the refractory metal film to be a gate electrode or a metal wiring by a chemical vapor deposition method. In addition, the shape of the pattern made of the high melting point metal film is not made non-uniform. SOLUTION: A silicon oxide film 2, a polycrystalline silicon film 3, a barrier metal layer 4, and a high melting point metal film 5 are sequentially deposited over a whole surface of a silicon substrate 1. Next, the silicon substrate 1 is loaded into the load lock chamber with the oxygen concentration in the load lock chamber provided adjacent to the reaction furnace reduced to 1 ppm or less. Next, the silicon substrate 1
Is transferred from the load lock chamber to a reaction furnace maintained at a temperature of about 600 ° C. and depressurized, and then ammonia gas is flowed into the reaction furnace for about 5 minutes while the temperature in the reaction furnace is maintained at 600 ° C. . Thereafter, the temperature in the reactor was increased to 760 ° C., and NH 3 gas and SiH 2 were introduced into the reactor.
By introducing a source gas composed of Cl 2 gas,
The first silicon nitride film 6 is formed on the refractory metal film 5 by LP-
The film is formed by a CVD method.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に半導体基板上に形成されている高融点
金属膜の上にシリコン酸化膜を成膜する半導体装置の製
造方法に関するものである。
The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device in which a silicon oxide film is formed on a high melting point metal film formed on a semiconductor substrate. .

【0002】[0002]

【従来の技術】半導体集積回路装置例えばMOSFET
の高速化を図るためには、ゲート電極及び金属配線の低
抵抗化が必要であって、ゲート電極及び金属配線の低抵
抗化を図るに当たっては、ゲート電極及び金属配線を低
抵抗材料である高融点金属により構成するプロセスが開
発されている。
2. Description of the Related Art Semiconductor integrated circuit devices such as MOSFETs
In order to achieve high speed, it is necessary to reduce the resistance of the gate electrode and the metal wiring. In order to reduce the resistance of the gate electrode and the metal wiring, the gate electrode and the metal wiring must be made of a low-resistance material. Processes composed of melting point metals have been developed.

【0003】以下、高融点金属膜からなるゲート電極及
び金属配線を有する半導体装置の製造方法の一例とし
て、高融点金属膜/バリアメタル層/多結晶シリコン膜
からなる積層構造のゲート電極を有するn型MOSFE
Tの製造方法について、図3(a)〜(c)、図4
(a)、(b)及び図5(a)、(b)を参照しながら
説明する。
As an example of a method of manufacturing a semiconductor device having a gate electrode made of a high-melting-point metal film and a metal wiring, an n-type semiconductor device having a gate electrode having a laminated structure of a high-melting-point metal film / barrier metal layer / polycrystalline silicon film will be described. Type MOSFE
3A to 3C and FIG.
This will be described with reference to FIGS. 5 (a) and 5 (b) and FIGS. 5 (a) and 5 (b).

【0004】まず、図3(a)に示すように、シリコン
基板10上の所定領域に素子分離領域11を形成した
後、シリコン基板10の上に全面に亘ってゲート絶縁膜
となるシリコン酸化膜12を形成する。次に、シリコン
酸化膜12の上に多結晶シリコン膜13を堆積した後、
該多結晶シリコン膜13に例えばAs等のn型導電性不
純物を導入する。次に、多結晶シリコン膜13の上に例
えば窒化チタン(TiN)等の高融点金属の化合物から
なるバリアメタル層14を堆積した後、該バリアメタル
層14の上に例えばタングステン(W)等の高融点金属
からなる高融点金属膜15を堆積する。尚、バリアメタ
ル層14は高融点金属膜15を構成する高融点金属と多
結晶シリコン膜13を構成する多結晶シリコンとの反応
を防止する役割を果たす。次に、高融点金属膜15を保
護するために該高融点金属膜15の上にシリコン窒化膜
からなる保護膜16を堆積する。
First, as shown in FIG. 3A, after a device isolation region 11 is formed in a predetermined region on a silicon substrate 10, a silicon oxide film serving as a gate insulating film is formed over the entire surface of the silicon substrate 10. 12 is formed. Next, after depositing a polycrystalline silicon film 13 on the silicon oxide film 12,
An n-type conductive impurity such as As is introduced into the polycrystalline silicon film 13. Next, after depositing a barrier metal layer 14 made of a compound of a high melting point metal such as titanium nitride (TiN) on the polycrystalline silicon film 13, for example, tungsten (W) or the like is deposited on the barrier metal layer 14. A refractory metal film 15 made of a refractory metal is deposited. The barrier metal layer 14 plays a role in preventing a reaction between the high melting point metal forming the high melting point metal film 15 and the polycrystalline silicon forming the polycrystalline silicon film 13. Next, a protective film 16 made of a silicon nitride film is deposited on the high melting point metal film 15 to protect the high melting point metal film 15.

【0005】次に、図3(b)に示すように、シリコン
酸化膜12、多結晶シリコン膜13、バリアメタル層1
4、高融点金属膜15及び保護膜16からなる多層膜を
パターニングして、多結晶シリコン膜13、バリアメタ
ル層14及び高融点金属膜15からなるゲート電極17
を形成する。このようにすると、低抵抗なゲート電極1
7を形成することができる。次に、ゲート電極17をマ
スクとして、シリコン基板10に例えばAs等の不純物
を20keV程度のエネルギーでイオン注入して低濃度
不純物拡散領域19aを形成する。次に、シリコン基板
10の上に全面に亘ってシリコン窒化膜を堆積した後、
該シリコン窒化膜に対して異方性エッチングを行なっ
て、ゲート電極17の側面にシリコン窒化膜からなるサ
イドウォール18を形成する。次に、ゲート電極17及
びサイドウォール18をマスクとして、シリコン基板1
0に例えばAs等の不純物を30keV程度のエネルギ
ーでイオン注入して自己整合的に高濃度不純物拡散領域
19bを形成することにより、低濃度不純物拡散領域1
9aと高濃度不純物拡散領域19bとからなり、ソース
・ドレイン領域となる不純物拡散層19を形成する。
Next, as shown in FIG. 3B, a silicon oxide film 12, a polycrystalline silicon film 13, and a barrier metal layer 1 are formed.
4. A multilayer film composed of the refractory metal film 15 and the protective film 16 is patterned to form a polycrystalline silicon film 13, a barrier metal layer 14, and a gate electrode 17 composed of the refractory metal film 15.
To form By doing so, the low-resistance gate electrode 1
7 can be formed. Next, using the gate electrode 17 as a mask, an impurity such as As is ion-implanted into the silicon substrate 10 at an energy of about 20 keV to form a low-concentration impurity diffusion region 19a. Next, after depositing a silicon nitride film over the entire surface of the silicon substrate 10,
By performing anisotropic etching on the silicon nitride film, sidewalls 18 made of the silicon nitride film are formed on the side surfaces of the gate electrode 17. Next, using the gate electrode 17 and the side wall 18 as a mask, the silicon substrate 1
The low-concentration impurity diffusion region 1 is formed by self-aligning the high-concentration impurity diffusion region 19b by ion-implanting an impurity such as As with an energy of about 30 keV.
An impurity diffusion layer 19, which is composed of 9a and a high-concentration impurity diffusion region 19b, is formed as a source / drain region.

【0006】次に、シリコン基板10の上に全面に亘っ
て例えばチタン(Ti)膜を堆積した後、650〜70
0℃の温度下において30秒間程度の熱処理を施すこと
により、図3(c)に示すように、シリコンが露出して
いる不純物拡散層19の上に自己整合的にシリサイド膜
20を形成する。この場合、シリコン窒化膜からなる保
護膜16及びサイドウォール18の上に堆積しているチ
タン膜はシリコン窒化膜と反応しないので、未反応のま
まで残る。次に、未反応のチタン膜をウェットエッチン
グにより除去した後、850〜900℃の温度下におけ
る5秒間程度の熱処理を施してシリサイド層20を低抵
抗な相に変態させることにより、ソース・ドレイン領域
となる不純物拡散層19の低抵抗化を図る。
Next, after depositing, for example, a titanium (Ti) film over the entire surface of the silicon substrate 10, 650 to 70
By performing a heat treatment at a temperature of 0 ° C. for about 30 seconds, a silicide film 20 is formed in a self-aligned manner on the impurity diffusion layer 19 from which silicon is exposed, as shown in FIG. In this case, the titanium film deposited on the protective film 16 and the sidewall 18 made of the silicon nitride film does not react with the silicon nitride film, and thus remains unreacted. Next, after removing the unreacted titanium film by wet etching, a heat treatment is performed at a temperature of 850 to 900 ° C. for about 5 seconds to transform the silicide layer 20 into a low-resistance phase, thereby forming a source / drain region. The resistance of the impurity diffusion layer 19 is reduced.

【0007】次に、図4(a)に示すように、シリコン
基板10の上に全面に亘ってシリコン酸化膜からなる層
間絶縁膜21を堆積した後、該層間絶縁膜21に対して
選択的にドライエッチングを行なってコンタクトホール
22を形成する。
Next, as shown in FIG. 4A, after an interlayer insulating film 21 made of a silicon oxide film is deposited over the entire surface of the silicon substrate 10, the interlayer insulating film 21 is selectively formed. Then, a contact hole 22 is formed by performing dry etching.

【0008】次に、図4(b)に示すように、コンタク
トホール22の内部及びコンタクトホール22の上に金
属膜を堆積して、金属配線23、及び該金属配線23と
不純物拡散層19とを接続するコンタクト24を形成す
る。
Next, as shown in FIG. 4B, a metal film is deposited inside the contact hole 22 and on the contact hole 22 to form a metal wiring 23 and the metal wiring 23 and the impurity diffusion layer 19. Is formed.

【0009】ところで、ゲート電極17は高融点金属か
らなるサイドウォール18により覆われているため、層
間絶縁膜21にコンタクトホール22を形成する際に、
図5(a)に示すように、リソグラフィーの合わせずれ
によりコンタクトホール22のゲート電極17側への踏
み越えが起こっても、層間絶縁膜21を構成するシリコ
ン酸化膜とサイドウォール18を構成する高融点金属膜
との間のドライエッチング選択比により、ゲート電極1
7と不純物拡散層19とが短絡することなくコンタクト
ホール22を形成することが可能となる。また、ゲート
電極17は高融点金属からなるサイドウォール18によ
り覆われているため、図5(b)に示すように、ゲート
電極17同士が狭い間隔をおいて設けられていても、層
間絶縁膜21にコンタクトホール22を自己整合的に形
成することができる。
Since the gate electrode 17 is covered with the side wall 18 made of a high melting point metal, when forming the contact hole 22 in the interlayer insulating film 21,
As shown in FIG. 5A, even if the contact hole 22 crosses over the gate electrode 17 side due to misalignment of lithography, the silicon oxide film forming the interlayer insulating film 21 and the high melting point forming the sidewall 18 According to the dry etching selectivity with the metal film, the gate electrode 1
The contact hole 22 can be formed without short-circuiting the impurity diffusion layer 19 with the impurity diffusion layer 19. Further, since the gate electrode 17 is covered with the side wall 18 made of a high melting point metal, even if the gate electrodes 17 are provided at a small interval as shown in FIG. The contact hole 22 can be formed in the self-alignment 21.

【0010】[0010]

【発明が解決しようとする課題】ところで、近年の半導
体集積回路装置における高集積化及び高速化に対応する
べくMOSFETの構造も微細化されており、これに伴
ってゲート電極17の低抵抗化が求められるが、ゲート
電極17の低抵抗化を図るためにゲート電極17をタン
グステン等の高融点金属膜15により構成する場合、洗
浄工程において高融点金属膜15がエッチングされてし
まう事態及び熱処理工程において高融点金属膜15が雰
囲気ガスと異常な反応を起こしてしまう事態を避ける必
要がある。そこで、タングステン等からなる高融点金属
膜15をシリコン窒化膜からなる安定な保護膜16によ
り覆う必要がある。
By the way, the structure of the MOSFET has been miniaturized in order to cope with high integration and high speed in recent semiconductor integrated circuit devices, and accordingly, the resistance of the gate electrode 17 has been reduced. Although required, when the gate electrode 17 is formed of the high melting point metal film 15 such as tungsten in order to reduce the resistance of the gate electrode 17, the situation where the high melting point metal film 15 is etched in the cleaning step and the heat treatment step It is necessary to avoid a situation where the high melting point metal film 15 causes an abnormal reaction with the atmospheric gas. Therefore, it is necessary to cover the refractory metal film 15 made of tungsten or the like with a stable protective film 16 made of a silicon nitride film.

【0011】また、半導体集積回路装置の高集積化の実
現を図るために、図5(a)又は(b)に示すように、
コンタクトホール22にサイドウォール18を露出させ
るコンタクトホールの形成方法(以下、セルフアライン
コンタクトホール形成方法と称する。)を行なう場合に
おいても、ゲート電極17をシリコン窒化膜からなるサ
イドウォール18により覆う必要がある。
As shown in FIG. 5A or FIG. 5B, in order to achieve high integration of a semiconductor integrated circuit device,
Even when a method of forming a contact hole exposing the sidewall 18 to the contact hole 22 (hereinafter referred to as a self-aligned contact hole forming method) is performed, it is necessary to cover the gate electrode 17 with the sidewall 18 made of a silicon nitride film. is there.

【0012】保護膜16及びサイドウォール18を構成
するシリコン窒化膜を形成するに際しては、洗浄工程で
のエッチング耐性又はセルフアラインコンタクトホール
形成工程でのエッチング耐性を満足させるために、シリ
コン窒化膜を減圧気相化学成長法(Low Pressure CV
D法:LP−CVD法)により成膜する必要がある。
When forming the silicon nitride film forming the protective film 16 and the side wall 18, the silicon nitride film is decompressed in order to satisfy the etching resistance in the cleaning step or the etching resistance in the self-align contact hole forming step. Chemical vapor deposition (Low Pressure CV)
D method: LP-CVD method).

【0013】しかしながら、例えばタングステン等から
なる高融点金属膜15の上に、LP−CVD法によりシ
リコン窒化膜を成膜する工程においては、高融点金属膜
15が露出している状態のウエハを、大気とほぼ同一の
雰囲気のロードロック室を経由して大気とほぼ同一の雰
囲気の反応炉に投入した後、NH3 とSiH2Cl2ガス
とをそれぞれ600sccmと60sccmとの流量で
反応炉に導入して約760℃の温度下で成膜を行なって
いるが、このようにしてシリコン窒化膜を成膜すると、
高融点金属膜の表面が不均一に窒化され、シリコン窒化
膜が不均一に粒状成長するために、保護膜16としての
性能が損なわれるという第1の問題、高融点金属膜の抵
抗値が上昇するという第2の問題、及び、多層膜をパタ
ーニングしてゲート電極や金属配線を形成する際にパタ
ーン化された高融点金属膜のパターン形状に不均一が生
じるという第3の問題が発生する。
However, in the step of forming a silicon nitride film on the high melting point metal film 15 made of, for example, tungsten by the LP-CVD method, a wafer having the high melting point metal film 15 exposed is removed. After charging the reactor through a load lock chamber having substantially the same atmosphere as the atmosphere into a reactor having substantially the same atmosphere as the atmosphere, NH 3 and SiH 2 Cl 2 gas are introduced into the reactor at a flow rate of 600 sccm and 60 sccm, respectively. Is formed at a temperature of about 760 ° C., and when a silicon nitride film is formed in this manner,
The first problem is that the surface of the refractory metal film is non-uniformly nitrided, and the silicon nitride film grows non-uniformly and granularly, thereby impairing the performance of the protective film 16. And the third problem that the pattern shape of the patterned high-melting metal film becomes non-uniform when a multilayer film is patterned to form a gate electrode or a metal wiring.

【0014】そこで、特開平7−94731号公報にお
いて、高融点金属膜の上に高融点金属窒化物膜を形成
し、該高融点金属窒化物膜の上にシリコン窒化膜を形成
する半導体装置の製造方法が提案されている。
Japanese Patent Application Laid-Open No. 7-94731 discloses a semiconductor device in which a refractory metal nitride film is formed on a refractory metal film and a silicon nitride film is formed on the refractory metal nitride film. Manufacturing methods have been proposed.

【0015】ところが、この半導体装置の製造方法によ
ると、シリコン窒化膜からなる保護膜の性能が損なわれ
るという第1の問題は解決されるが、高融点金属膜の抵
抗値が上昇するという第2の問題は解決されない。ま
た、高融点金属膜のパターン形状に不均一が生じるとい
う第3の問題は複雑な工程によって解決している。
According to this method of manufacturing a semiconductor device, the first problem that the performance of the protective film made of a silicon nitride film is impaired is solved, but the second problem that the resistance value of the high melting point metal film is increased. Problem is not solved. Further, the third problem that the pattern shape of the refractory metal film becomes uneven is solved by a complicated process.

【0016】ところで、前記の第1〜第3の問題を解決
するために、シリコン窒化膜を約450℃のプラズマC
VD法(Plasma Enhanced CVD法:PE−CVD法)
により成膜することも考慮される。すなわち、PE−C
VD法により高融点金属膜の上にシリコン窒化膜を成膜
する場合には、シリコン窒化膜からなる保護膜の性能が
損なわれるという第1の問題、高融点金属膜の抵抗値が
上昇するという第2の問題及び高融点金属膜のパターン
形状に不均一が生じるという第3の問題は発生しない。
By the way, in order to solve the above-mentioned first to third problems, the silicon nitride film is subjected to plasma C at about 450 ° C.
VD method (Plasma Enhanced CVD method: PE-CVD method)
It is also considered that a film is formed by the method described above. That is, PE-C
When the silicon nitride film is formed on the high melting point metal film by the VD method, the first problem is that the performance of the protective film made of the silicon nitride film is impaired, and that the resistance value of the high melting point metal film increases. The second problem and the third problem of non-uniformity in the pattern shape of the refractory metal film do not occur.

【0017】ところが、PE−CVD法により成膜され
たシリコン窒化膜は、洗浄工程でのエッチング耐性又は
セルフアラインコンタクトホール形成工程でのエッチン
グ耐性が十分ではないという新たな問題が発生する。従
って、高融点金属膜の保護膜又はゲート電極のサイドウ
ォールとなるシリコン窒化膜をPE−CVD法により成
膜することは好ましくない。
However, the silicon nitride film formed by the PE-CVD method has a new problem that the etching resistance in the cleaning step or the etching resistance in the self-aligned contact hole forming step is not sufficient. Therefore, it is not preferable to form a silicon nitride film to be a protective film of a refractory metal film or a sidewall of a gate electrode by the PE-CVD method.

【0018】前記に鑑み、本発明は、ゲート電極又は金
属配線となる高融点金属膜の上に気相化学成長法により
シリコン窒化膜を成膜するにも拘わらず、高融点金属膜
の抵抗値が上昇しないと共に高融点金属膜からなるパタ
ーンの形状に不均一が生じないようにすることを目的と
する。
In view of the above, the present invention provides a method of forming a gate electrode or a metal wiring, on which a silicon nitride film is formed by a chemical vapor deposition method. It is an object of the present invention to prevent the rise of the temperature and increase the non-uniformity of the shape of the pattern made of the high melting point metal film.

【0019】[0019]

【課題を解決するための手段】前記の目的を達成するた
め、本願発明者らは、高融点金属膜の上にLP−CVD
法によりシリコン窒化膜を成膜した場合の多層膜の組
成、及び高融点金属膜の上にPE−CVD法によりシリ
コン窒化膜を成膜した場合の多層膜の組成をオージェ電
子分光法(Auger Electron Spectroscopy:AES法)
により分析した。
Means for Solving the Problems To achieve the above object, the present inventors have made LP-CVD on a refractory metal film.
Auger Electron Spectroscopy (Auger Electron Spectroscopy) shows the composition of a multilayer film when a silicon nitride film is formed by a method and the composition of a multilayer film when a silicon nitride film is formed on a refractory metal film by a PE-CVD method. (Spectroscopy: AES method)
Was analyzed by

【0020】図6はLP−CVD法によりシリコン窒化
膜を成膜した場合の多層膜の断面構造を示し、図7はP
E−CVD法によりシリコン窒化膜を成膜した場合の多
層膜の断面構造を示している。また、図8はLP−CV
D法によりシリコン窒化膜を成膜した場合の多層膜のA
ES分析結果を示し、図9はPE−CVD法によりシリ
コン窒化膜を成膜した場合の多層膜のAES分析結果を
示している。
FIG. 6 shows a cross-sectional structure of a multilayer film when a silicon nitride film is formed by the LP-CVD method, and FIG.
2 shows a cross-sectional structure of a multilayer film when a silicon nitride film is formed by an E-CVD method. FIG. 8 shows the LP-CV
A of multi-layer film when silicon nitride film is formed by D method
FIG. 9 shows an ES analysis result, and FIG. 9 shows an AES analysis result of the multilayer film when the silicon nitride film is formed by the PE-CVD method.

【0021】LP−CVD法によりシリコン窒化膜を成
膜した場合には、図6及び図8に示すように、高融点金
属膜15とシリコン窒化膜からなる保護膜16との界面
に異常な反応層25が形成されてしまうのに対して、P
E−CVD法によりシリコン窒化膜を成膜した場合に
は、図7及び図9に示すように、高融点金属膜15と保
護膜16との界面に反応層25が形成されていない。ま
た、図8から分かるように、反応層25は、タングステ
ン、珪素、窒素及び酸素が混在する非晶質膜である。
When the silicon nitride film is formed by the LP-CVD method, as shown in FIGS. 6 and 8, an abnormal reaction occurs at the interface between the refractory metal film 15 and the protective film 16 made of the silicon nitride film. While the layer 25 is formed, P
When the silicon nitride film is formed by the E-CVD method, the reaction layer 25 is not formed at the interface between the refractory metal film 15 and the protective film 16 as shown in FIGS. As can be seen from FIG. 8, the reaction layer 25 is an amorphous film in which tungsten, silicon, nitrogen, and oxygen are mixed.

【0022】従って、高融点金属膜の上にLP−CVD
法によりシリコン窒化膜を成膜した場合に、高融点金属
膜の抵抗値が上昇したり、高融点金属膜からなるパター
ンの形状に不均一が生じたりする原因は反応層25の存
在にあると考えられる。
Therefore, LP-CVD is performed on the refractory metal film.
When the silicon nitride film is formed by the method, the cause of the increase in the resistance value of the refractory metal film or the non-uniformity of the pattern of the refractory metal film is caused by the presence of the reaction layer 25. Conceivable.

【0023】また、本願発明者らは、LP−CVD法に
よりシリコン窒化膜を成膜した場合の多層膜の組成、及
びPE−CVD法によりシリコン窒化膜を成膜した場合
の多層膜の組成をX線回析により分析した。
Further, the inventors of the present invention changed the composition of a multilayer film when a silicon nitride film was formed by the LP-CVD method and the composition of a multilayer film when a silicon nitride film was formed by the PE-CVD method. It was analyzed by X-ray diffraction.

【0024】図10はLP−CVD法によりシリコン窒
化膜を成膜した場合のX線回析パターンを示し、図11
はPE−CVD法によりシリコン窒化膜を成膜した場合
のX線回析パターンを示している。図11においては現
われない窒化タングステン(W2N )のピークが、図1
0においてはW(110)の近傍に現われている。
FIG. 10 shows an X-ray diffraction pattern when a silicon nitride film is formed by the LP-CVD method.
Shows an X-ray diffraction pattern when a silicon nitride film is formed by the PE-CVD method. The peak of tungsten nitride (W 2 N), which does not appear in FIG.
At 0, it appears near W (110).

【0025】以上の分析結果から、異常な反応層は、窒
化タングステンの結晶と、珪素、窒素及び酸素の非晶質
相とが混在する膜であって、高温下において、タングス
テンからなる高融点金属膜中に酸素が入り込み込んで高
融点金属膜の表面部に酸化膜が形成され、シリコン窒化
膜を成膜する過程において、高融点金属の酸化膜が珪素
及び窒素をも含んだ相に変化することにより形成される
ものと考えられる。
From the above analysis results, the abnormal reaction layer is a film in which a crystal of tungsten nitride and an amorphous phase of silicon, nitrogen, and oxygen are mixed. Oxygen enters the film to form an oxide film on the surface of the refractory metal film. In the process of forming the silicon nitride film, the refractory metal oxide film changes to a phase containing silicon and nitrogen. It is considered to be formed by this.

【0026】本発明は前記の知見に基づいてなされたも
のであって、高融点金属膜が形成されている半導体基板
を、高融点金属膜の表面部に酸化膜が形成されないよう
な酸素濃度に保持されているロードロック室を経由し
て、高融点金属膜の表面部に酸化膜が形成されないよう
な酸素濃度に保持されている反応炉内に投入し、該反応
炉内においてLP−CVD法により高融点金属膜の上に
シリコン窒化膜を成膜するものである。
The present invention has been made on the basis of the above findings, and is intended to reduce the semiconductor substrate on which a high melting point metal film is formed to an oxygen concentration such that an oxide film is not formed on the surface of the high melting point metal film. It is charged into a reaction furnace maintained at an oxygen concentration such that an oxide film is not formed on the surface of the refractory metal film through the held load lock chamber, and the LP-CVD method is performed in the reaction furnace. To form a silicon nitride film on the high melting point metal film.

【0027】具体的には、本発明に係る半導体装置の製
造方法は、ゲート電極又は金属配線となる高融点金属膜
が形成されている半導体基板を、高融点金属膜の表面部
に酸化膜が形成されないような酸素濃度の雰囲気に保持
されているロードロック室を経由して、高融点金属膜の
表面部に酸化膜が形成されないような酸素濃度の雰囲気
に保持されている反応炉内に投入する基板投入工程と、
半導体基板が投入されている反応炉内に窒素及びシリコ
ンを含むソースガスを導入して、気相化学成長法により
高融点金属膜の上にシリコン窒化膜を成膜する成膜工程
とを備えている。
More specifically, the method for manufacturing a semiconductor device according to the present invention comprises the steps of: forming a semiconductor substrate on which a refractory metal film serving as a gate electrode or a metal wiring is formed; Through a load lock chamber that is maintained in an atmosphere with an oxygen concentration that does not form, it is charged into a reaction furnace that is maintained in an atmosphere with an oxygen concentration that does not form an oxide film on the surface of the high-melting metal film. Substrate loading process
A step of introducing a source gas containing nitrogen and silicon into a reactor in which a semiconductor substrate has been introduced, and forming a silicon nitride film on the refractory metal film by a chemical vapor deposition method. I have.

【0028】本発明の半導体装置の製造方法によると、
半導体基板を、高融点金属膜の表面部に酸化膜が形成さ
れないような酸素濃度の雰囲気に保持されているロード
ロック室を経由して、高融点金属膜の表面部に酸化膜が
形成されないような酸素濃度の雰囲気に保持されている
反応炉内に投入すると共に、このような雰囲気に保持さ
れている反応炉内においてLP−CVD法によりシリコ
ン窒化膜を成膜するため、高融点金属膜とシリコン窒化
膜との界面に異常な反応層が形成されない。
According to the method of manufacturing a semiconductor device of the present invention,
The semiconductor substrate is passed through a load lock chamber which is maintained in an atmosphere having an oxygen concentration such that an oxide film is not formed on the surface of the refractory metal film, so that no oxide film is formed on the surface of the refractory metal film. And a silicon nitride film is formed by a LP-CVD method in the reaction furnace maintained in such an atmosphere. No abnormal reaction layer is formed at the interface with the silicon nitride film.

【0029】本発明の半導体装置の製造方法において、
成膜工程は、反応炉内にNH3 ガスを導入して反応炉の
内部をNH3 ガスの雰囲気にした後に、反応炉内にNH
3 ガスとSiH2Cl2ガスとの混合ガスからなるソース
ガスを導入する工程を含むことが好ましい。
In the method of manufacturing a semiconductor device according to the present invention,
In the film forming step, NH 3 gas is introduced into the reaction furnace to make the inside of the reaction furnace an atmosphere of NH 3 gas, and then NH 3 gas is introduced into the reaction furnace.
It is preferable to include a step of introducing a source gas composed of a mixed gas of three gases and a SiH 2 Cl 2 gas.

【0030】また、本発明の半導体装置の製造方法にお
いて、成膜工程は、半導体基板を還元性ガスの雰囲気中
に保持して高融点金属膜の表面部に形成されている酸化
膜を除去した後に、反応炉内にソースガスを導入する工
程を含むことが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, in the film forming step, the oxide film formed on the surface of the refractory metal film is removed by holding the semiconductor substrate in an atmosphere of a reducing gas. It is preferable to include a step of introducing a source gas into the reactor later.

【0031】また、本発明の半導体装置の製造方法にお
いて、成膜工程は、半導体基板を還元性ガスの雰囲気中
に保持して高融点金属膜の表面部に形成されている酸化
膜を除去した後に、反応炉内にNH3 ガスを導入して反
応炉の内部をNH3 ガスの雰囲気に変え、その後、反応
炉内にNH3 ガスとSiH2Cl2ガスとの混合ガスから
なるソースガスを導入する工程を含むことがより好まし
い。
In the method of manufacturing a semiconductor device according to the present invention, in the film forming step, the oxide film formed on the surface of the refractory metal film is removed while the semiconductor substrate is held in a reducing gas atmosphere. Later, an NH 3 gas is introduced into the reaction furnace to change the inside of the reaction furnace to an atmosphere of NH 3 gas, and then a source gas composed of a mixed gas of NH 3 gas and SiH 2 Cl 2 gas is introduced into the reaction furnace. It is more preferable to include a step of introducing.

【0032】[0032]

【発明の実施の形態】以下、本発明の各実施形態に係る
半導体装置の製造方法について、図面を参照しながら説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for manufacturing a semiconductor device according to each embodiment of the present invention will be described with reference to the drawings.

【0033】(第1の実施形態)以下、本発明の第1の
実施形態に係る半導体装置の製造方法について、図1を
参照しながら説明する。
(First Embodiment) A method of manufacturing a semiconductor device according to a first embodiment of the present invention will be described below with reference to FIG.

【0034】まず、従来と同様、シリコン基板1に素子
分離領域(図1においては省略している。)を形成した
後、シリコン基板1の上に全面に亘って、ゲート絶縁膜
となるシリコン酸化膜2、多結晶シリコン膜3、例えば
窒化チタン等の高融点金属の化合物からなるバリアメタ
ル層4、及び例えばタングステン等の高融点金属からな
る高融点金属膜5を順次堆積する。尚、バリアメタル層
4は高融点金属膜5を構成する高融点金属と多結晶シリ
コン膜3を構成する多結晶シリコンとの反応を防止する
役割を果たす。
First, as in the prior art, after forming an element isolation region (omitted in FIG. 1) in the silicon substrate 1, a silicon oxide film serving as a gate insulating film is formed over the entire surface of the silicon substrate 1. A film 2, a polycrystalline silicon film 3, a barrier metal layer 4 made of a compound of a high melting point metal such as titanium nitride, and a high melting point metal film 5 made of a high melting point metal such as tungsten are sequentially deposited. The barrier metal layer 4 plays a role in preventing a reaction between the high melting point metal forming the high melting point metal film 5 and the polycrystalline silicon forming the polycrystalline silicon film 3.

【0035】次に、反応炉に隣接して設けられたロード
ロック室の内部を窒素ガスで置換してロードロック室の
内部の酸素濃度を1ppm以下に低減した状態で、該ロ
ードロック室の内部に高融点金属膜5が形成されている
シリコン基板1を投入する。
Next, the interior of the load lock chamber provided adjacent to the reaction furnace is replaced with nitrogen gas to reduce the oxygen concentration in the load lock chamber to 1 ppm or less. Then, the silicon substrate 1 on which the high melting point metal film 5 is formed is loaded.

【0036】このようにすると、ロードロック室の内部
において、高融点金属膜5の表面部に酸化膜が形成され
ない。尚、第1の実施形態においては、ロードロック室
の内部の酸素濃度を1ppm以下に設定したが、ロード
ロック室の酸素濃度としては、40ppm程度以下であ
れば、高融点金属膜5の表面部に酸化膜が形成されな
い。
Thus, no oxide film is formed on the surface of the refractory metal film 5 inside the load lock chamber. In the first embodiment, the oxygen concentration in the load lock chamber is set to 1 ppm or less, but if the oxygen concentration in the load lock chamber is about 40 ppm or less, the surface portion of the refractory metal film 5 No oxide film is formed on the substrate.

【0037】次に、シリコン基板1をロードロック室か
ら600℃程度の温度に保たれ且つ減圧されている反応
炉内に移送した後、反応炉内の温度を600℃に保った
状態で反応炉内に流量600sccmのアンモニア(N
3 )ガスを5分間程度流す。その後、反応炉内の温度
を760℃に上昇させると共に、反応炉内に流量600
sccmのNH3 ガス及び流量60sccmのSiH2
Cl2ガスを導入することにより、全圧40Paの圧力
下で高融点金属膜5の上に第1のシリコン窒化膜6をL
P−CVD法により成膜する。この場合、反応炉内にN
3 ガスを流して反応炉内をNH3 ガスの雰囲気にした
後に、NH3 ガス及びSiH2Cl2ガスからなるソース
ガスを導入する理由は、SiH2Cl2が高融点金属膜を
構成するタングステンと反応してタングステンの珪化物
が形成されることを回避するためである。
Next, the silicon substrate 1 is transferred from the load lock chamber to a reaction furnace maintained at a temperature of about 600 ° C. and depressurized, and then the reaction furnace is maintained at a temperature of 600 ° C. Ammonia (N
H 3 ) Flow gas for about 5 minutes. Thereafter, the temperature in the reaction furnace was increased to 760 ° C., and a flow rate of 600
sccm NH 3 gas and flow rate 60 sccm SiH 2
By introducing Cl 2 gas, the first silicon nitride film 6 is deposited on the refractory metal film 5 under a total pressure of 40 Pa.
The film is formed by a P-CVD method. In this case, N
Of H 3 reactor by flowing gas after the atmosphere of the NH 3 gas, the reason for introducing the source gas of NH 3 gas and SiH 2 Cl 2 gas, SiH 2 Cl 2 constitutes a refractory metal film This is for avoiding formation of silicide of tungsten by reacting with tungsten.

【0038】次に、シリコン酸化膜2、多結晶シリコン
膜3、バリアメタル層4、高融点金属膜5及び第1のシ
リコン窒化膜6からなる多層膜を従来と同様の方法によ
りパターニングして、多結晶シリコン膜3、バリアメタ
ル層4及び高融点金属膜5からなるゲート電極を形成し
た後、該ゲート電極をマスクとして、シリコン基板1
に、例えばAs等の不純物を20keV程度のエネルギ
ーでイオン注入し、その後、全面に亘ってLP−CVD
法により100nm程度の膜厚を有する第2のシリコン
窒化膜を堆積した後、該第2のシリコン窒化膜に対して
異方性エッチングを行なってゲート電極の側面に第2の
シリコン窒化膜からなるサイドウォールを形成する(図
3(b)を参照)。
Next, a multilayer film composed of the silicon oxide film 2, the polycrystalline silicon film 3, the barrier metal layer 4, the refractory metal film 5, and the first silicon nitride film 6 is patterned by a method similar to the conventional method. After forming a gate electrode composed of the polycrystalline silicon film 3, the barrier metal layer 4, and the refractory metal film 5, the silicon substrate 1 is formed using the gate electrode as a mask.
Then, an impurity such as As is ion-implanted at an energy of about 20 keV, and thereafter, LP-CVD is performed over the entire surface.
After depositing a second silicon nitride film having a thickness of about 100 nm by the method, the second silicon nitride film is anisotropically etched to form a second silicon nitride film on the side surface of the gate electrode. A sidewall is formed (see FIG. 3B).

【0039】尚、LP―CVD法により第2のシリコン
窒化膜を成膜する工程においても、第1のシリコン窒化
膜6を成膜する工程と同様、シリコン基板1をロードロ
ック室から600℃程度の温度に保たれ且つ減圧されて
いる反応炉内に移送した後、反応炉内の温度を600℃
に保った状態で反応炉内に流量600sccmのNH3
ガスを5分間程度流す。その後、反応炉内の温度を76
0℃に上昇させると共に、反応炉内に流量600scc
mのNH3 ガス及び流量60sccmのSiH2Cl2
スを導入することにより、全圧40Paの圧力下で高融
点金属膜5の上に第2のシリコン窒化膜をLP−CVD
法により成膜する。この場合、反応炉内をNH3 ガスの
雰囲気にした後に、NH3 ガス及びSiH2Cl2ガスか
らなるソースガスを導入する理由は、SiH2Cl2が高
融点金属膜を構成するタングステンと反応してタングス
テンの珪化物が形成されることを回避するためである。
In the step of forming the second silicon nitride film by the LP-CVD method, the silicon substrate 1 is kept at about 600 ° C. from the load lock chamber similarly to the step of forming the first silicon nitride film 6. After being transferred into the reactor which is maintained at a temperature of and reduced in pressure, the temperature in the reactor is raised to 600 ° C.
NH flow 600sccm into the reactor while maintaining the 3
Let the gas flow for about 5 minutes. Thereafter, the temperature in the reactor was reduced to 76
Raise the temperature to 0 ° C and set the flow rate in the reactor at 600 scc.
m 2 NH 3 gas and a flow rate of 60 sccm SiH 2 Cl 2 gas are introduced to form a second silicon nitride film on the refractory metal film 5 at a total pressure of 40 Pa by LP-CVD.
The film is formed by a method. In this case, the reason for introducing the source gas composed of the NH 3 gas and the SiH 2 Cl 2 gas after setting the atmosphere in the reaction furnace to the NH 3 gas atmosphere is that SiH 2 Cl 2 reacts with tungsten constituting the high melting point metal film. This is to avoid the formation of silicide of tungsten.

【0040】次に、従来の方法と同様、ソース・ドレイ
ンとなる不純物拡散層を形成した後、コンタクト及び金
属配線を形成する(図3(b)、(c)及び図4
(a)、(b)を参照)。
Next, as in the conventional method, after forming an impurity diffusion layer serving as a source / drain, a contact and a metal wiring are formed (FIGS. 3B and 3C and FIG. 4).
(See (a) and (b)).

【0041】ところで、第1及び第2のシリコン窒化膜
を成膜する際に、反応炉内をNH3ガスの雰囲気にした
後にNH3 ガス及びSiH2Cl2ガスからなるソースガ
スを導入して、タングステンの珪化物が形成される事態
を回避した理由は、タングステンの珪化物が形成される
と、多層膜に対するエッチング工程が複雑になると共に
高融点金属膜の抵抗が僅かではあるが大きくなるためで
ある。
By the way, when forming the first and second silicon nitride film, by introducing the source gas of NH 3 gas and SiH 2 Cl 2 gas after the reaction furnace to an atmosphere of NH 3 gas The reason for avoiding the formation of tungsten silicide is that the formation of tungsten silicide complicates the etching process for the multilayer film and increases the resistance of the refractory metal film, although slightly. It is.

【0042】図2は、第1の実施形態により形成された
多層膜のAES分析結果を示しており、図2から分かる
ように、高融点金属膜5と第1のシリコン窒化膜6との
間に、タングステン、シリコン、窒素及び酸素からなる
異常な反応層は形成されていない。
FIG. 2 shows the result of AES analysis of the multilayer film formed according to the first embodiment. As can be seen from FIG. 2, between the refractory metal film 5 and the first silicon nitride film 6. No abnormal reaction layer made of tungsten, silicon, nitrogen and oxygen is formed.

【0043】以上説明したように、第1の実施形態によ
ると、酸素が殆ど含まれていない雰囲気に保たれた反応
炉つまり高融点金属膜5の表面部に酸化膜が形成されな
いような酸素濃度に保持されている反応炉内に、高融点
金属膜5が形成されているシリコン基板1を投入すると
共に、酸素が殆ど含まれていない雰囲気に保たれた反応
炉つまり高融点金属膜5の表面部に酸化膜が形成されな
いような酸素濃度に保持されている反応炉内においてシ
リコン窒化膜6を成膜するので、高融点金属5とシリコ
ン窒化膜6との界面に異常な反応層が形成されない。
As described above, according to the first embodiment, the oxygen concentration is such that an oxide film is not formed on the surface of the high melting point metal film 5, that is, the reaction furnace kept in an atmosphere containing almost no oxygen. The silicon substrate 1 on which the refractory metal film 5 is formed is put into the reaction furnace held in the reactor, and the surface of the refractory furnace, that is, the surface of the refractory metal film 5 is kept in an atmosphere containing almost no oxygen. Since the silicon nitride film 6 is formed in a reaction furnace maintained at an oxygen concentration such that an oxide film is not formed in a portion, an abnormal reaction layer is not formed at the interface between the refractory metal 5 and the silicon nitride film 6. .

【0044】従って、高融点金属膜5の抵抗値が上昇し
ないと共に高融点金属膜5をパターニングして得られる
パターンの形状に不均一が生じない。
Accordingly, the resistance value of the refractory metal film 5 does not increase, and the pattern obtained by patterning the refractory metal film 5 does not have a non-uniform shape.

【0045】特に、第1の実施形態においては、反応炉
内をNH3 ガスの雰囲気にした後に、反応炉内にNH3
ガス及びSiH2Cl2ガスからなるソースガスを導入し
てシリコン窒化膜6を成膜するため、ソースガスを構成
するSiH2Cl2が高融点金属膜5を構成するタングス
テンと反応してタングステンの珪化物が形成される事態
を回避できる。
[0045] Particularly, in the first embodiment, after the reaction furnace to an atmosphere of NH 3 gas, NH 3 in the reactor
For forming a silicon nitride film 6 by introducing gas and a source gas of SiH 2 Cl 2 gas, the tungsten reacts with tungsten SiH 2 Cl 2 constituting the source gas constitutes a refractory metal film 5 The situation in which silicide is formed can be avoided.

【0046】(第2の実施形態)以下、本発明の第2の
実施形態に係る半導体装置の製造方法について図1を参
照しながら説明する。
(Second Embodiment) Hereinafter, a method for manufacturing a semiconductor device according to a second embodiment of the present invention will be described with reference to FIG.

【0047】まず、第1の実施形態と同様、シリコン基
板1の上に全面に亘って、シリコン酸化膜2、多結晶シ
リコン膜3、バリアメタル層4及び例えばタングステン
等の高融点金属からなる高融点金属膜5を順次堆積す
る。
First, as in the first embodiment, a silicon oxide film 2, a polycrystalline silicon film 3, a barrier metal layer 4, and a high melting point metal such as tungsten are formed over the entire surface of a silicon substrate 1. A melting point metal film 5 is sequentially deposited.

【0048】次に、反応炉に隣接して設けられたロード
ロック室の内部を窒素ガスで置換してロードロック室の
内部の酸素濃度を1ppm以下に低減した状態で、該ロ
ードロック室の内部に高融点金属膜5が形成されている
シリコン基板1を投入する。
Next, the interior of the load lock chamber provided adjacent to the reactor is replaced with nitrogen gas to reduce the oxygen concentration in the load lock chamber to 1 ppm or less. Then, the silicon substrate 1 on which the high melting point metal film 5 is formed is loaded.

【0049】このようにすると、ロードロック室の内部
において、高融点金属膜5の表面部に酸化膜が形成され
ない。尚、第2の実施形態においては、ロードロック室
の酸素濃度を1ppm以下に設定したが、ロードロック
室の酸素濃度としては、40ppm程度以下であれば、
高融点金属膜5の表面部に酸化膜が形成されない。
Thus, no oxide film is formed on the surface of the refractory metal film 5 inside the load lock chamber. In the second embodiment, the oxygen concentration in the load lock chamber is set to 1 ppm or less. However, if the oxygen concentration in the load lock chamber is about 40 ppm or less,
No oxide film is formed on the surface of the refractory metal film 5.

【0050】次に、シリコン基板1をロードロック室か
ら600℃程度の温度に保たれ且つ減圧されている反応
炉内に移送した後、反応炉内の温度を760℃に保持す
ると共に反応炉内にH2ガス及びH2Oガスを約1:1の
圧力比で導入する。これによって、高融点金属膜5の表
面に形成されている高融点金属の酸化膜例えばタングス
テン酸化膜は還元されるので、高融点金属膜5の表面に
は酸化膜は殆ど形成されない。
Next, after transferring the silicon substrate 1 from the load lock chamber to the reactor at a temperature of about 600 ° C. and reduced pressure, the temperature in the reactor is maintained at 760 ° C. H 2 gas and H 2 O gas are introduced at a pressure ratio of about 1: 1. As a result, the oxide film of the refractory metal, such as a tungsten oxide film, formed on the surface of the refractory metal film 5 is reduced, so that almost no oxide film is formed on the surface of the refractory metal film 5.

【0051】次に、反応炉内の温度を600℃に保った
状態で反応炉内に流量600sccmのNH3 ガスを5
分間程度流す。その後、反応炉内の温度を760℃に上
昇させると共に、反応炉内に流量600sccmのNH
3 ガス及び流量60sccmのSiH2Cl2ガスを導入
することにより、全圧40Paの圧力下で高融点金属膜
5の上に第1のシリコン窒化膜6をLP−CVD法によ
り成膜する。この場合、反応炉内をNH3 ガスの雰囲気
にした後にNH3 ガス及びSiH2Cl2ガスからなるソ
ースガスを導入する理由は、SiH2Cl2が高融点金属
膜を構成するタングステンと反応してタングステンの珪
化物が形成されることを回避するためである。
Next, while keeping the temperature inside the reactor at 600 ° C., NH 3 gas at a flow rate of 600 sccm
Pour for about a minute. Thereafter, the temperature in the reaction furnace was increased to 760 ° C., and the flow rate of NH 2 was set to 600 sccm in the reaction furnace.
By introducing 3 gas and SiH 2 Cl 2 gas at a flow rate of 60 sccm, a first silicon nitride film 6 is formed on the high melting point metal film 5 by LP-CVD under a total pressure of 40 Pa. In this case, the reason why the source gas composed of the NH 3 gas and the SiH 2 Cl 2 gas is introduced after the atmosphere in the reactor is made of the NH 3 gas is that SiH 2 Cl 2 reacts with tungsten constituting the high melting point metal film. This is to avoid the formation of tungsten silicide.

【0052】次に、シリコン酸化膜2、多結晶シリコン
膜3、バリアメタル層4、高融点金属膜5及び第1のシ
リコン窒化膜6からなる多層膜を従来と同様の方法によ
りパターニングして、多結晶シリコン膜3、バリアメタ
ル層4及び高融点金属膜5からなるゲート電極を形成し
た後、該ゲート電極をマスクとして、シリコン基板1
に、例えばAs等の不純物を20keV程度のエネルギ
ーでイオン注入し、その後、全面に亘ってLP−CVD
法により100nm程度の膜厚を有する第2のシリコン
窒化膜を堆積した後、該第2のシリコン窒化膜に対して
異方性エッチングを行なってゲート電極の側面に第2の
シリコン窒化膜からなるサイドウォールを形成する(図
3(b)を参照)。
Next, a multilayer film composed of the silicon oxide film 2, the polycrystalline silicon film 3, the barrier metal layer 4, the refractory metal film 5, and the first silicon nitride film 6 is patterned by a method similar to the conventional method. After forming a gate electrode composed of the polycrystalline silicon film 3, the barrier metal layer 4, and the refractory metal film 5, the silicon substrate 1 is formed using the gate electrode as a mask.
Then, an impurity such as As is ion-implanted at an energy of about 20 keV, and thereafter, LP-CVD is performed over the entire surface.
After depositing a second silicon nitride film having a thickness of about 100 nm by the method, the second silicon nitride film is anisotropically etched to form a second silicon nitride film on the side surface of the gate electrode. A sidewall is formed (see FIG. 3B).

【0053】尚、LP―CVD法により第2のシリコン
窒化膜を成膜する工程においても、第1のシリコン窒化
膜6を成膜する工程と同様、シリコン基板1をロードロ
ック室から600℃程度の温度に保たれ且つ減圧されて
いる反応炉内に移送した後、反応炉内の温度を600℃
に保った状態で反応炉内に流量600sccmのNH3
ガスを5分間程度流す。その後、反応炉内の温度を76
0℃に上昇させると共に、反応炉内に流量600scc
mのNH3 ガス及び流量60sccmのSiH2Cl2
スを導入することにより、全圧40Paの圧力下で高融
点金属膜5の上に第2のシリコン窒化膜をLP−CVD
法により成膜する。この場合、反応炉内をNH3 ガスの
雰囲気にした後にNH3 ガス及びSiH2Cl2ガスから
なるソースガスを導入する理由は、SiH2Cl2が高融
点金属膜を構成するタングステンと反応してタングステ
ンの珪化物が形成されることを回避するためである。
In the step of forming the second silicon nitride film by the LP-CVD method, the silicon substrate 1 is kept at about 600 ° C. from the load lock chamber similarly to the step of forming the first silicon nitride film 6. After being transferred into the reactor which is maintained at a temperature of and reduced in pressure, the temperature in the reactor is raised to 600 ° C.
NH flow 600sccm into the reactor while maintaining the 3
Let the gas flow for about 5 minutes. Thereafter, the temperature in the reactor was reduced to 76
Raise the temperature to 0 ° C and set the flow rate in the reactor at 600 scc.
m 2 NH 3 gas and a flow rate of 60 sccm SiH 2 Cl 2 gas are introduced to form a second silicon nitride film on the refractory metal film 5 at a total pressure of 40 Pa by LP-CVD.
The film is formed by a method. In this case, the reason why the source gas composed of the NH 3 gas and the SiH 2 Cl 2 gas is introduced after the atmosphere in the reactor is made of the NH 3 gas is that SiH 2 Cl 2 reacts with tungsten constituting the high melting point metal film. This is to avoid the formation of tungsten silicide.

【0054】次に、従来の方法と同様、ソース・ドレイ
ンとなる不純物拡散層を形成した後、コンタクト及び金
属配線を形成する(図3(b)、(c)及び図4
(a)、(b)を参照)。
Next, as in the conventional method, after forming an impurity diffusion layer serving as a source / drain, a contact and a metal wiring are formed (FIGS. 3B and 3C and FIG. 4).
(See (a) and (b)).

【0055】以上説明したように、第2の実施形態によ
ると、酸素が殆ど含まれていない雰囲気に保たれた反応
炉つまり高融点金属膜5の表面部に酸化膜が形成されな
いような酸素濃度に保持されている反応炉内に、高融点
金属膜5が形成されているシリコン基板1を投入すると
共に、酸素が殆ど含まれていない雰囲気に保たれた反応
炉つまり高融点金属膜5の表面部に酸化膜が形成されな
いような酸素濃度に保持されている反応炉内においてシ
リコン窒化膜6を成膜するので、高融点金属膜5とシリ
コン窒化膜6との界面に異常な反応層が形成されない。
As described above, according to the second embodiment, the oxygen concentration is such that an oxide film is not formed on the surface of the high melting point metal film 5, that is, the reaction furnace kept in an atmosphere containing almost no oxygen. The silicon substrate 1 on which the refractory metal film 5 is formed is put into the reaction furnace held in the reactor, and the surface of the refractory furnace, that is, the surface of the refractory metal film 5 is kept in an atmosphere containing almost no oxygen. Since the silicon nitride film 6 is formed in a reaction furnace maintained at an oxygen concentration such that an oxide film is not formed in a portion, an abnormal reaction layer is formed at the interface between the high melting point metal film 5 and the silicon nitride film 6. Not done.

【0056】従って、高融点金属膜5の抵抗値が上昇し
ないと共に高融点金属膜5をパターニングして得られる
パターンの形状に不均一が生じない。
Therefore, the resistance value of the refractory metal film 5 does not increase and the pattern obtained by patterning the refractory metal film 5 does not have a non-uniform shape.

【0057】特に、第2の実施形態においては、高融点
金属膜5の表面部に形成されている酸化膜を還元性ガス
の雰囲気中において除去した後に、反応炉内にNH3
スとSiH2Cl2ガスとの混合ガスからなるソースガス
を導入してシリコン窒化膜6を成膜するため、反応炉内
に投入する前に高融点金属膜5の表面部に形成されてい
る酸化膜をも除去できるので、高融点金属膜5とシリコ
ン窒化膜6との界面に異常な反応層が形成される事態を
より確実に防止することができる。すなわち、高融点金
属の酸化膜は、高融点金属膜が600℃以上の高温下に
おいて或る程度以上の濃度を有する酸素ガスに接する
と、高融点金属と酸素とが反応して酸化膜が形成される
ものであって、高融点金属膜が常温において大気中に曝
されても酸化膜は殆ど形成されないが、条件によっては
高融点金属膜の表面部に僅かな酸化膜が形成される場合
もある。第2の実施形態は、このように高融点金属膜の
表面部に形成されている僅かな酸化膜をも除去するもの
である。
In particular, in the second embodiment, after removing the oxide film formed on the surface of the refractory metal film 5 in an atmosphere of a reducing gas, NH 3 gas and SiH 2 gas are introduced into the reaction furnace. In order to form the silicon nitride film 6 by introducing a source gas composed of a mixed gas with Cl 2 gas, the oxide film formed on the surface of the refractory metal film 5 before the silicon nitride film 6 is introduced into the reactor is also required. Since it can be removed, a situation where an abnormal reaction layer is formed at the interface between the refractory metal film 5 and the silicon nitride film 6 can be more reliably prevented. That is, when the refractory metal oxide film is exposed to an oxygen gas having a certain concentration at a high temperature of 600 ° C. or higher at a high temperature of 600 ° C. or more, the refractory metal and oxygen react with each other to form an oxide film. When the refractory metal film is exposed to the atmosphere at room temperature, almost no oxide film is formed, but depending on the conditions, a slight oxide film may be formed on the surface of the refractory metal film. is there. In the second embodiment, even a slight oxide film formed on the surface of the refractory metal film is removed.

【0058】尚、第1及び第2の実施形態においては、
シリコン基板1を酸素濃度が1ppm以下に保持された
ロードロック室から反応炉に移送したが、ロードロック
室の酸素濃度は1ppm以上であっても40ppm程度
以下であればよいと共に、シリコン基板1をロードロッ
ク室を経由することなく直接に反応炉内に投入してもよ
い。この場合には、反応炉内の温度及び酸素濃度を、高
融点金属膜5の表面に高融点金属の酸化膜が殆ど形成さ
れないような状態に保持してから、シリコン基板1を反
応炉内に投入する必要がある。
In the first and second embodiments,
The silicon substrate 1 was transferred from the load lock chamber in which the oxygen concentration was kept at 1 ppm or less to the reaction furnace. The oxygen concentration in the load lock chamber may be 1 ppm or more and about 40 ppm or less. It may be directly charged into the reactor without passing through the load lock chamber. In this case, the temperature and the oxygen concentration in the reaction furnace are maintained such that an oxide film of the high melting point metal is hardly formed on the surface of the high melting point metal film 5, and then the silicon substrate 1 is placed in the reaction furnace. It is necessary to input.

【0059】また、第1及び第2の実施形態において
は、多層膜をエッチングしてゲート電極を形成する場合
について説明したが、これに代えて、多層膜を所定のパ
ターン形状にエッチングして、DRAMのビット線等の
金属配線を形成する場合にも本発明を適用することがで
きる。
Further, in the first and second embodiments, the case where the gate electrode is formed by etching the multilayer film has been described. Alternatively, the multilayer film may be etched into a predetermined pattern shape. The present invention can be applied to the case of forming a metal wiring such as a bit line of a DRAM.

【0060】また、第1及び第2の実施形態において
は、高融点金属膜としてタングステン膜を用いたが、こ
れに代えて、チタン膜、コバルト膜、ニッケル膜又はモ
リブデン膜を用いてもよい。
In the first and second embodiments, a tungsten film is used as the refractory metal film, but a titanium film, a cobalt film, a nickel film, or a molybdenum film may be used instead.

【0061】また、第1及び第2の実施形態において
は、多層膜として、高融点金属膜/バリアメタル層/多
結晶シリコン膜からなる積層構造を用いたが、これに代
えて、高融点金属膜/バリアメタル層からなる積層構造
を用いてもよい。
In the first and second embodiments, a multilayer structure composed of a refractory metal film / barrier metal layer / polycrystalline silicon film is used as the multilayer film. A laminated structure composed of a film / barrier metal layer may be used.

【0062】さらに、第1及び第2の実施形態において
は、高融点金属膜の上にシリコン窒化膜をLP−CVD
法により成膜する場合について説明したが、これに代え
て、高融点金属膜の上にLP−CVD法によりプラズマ
TEOS膜を成膜する場合にも本発明を適用することが
できる。
Further, in the first and second embodiments, a silicon nitride film is formed on the refractory metal film by LP-CVD.
Although the case where the film is formed by the method has been described, the present invention can be applied to a case where a plasma TEOS film is formed by the LP-CVD method on the refractory metal film instead.

【0063】[0063]

【発明の効果】本発明の半導体装置の製造方法による
と、高融点金属膜の表面部に酸化膜が形成されないよう
な酸素濃度の雰囲気に保持されている反応炉内に半導体
基板を投入して気相化学成長法によりシリコン窒化膜を
成膜するため、高融点金属膜とシリコン窒化膜との界面
に異常な反応層が形成されないので、高融点金属膜の上
に気相化学成長法によりシリコン窒化膜を成膜するにも
拘わらず、高融点金属膜の抵抗値が上昇しないと共に高
融点金属膜をパターニングしたときのパターンの形状に
不均一が生じることがない。
According to the method of manufacturing a semiconductor device of the present invention, a semiconductor substrate is put into a reaction furnace maintained in an atmosphere having an oxygen concentration such that an oxide film is not formed on the surface of a high melting point metal film. Since an abnormal reaction layer is not formed at the interface between the refractory metal film and the silicon nitride film because the silicon nitride film is formed by the chemical vapor deposition method, silicon is formed on the refractory metal film by the chemical vapor deposition method. Despite the formation of the nitride film, the resistance value of the refractory metal film does not increase and the pattern shape when the refractory metal film is patterned does not become uneven.

【0064】本発明の半導体装置の製造方法において、
成膜工程が、反応炉の内部をNH3ガスの雰囲気にした
後に、反応炉内にNH3 ガスとSiH2Cl2ガスとから
なるソースガスを導入する工程を含むと、ソースガスを
構成するSiH2Cl2が高融点金属膜を構成する高融点
金属と反応して高融点金属膜の表面部に高融点金属の珪
化物が形成される事態を回避することができる。
In the method of manufacturing a semiconductor device according to the present invention,
Deposition process, after the inside of the reaction furnace in an atmosphere of NH 3 gas and comprising the step of introducing a source gas comprising a NH 3 gas and SiH 2 Cl 2 gas into the reaction furnace, constitutes a source gas SiH 2 Cl 2 can be prevented from reacting with the refractory metal constituting the refractory metal film to form silicide of the refractory metal on the surface of the refractory metal film.

【0065】本発明の半導体装置の製造方法において、
成膜工程が、高融点金属膜の表面部に形成されている酸
化膜を還元性ガス雰囲気中において除去した後に、反応
炉内にソースガスを導入する工程を含むと、反応炉内に
投入する前に高融点金属膜の表面部に形成されている僅
かな酸化膜をも除去できるので、高融点金属膜とシリコ
ン窒化膜との界面に異常な反応層が形成される事態をよ
り確実に防止することができる。
In the method of manufacturing a semiconductor device according to the present invention,
When the film forming step includes a step of introducing a source gas into the reaction furnace after removing the oxide film formed on the surface portion of the refractory metal film in a reducing gas atmosphere, Since even the slight oxide film formed on the surface of the refractory metal film before can be removed, the situation where an abnormal reaction layer is formed at the interface between the refractory metal film and the silicon nitride film is more reliably prevented. can do.

【0066】本発明の半導体装置の製造方法において、
成膜工程が、高融点金属膜の表面部に形成されている酸
化膜を還元性ガス雰囲気中において除去した後に、反応
炉の内部をNH3 ガスの雰囲気に変え、その後、反応炉
内にソースガスを導入する工程を含むと、高融点金属膜
とシリコン窒化膜との界面に異常な反応層が形成される
事態をより確実に防止できると共に高融点金属膜の表面
部に高融点金属の珪化物が形成される事態を回避するこ
とができる。
In the method of manufacturing a semiconductor device according to the present invention,
After the oxide film formed on the surface of the high melting point metal film is removed in a reducing gas atmosphere, the inside of the reaction furnace is changed to an NH 3 gas atmosphere, and then the source is placed in the reaction furnace. Including the step of introducing a gas, it is possible to more reliably prevent an abnormal reaction layer from being formed at the interface between the refractory metal film and the silicon nitride film and to silicide the refractory metal on the surface of the refractory metal film. A situation in which an object is formed can be avoided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る半導体装置の製
造方法により得られる多層膜の断面図である。
FIG. 1 is a sectional view of a multilayer film obtained by a method of manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態に係る半導体装置の製
造方法により得られる多層膜のAES分析結果を示す図
である。
FIG. 2 is a diagram showing an AES analysis result of a multilayer film obtained by the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図3】(a)〜(c)は、従来例、本発明の第1及び
第2の実施形態に係る半導体装置の製造方法の各工程を
示す断面図である。
FIGS. 3A to 3C are cross-sectional views showing steps of a conventional example, and a method of manufacturing a semiconductor device according to the first and second embodiments of the present invention.

【図4】(a)及び(b)は、従来例、本発明の第1及
び第2の実施形態に係る半導体装置の製造方法の各工程
を示す断面図である。
FIGS. 4A and 4B are cross-sectional views showing steps of a conventional method for manufacturing a semiconductor device according to first and second embodiments of the present invention.

【図5】(a)及び(b)は、従来例、本発明の第1及
び第2の実施形態に係る半導体装置の製造方法におい
て、セルフアラインコンタクトホール形成方法を採用す
る場合を示す断面図である。
FIGS. 5A and 5B are cross-sectional views showing a conventional example, and a method of forming a self-aligned contact hole in a method of manufacturing a semiconductor device according to first and second embodiments of the present invention. It is.

【図6】従来の半導体装置の製造方法において、LP−
CVD法によりシリコン窒化膜を成膜した場合の多層膜
の断面図である。
FIG. 6 illustrates a conventional method for manufacturing a semiconductor device,
FIG. 3 is a cross-sectional view of a multilayer film when a silicon nitride film is formed by a CVD method.

【図7】従来の半導体装置の製造方法において、PE−
CVD法によりシリコン窒化膜を成膜した場合の多層膜
の断面図である。
FIG. 7 is a cross-sectional view of a conventional method of manufacturing a semiconductor device;
FIG. 3 is a cross-sectional view of a multilayer film when a silicon nitride film is formed by a CVD method.

【図8】従来の半導体装置の製造方法において、LP−
CVD法によりシリコン窒化膜を成膜した場合の多層膜
のAES分析結果を示す図である。
FIG. 8 is a cross-sectional view of a conventional method for manufacturing a semiconductor device;
FIG. 9 is a diagram illustrating an AES analysis result of a multilayer film when a silicon nitride film is formed by a CVD method.

【図9】従来の半導体装置の製造方法において、PE−
CVD法によりシリコン窒化膜を成膜した場合の多層膜
のAES分析結果を示す図である。
FIG. 9 is a cross-sectional view of a conventional method of manufacturing a semiconductor device;
FIG. 9 is a diagram illustrating an AES analysis result of a multilayer film when a silicon nitride film is formed by a CVD method.

【図10】従来の半導体装置の製造方法において、LP
−CVD法によりシリコン窒化膜を成膜した場合の多層
膜のX線分析結果を示す図である。
FIG. 10 shows a conventional method for manufacturing a semiconductor device,
FIG. 11 is a diagram showing an X-ray analysis result of a multilayer film when a silicon nitride film is formed by a CVD method.

【図11】従来の半導体装置の製造方法において、PE
−CVD法によりシリコン窒化膜を成膜した場合の多層
膜のX線分析結果を示す図である。
FIG. 11 is a cross-sectional view of a conventional method for manufacturing a semiconductor device;
FIG. 11 is a diagram showing an X-ray analysis result of a multilayer film when a silicon nitride film is formed by a CVD method.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 シリコン酸化膜 3 多結晶シリコン膜 4 バリアメタル層 5 高融点金属膜 6 第1のシリコン膜 10 シリコン基板 11 素子分離領域 12 シリコン酸化膜 13 多結晶シリコン膜 14 バリアメタル層 15 高融点金属膜 16 保護膜 17 ゲート電極 18 サイドウォール 19 不純物拡散層 19a 低濃度不純物拡散領域 19b 高濃度不純物拡散領域 20 シリサイド層 21 層間絶縁膜 22 コンタクトホール 23 金属配線 24 コンタクト DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Silicon oxide film 3 Polycrystalline silicon film 4 Barrier metal layer 5 High melting point metal film 6 First silicon film 10 Silicon substrate 11 Element isolation region 12 Silicon oxide film 13 Polycrystalline silicon film 14 Barrier metal layer 15 High melting point Metal film 16 Protective film 17 Gate electrode 18 Side wall 19 Impurity diffusion layer 19a Low concentration impurity diffusion region 19b High concentration impurity diffusion region 20 Silicide layer 21 Interlayer insulating film 22 Contact hole 23 Metal wiring 24 Contact

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成10年12月8日[Submission date] December 8, 1998

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ゲート電極又は金属配線となる高融点金
属膜が形成されている半導体基板を、前記高融点金属膜
の表面部に酸化膜が形成されないような酸素濃度の雰囲
気に保持されているロードロック室を経由して、前記高
融点金属膜の表面部に酸化膜が形成されないような酸素
濃度の雰囲気に保持されている反応炉内に投入する基板
投入工程と、 前記半導体基板が投入されている反応炉内に窒素及びシ
リコンを含むソースガスを導入して、気相化学成長法に
より前記高融点金属膜の上にシリコン窒化膜を成膜する
成膜工程とを備えていることを特徴とする半導体装置の
製造方法。
1. A semiconductor substrate on which a refractory metal film serving as a gate electrode or a metal wiring is formed is kept in an atmosphere having an oxygen concentration such that an oxide film is not formed on the surface of the refractory metal film. Via a load lock chamber, a substrate loading step of loading into a reaction furnace maintained in an atmosphere having an oxygen concentration such that an oxide film is not formed on the surface portion of the high melting point metal film; and Introducing a source gas containing nitrogen and silicon into the reaction furnace, and forming a silicon nitride film on the refractory metal film by a chemical vapor deposition method. Manufacturing method of a semiconductor device.
【請求項2】 前記成膜工程は、前記反応炉内にNH3
ガスを導入して前記反応炉の内部をNH3 ガスの雰囲気
にした後に、前記反応炉内にNH3 ガスとSiH2Cl2
ガスとの混合ガスからなる前記ソースガスを導入する工
程を含むことを特徴とする請求項1に記載の半導体装置
の製造方法。
Wherein said film-forming step, NH 3 into the reaction furnace
The interior of the reaction chamber by introducing the gas after the atmosphere of the NH 3 gas, NH 3 gas into the reaction furnace and SiH 2 Cl 2
2. The method for manufacturing a semiconductor device according to claim 1, further comprising a step of introducing the source gas comprising a gas mixture with a gas.
【請求項3】 前記成膜工程は、前記半導体基板を還元
性ガスの雰囲気中に保持して前記高融点金属膜の表面部
に形成されている酸化膜を除去した後に、前記反応炉内
に前記ソースガスを導入する工程を含むことを特徴とす
る請求項1に記載の半導体装置の製造方法。
3. The method according to claim 1, wherein the film forming step includes: holding the semiconductor substrate in an atmosphere of a reducing gas to remove an oxide film formed on a surface of the high melting point metal film; 2. The method according to claim 1, further comprising a step of introducing the source gas.
【請求項4】 前記成膜工程は、前記半導体基板を還元
性ガスの雰囲気中に保持して前記高融点金属膜の表面部
に形成されている酸化膜を除去した後に、前記反応炉内
にNH3 ガスを導入して前記反応炉の内部をNH3 ガス
の雰囲気に変え、その後、前記反応炉内にNH3 ガスと
SiH2Cl2ガスとの混合ガスからなる前記ソースガス
を導入する工程を含むことを特徴とする請求項1に記載
の半導体装置の製造方法。
4. The method according to claim 1, wherein the step of depositing includes removing the oxide film formed on the surface of the refractory metal film while holding the semiconductor substrate in an atmosphere of a reducing gas, and then placing the semiconductor substrate in the reaction furnace. A step of introducing NH 3 gas to change the inside of the reaction furnace to an atmosphere of NH 3 gas, and thereafter introducing the source gas composed of a mixed gas of NH 3 gas and SiH 2 Cl 2 gas into the reaction furnace The method for manufacturing a semiconductor device according to claim 1, comprising:
JP10006330A 1998-01-16 1998-01-16 Method for manufacturing semiconductor device Expired - Fee Related JP2972687B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10006330A JP2972687B2 (en) 1998-01-16 1998-01-16 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10006330A JP2972687B2 (en) 1998-01-16 1998-01-16 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH11204456A true JPH11204456A (en) 1999-07-30
JP2972687B2 JP2972687B2 (en) 1999-11-08

Family

ID=11635364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10006330A Expired - Fee Related JP2972687B2 (en) 1998-01-16 1998-01-16 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2972687B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002073696A1 (en) * 2001-03-12 2002-09-19 Hitachi, Ltd. Process for producing semiconductor integrated circuit device
US7053459B2 (en) 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
JP2008258210A (en) * 2007-03-30 2008-10-23 Tokyo Electron Ltd Plasma processing method and storage medium
US7618830B2 (en) * 2003-06-18 2009-11-17 Dongbu Electronics Co., Ltd. Rapid thermal processing apparatus and methods
JP2018181885A (en) * 2017-04-03 2018-11-15 住友電気工業株式会社 Method of forming silicon nitride passivation film and method of manufacturing semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002073696A1 (en) * 2001-03-12 2002-09-19 Hitachi, Ltd. Process for producing semiconductor integrated circuit device
US7049187B2 (en) 2001-03-12 2006-05-23 Renesas Technology Corp. Manufacturing method of polymetal gate electrode
US7053459B2 (en) 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
US7144766B2 (en) 2001-03-12 2006-12-05 Renesas Technology Corp. Method of manufacturing semiconductor integrated circuit device having polymetal gate electrode
US7300833B2 (en) 2001-03-12 2007-11-27 Renesas Technology Corp. Process for producing semiconductor integrated circuit device
US7375013B2 (en) 2001-03-12 2008-05-20 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
JP2008211212A (en) * 2001-03-12 2008-09-11 Renesas Technology Corp Manufacturing method of semiconductor integrated circuit device
CN100447980C (en) * 2001-03-12 2008-12-31 株式会社日立制作所 Method for manufacturing semiconductor integrated circuit device
US7632744B2 (en) 2001-03-12 2009-12-15 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
US7618830B2 (en) * 2003-06-18 2009-11-17 Dongbu Electronics Co., Ltd. Rapid thermal processing apparatus and methods
JP2008258210A (en) * 2007-03-30 2008-10-23 Tokyo Electron Ltd Plasma processing method and storage medium
JP2018181885A (en) * 2017-04-03 2018-11-15 住友電気工業株式会社 Method of forming silicon nitride passivation film and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2972687B2 (en) 1999-11-08

Similar Documents

Publication Publication Date Title
JP4653949B2 (en) Semiconductor device manufacturing method and semiconductor device
JP4738178B2 (en) Manufacturing method of semiconductor device
US6040606A (en) Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture
KR100591157B1 (en) Manufacturing method of semiconductor device
US6858934B2 (en) Semiconductor device structures including metal silicide interconnect structures that extend at least partially over transistor gate structures and methods for making the same
JPS58176975A (en) Method of producing integrated mos field effect transistor circuit
US7622340B2 (en) Method for manufacturing semiconductor device
US6879043B2 (en) Electrode structure and method for fabricating the same
JP2006269673A (en) Semiconductor device and manufacturing method thereof
JPH0794731A (en) Semiconductor device and manufacturing method thereof
JP2972687B2 (en) Method for manufacturing semiconductor device
JP3393465B2 (en) Method for manufacturing semiconductor device
JP2636786B2 (en) Method for manufacturing semiconductor device
JP3228253B2 (en) Method for manufacturing semiconductor device
JPH05304108A (en) Semiconductor device and method of manufacturing semiconductor device
JP2008192661A (en) Manufacturing method of semiconductor device
JP2000196084A (en) Method for forming polycide gate electrode of semiconductor device
JPH1126397A (en) Method for manufacturing semiconductor device
US20060154459A1 (en) Manufacturing method which prevents abnormal gate oxidation
US7858518B2 (en) Method for forming a selective contact and local interconnect in situ
CN1905138B (en) Semiconductor device and manufacturing method thereof
JPH07183515A (en) Method for manufacturing semiconductor device
KR100291516B1 (en) Gate electrode formation method of semiconductor device
JPH09186113A (en) Silicide film forming method and manufacturing method of semiconductor device having the silicide film
JP2007019330A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990810

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees