[go: up one dir, main page]

JPH11195867A - Printed circuit board - Google Patents

Printed circuit board

Info

Publication number
JPH11195867A
JPH11195867A JP9369018A JP36901897A JPH11195867A JP H11195867 A JPH11195867 A JP H11195867A JP 9369018 A JP9369018 A JP 9369018A JP 36901897 A JP36901897 A JP 36901897A JP H11195867 A JPH11195867 A JP H11195867A
Authority
JP
Japan
Prior art keywords
pad
electronic component
printed circuit
pad portion
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9369018A
Other languages
Japanese (ja)
Inventor
Hirobumi Ojiri
博文 尾尻
Takashi Yasumoto
隆 安本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP9369018A priority Critical patent/JPH11195867A/en
Publication of JPH11195867A publication Critical patent/JPH11195867A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W72/287

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 隣接する接続パッド上の半田間で高い絶縁性
を達成し、電子部品の半田ボールの半田と接続パッドと
の間および接続パッドとパターン配線との間の剥離強度
を向上して、電子部品と印刷回路配線基板との接続不良
の発生を防止する。 【解決手段】 表面実装形電子部品43が搭載される実
装表面45に、第1パッド部分46と、この第1パッド
部分46から外方へ突出する第2パッド部分47a,4
7bとを有する複数の接続パッド42を形成し、第1パ
ッド部分46の周側面が露出するようにして、各接続パ
ッド42の第2パッド部分47a,47bと絶縁基材の
表面とにわたってレジスト膜49を形成し、第2パッド
部分47a,47bを絶縁基材の表面上で押える。
PROBLEM TO BE SOLVED: To achieve high insulation between solders on adjacent connection pads, and to achieve peel strength between solder of solder balls of electronic components and connection pads and between connection pads and pattern wiring. To prevent the occurrence of connection failure between the electronic component and the printed circuit wiring board. SOLUTION: A mounting surface 45 on which a surface mount type electronic component 43 is mounted, a first pad portion 46, and second pad portions 47a, 4 protruding outward from the first pad portion 46.
7b, and a resist film is formed over the second pad portions 47a and 47b of each connection pad 42 and the surface of the insulating base such that the peripheral side surface of the first pad portion 46 is exposed. 49 are formed, and the second pad portions 47a and 47b are pressed on the surface of the insulating base material.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、BGA(Ball Gri
d Array)形電子部品およびCSP(Chip ScalePackage
または Chip Size Package)形電子部品などの表面実
装形電子部品がリフロー半田付け法によって接続される
印刷回路配線基板の実装構造に関する。
TECHNICAL FIELD The present invention relates to a BGA (Ball Gri
d Array type electronic components and CSP (Chip Scale Package)
Also, the present invention relates to a mounting structure of a printed circuit wiring board to which surface mount electronic components such as a chip size package electronic component are connected by a reflow soldering method.

【0002】[0002]

【従来の技術】近年、LSIパッケージなどの電子部品
の実装形態として、フラットパッケージと称される表面
実装形が主流となっている。この表面実装形の電子部品
としては、LSIのベアチップを印刷回路配線基板(プ
リント配線基板ともいう)上に載せて封止し、基板の裏
面に半田ボールと呼ばれる球形のアレイ状端子が形成さ
れるBGA形およびベアチップとほぼ同じ寸法のパッケ
ージでその裏面にはBGAと同様な球形のアレイ状端子
が形成されるCSP形が周知である。
2. Description of the Related Art In recent years, as a mounting form of an electronic component such as an LSI package, a surface mounting type called a flat package has become mainstream. As this surface-mounted electronic component, an LSI bare chip is mounted on a printed circuit wiring board (also called a printed wiring board) and sealed, and spherical array terminals called solder balls are formed on the back surface of the board. A BGA type and a CSP type in which a spherical array terminal similar to the BGA is formed on the back surface of a package having substantially the same dimensions as a bare chip are well known.

【0003】このようなBGA形電子部品およびCSP
形電子部品を印刷回路配線基板に実装した際には、パッ
ケージ裏面の半田ボールと印刷回路配線基板の接続パッ
ドとが対向した状態でリフロー半田付け法によって接続
されているため、半田パッドと接続パッドとの溶融接合
部であるいわゆるコラプス(つぶれ)部分には、部品実
装後に、電子部品および印刷回路配線基板がたとえば2
35℃程度のリフロー加熱温度雰囲気中で昇温加熱され
た状態から自然冷却による温度低下およびプラスチック
モールドの収縮などによって、機械的応力および熱応力
が発生し、電子部品と印刷回路配線基板との間の接続不
良が生じる場合がある。
[0003] Such a BGA type electronic component and CSP
When the electronic components are mounted on the printed circuit board, the solder balls on the back of the package and the connection pads on the printed circuit board are connected by reflow soldering in a state where they face each other. In a so-called collapsed portion, which is a fusion bonding portion with the electronic component, an electronic component and a printed circuit wiring board, for example, 2
Mechanical stress and thermal stress are generated due to natural temperature cooling and shrinkage of the plastic mold from the state where the temperature is raised and heated in the reflow heating temperature atmosphere of about 35 ° C., so that the electronic component and the printed circuit wiring board are not connected. Connection failure may occur.

【0004】図11は、従来の印刷回路配線基板1の実
装表面2を示す平面図である。BGA形電子部品または
CSP形電子部品である電子部品3の裏面には、上述し
たように球形の半田ボールが2次元マトリクス状にたと
えば縦横に所定の端子ピッチΔL1,ΔL2で形成され
る。各端子ピッチΔL1,ΔL2は、BGA形電子部品
であれば、たとえば1.5mmまたは1.27mmなど
の後述のCSP形電子部品に比べて比較的大きい値に選
ばれる。またCSP形電子部品であれば、たとえば0.
8mm、0.65mm、0.5mmまたは0.4mmな
どの上述のBGA形電子部品に比べて比較的小さい値に
選ばれる。
FIG. 11 is a plan view showing a mounting surface 2 of a conventional printed circuit wiring board 1. On the back surface of the electronic component 3 which is a BGA type electronic component or a CSP type electronic component, as described above, the spherical solder balls are formed in a two-dimensional matrix, for example, at predetermined terminal pitches ΔL1 and ΔL2 in the vertical and horizontal directions. The terminal pitches ΔL1 and ΔL2 are selected to be relatively large values, such as 1.5 mm or 1.27 mm, for a BGA type electronic component, as compared with a CSP type electronic component described later. In the case of a CSP type electronic component, for example, 0.
The value is selected to be relatively small, such as 8 mm, 0.65 mm, 0.5 mm, or 0.4 mm, as compared with the above-mentioned BGA type electronic component.

【0005】このような電子部品3が搭載される印刷回
路配線基板1の実装表面2には、電子部品3の端子ピッ
チΔL1,ΔL2に合わせて同一の間隔で複数の接続パ
ッド4が形成される。各接続パッド4の平面形状はたと
えば円形であり、前記複数の接続パッド4の一部は絶縁
基材8上のパターン配線5に接続される。各接続パッド
4およびパターン配線5が形成される絶縁基材8の表面
8a上には、各接続パッド4を露出させ、かつパターン
配線5を覆うようにして、レジスト膜6が形成される。
[0005] A plurality of connection pads 4 are formed on the mounting surface 2 of the printed circuit wiring board 1 on which the electronic component 3 is mounted at the same interval according to the terminal pitches ΔL1 and ΔL2 of the electronic component 3. . The planar shape of each connection pad 4 is, for example, circular, and a part of the plurality of connection pads 4 is connected to the pattern wiring 5 on the insulating base material 8. A resist film 6 is formed on the surface 8a of the insulating base material 8 on which the connection pads 4 and the pattern wirings 5 are formed so as to expose the connection pads 4 and cover the pattern wirings 5.

【0006】図12は図11に示される印刷回路配線基
板1の接続パッド4付近を拡大して示す平面図であり、
図13は図12の切断面線XIII−XIIIから見た
断面図である。接続パッド4のランド径D1は、BGA
形電子部品を実装する場合であれば、たとえばD1=
0.8〜1.0mmであり、CSP形電子部品を実装す
る場合であれば、前記BGA形電子部品用のランド径D
1よりもさらに小さく、たとえばD1=0.3〜0.8
mm程度である。また接続パッド4の厚みT1は、BG
A形電子部品およびCSP形電子部品のいずれを実装す
る場合であってもT1=20〜40μm程度である。
FIG. 12 is an enlarged plan view showing the vicinity of the connection pad 4 of the printed circuit wiring board 1 shown in FIG.
FIG. 13 is a cross-sectional view taken along the line XIII-XIII of FIG. The land diameter D1 of the connection pad 4 is BGA
In the case of mounting electronic components, for example, D1 =
0.8 to 1.0 mm, and when mounting a CSP type electronic component, the land diameter D for the BGA type electronic component.
Even smaller than 1, for example D1 = 0.3-0.8
mm. The thickness T1 of the connection pad 4 is BG
Regardless of whether an A-type electronic component or a CSP-type electronic component is mounted, T1 is about 20 to 40 μm.

【0007】このような接続パッド4は上記のとおりラ
ンド径D1を有する円形であり、その周囲には同一の厚
みでレジスト膜6が形成される。このレジスト膜6は、
接続パッド4の直円筒状の外周面7のほぼ全周にわたっ
て接触し、隣接する接続パッド4間に露出する絶縁基材
8の表面8aを覆い、半田付け時に溶融した半田がパタ
ーン配線5および絶縁基材8の表面8aに付着すること
を防止している。
The connection pad 4 has a circular shape having the land diameter D1 as described above, and a resist film 6 having the same thickness is formed around the connection pad 4. This resist film 6
Contact is made over substantially the entire circumference of the cylindrical outer peripheral surface 7 of the connection pad 4, and covers the surface 8 a of the insulating base material 8 exposed between the adjacent connection pads 4. It prevents adhesion to the surface 8a of the base material 8.

【0008】図14は、他の従来技術の印刷回路配線基
板11の一部の拡大断面図である。この従来技術は、た
とえば特開平9−135069号公報に示されている。
この従来技術では、搭載される電子部品12の半田ボー
ルが加熱溶融して同図に示されるように変形してコラプ
ス13となり、パターン配線14上の接続パッド15に
接続される。前記接続パッド15の周縁部16と絶縁基
材22の表面22aとにわたってレジスト膜18が形成
される。電子部品12はBGA形電子部品であり、その
半田ボールの位置に対応して前記レジスト膜18によっ
て凹部19が形成され、この凹部19の底面に前記接続
パッド15が形成されている。電子部品12の前記半田
ボールが設けられる背面20と凹部19の表面22aと
の間隔ΔT1は、溶融した半田の流れ出しを防止する適
正な値とされ、隣接する接続パッド15間の短絡および
絶縁不良を回避するように構成されている。
FIG. 14 is an enlarged cross-sectional view of a part of another conventional printed circuit wiring board 11. This prior art is disclosed, for example, in Japanese Patent Application Laid-Open No. Hei 9-1350069.
In this conventional technique, a solder ball of an electronic component 12 to be mounted is heated and melted and deformed as shown in FIG. 1 to form a collapse 13, which is connected to a connection pad 15 on a pattern wiring 14. A resist film 18 is formed over the peripheral portion 16 of the connection pad 15 and the surface 22a of the insulating base material 22. The electronic component 12 is a BGA type electronic component. A concave portion 19 is formed by the resist film 18 corresponding to the position of the solder ball, and the connection pad 15 is formed on the bottom surface of the concave portion 19. The distance ΔT1 between the back surface 20 of the electronic component 12 where the solder balls are provided and the surface 22a of the concave portion 19 is set to an appropriate value for preventing the flow of the molten solder, and the short circuit and the insulation failure between the adjacent connection pads 15 are reduced. It is configured to avoid.

【0009】具体的には、半田ボールの直径が0.5m
m、背面20からの高さが0.46mm、ピッチが1.
0mmのBGA形電子部品を搭載した場合、印刷回路配
線基板11のパターン配線14の直径D2が0.4m
m、接続パッド15の直径D3が0.8mm、接続パッ
ド15の厚みが0.06mm、レジスト膜18の厚みが
0.12mm、凹部19の直径D4が0.6mmとし、
電子部品12が搭載位置からずれた場合であっても、加
熱によって半田ボールが溶融したとき、この溶融した半
田が凹部19内に留まり、隣接する接続パッド15に向
かって流れ出ることを防止している。
Specifically, the diameter of the solder ball is 0.5 m
m, the height from the back surface 20 is 0.46 mm, and the pitch is 1.
When a 0 mm BGA type electronic component is mounted, the diameter D2 of the pattern wiring 14 of the printed circuit wiring board 11 is 0.4 m.
m, the diameter D3 of the connection pad 15 is 0.8 mm, the thickness of the connection pad 15 is 0.06 mm, the thickness of the resist film 18 is 0.12 mm, and the diameter D4 of the concave portion 19 is 0.6 mm.
Even when the electronic component 12 is displaced from the mounting position, when the solder ball is melted by heating, the melted solder stays in the recess 19 and is prevented from flowing out to the adjacent connection pad 15. .

【0010】図15は、さらに他の従来技術の印刷回路
配線基板25の一部の拡大平面図である。この従来技術
は、たとえば特開平5−304353号公報に示されて
いる。この従来技術では、絶縁基材26の表面26a上
に楕円形の接続パッドであるランド27が形成され、そ
の中央には孔28が形成されるとともに、図15の左右
方向である短軸方向両端部には先端が尖った突起部29
a,29bが形成される。このような突起部29a,2
9bによって、半田付けした際に各突起部29a,29
b上に溶融した半田が侵入し、その半田の外表面がラン
ド27の表面と成す角を小さくして、ランド27の剥離
強度を減少させることなく隣接する各ランド27間に半
田ブリッジが形成されることを防止するように構成され
ている。
FIG. 15 is an enlarged plan view of a part of another conventional printed circuit wiring board 25. This prior art is disclosed, for example, in Japanese Patent Application Laid-Open No. 5-304353. In this prior art, a land 27 which is an elliptical connection pad is formed on a surface 26a of an insulating base material 26, a hole 28 is formed in the center thereof, and both ends in the short-axis direction in the horizontal direction in FIG. The protruding part 29 with a sharp tip
a, 29b are formed. Such protrusions 29a, 2
9b, the protrusions 29a, 29
The molten solder invades the surface of the land 27, and the angle between the outer surface of the solder and the surface of the land 27 is reduced, so that a solder bridge is formed between the adjacent lands 27 without reducing the peel strength of the land 27. It is configured to prevent such a situation.

【0011】[0011]

【発明が解決しようとする課題】上記の図11〜図13
に示される従来技術では、電子部品3を印刷回路配線基
板1に実装した後、機械的応力および熱応力の発生によ
って電子部品3の溶融した半田ボールが接続パッド4か
ら剥離し易く、また接続パッド4が絶縁基材8から剥離
し易いため、印刷回路配線基板1と電子部品3との接続
不良が発生してしまうという問題がある。
Problems to be Solved by the Invention FIGS.
In the prior art shown in FIG. 1, after the electronic component 3 is mounted on the printed circuit board 1, the molten solder balls of the electronic component 3 are easily peeled off from the connection pads 4 due to the generation of mechanical stress and thermal stress. Since the printed circuit board 4 is easily peeled off from the insulating base material 8, there is a problem that a connection failure between the printed circuit board 1 and the electronic component 3 occurs.

【0012】また図14に示される他の従来技術では、
接続パッド15の周縁部16がレジスト膜18によって
押えられているため、接続パッド15が前記機械的応力
および熱応力によってパターン配線14から剥離するこ
とが防がれるが、コラプス13が大きな剥離強度で接続
パッド15に接合されるためには、接続パッド15の底
面20を大きな面積で凹部19内に露出させなければな
らない。一方、電子部品12の半田ボールの端子ピッチ
に対応して、各パターン配線14の配線パターンが決定
されているため、隣接するパターン配線14間の間隔Δ
L2が小さくなってしまい、これによって隣接するコラ
プス13間の間隔ΔL3が小さくなって半田ブリッジが
形成されやすいという問題がある。これとは逆に、隣接
するコラプス13間の間隔ΔL3を半田ブリッジが形成
されないように大きくするには、底面21の直径D2を
小さくする必要があり、このようにすると剥離強度が低
下してしまうという相反する問題が生じる。
In another conventional technique shown in FIG.
Since the peripheral portion 16 of the connection pad 15 is pressed by the resist film 18, the connection pad 15 is prevented from being separated from the pattern wiring 14 by the mechanical stress and the thermal stress, but the collapse 13 has a large peel strength. In order to be joined to the connection pad 15, the bottom surface 20 of the connection pad 15 must be exposed in the recess 19 with a large area. On the other hand, since the wiring pattern of each pattern wiring 14 is determined according to the terminal pitch of the solder balls of the electronic component 12, the space Δ
L2 becomes small, and as a result, there is a problem that the distance ΔL3 between the adjacent collapses 13 becomes small and a solder bridge is easily formed. Conversely, in order to increase the distance ΔL3 between the adjacent collapses 13 so that a solder bridge is not formed, it is necessary to reduce the diameter D2 of the bottom surface 21, and in this case, the peel strength decreases. The contradictory problem arises.

【0013】上記の図15に示す他の従来技術では、接
続パッド27の短軸方向両端部に突起部29a,29b
が形成されるが、各突起部29a,29b上にも半田が
流れ込み、隣接する接続パッド27上の半田が近接し、
絶縁性が低下してしまうという問題がある。
In another conventional technique shown in FIG. 15, the protrusions 29a and 29b are provided at both ends of the connection pad 27 in the short axis direction.
Is formed, but the solder also flows into the projections 29a and 29b, and the solder on the adjacent connection pads 27 comes close to each other.
There is a problem that insulation properties are reduced.

【0014】本発明の目的は、隣接する接続パッド上の
半田間で高い絶縁性を達成し、電子部品の半田ブリッジ
の半田と接続パッドとの間および接続パッドとパターン
配線との間の剥離強度を向上して、電子部品と印刷回路
配線基板との接続不良の発生を防止することができる印
刷回路配線基板を提供することである。
An object of the present invention is to achieve high insulation between solders on adjacent connection pads, and to achieve peel strength between the solder of the solder bridge of the electronic component and the connection pads and between the connection pads and the pattern wiring. It is an object of the present invention to provide a printed circuit board capable of preventing the occurrence of connection failure between an electronic component and a printed circuit board.

【0015】[0015]

【課題を解決するための手段】請求項1記載の本発明
は、表面実装形電子部品が搭載される実装表面に、第1
パッド部分と、この第1パッド部分から外方へ突出する
第2パッド部分とを有する複数の接続パッドが形成さ
れ、第1パッド部分の周側面が露出するようにして、各
接続パッドの第2パッド部分と絶縁基材の表面とにわた
ってレジスト膜が形成されることを特徴とする印刷回路
配線基板である。
According to a first aspect of the present invention, there is provided a method for mounting a surface mount type electronic component on a mounting surface.
A plurality of connection pads having a pad portion and a second pad portion protruding outward from the first pad portion are formed, and a second side of each connection pad is exposed such that a peripheral side surface of the first pad portion is exposed. A printed circuit board, wherein a resist film is formed over a pad portion and a surface of an insulating base material.

【0016】本発明に従えば、接続パッドは、その第1
パッド部分から突出する第2パッド部分が形成され、こ
の第2パッド部分と絶縁基材の表面とにわたってレジス
ト膜が形成されるため、接続パッドと印刷回路配線基板
との間で大きな剥離強度を達成することができる。また
接続パッドの周側面がレジスト膜から露出するように形
成されるため、実装時に加熱溶融した電子部品の半田ボ
ールの溶融半田が第1パッド部分の表面から周側面にわ
たって付着し、接続パッドと半田との間の剥離強度を向
上して、電子部品と印刷回路配線基板との接続不良の発
生を防止することができる。特に本発明では、図14の
従来技術のように、接続パッドの周縁部を全周にわたっ
てレジスト膜によって押える構成ではないので、第1パ
ッド部分と半田との接着面積が減少せず、さらに溶融半
田は第1パッド部分の周側面まで付着するので、前記接
着面積は従来に比べて増加し、隣接する接続パッド上の
半田間の絶縁性を向上し、機械的応力および熱応力によ
る電子部品と印刷回路配線基板との間の接続不良を防ぐ
ことができる。
According to the present invention, the connection pad has its first
A second pad portion protruding from the pad portion is formed, and a resist film is formed over the second pad portion and the surface of the insulating base material, so that a large peel strength is achieved between the connection pad and the printed circuit wiring board. can do. Further, since the peripheral side surface of the connection pad is formed so as to be exposed from the resist film, the molten solder of the solder ball of the electronic component which has been heated and melted at the time of mounting adheres from the surface of the first pad portion to the peripheral side surface. And the occurrence of connection failure between the electronic component and the printed circuit board can be prevented. In particular, in the present invention, unlike the related art of FIG. 14, the peripheral portion of the connection pad is not pressed by the resist film over the entire periphery, so that the bonding area between the first pad portion and the solder is not reduced, and Adheres to the peripheral side surface of the first pad portion, so that the bonding area increases as compared with the prior art, improving insulation between solders on adjacent connection pads, and printing with electronic components due to mechanical stress and thermal stress. Poor connection with the circuit wiring board can be prevented.

【0017】請求項2記載の本発明は、前記レジスト膜
は、第2パッド部分の第1パッド部分に連なる基端部お
よび遊端部間の途中位置と、絶縁基材の表面とにわたっ
て形成されることを特徴とする。
According to a second aspect of the present invention, the resist film is formed over a middle position between a base end and a free end of the second pad portion connected to the first pad portion and a surface of the insulating base material. It is characterized by that.

【0018】本発明に従えば、第2パッド部分の第1パ
ッド部分に連なる基端部と遊端部との間の途中位置より
も前記遊端部側の領域と絶縁基材の表面とにわたって前
記レジスト膜が形成されるので、溶融半田が第1パッド
部分から第2パッド部分の基端部から前記途中位置を越
えて遊端部側へ侵入することが防がれ、これによって隣
接する接続パッド上の半田間の絶縁性を向上することが
できる。
According to the present invention, the area between the base end of the second pad portion connected to the first pad portion and the free end portion, which is closer to the free end portion than the intermediate position between the free end portion and the surface of the insulating base material. Since the resist film is formed, the molten solder is prevented from intruding from the first pad portion to the free end portion from the base end portion of the second pad portion beyond the halfway position, whereby the adjacent connection is prevented. The insulation between the solders on the pads can be improved.

【0019】[0019]

【発明の実施の形態】図1は本発明の実施の一形態の印
刷回路配線基板41を示す平面図であり、図2は図1に
示される印刷回路配線基板41の接続パッド42を拡大
して示す平面図であり、図3は印刷回路配線基板41に
搭載される電子部品43の裏面44の構造を示す底面図
であり、図4は図3の上方から見た電子部品43の側面
図である。
FIG. 1 is a plan view showing a printed circuit board 41 according to an embodiment of the present invention. FIG. 2 is an enlarged view of a connection pad 42 of the printed circuit board 41 shown in FIG. FIG. 3 is a bottom view showing the structure of the back surface 44 of the electronic component 43 mounted on the printed circuit wiring board 41, and FIG. 4 is a side view of the electronic component 43 viewed from above in FIG. It is.

【0020】本実施形態の印刷回路配線基板41は、表
面実装形電子部品であるBGA形電子部品(以下、単に
電子部品と略記する)43が搭載される実装表面45
に、円形の第1パッド部分46と、この第1パッド部分
46から半径方向外方へ突出する一対の第2パッド部分
47a,47bとを有する複数の接続パッド42が、2
次元マトリクス状に縦横に所定の間隔をΔL3,ΔL4
をあけてたとえば印刷法によって形成されるとともに、
第1パッド部分46の周側面48が露出するようにして
各接続パッド42の第2パッド部分47a,47bと絶
縁基材65の表面65aとにわたってレジスト膜49が
形成される。
The printed circuit wiring board 41 of the present embodiment has a mounting surface 45 on which a BGA type electronic component (hereinafter simply referred to as electronic component) 43 which is a surface mount type electronic component is mounted.
In addition, a plurality of connection pads 42 having a circular first pad portion 46 and a pair of second pad portions 47a and 47b protruding radially outward from the first pad portion 46,
The predetermined intervals are set to ΔL3 and ΔL4 in the vertical and horizontal directions in a dimensional matrix.
With the opening, for example, formed by a printing method,
A resist film 49 is formed over the second pad portions 47 a and 47 b of each connection pad 42 and the surface 65 a of the insulating base material 65 so that the peripheral side surface 48 of the first pad portion 46 is exposed.

【0021】電子部品43は、LSIなどの半導体素子
のベアチップを印刷回路配線基板上に載せて封止し、基
板の裏面44に複数の半田ボール50が2次元マトリク
ス状に形成される。この半田ボール50の縦横のピッチ
は、前記印刷回路配線基板41の接続パッド42のピッ
チΔL3,ΔL4と同一である。
The electronic component 43 is formed by mounting a bare chip of a semiconductor element such as an LSI on a printed circuit wiring board and sealing it, and a plurality of solder balls 50 are formed in a two-dimensional matrix on the back surface 44 of the board. The vertical and horizontal pitches of the solder balls 50 are the same as the pitches ΔL3 and ΔL4 of the connection pads 42 of the printed circuit board 41.

【0022】本実施形態において、印刷回路配線基板4
1は、Cu箔のついた銅張り積層板を絶縁基材65と
し、この絶縁基材65にドリルによってビアホールを形
成し、基板表面65aおよびビアホールの内面を一括し
てCuめっきする。前記銅張り積層板のCu箔厚は18
μm程度であり、Cuめっき厚は10μm〜20μm程
度に選ばれる。したがって絶縁基材65の表面65aに
は、Cu箔の表面にCuめっき層が付着したCu導電層
が形成され、その厚みは30μm〜40μmとされる。
このようにして形成された銅張り積層板に配線パターン
をエッチングし、パターン配線51が形成される。
In the present embodiment, the printed circuit wiring board 4
1, a copper-clad laminate with a Cu foil is used as an insulating base material 65, a via hole is formed in the insulating base material 65 by drilling, and the substrate surface 65a and the inner surface of the via hole are collectively plated with Cu. The copper clad laminate has a Cu foil thickness of 18
μm, and the Cu plating thickness is selected to be about 10 μm to 20 μm. Therefore, a Cu conductive layer in which a Cu plating layer is adhered to the surface of a Cu foil is formed on the surface 65a of the insulating base material 65, and its thickness is set to 30 μm to 40 μm.
The wiring pattern is etched on the copper-clad laminate thus formed, and the pattern wiring 51 is formed.

【0023】このようにしてパターン配線51が形成さ
れた基板には、前記接続パッド42およびレジスト膜4
9が形成され、印刷回路配線基板41として用いられ
る。この印刷回路配線基板41の前記パターン配線51
が形成される表面を、実装表面45とする。
On the substrate on which the pattern wiring 51 is formed as described above, the connection pad 42 and the resist film 4 are formed.
9 is formed and used as a printed circuit wiring board 41. The pattern wiring 51 of the printed circuit wiring board 41
Is formed as a mounting surface 45.

【0024】図5は図2の切断面線V−Vから見た断面
図であり、図6は図2の切断面線VI−VIから見た断
面図であり、図7は接続パッド42の第2パッド部分4
7a,47bがレジスト膜49によって押えられた状態
を示す一部の斜視図である。前記接続パッド42におい
て、第1パッド部分46の直径D11は0.4mmであ
り、各第2パッド部分47a,47bは第1パッド部分
46の外周部から一直径線方向に半径方向外方にそれぞ
れ突出して形成され、その突出長さL3,L4は0.1
mmに選ばれる。各第2パッド部分47a,47bの図
2における上下方向となる幅B1,B2は0.1mmに
選ばれる。
FIG. 5 is a sectional view taken along line VV of FIG. 2, FIG. 6 is a sectional view taken along line VI-VI of FIG. 2, and FIG. Second pad part 4
FIG. 7 is a partial perspective view showing a state in which 7a and 47b are pressed by a resist film 49. In the connection pad 42, the diameter D11 of the first pad portion 46 is 0.4 mm, and each of the second pad portions 47a and 47b is radially outward in the diameter direction from the outer peripheral portion of the first pad portion 46, respectively. The projection lengths L3 and L4 are 0.1.
mm. The widths B1 and B2 of the second pad portions 47a and 47b in the vertical direction in FIG. 2 are selected to be 0.1 mm.

【0025】前記レジスト膜49は、第2パッド部分4
7a,47bの第1パッド部分46に連なる基端部52
および遊端部53間の途中位置よりも前記遊端部53側
の領域54と、絶縁基材65の表面65aとにわたって
形成され、各第2パッド部分47a,47bが領域54
で押えられる。第1パッド部分46の周側面48は、各
第2パッド部分47a,47bの両側で周方向に円弧状
に延びる一対の円弧面56a,56bから成る。各円弧
面56a,56bには、各第2パッド部分47a,47
bの前記領域54を除くレジスト膜49から露出した両
側面57a,57b;58a,58bが連なる。またレ
ジスト膜49の内周面61は、各円弧面56a,56b
および各側面57a,57b;58a,58bよりも半
径方向外方にほぼ一定の間隔をあけて形成される。
The resist film 49 is formed on the second pad portion 4.
7a, 47b, the base end portion 52 connected to the first pad portion 46
The second pad portions 47a and 47b are formed over a region 54 closer to the free end portion 53 than a middle position between the free end portions 53 and the surface 65a of the insulating base material 65.
Pressed with. The peripheral side surface 48 of the first pad portion 46 is composed of a pair of arc surfaces 56a, 56b extending in an arc in the circumferential direction on both sides of each of the second pad portions 47a, 47b. Each of the arc surfaces 56a, 56b has a respective second pad portion 47a, 47
The two side surfaces 57a, 57b; 58a, 58b exposed from the resist film 49 excluding the region 54b of FIG. Further, the inner peripheral surface 61 of the resist film 49 is formed with the respective arc surfaces 56a, 56b.
And are formed at substantially constant intervals radially outward from the side surfaces 57a, 57b; 58a, 58b.

【0026】このようにしてレジスト膜49の内径D1
2=0.5mmの内周面61と接続パッド42との間に
は、一対の半円弧状の空隙62a,62bが形成され、
各空隙62a,62b内には電子部品43の実装時にリ
フロー加熱によって各半田ボール50が溶融して流れ込
み、第1パッド部分46の各円弧面56a,56bおよ
び第2パッド部分47a,47bの側面57a,57
b;58a,58bに付着し、電気的に接続される。溶
融した半田はまた、第1パッド部分46の上面63およ
び各第2パッド部分47a,47bの上面64a,64
bにも付着し、半田ボール50と接続パッド42との剥
離強度が向上される。
Thus, the inner diameter D1 of the resist film 49 is
A pair of semicircular voids 62a and 62b are formed between the inner peripheral surface 61 of 2 = 0.5 mm and the connection pad 42,
Each solder ball 50 melts and flows into each of the gaps 62a and 62b by the reflow heating when the electronic component 43 is mounted, and the arc surfaces 56a and 56b of the first pad portion 46 and the side surface 57a of the second pad portions 47a and 47b. , 57
b; attached to 58a, 58b and electrically connected. The molten solder is also applied to the upper surface 63 of the first pad portion 46 and the upper surfaces 64a, 64 of the second pad portions 47a, 47b.
b, and the peel strength between the solder ball 50 and the connection pad 42 is improved.

【0027】また上記のように各第2パッド部分47
a,47bは、それらの遊端部53寄りの領域54でレ
ジスト膜49によって押えられているため、接続パッド
42と絶縁基材65の表面65aとの剥離強度が向上さ
れる。また本実施形態では、第1半田パッド部分46か
ら一対の第2パッド部分47a,47bを突出して形成
し、各第2パッド部分47a,47bの遊端部53側の
領域54を、本実施形態では0.05mm程度、すなわ
ちL3/2またはL4/2程度をレジスト膜49によっ
て押えるように構成したので、図14に示される従来技
術のように接続パッド15の周縁部16を周方向全周に
わたってレジスト膜18によって押える構成に比べて、
各接続パッド42間のピッチを小さくすることができ、
これによって配線パターンの高密度化が可能となる。
Also, as described above, each second pad portion 47
Since a and 47b are pressed by the resist film 49 in the region 54 near the free end 53, the peel strength between the connection pad 42 and the surface 65a of the insulating base material 65 is improved. In the present embodiment, a pair of second pad portions 47a and 47b are formed so as to protrude from the first solder pad portion 46, and the regions 54 of the second pad portions 47a and 47b on the free end 53 side are formed in the present embodiment. In FIG. 14, the resist film 49 is used to hold about 0.05 mm, that is, about L3 / 2 or L4 / 2, so that the peripheral portion 16 of the connection pad 15 extends over the entire circumference in the circumferential direction as in the prior art shown in FIG. Compared to the configuration pressed by the resist film 18,
The pitch between the connection pads 42 can be reduced,
Thereby, the density of the wiring pattern can be increased.

【0028】上記のような印刷回路配線基板41は、次
のようにして製造することができる。すなわち接続パッ
ド42を形成する位置に下地として銅または導線性材料
を固着させてランドを設け、このランドの中心位置にド
リルによってビアホールを形成し、基板表面65aおよ
びビアホールの内面を銅または導線性材料でめっきし、
このめっきパターンの不要な部分をエッチングによって
溶解除去して、接続パッド42およびパターン配線51
を形成する。その後、半田を付着させたくない範囲に耐
熱性被覆材料でレジスト膜49を表面処理するが、仕上
がり精度のよい液状フォトソルダレジストを用い、接続
パッド42とレジスト膜49との間に空隙62a,62
bが形成されるようにする。
The printed circuit board 41 as described above can be manufactured as follows. That is, a land is formed by fixing copper or a conductive material as a base at the position where the connection pad 42 is to be formed, and a via hole is formed at the center position of the land by drilling, and the substrate surface 65a and the inner surface of the via hole are made of copper or the conductive material. Plated with
Unnecessary portions of the plating pattern are dissolved and removed by etching to form connection pads 42 and pattern wirings 51.
To form After that, the resist film 49 is surface-treated with a heat-resistant coating material in a range in which solder is not to be attached. Using a liquid photo-solder resist having high finishing accuracy, gaps 62 a and 62 are provided between the connection pad 42 and the resist film 49.
b is formed.

【0029】このような上記基板の製造手順は一方法に
すぎず、各種の異なる手順で製造されてもよい。
The procedure for manufacturing such a substrate is only one method, and it may be manufactured by various different procedures.

【0030】図8は、本発明の実施の他の形態の印刷回
路配線基板に設けられる接続パッド42付近を拡大して
示す平面図である。本実施形態の印刷回路配線基板に
は、前述と同様な電子部品43が搭載される実装表面4
5上に、円形の第1パッド部分67と、この第1パッド
部分67から周方向に90°毎に間隔をあけて半径方向
外方へ突出する4つの第2パッド部分68a,68b,
68c,68dとを有する複数の接続パッド42aが形
成される。第1パッド部分67の4つの円弧面69a,
69b,69c,69dを有する周側面74、および各
第2パッド部分68a〜68dの各一対の側面70a,
70b;71a,71b;72a,72b;73a,7
3bが露出するようにして、各接続パッド42aの第2
パッド部分68a〜68dと絶縁基材の表面とにわたっ
てレジスト膜75が形成される。
FIG. 8 is an enlarged plan view showing the vicinity of a connection pad 42 provided on a printed circuit wiring board according to another embodiment of the present invention. The mounting surface 4 on which the same electronic components 43 as described above are mounted on the printed circuit wiring board of the present embodiment.
5, a circular first pad portion 67, and four second pad portions 68 a, 68 b, projecting radially outward from the first pad portion 67 at intervals of 90 ° in the circumferential direction.
A plurality of connection pads 42a having 68c and 68d are formed. Four arc surfaces 69a of the first pad portion 67,
A peripheral side surface 74 having 69b, 69c, 69d, and a pair of side surfaces 70a, 70a,
70a; 71a, 71b; 72a, 72b; 73a, 7
3b so that the second connection pads 42a are exposed.
A resist film 75 is formed over the pad portions 68a to 68d and the surface of the insulating base material.

【0031】このような構成によってレジスト膜75の
内周面76と接続パッド42aの周側面74との間に
は、各第2パッド部分68a〜68d毎に仕切られた4
つの空隙76a,76b,76c,76dが形成され
る。これらの空隙76a〜76dには、実装時に電子部
品43の半田ボール50の溶融した半田が流れ込んで付
着し、前述の図1〜図7に示される実施形態と同様に、
半田ボール50と接続パッド42aとの剥離強度が向上
されるとともに、接続パッド42aの絶縁基材に対する
剥離強度が向上される。この接続パッド42aの絶縁基
材に対する剥離強度は、4つの第2パッド部分68a〜
68gが設けられ、これらがレジスト膜75によって押
えられているため、より大きな強度を達成することがで
きる。
With such a configuration, the space between the inner peripheral surface 76 of the resist film 75 and the peripheral side surface 74 of the connection pad 42a is divided for each of the second pad portions 68a to 68d.
Two voids 76a, 76b, 76c, 76d are formed. The molten solder of the solder ball 50 of the electronic component 43 flows into and adheres to these gaps 76a to 76d at the time of mounting, as in the embodiment shown in FIGS.
The peel strength between the solder ball 50 and the connection pad 42a is improved, and the peel strength of the connection pad 42a to the insulating base material is improved. The peel strength of the connection pad 42a with respect to the insulating base material is equal to the four second pad portions 68a-68.
68 g are provided and are pressed by the resist film 75, so that a greater strength can be achieved.

【0032】さらに本実施形態では、前記レジスト膜7
5は、各第2パッド部分68a〜68dの第1パッド部
分67に連なる基端部79および遊端部80間の途中位
置よりも前記遊端部80側の領域89と、絶縁基材の表
面とにわたって形成される。これによって電子部品43
を実装する最適な大きさのランド形状を確保するととも
に、第1パッド部分67とレジスト膜75との間で各第
2パッド部分68a〜68dによって仕切られた円弧状
の空隙76a,76b,76c,76d内に半田が流れ
込んで第1および第2パッド部分67,68a〜68d
の円弧面69a〜69dおよび各側面70a,70b;
71a,71b;72a,72b;73a,73bに付
着し、半田と接続パッド42aとの剥離強度を向上する
ことができる。特に本実施形態では、4つの第2パッド
部分68a〜68dが形成されるので、半田のコラプス
に発生した機械的応力および熱的応力を四方に分散して
各第2パッド部分68a〜68dに作用する剥離しよう
とする力を小さくすることができ、これによって各第2
パッド部分68a〜68dの第1パッド部分67から半
径方向外方への突出量hを小さくして、隣接する接続パ
ッドとの間隔を少なくし、端子ピッチを高密度化するこ
とができる。
Further, in the present embodiment, the resist film 7
5 is a region 89 on the free end portion 80 side of the intermediate portion between the base end portion 79 and the free end portion 80 connected to the first pad portion 67 of each of the second pad portions 68a to 68d; And formed over. Thereby, the electronic component 43
And a land shape having an optimum size for mounting the semiconductor device, and arc-shaped voids 76a, 76b, 76c, and 76b separated by the second pad portions 68a to 68d between the first pad portion 67 and the resist film 75. Solder flows into 76d and the first and second pad portions 67, 68a to 68d
Arc surfaces 69a to 69d and respective side surfaces 70a, 70b;
71a, 71b; 72a, 72b; 73a, 73b, and the peel strength between the solder and the connection pad 42a can be improved. Particularly, in the present embodiment, since the four second pad portions 68a to 68d are formed, the mechanical stress and the thermal stress generated in the collapse of the solder are dispersed in four directions to act on the second pad portions 68a to 68d. The peeling force can be reduced, thereby reducing each second
The amount h of the pad portions 68a to 68d protruding radially outward from the first pad portion 67 can be reduced to reduce the distance between adjacent connection pads, thereby increasing the terminal pitch.

【0033】本発明の実施のさらに他の形態として、図
9の平面図に示されるように、前記接続パッド42,4
2aに代えて、平面形状が四角形の第1パッド部分81
と、対向する両側部にそれぞれ外方に突出して形成され
る一対の第2パッド部分82a,82bとを有する接続
パッド42bを用いるようにしてもよい。
As still another embodiment of the present invention, as shown in a plan view of FIG.
Instead of 2a, a first pad portion 81 having a square planar shape
And a connection pad 42b having a pair of second pad portions 82a and 82b formed on both opposing side portions so as to protrude outward.

【0034】本発明の実施のさらに他の形態として、図
9において、仮想線83a,83bで示されるように、
前記第2パッド部分82a,82bに加えてさらに他の
両側部に第2パッド部分を形成するようにしてもよい。
この実施形態においても、上述の図1〜図8に示される
各実施形態と同様な効果を達成することができる。
As still another embodiment of the present invention, as shown by virtual lines 83a and 83b in FIG.
In addition to the second pad portions 82a and 82b, second pad portions may be formed on the other side portions.
Also in this embodiment, the same effects as those of the embodiments shown in FIGS. 1 to 8 can be achieved.

【0035】さらに本発明の実施の他の形態として、図
10の平面図に示されるように、平面形状が楕円形の第
1パッド部分85と、この第1パッド部分85の長軸方
向両端部から外方に突出する一対の第2パッド部分86
a,86bとを有する接続パッド42cを、図1〜図9
に示される各実施形態の接続パッド42,42a,42
bに代えて用いるようにしてもよい。この場合において
も、図1〜図9に示される各実施形態と同様な効果を達
成することができる。
As another embodiment of the present invention, as shown in a plan view of FIG. 10, a first pad portion 85 having an elliptical planar shape, and both ends of the first pad portion 85 in the major axis direction. A pair of second pad portions 86 projecting outward from the second pad portions 86
a and 86b are connected to the connection pad 42c shown in FIGS.
Connection pads 42, 42a, 42 of the respective embodiments shown in FIG.
It may be used instead of b. Also in this case, the same effects as those of the embodiments shown in FIGS. 1 to 9 can be achieved.

【0036】さらに本発明の実施の他の形態として、図
10の仮想線87a,87bで示されるように、楕円形
の第1パッド部分85の短軸方向両端部から外方に突出
する第2パッド部分を前記長軸方向両端部から外方に突
出する前記第2パッド部分86a,86bに加えて形成
するようにしてもよい。
Further, as another embodiment of the present invention, as shown by imaginary lines 87a and 87b in FIG. 10, second elliptical first pad portions 85 project outward from both ends in the short axis direction of the first pad portions 85. A pad portion may be formed in addition to the second pad portions 86a and 86b projecting outward from both ends in the long axis direction.

【0037】さらに本発明の他の実施の形態として、図
10において前記長軸方向両端部の第2パッド部分86
a,86bを形成せずに、短軸方向両端部の第2パッド
部分87a,87bだけが形成される接続パッドを用い
るようにしてもよい。
As still another embodiment of the present invention, the second pad portions 86 at both ends in the longitudinal direction in FIG.
A connection pad in which only the second pad portions 87a and 87b at both ends in the short axis direction may be used without forming the a and 86b.

【0038】以上の図1〜図10に示される各実施形態
では、第1パッド部分に周方向に180°間隔をあけて
一対の第2パッド部分を形成し、あるいは周方向に90
°毎に間隔をあけて4つの第2パッド部分を形成する構
成について述べたけれども、本発明の実施のさらに他の
形態として、第1パッド部分の平面形状は上記に限るも
のではなく、また第2パッド部分が第1パッド部分に対
して形成される位置および形状は、上記に限るものでは
なく、配線パターンに応じて本発明を逸脱しない限り適
宜変更し得る。
In each of the embodiments shown in FIGS. 1 to 10 described above, a pair of second pad portions are formed on the first pad portion at 180 ° intervals in the circumferential direction, or 90 ° in the circumferential direction.
Although the configuration in which the four second pad portions are formed at intervals of every ° has been described, as still another embodiment of the present invention, the planar shape of the first pad portion is not limited to the above, and the first pad portion is not limited to the above. The position and shape where the two pad portions are formed with respect to the first pad portion are not limited to the above, and can be appropriately changed according to the wiring pattern without departing from the present invention.

【0039】[0039]

【発明の効果】請求項1記載の本発明によれば、第1パ
ッド部分の周側面が露出するようにしてレジスト膜によ
って第2パッド部分が押えられるので、配線パターンの
自由度が大きく制限することなしに接続パッド間で高い
絶縁性が得られ、電子部品の半田ボールの半田と接続パ
ッドとの間および接続パッドとパターン配線との間の剥
離強度を向上することができ、電子部品と印刷回路配線
基板との接続不良の発生を防止することができる。
According to the first aspect of the present invention, since the second pad portion is pressed by the resist film so that the peripheral side surface of the first pad portion is exposed, the degree of freedom of the wiring pattern is greatly limited. High insulation between the connection pads can be obtained without any trouble, the peel strength between the solder of the solder balls of the electronic component and the connection pad and between the connection pad and the pattern wiring can be improved, and the electronic component and the printing It is possible to prevent the occurrence of connection failure with the circuit wiring board.

【0040】請求項2記載の本発明によれば、第2パッ
ド部分の途中位置よりも遊端部側がレジスト膜によって
押えられるので、第1パッド部分上に表面実装形電子部
品の実装に最適な大きさのランド形状を得ることができ
るとともに、第2パッド部分の前記レジスト膜によって
覆われていない表面にも溶融半田が付着して接続される
ため、より一層大きな剥離強度を実現することができ
る。
According to the second aspect of the present invention, since the free end portion of the second pad portion is pressed by the resist film with respect to the intermediate position thereof, it is optimal for mounting the surface mount electronic component on the first pad portion. A large land shape can be obtained, and the molten solder adheres to the surface of the second pad portion that is not covered with the resist film and is connected to the second pad portion, so that even higher peel strength can be realized. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の一形態の印刷回路配線基板41
を示す平面図である。
FIG. 1 shows a printed circuit board 41 according to an embodiment of the present invention.
FIG.

【図2】図1に示される印刷回路配線基板41の接続パ
ッド42を拡大して示す平面図である。
FIG. 2 is an enlarged plan view showing a connection pad 42 of the printed circuit wiring board 41 shown in FIG.

【図3】印刷回路配線基板に搭載される電子部品43の
裏面44の構造を示す底面図である。
FIG. 3 is a bottom view showing the structure of the back surface 44 of the electronic component 43 mounted on the printed circuit wiring board.

【図4】図3の上方から見た電子部品43の側面図であ
る。
FIG. 4 is a side view of the electronic component 43 as viewed from above in FIG.

【図5】図2の切断面線V−Vから見た断面図である。FIG. 5 is a cross-sectional view taken along the line VV of FIG. 2;

【図6】図2の切断面線VI−VIから見た断面図であ
る。
FIG. 6 is a sectional view taken along section line VI-VI in FIG. 2;

【図7】接続パッド42の第2パッド部分47a,47
bがレジスト膜49によって押えられた状態を示す一部
の斜視図である。
FIG. 7 shows second pad portions 47a and 47 of the connection pad 42.
FIG. 9 is a partial perspective view showing a state where b is pressed by a resist film 49;

【図8】本発明の実施の他の形態の印刷回路配線基板に
設けられる接続パッド42a付近を拡大して示す平面図
である。
FIG. 8 is an enlarged plan view showing the vicinity of a connection pad 42a provided on a printed circuit wiring board according to another embodiment of the present invention.

【図9】本発明の実施のさらに他の形態の印刷回路配線
基板に設けられる接続パッド42b付近を拡大して示す
平面図である。
FIG. 9 is an enlarged plan view showing the vicinity of a connection pad 42b provided on a printed circuit wiring board according to still another embodiment of the present invention.

【図10】本発明の実施のさらに他の形態の印刷回路配
線基板に設けられる接続パッド42c付近を拡大して示
す平面図である。
FIG. 10 is an enlarged plan view showing the vicinity of a connection pad 42c provided on a printed circuit wiring board according to still another embodiment of the present invention.

【図11】従来の印刷回路配線基板1の実装表面2を示
す平面図である。
FIG. 11 is a plan view showing a mounting surface 2 of a conventional printed circuit wiring board 1.

【図12】図11に示される印刷回路配線基板1の接続
パッド4を拡大して示す平面図である。
FIG. 12 is an enlarged plan view showing a connection pad 4 of the printed circuit wiring board 1 shown in FIG.

【図13】図12の切断面線XIII−XIIIから見
た断面図である。
FIG. 13 is a cross-sectional view taken along the line XIII-XIII of FIG. 12;

【図14】他の従来技術の印刷回路配線基板11の一部
の拡大断面図である。
FIG. 14 is an enlarged sectional view of a part of another conventional printed circuit wiring board 11;

【図15】さらに他の従来技術の印刷回路配線基板25
の一部の拡大平面図である。
FIG. 15 shows another prior art printed circuit wiring board 25;
3 is an enlarged plan view of a part of FIG.

【符号の説明】[Explanation of symbols]

41 印刷回路配線基板 42,42a,42b,42c 接続パッド 43 電子部品 44 裏面 45 実装表面 46,67 81,85 第1パッド部分 47a,47b;68a〜68d;82a,82b;8
6a,86b 第2パッド部分 48 周側面 49,75 レジスト膜 50 半田ボール 51 パターン配線 52 基端部 53 遊端部 54 領域
41 Printed circuit wiring board 42, 42a, 42b, 42c Connection pad 43 Electronic component 44 Back surface 45 Mounting surface 46, 67 81, 85 First pad portion 47a, 47b; 68a to 68d; 82a, 82b;
6a, 86b Second pad portion 48 Peripheral side surface 49, 75 Resist film 50 Solder ball 51 Pattern wiring 52 Base end 53 Free end 54 Area

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 表面実装形電子部品が搭載される実装表
面に、第1パッド部分と、この第1パッド部分から外方
へ突出する第2パッド部分とを有する複数の接続パッド
が形成され、 第1パッド部分の周側面が露出するようにして、各接続
パッドの第2パッド部分と絶縁基材の表面とにわたって
レジスト膜が形成されることを特徴とする印刷回路配線
基板。
A plurality of connection pads having a first pad portion and a second pad portion protruding outward from the first pad portion are formed on a mounting surface on which the surface mount electronic component is mounted; A printed circuit board, wherein a resist film is formed over a second pad portion of each connection pad and a surface of an insulating base material such that a peripheral side surface of the first pad portion is exposed.
【請求項2】 前記レジスト膜は、第2パッド部分の第
1パッド部分に連なる基端部および遊端部間の途中位置
と、絶縁基材の表面とにわたって形成されることを特徴
とする請求項1記載の印刷回路配線基板。
2. The method according to claim 1, wherein the resist film is formed over a middle position between a base end and a free end of the second pad portion connected to the first pad portion and a surface of the insulating base material. Item 2. The printed circuit wiring board according to Item 1.
JP9369018A 1997-12-27 1997-12-27 Printed circuit board Pending JPH11195867A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9369018A JPH11195867A (en) 1997-12-27 1997-12-27 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9369018A JPH11195867A (en) 1997-12-27 1997-12-27 Printed circuit board

Publications (1)

Publication Number Publication Date
JPH11195867A true JPH11195867A (en) 1999-07-21

Family

ID=18493349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9369018A Pending JPH11195867A (en) 1997-12-27 1997-12-27 Printed circuit board

Country Status (1)

Country Link
JP (1) JPH11195867A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1777999A1 (en) * 2005-10-24 2007-04-25 Alps Electric Co., Ltd. Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component
JP2009117862A (en) * 2003-07-29 2009-05-28 Samsung Electronics Co Ltd Semiconductor package having improved solder ball land structure
JP2014060200A (en) * 2012-09-14 2014-04-03 Fujitsu Component Ltd Printed circuit board and manufacturing method of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117862A (en) * 2003-07-29 2009-05-28 Samsung Electronics Co Ltd Semiconductor package having improved solder ball land structure
EP1777999A1 (en) * 2005-10-24 2007-04-25 Alps Electric Co., Ltd. Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component
JP2014060200A (en) * 2012-09-14 2014-04-03 Fujitsu Component Ltd Printed circuit board and manufacturing method of the same

Similar Documents

Publication Publication Date Title
JP3898891B2 (en) Via plug adapter
KR100537243B1 (en) Semiconductor device and method for manufacturing the same
JP5090385B2 (en) Semiconductor package having improved solder ball land structure
US5706178A (en) Ball grid array integrated circuit package that has vias located within the solder pads of a package
JP5001731B2 (en) Connection structure between printed circuit board and electronic components
JP2009021620A (en) Method of mounting electronic component
KR100367955B1 (en) Semiconductor device having reinforced coupling between solder balls and substrate
JP2008108908A (en) Solder ball mounting method and solder ball mounting substrate manufacturing method
CN101499453B (en) Printed circuit board and method of manufacturing the same
JPH11195867A (en) Printed circuit board
JP4952365B2 (en) Electronic component mounting structure on a double-sided mounting circuit board, semiconductor device, and manufacturing method of double-sided mounting semiconductor device
JP3575324B2 (en) Semiconductor device, method of manufacturing semiconductor device, and method of mounting semiconductor device
JP4513973B2 (en) Manufacturing method of semiconductor device
JPH10313167A (en) Wiring board
JP2827965B2 (en) Ball grid array mounting method
JPH10284846A (en) Mounting structure of ball grid array package type semiconductor components
JPH0766318A (en) Semiconductor device
CN101621889A (en) Printed circuit board and electronic device
JP2004055660A (en) Wiring board and semiconductor device
JP3978906B2 (en) IC package
JP2751897B2 (en) Ball grid array mounting structure and mounting method
JP5389748B2 (en) Electronic component surface mounting method and printed circuit board manufactured using the method
JP2000307212A (en) Wiring board and its manufacture
JP4328978B2 (en) Manufacturing method of semiconductor device
JPH11251477A (en) Semiconductor package, semiconductor device, and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041207