JPH11186803A - 高周波スイッチ回路 - Google Patents

Abstract

(57)【要約】 【課題】 損失が低く、高アイソレーションの高周波ス
イッチ回路の提案。 【解決手段】 １入力多出力の場合、所定の入力端子１
０から分岐点１４までが単一線路であり、分岐点１４か
ら複数の出力端子７Ａ，７Ｂまでの間の各分岐線路１５
Ａ，１５Ｂに、それぞれ、使用周波数の約１／４波長の
伝送線路８Ａ，８Ｂ、スイッチング回路２０Ａ，２０Ｂ
及びアンプ５Ａ，５Ｂを備える。スイッチング回路２０
Ａ，２０Ｂは、ＰＩＮダイオード１を備え、スイッチオ
ン／オフ制御回路２２からの制御信号に基づき、オン経
路ではオフして伝送線路８Ａ，８Ｂと高周波グランド２
との間を遮断し、オフ経路では該間を短絡状態とする。
アンプ５Ａ，５Ｂは、対応する伝送線路８Ａ，８Ｂとス
イッチング回路２０Ａ，２０Ｂとの接続点と、出力端子
７Ａ，７Ｂとの間に接続され、アンプ電源バイアスとし
て供給される制御信号に基づいてオンオフ動作してオン
経路では高周波信号を増幅し、オフ経路で漏洩した高周
波信号は非増幅とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、通信機器などに
利用され、複数の分岐線路を切り替えて用いるための高
周波スイッチ回路に関する。

【０００２】

【従来の技術】［従来構成１］損失が少なくアイソレー
ション特性に優れたＰＩＮダイオードを用いたスイッチ
回路が、マイクロ波通信用の通信機器などのスイッチ回
路として用いられている。図６に示すスイッチ回路で
は、入力端子１０から単一線路を経て分岐部３４より複
数本の線路へ分岐している。分岐したそれぞれの分岐線
路は、使用周波数の約１／４波長の伝送線路３８（３８
a1,a2・・・、３８b1、b2・・・）を有し、その終端にそれれぞ
れ例えばＰＩＮダイオードを用いたスイッチング回路４
０（４０a1,a2・・・、４０b1,b2・・・）が設けられている。
そして、この高周波スイッチ回路では、図６のように各
分岐線路３５（３５a、３５b、・・・）に対し、１つの伝
送線路３８と１つのスイッチング回路４０とからなる回
路１５を多段接続した構成が採用されている。

【０００３】次に、上記回路１５の一段分（１５−１）
を例に挙げてその動作を説明する。複数の分岐線路３５
ａ、３５ｂのうち、オフさせる経路（図６では分岐線路
３５ａ）では、スイッチング回路４０a1を短絡状態にす
る。具体的には、アノードバイアス回路３２の端子と、
オンさせるべきスイッチング回路４０a1の制御バイアス
回路の制御バイアス端子に、スイッチオン／オフ制御回
路５０からそれぞれ所定の制御信号を印加する。これに
より、ＰＩＮダイオード１が導通し、スイッチング回路
４０a1が短絡状態となり、分岐点３４から出力端子７ａ
側をみたときに開放状態を作る。これにより入力端子１
０から約１／４波長の伝送線路３８a1を経た高周波信号
は、出力端子７ａへとは導かれない。一方、オンさせる
経路（図６では３５ｂ）では、スイッチング回路４０b1
を非導通状態とすることで、入力端子１０からの高周波
信号が分岐線路３５ｂを通って出力端子７ｂから出力さ
れる。また、所定期間後には、別の分岐線路３５（例え
ば、分岐線路３５ａ）をオンさせ、残りの経路をオフさ
せる。このような駆動を行うことで、分岐線路を切り替
えて入力端子からの信号を異なる出力端子から発生する
ことが可能となる。

【０００４】しかし、実際には、スイッチング回路４０
a1に存在する寄生素子のため、分岐点３４から出力端子
７ａ側をみたときに完全開放状態とならず、入力端子１
０から供給する信号電力がオフ経路へ漏れ出してしま
う。このため、入力端子１０とオフ経路の出力端子７ａ
間で、高いアイソレーションが得られない。そこで、図
６に示す構成では、アイソレーションを向上させるため
上記回路１５を多段接続している。即ち、例えば１段目
１５−１で１／１０漏れ出した信号電力をその後段１５
−２でさらに１／１０の信号電力に減衰させる。このよ
うな方法により、全体として１／１００の高アイソレー
ション特性を得ている（特開平７−２４５５０２号公報
参照）。

【０００５】［従来構成２］また、他のスイッチ構造と
して、例えば特開平１−２４８７０６号公報に示されて
いるように、単一の入出力の経路中にアンプを設け、そ
のアンプの増幅度を決定する電源バイアス端子に印加す
る電圧を制御することで、入力端子に供給される高周波
信号をオンオフしてスイッチングする構成が知られてい
る。

【０００６】

【発明が解決しようとする課題】（ｉ）図６に示す高周
波スイッチにおいては、オンさせる経路では、スイッチ
ング回路４０（４０ｂ１、４０ｂ２）を開放状態とする
が、上述のようにスイッチング回路４０が寄生素子を有
し、この寄生素子により、高周波信号が高周波グランド
２へ漏れていく。従って、オンの経路にとってこの高周
波グランドへの漏れ分が損失となる。そして、この損失
は、上記回路１５の接続段数が多いほど大きくなってし
まう。つまり、オフさせる経路のアイソレーションを高
めるために回路１５の接続段数を増やせば増やすほど、
オンさせる経路の損失が大きくなってしまうという問題
があった。

【０００７】また、図６の高周波スイッチでは、オフ経
路へ漏れていく高周波信号も、他方のオンの経路にとっ
ては損失となり、分岐する本数が多い（オフの経路が多
い）ほどこの損失が大きくなってしまうという問題もあ
る。

【０００８】（ｉｉ）上記従来構成２は、１本の線路を
オン／オフするためのスイッチ構成であり、これを基本
として複数本の経路切替えのスイッチとするためには、
高周波信号を分岐する手段が必要となる。図７は、従来
構成２を利用した１入力２切替出力スイッチの構成例を
示す。分岐点３４から２つに分岐する各分岐線路には、
アンプ６５（６５ａ、６５ｂ）がそれぞれ設けられ、そ
のアンプ電源バイアス端子６６（６６ａ、６６ｂ）にス
イッチオン／オフ制御回路７０から供給される制御信号
に応じて出力端子７（７ａ、７ｂ）からの高周波信号の
出力をスイッチングしている。

【０００９】一般的に、高周波のスイッチングにアンプ
を用いる場合、前後段との接続を考慮し、ゲインが最
大、あるいはそれ付近の周波数帯で、入出力側とも反射
係数０になるよう設計された整合回路６０を内蔵する。

【００１０】しかし、アンプで高周波信号がオフとなる
ようなバイアス電圧をバイアス端子６６に印加した場
合、入力側からみたアンプ６５の反射係数は若干は大き
くなるものの従来構成１ほどの開放状態にはならない。
従って、アンプ６５のみでスイッチを構成すると、分岐
点３４からみてオン／オフにかかわらずほぼ同等の小さ
な入力反射係数（＜０．３）を有するアンプが並列に接
続されるだけとなり、単一線路よりみたインピーダンス
が下がる。そのため、分岐本数に応じた整合回路６０が
単一線路側に必要となる問題があった。

【００１１】上記課題を解決するために、この発明は、
上記単一線路側に整合回路を必要とせず、かつ、オフの
経路における高アイソレーション特性とオンの経路の低
損失特性を両立可能な高周波スイッチ回路を提供するこ
とを目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、この発明に係る高周波スイッチ回路は、分岐点から
分かれた複数の分岐線路のそれぞれに、使用周波数の約
１／４波長の伝送線路と、前記伝送線路の一端に接続さ
れ、所定の制御信号に基づいてオン／オフ動作をして前
記伝送線路とグランドとの間の短絡／遮断状態を切り替
えるスイッチング回路と、前記伝送線路と前記スイッチ
ング回路との接続点と、入力端子又は出力端子との間に
接続され、アンプ電源バイアスとして供給される所定の
制御信号に基づいてオン／オフ動作して分岐線路上の高
周波信号を増幅又は非増幅するアンプと、を備える。そ
して、前記複数の分岐線路の内のいずれかの分岐線路の
前記スイッチング回路を遮断状態としかつ前記アンプを
増幅状態とすると共に、前記複数の分岐線路の内の残り
の分岐線路の前記スイッチング回路を短絡状態としかつ
前記アンプを非増幅状態とする。

【００１３】複数の分岐線路のうちのオンの経路におい
ては、スイッチング回路に存在する寄生素子で生じる高
周波信号の損失をアンプの増幅動作で補うことができ
る。一方のオフの経路においては、スイッチング回路に
存在する寄生素子で生じる出力側への高周波信号の漏れ
をアンプの非増幅動作で減衰する。これにより、オンの
経路では損失を小さくしオフの経路ではアイソレーショ
ンを高くできる。

【００１４】また、スイッチ回路として、オン状態とオ
フ状態の反射係数がともに０．５〜１．０でオン状態と
オフ状態の位相差が１８０度±４０度の範囲内のものを
使用することで、オン経路とオフ経路の接続点よりみた
整合状態は反射係数で０．２以下となり、整合回路を不
要とすることができる。

【００１５】［この発明の他の態様］また、本発明にお
ける他の態様としては、例えば以下のものが挙げられ
る。

【００１６】（ｉ）一入力多切替出力型の伝送線路に適
用可能であり、入力端子と分岐点との間が単一線路で構
成され、分岐点から複数の出力端子に至る分岐線路と、
同時にオン／オフ切替えされる制御バイアス信号と電源
バイアス信号とを制御信号として出力する制御回路とを
備え、各分岐線路のそれぞれが、上記同様の伝送線路、
スイッチング回路及びアンプを備える。また、スイッチ
ング回路及びアンプの制御は、上記制御と同様、複数の
分岐線路の内のいずれかの分岐線路の前記スイッチング
回路を遮断状態としかつアンプを増幅状態とすると共
に、前記複数の分岐線路の内の残りの分岐線路の前記ス
イッチング回路を短絡状態としかつ前記アンプを非増幅
状態とする。

【００１７】（ii）その他、多切替入力一出力型の伝送
線路又は多切替入力多切替出力型の伝送線路の各分岐線
路、例えば入力側分岐線路及び出力側分岐線路として、
上記同様の伝送線路、スイッチング回路及びアンプを備
える。また、該スイッチング回路及びアンプの制御は、
上記制御と同様とする。

【００１８】（iii）各スイッチング回路は、スイッチ
回路のオン状態とオフ状態の反射係数がいずれも０．５
〜１．０で、オン状態とオフ状態の位相差が１８０度±
４０度の範囲内の特性を備えたスイッチング素子を備え
る。このスイッチング素子としては、例えば、ＰＩＮダ
イオード、ＦＥＴ（feild effect transistor:電界効果
型トランジスタ）、バリキャップ素子などが利用可能で
ある。

【００１９】このような特性のスイッチング回路を用い
れば、分岐線路の内のオン経路とオフ経路とを分岐点か
らみた整合状態は、反射係数で０．２以下となり、単一
線路側に整合回路を必要としない。

【００２０】

【発明の実施の形態】以下、図面を用いてこの発明の好
適な実施の形態（以下実施形態という）について説明す
る。

【００２１】［実施形態１］図１は本発明の実施形態に
係る高周波スイッチ回路の例であり、ここでは、単一入
力線路より２本の線路へ分岐した構成を示している。図
１において、入力端子１０から分岐点１４までの単一線
路には後述するＰＩＮダイオード１のアノードにバイア
スを印加するためのアノードバイアス端子１８を備えた
アノードバイアス回路９が接続され、分岐点１４から先
は２本の分岐線路１５に分岐している。各分岐線路１５
（１５Ａ、１５Ｂ）は、それぞれ同一構成の回路１６
（１６Ａ、１６Ｂ）を有し、回路１６は、それぞれ使用
周波数の約１／４波長のマイクロストリップ伝送線路８
（８Ａ、８Ｂ）とスイッチング回路２０（２０Ａ、２０
Ｂ）、更にスイッチング回路２０と出力端子７（７Ａ、
７Ｂ）との間にアンプ５（５Ａ、５Ｂ）を備えている。

【００２２】各分岐線路１５のスイッチング回路２０
は、ＰＩＮダイオード１及び制御バイアス回路３を有
し、ＰＩＮダイオード１は、そのアノードが対応するマ
イクロストリップ伝送線路８の終端側に接続され、カソ
ードが高周波グランド２に接地されている。制御バイア
ス回路３は、このＰＩＮダイオード１のカソードに接続
されており、スイッチオン／オフ制御回路２２から制御
バイアス端子１７（１７Ａ、１７Ｂ）に印加される制御
信号に応じたバイアス電圧を印加する。そして、各ＰＩ
Ｎダイオード１は、アノードバイアス端子１８と、制御
バイアス端子１７Ａ又は１７Ｂへの印加電圧の組み合わ
せによりその動作が制御される。

【００２３】また、各アンプ５の入力側には対応するス
イッチング回路２０のＰＩＮダイオード１のアノード側
が接続され、該アンプ５の出力側は出力端子７に接続さ
れている。さらに、該アンプ５にはアンプを動作させる
ためのバイアス電圧を印加するアンプ電源バイアス端子
６（６Ａ、６Ｂ）があり、該端子６にスイッチオン／オ
フ制御回路２２からの所定の制御信号が印加されること
で、アンプ５の動作が制御されている。

【００２４】次に、上記のような構成の高周波スイッチ
回路の動作を説明する。ここで、ある時相において分岐
線路１５Ａがオフ経路、分岐線路１５Ｂがオン経路であ
ると仮定する。オフ経路（図１の分岐線路１５Ａ）で
は、アノードバイアス端子１８と制御バイアス端子１７
Ａの間、つまりＰＩＮダイオード１のアノード・カソー
ド間に、スイッチオン／オフ制御回路２２に基づいてス
イッチング回路２０ＡのＰＩＮダイオード１が導通状態
となるようなバイアス電圧が選択的に印加される。よっ
てＰＩＮダイオード１の接続点１３Ａにおいて、入力端
子１０から入力された高周波信号は、高周波グランド２
と短絡した状態となり、約１／４波長のマイクロストリ
ップ伝送線路８Ａがあることで、分岐点１４から見る
と、回路１６Ａ側が、全反射状態で位相０度の開放状態
となる。従って、入力端子１０から入力した高周波信号
は回路１６Ａへは導かれない。

【００２５】ここで、ＰＩＮダイオード１が導通状態の
ときに持つ寄生抵抗のため、実際には、ＰＩＮダイオー
ド１は理想的な短絡とはならず、接続点１３Ａから出力
側へ高周波信号が漏れる（シミュレーションでは、入力
端子１０と接続点１３Ａのアイソレーションは、１８．
０ｄＢ）。しかし、アンプ５Ａは、非増幅動作状態でア
イソレーション特性を得ることができるため、ＰＩＮダ
イオード１から漏れた高周波信号は、アンプ５Ａを非増
幅動作状態とするよう電源バイアス端子６Ａにバイアス
電圧を印加することによって、出力端子７Ａへの高周波
信号の漏れ分をさらに減衰する（シミュレーションでは
入力端子１０と出力端子７Ａのアイソレーションは４
０．６ｄＢとなる）。

【００２６】一方のオン経路（図１の分岐線路１５Ｂ）
では、アノードバイアス端子１８と制御バイアス端子１
７Ｂとの間に、スイッチング回路２０ＢのＰＩＮダイオ
ード１が非導通状態となるようなバイアス電圧を印加す
る。これにより、入力端子１０から入力された高周波信
号は、スイッチング回路２０ＢのＰＩＮダイオード１を
介して高周波グランド２へ導かれることなくアンプ５Ｂ
へと導かれる。このときアンプ５Ｂの電源バイアス端子
６Ｂには、スイッチオン／オフ制御回路２２からアンプ
５Ｂが増幅動作するようバイアス電圧が印加されてお
り、高周波信号がアンプ５Ｂを通過して増幅され出力端
子７Ｂに現われる。なお、ＰＩＮダイオード１が非導通
状態のときに持つ寄生容量により高周波グランド２へ高
周波信号が漏れたことで生じた損失と、オフ経路側の回
路１６Ａへ漏れたことで生じた損失は（シミュレーショ
ンでは入力端子１０と接続点１３Ｂの間の損失が１．８
ｄＢ）、前記アンプ５Ｂにおける増幅動作で得られるゲ
インで補われ、総合的には正のゲインが生じる（シミュ
レーションでは入力端子１０と出力端子７Ｂの間のゲイ
ンが４．２ｄＢ）。

【００２７】以上のスイッチング回路２０ＡのＰＩＮダ
イオード１及びスイッチング回路２０ＢのＰＩＮダイオ
ード１に対する制御バイアス電圧と、アンプ５Ａ及びア
ンプ５Ｂに対する電源バイアスは、連動して変えてそれ
ぞれの動作状態を切り替える。具体的には、一方の回路
１６のＰＩＮダイオード１を導通状態、対応するアンプ
５を非増幅動作状態とし、他方の回路１６のＰＩＮダイ
オード１は非導通状態、対応するアンプ５は増幅動作状
態とする。ＰＩＮダイオード１及びアンプ５の動作状態
をこのような組み合わせとなるように、制御バイアス電
圧及びアンプ電源バイアス電圧を対応する端子１７、６
に印加することにより、入力端子１０から入力した高周
波信号の出力先が出力端子７Ａ又は７Ｂのどちらか１本
の経路となるよう切り替えることができる。そして、こ
の２種類のバイアス電圧は、スイッチオン／オフ制御回
路２２から各端子に印加される所定の制御信号によって
制御できる。

【００２８】図２は、伝送線路の特性インピーダンスＺ
＝５０Ωとした場合の図１の各部のインピーダンスとス
イッチング回路の条件の例を示している。ここでは分岐
線路１５Ａがオン経路、分岐線路１５Ｂがオフ経路であ
り、スイッチング回路２０Ａ（オフ）の反射係数１．
０、位相は０゜、スイッチング回路２０Ｂの反射係数は
同じく１．０、位相は１８０゜である。アンプ５Ａ、５
Ｂの入力インピーダンスは共に５０Ωである。スイッチ
ング回路への入力インピーダンスはオン経路ではほぼ無
限大、オフ経路では、ほぼ０となる。そして、分岐部以
降の２つの経路をみてみると、オフ経路の入力インピー
ダンスは無限大、オン経路の入力インピーダンスは、５
０Ω（ここでは、アンプの入力インピーダンスに等し
い）である。このように、分岐部以降のオフ経路は電気
的に殆ど開放状態（Ｚ≒∽）となり、オン経路のインピ
ーダンスに殆ど影響を与えない。従って、図７に示すよ
うな単一線路側に整合回路を必要としない（シミュレー
ションでは、入力端子からみた反射係数０．０５）。な
お、上述の各分岐線路１５Ａ、１５Ｂのスイッチング回
路のオン状態とオフ状態の反射係数がともに０．５〜
１．０、オン状態とオフ状態の位相差が１８０゜±４０
゜という条件は、図２の入力端子のＶＳＷＲ（voltage
standing wave ratio:電圧定在波比）が１．５以下（反
射係数にして０．２以下）を満たす条件である。

【００２９】次に、６０．５ＧＨｚにおいて、厚さ２０
０μｍ、比誘電率９．８のアルミナ基板上に作製したマ
イクロストリップ伝送線路とオン状態の反射係数０．８
７、オフ状態の反射係数０．８３、オン状態とオフ状態
での位相差１７０度を持つＰＩＮダイオードと、ゲイン
５．９ｄＢ、非増幅動作時のアイソレーション２３．１
ｄＢのアンプとを用い、上述の図１の本発明の実施形態
１の回路を構成した場合のシミュレーション結果と、同
等の部品で図６の従来構成１の回路を構成した場合のシ
ミュレーション結果を表１に示す。

【００３０】

【表１】基板上に作製したマイクロストリップ伝送線路
とオン状態の反射係数０．８７、オフ状態の反射係数
０．８３、オン状態とオフ状態での位相差１７０度を持
つＰＩＮダイオードと、ゲイン５．９ｄＢ、非増幅動作
時のアイソレーション２３．１ｄＢのアンプとを用い、
上述の図１の本発明の実施形態１の回路を構成した場合
のシミュレーション結果と、同等の部品で図６の従来構
成１の回路を構成した場合のシミュレーション結果を表
１に示す。

【００３０】

【表１】 表１に示されるように、また、本実施形態１（図１）の
オン経路（端子１０−端子７Ｂ間）のゲインが＋４．２
ｄＢであるのに対し、従来構成１（図６）のオン経路
（端子１０−端子７ｂの間）のゲインが、−２．０ｄＢ
であり、損失は６．２ｄＢ改善されている。また、本実
施形態１のオフ経路（端子１０−端子７Ａ間）のアイソ
レーションが４０．６ｄＢであるのに対し、従来構成１
のオフ経路のアイソレーション（端子１０−端子７ａの
間）が３４．４ｄＢであり、アイソレーションが６．２
ｄＢ改善されている。すなわち本実施形態により損失の
低減と同時にアイソレーションの増大が両立して図られ
る。

【００３１】上記実施形態１では、スイッチング回路と
してＰＩＮダイオードを用いた例を示しているが、スイ
ッチング回路全体としてオン状態とオフ状態いずれも反
射係数０．５〜１．０が満たされ、オン状態とオフ状態
の位相差が１８０度±４０度のものであれば、いかなる
スイッチング素子を用いてもかまわない。スイッチング
素子の例として、ショットキーバリアダイオード、ＦＥ
Ｔ、バリキャップなどが適用可能である。なお、ＦＥＴ
の場合には、図１の接続点１３にドレイン、高周波グラ
ンド２にソース、制御バイアス回路３にゲートバイアス
回路を接続し、アノードバイアス回路９を除去した構成
とする。また、バリキャップの場合には、接続点１３に
バリキャップの一方の端子、高周波グランド２にバリキ
ャップの他方の端子、制御バイアス回路３にバリキャッ
プのバイアス回路を接続し、アノードバイアス回路９を
除去した構成とする。また、これらのスイッチング素子
に直列または並列にインダクタなどの受動素子を付加接
続してオン状態、オフ状態いずれも反射係数０．５〜
１．０でオン状態とオフ状態の位相差が１８０度±４０
度としたスイッチング回路にも同様の効果がある。

【００３２】［実施形態２］実施形態２は、図１に点線
で示すブロック１２の外側に配置されているアンプ５
（５Ａ、５Ｂ）の接続方向を逆にし、高周波信号の流れ
を実施形態１とは逆にした２切替入力１出力スイッチ回
路である。図３は、この実施形態２の高周波スイッチ回
路について一方の分岐線路をオフ、他方をオンとした場
合の例を示している。なお、図３において上述の図１と
対応する部分には同一の符号を付している。但し、信号
の流れが図１とは逆であり、２つの入力端子は、それぞ
れＩＮ７Ａ、ＩＮ７Ｂとして表し、１つの出力端子はＯ
ＵＴ１０として表している。

【００３３】図３に示すスイッチ回路においては、各入
力端子ＩＮ７（７Ａ、７Ｂ）に供給される高周波信号に
対し、オン経路（図３では、分岐線路１５Ｂ）では、ア
ンプ５Ｂの増幅動作で高周波信号を増幅し、スイッチン
グ回路２０ＢのＰＩＮダイオード１は非導通状態とす
る。また、オフ経路（図３では分岐線路１５Ａ）では、
アンプ５Ａの非増幅動作で高周波信号を減衰し、さらに
スイッチング回路２０ＡのＰＩＮダイオード１を短絡状
態とする。

【００３４】このような構成においても、上記実施形態
１と同様、オンの経路では損失を小さくしオフの経路で
はアイソレーションを高くできる。また、実施形態１と
同様に分岐点１４よりみたオフ経路は、スイッチング回
路の働きにより電気的に殆んど開放状態にできるので単
一線路側（本実施形態２の分岐点１４と出力端子ＯＵＴ
１０との間）に整合回路を必要としない。

【００３５】［実施形態３］図４は、この実施形態３に
係る高周波スイッチ回路の例を示している。この実施形
態３の特徴は、実施形態１（図１）のアンプ５Ｂの接続
方向を逆にしたことである。なお、図４において、図１
と対応する構成には同一符号を付している。但し、図４
において、分岐線路１５Ａは図１と同様の信号伝搬方向
を持つ線路であるが、分岐線路１５Ｂは、図３と同様
（図１とほぼ反対方向）の信号伝搬方向を持つ線路であ
る。

【００３６】実施形態３において、各分岐線路１５Ａ、
１５Ｂ個別の動作は上記実施形態１及び実施形態２と同
様であり、オン経路とオフ経路の切替に伴って、端子１
０を通過する信号の伝搬方向もいれ換わる。この切替は
スイッチオン／オフ制御回路２２から各バイアス端子１
８、１７Ａ、１７Ｂ、６Ａ、６Ｂに供給される制御信号
によって行われている。なお、この実施形態３は、たと
えば同一のアンテナを送信と受信に両用する際の送受切
替スイッチとして応用できる。

【００３７】本実施形態３においても各分岐線路にスイ
ッチング回路２０とアンプとを接続しており、上述の他
の実施形態と同様に、オンの経路では損失が小さく、オ
フの経路ではアイソレーションを高くすることができ
る。また、実施形態１と同様に、分岐点１４よりみたオ
フの経路は電気的に殆んど開放状態にできるので端子１
０と分岐点１４との間の単一線路側に整合回路を必要と
しない。

【００３８】なお、以上に説明したいずれの実施形態に
おいても、２分岐の高周波スイッチ回路について示した
が、分岐数が３以上でも低損失高アイソレーションの効
果と整合回路を必要としない構成が同様に得られる。

【００３９】［実施形態４］図５は、実施形態４に係る
スイッチ回路を示している。この実施形態４は、２切替
入力２切替出力のスイッチ回路であり、実施形態１の２
切替出力のスイッチ回路と実施形態２の２切替入力のス
イッチ回路とを組み合わせた構成を備えている。図５に
おいて、入力側は、２つの入力端子ＩＮ７Ａ、ＩＮ７Ｂ
から供給される信号をそれぞれ伝送する２つの分岐線路
２９Ａ、２９Ｂを備え、各分岐線路２９（２９Ａ、２９
Ｂ）には、図３と同様に、スイッチング回路２４（２４
Ａ、２４Ｂ）、アンプ２５（２５Ａ、２５Ｂ）、使用周
波数の約１／４波長の伝送線路２８（２８Ａ、２８Ｂ）
が設けられている。

【００４０】入力側分岐点１４ＩＮと出力側分岐点１４
ＯＵＴとの間は、単一線路からなり、出力側分岐点１４
ＯＵＴから先の出力側の分岐線路１５（１５Ａ、１５
Ｂ）の構成は図１と同一である。また、入力側分岐点１
４ＩＮと出力側分岐点１４ＯＵＴとの間の単一経路に
は、各スイッチング回路２０（２０Ａ、２０Ｂ）及び２
４（２４Ａ、２４Ｂ）のＰＩＮダイオードのアノードに
バイアス電圧を印加するためのアノードバイアス回路９
が接続されている。また、スイッチオン／オフ制御回路
２２は、各スイッチング回路２０、２４及びアンプ５、
２５のそれぞれのバイアス端子に所定の制御信号を供給
してその動作を制御している。

【００４１】以上のような構成において、入力端子ＩＮ
７Ａから入った高周波信号が、分岐線路２９Ａを経て、
出力端子ＯＵＴ７Ａ或いは出力端子ＯＵＴ７Ｂと伝送さ
れるか、入力端子ＩＮ７Ｂから入った高周波信号が、分
岐線路２９Ｂを経て、出力端子ＯＵＴ７Ａ或いは出力端
子ＯＵＴ７Ｂと伝送されるかの計４通りの経路選択が可
能となる。そして、スイッチオン／オフ制御回路２２か
らの制御信号に基づいて選択されるオン経路については
低損失で、オフ経路については高いアイソレーションと
することができ、高周波スイッチ回路全体として損失を
低減し、アイソレーションを向上し、かつ整合回路を不
要とすることができる。

【００４２】なお、入力側、出力側共に３分岐以上で
も、低損失高アイソレーションの効果と整合回路を必要
としない構成が同様に得られる。

【００４３】

【発明の効果】分岐したそれぞれの分岐線路に使用周波
数の約１／４波長の各伝送線路と、スイッチング回路、
さらにアンプを設け、スイッチング回路と、アンプの動
作（アンプ電源バイアス電圧）とを制御して、各分岐線
路での信号の伝送のオン／オフを行うことにより、オン
経路における低損失特性と、オフ経路の高アイソレーシ
ョン特性を両立することが可能となる。

【００４４】また、スイッチング回路として、オン状態
とオフ状態の反射係数がいずれも０．５〜１．０でオン
状態とオフ状態の位相差が１８０度±４０度の範囲内の
ものを使用すれば、単一線路側の整合回路をなくすこと
が可能となる。

【図面の簡単な説明】

【図１】 本発明の実施形態１に係る高周波スイッチ回
路の構成を示す図である。

【図２】 図１の各部のインピーダンスとスイッチング
回路の条件例を示す図である。

【図３】 実施形態２に係る高周波スイッチ回路の構成
を示す図である。

【図４】 実施形態３に係る高周波スイッチ回路の構成
を示す図である。

【図５】 実施形態４に係る高周波スイッチ回路の構成
を示す図である。

【図６】 従来のスイッチ回路の構成を示す図である。

【図７】 従来構成から考えられる多出力型のスイッチ
回路の構成を示す図である。

【符号の説明】

１ ＰＩＮダイオード、２ 高周波グランド、３ 制御
バイアス回路、５，５Ａ，５Ｂ アンプ、７，７Ａ，７
Ｂ 出力端子、９ アノードバイアス回路、１０ 入力
端子、１２ ブロック、１４ 分岐点、１５，１５Ａ，
１５Ｂ 分岐線路、２０，２０Ａ，２０Ｂ スイッチン
グ回路、２２ スイッチオン／オフ制御回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 分岐点から分かれた複数の分岐線路のそ
   れぞれに、 使用周波数の約１／４波長の伝送線路と、 前記伝送線路の一端に接続され、所定の制御信号に基づ
   いてオン／オフ動作をして前記伝送線路とグランドとの
   間の短絡／遮断状態を切り替えるスイッチング回路と、 前記伝送線路と前記スイッチング回路との接続点と、入
   力端子又は出力端子との間に接続され、アンプ電源バイ
   アスとして供給される所定の制御信号に基づいてオン／
   オフ動作して分岐線路上の高周波信号を増幅又は非増幅
   するアンプと、を備え、 前記複数の分岐線路の内のいずれかの分岐線路の前記ス
   イッチング回路を遮断状態としかつ同線路の前記アンプ
   を増幅状態とすると共に、前記複数の分岐線路の内の残
   りの分岐線路の前記スイッチング回路を短絡状態としか
   つ同線路の前記アンプを非増幅状態とする高周波スイッ
   チ回路。