JPH11186418A - Non-volatile semiconductor storage device and its manufacture - Google Patents
Non-volatile semiconductor storage device and its manufactureInfo
- Publication number
- JPH11186418A JPH11186418A JP9354518A JP35451897A JPH11186418A JP H11186418 A JPH11186418 A JP H11186418A JP 9354518 A JP9354518 A JP 9354518A JP 35451897 A JP35451897 A JP 35451897A JP H11186418 A JPH11186418 A JP H11186418A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- region
- tunnel
- written state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 18
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 241000293849 Cordylanthus Species 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 89
- 239000010409 thin film Substances 0.000 claims description 18
- 238000007667 floating Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 229910007277 Si3 N4 Inorganic materials 0.000 abstract 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、不揮発性半導体
記憶装置に関するものであり、特に、一部薄膜を有する
トンネル酸化膜の形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nonvolatile semiconductor memory device, and more particularly to a method for forming a tunnel oxide film having a partially thin film.
【０００２】[0002]
【従来技術】従来、一部薄膜部を有するトンネル酸化膜
を介して電荷を授受して、書込み状態または非書込み状
態を切換え可能な不揮発性半導体記憶装置として、ＥＥ
ＰＲＯＭが知られている。ＥＥＰＲＯＭの製造方法につ
いて、図２を用いて説明する。2. Description of the Related Art Conventionally, as a nonvolatile semiconductor memory device capable of switching between a written state and a non-written state by transferring charges via a tunnel oxide film having a partially thin film portion, an EE has been known.
PROMs are known. A method for manufacturing the EEPROM will be described with reference to FIG.
【０００３】図２Ａに示す様に、レジスト（図示せず）
を用いて、半導体基板２内に、Ｎ+領域５、７を形成す
る。As shown in FIG. 2A, a resist (not shown)
Are used to form N + regions 5 and 7 in the semiconductor substrate 2.
【０００４】つぎに、熱酸化した後、選択的にエッチン
グし、図２Ｂに示す様に、薄膜部であるトンネルウイン
ドウ３ａを形成する。かかるトンネルウインドウ３ａを
形成方法について、図３を用いて説明する。図３Ａに示
すように、第１の絶縁膜であるトンネル酸化膜３を形成
した状態から、図３Ｂに示す様に、レジスト２７を形成
し、ウェットエッチングする。これにより、図３Ｃに示
す様に、トンネル酸化膜３が等方性エッチングされる。
レジスト２７を除去すると、図３Ｄに示す様に薄膜酸化
膜であるトンネルウインドウ３ａが形成される。Next, after thermal oxidation, selective etching is performed to form a tunnel window 3a as a thin film portion, as shown in FIG. 2B. A method of forming the tunnel window 3a will be described with reference to FIG. As shown in FIG. 3A, from the state where the tunnel oxide film 3 as the first insulating film is formed, as shown in FIG. 3B, a resist 27 is formed and wet etching is performed. Thus, the tunnel oxide film 3 is isotropically etched as shown in FIG. 3C.
When the resist 27 is removed, a tunnel window 3a, which is a thin oxide film, is formed as shown in FIG. 3D.
【０００５】つぎに、ＣＶＤ法を用いて、全面にポリシ
リコン層を堆積させた後、レジストを用いて、図２Ｃに
示す様に、セレクトゲート電極１０および浮遊型電極で
あるフローティングゲート電極９を形成する。全面にＯ
ＮＯ膜およびポリシリコン層を形成させた後、レジスト
を用いて図２Ｄに示す様に、第２の絶縁膜である層間絶
縁膜１３および制御用電極であるコントロールゲート電
極１９を形成する。その後、セレクトゲート電極１０お
よびコントロールゲート電極１９をマスクとして、不純
物を打込む。これにより、半導体基板２内に、メモリト
ランジスタおよびセレクトトランジスタのソース、ドレ
インが形成される（図示せず）。Next, after depositing a polysilicon layer on the entire surface by using the CVD method, as shown in FIG. 2C, a select gate electrode 10 and a floating gate electrode 9 which is a floating type electrode are formed by using a resist. Form. O all over
After forming the NO film and the polysilicon layer, a resist is used to form an interlayer insulating film 13 as a second insulating film and a control gate electrode 19 as a control electrode as shown in FIG. 2D. After that, impurities are implanted using the select gate electrode 10 and the control gate electrode 19 as a mask. Thus, the source and the drain of the memory transistor and the select transistor are formed in the semiconductor substrate 2 (not shown).
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記製
造方法においては、次の様な問題があった。第１に、ト
ンネルウインドウを形成するためのレジストが酸化膜３
の上に直接形成されている。したがって、レジストの除
去が不完全な場合には、レジスト中の成分（特に重金
属）が酸化膜に侵入するおそれがある。このような侵入
により、トンネルウインドウの膜質が低下し、書換え可
能許容回数が減ってしまう。However, the above-mentioned manufacturing method has the following problems. First, a resist for forming a tunnel window is made of an oxide film 3.
Is formed directly on Therefore, when the removal of the resist is incomplete, components (especially heavy metals) in the resist may enter the oxide film. Due to such intrusion, the film quality of the tunnel window deteriorates, and the allowable number of rewritable times decreases.
【０００７】第２に、装置としての性能を低下させるこ
となく微細化するためには、カップリングレシオを保ち
つつ、微細化する必要がある。なぜなら、カップリング
レシオを低くしてしまうと、トンネル酸化膜に印加され
る電圧も低くなるから、書込み速度等が低下するからで
ある。しかし、トンネルウインドウの面積は、露光装置
のマスクずれを見込む必要があるので、露光装置の性能
による限界がある。Second, in order to miniaturize without deteriorating the performance of the device, it is necessary to miniaturize while maintaining the coupling ratio. This is because if the coupling ratio is reduced, the voltage applied to the tunnel oxide film is also reduced, so that the writing speed and the like are reduced. However, the area of the tunnel window has to be limited by the performance of the exposure apparatus since it is necessary to allow for the mask shift of the exposure apparatus.
【０００８】第３に、図３Ｅに示すように、トンネルウ
インドウの端部にはエッチングにより、急峻なエッジが
形成される。したがって、洗浄の際の、水滴の残り（ウ
ォーターマーク）が発生し、トンネル酸化膜の耐圧を低
下させるおそれや、トンネル酸化膜に印加される電圧の
電界集中による耐圧の低下のおそれがある。Third, as shown in FIG. 3E, a sharp edge is formed at the end of the tunnel window by etching. Therefore, water droplets (watermarks) may be generated during cleaning, which may lower the breakdown voltage of the tunnel oxide film, or may lower the breakdown voltage due to concentration of an electric field applied to the tunnel oxide film.
【０００９】この発明は、上記のような問題点を解決
し、トンネル酸化膜の膜質を向上させるとともに微細化
が可能な不揮発性半導体記憶装置およびその製造方法を
提供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems and to provide a nonvolatile semiconductor memory device which can improve the quality of a tunnel oxide film and can be miniaturized, and a method of manufacturing the same.
【００１０】[0010]
【課題を解決するための手段および発明の効果】本発明
にかかる不揮発性半導体記憶装置においては、前記第１
の絶縁膜は、薄い膜厚部分と厚い膜厚部分との間にバー
ズビーク状部を有する。したがって、前記第１領域の上
に位置する膜厚が薄い部分の幅が、バーズビーク状にな
っている分だけ小さくすることができる。これにより、
トンネル酸化膜の特性を低下させることなく、微細化が
可能となる。According to the present invention, there is provided a nonvolatile semiconductor memory device according to the present invention.
Has a bird's beak-like portion between a thin film thickness portion and a thick film thickness portion. Therefore, the width of the thin portion located above the first region can be reduced by the bird's beak shape. This allows
Miniaturization is possible without deteriorating the characteristics of the tunnel oxide film.
【００１１】本発明にかかる不揮発性半導体記憶装置ま
たはその製造方法においては、トンネル酸化膜の一部薄
膜部の両端部をバーズビーク状としている。したがっ
て、一部薄膜部の幅をバーズビーク状になっている分だ
け小さくすることができる。これにより、トンネル酸化
膜の特性を低下させることなく、微細化が可能となる。In the nonvolatile semiconductor memory device or the method of manufacturing the same according to the present invention, both ends of the partial thin film portion of the tunnel oxide film are formed in bird's beak shape. Therefore, the width of the thin film part can be reduced by the bird's beak shape. Thereby, miniaturization is possible without deteriorating the characteristics of the tunnel oxide film.
【００１２】本発明にかかる不揮発性半導体記憶装置の
製造方法においては、一部薄膜部を有するトンネル酸化
膜を形成する為に、酸化膜の上に、耐酸化性膜を選択的
に形成し、酸化し、前記耐酸化性膜を除去し、前記酸化
が促進されなかった領域の酸化膜を除去し、前記酸化膜
を除去した領域に所望の膜厚の薄膜酸化膜を形成してい
る。したがって、前記酸化が促進されなかった領域の酸
化膜をバーズビーク状にすることができる。また、前記
酸化が促進されなかった領域を形成するのにレジストが
不要であるので、レジストの残存による酸化膜の膜質が
低下することがない。In the method for manufacturing a nonvolatile semiconductor memory device according to the present invention, an oxidation resistant film is selectively formed on an oxide film to form a tunnel oxide film having a partly thin film portion. Oxidation removes the oxidation resistant film, removes the oxide film in the region where the oxidation was not promoted, and forms a thin oxide film of a desired thickness in the region where the oxide film has been removed. Therefore, the oxide film in the region where the oxidation has not been promoted can be formed in a bird's beak shape. Further, since no resist is required to form the region where the oxidation is not promoted, the quality of the oxide film does not deteriorate due to the remaining resist.
【００１３】[0013]
【発明の実施の形態】図面を用いて、本発明にかかるト
ンネル酸化膜の形成方法について説明する。まず、図１
Ａに示すように、基板２の表面に厚み３００オングスト
ロームのトンネル酸化膜（ＳｉＯ2）３を形成する。つ
ぎに、図１Ｂに示す様に、トンネル酸化膜３の上に厚み
２００オングストロームのＳｉ3Ｎ4膜３５を形成する。
この状態で、レジストをパターンニングし、Ｓｉ3Ｎ4膜
３５をエッチングする。これにより、図１Ｃに示す様
に、耐酸化性膜であるＳｉ3Ｎ4膜３５がトンネル酸化膜
３の上に選択的に形成される。DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for forming a tunnel oxide film according to the present invention will be described with reference to the drawings. First, FIG.
As shown in A, a tunnel oxide film (SiO 2 ) 3 having a thickness of 300 Å is formed on the surface of the substrate 2. Next, as shown in FIG. 1B, a 200 angstrom thick Si 3 N 4 film 35 is formed on the tunnel oxide film 3.
In this state, the resist is patterned and the Si 3 N 4 film 35 is etched. As a result, as shown in FIG. 1C, the Si 3 N 4 film 35 as an oxidation resistant film is selectively formed on the tunnel oxide film 3.
【００１４】この状態で、図１Ｄに示す様に、トンネル
酸化膜３が１１００オングストロームとなるまで、酸化
を行なう。その際、Ｓｉ3Ｎ4膜３５で覆われた部分は、
酸化が抑制される。In this state, as shown in FIG. 1D, oxidation is performed until the tunnel oxide film 3 reaches 1100 angstroms. At this time, the portion covered with the Si 3 N 4 film 35 is
Oxidation is suppressed.
【００１５】Ｓｉ3Ｎ4膜３５をリン酸で除去した後、図
１Ｅに示す様に、Ｓｉ3Ｎ4膜３５で覆われていた領域の
酸化膜を除去する。本実施形態においては、４００オン
グストローム除去するようにした。After removing the Si 3 N 4 film 35 with phosphoric acid, as shown in FIG. 1E, the oxide film in the area covered with the Si 3 N 4 film 35 is removed. In the present embodiment, 400 angstrom is removed.
【００１６】つぎに、図１Ｆに示す様に、膜厚９０〜１
００オングストロームの酸化膜を形成する。このよう
に、トンネルウインドウを形成する部分を窒化膜で覆っ
て、酸化することにより、窒化膜で覆われていない部分
と比べて酸化膜を薄く形成することができる。この状態
で一旦窒化膜で覆われている部分の酸化膜を除去できる
ように、全体にエッチングを行ない、再度緻密な酸化膜
を形成することにより、所望の厚みのトンネルウインド
ウを、酸化膜の上にレジストを直接塗布することなく、
形成することができる。これにより、レジストの残渣に
よる酸化膜の膜質が低下することがない。Next, as shown in FIG.
An oxide film of 00 Å is formed. As described above, by oxidizing the portion where the tunnel window is formed by covering it with the nitride film, the oxide film can be formed thinner than the portion not covered with the nitride film. In this state, etching is performed on the entire surface and a dense oxide film is formed again so that a portion of the oxide film once covered with the nitride film can be removed. Without applying resist directly to
Can be formed. Thus, the film quality of the oxide film due to the residue of the resist does not deteriorate.
【００１７】また、このようにして形成された薄膜のト
ンネルウインドウの大きさＷ２（図１Ｆ参照）は、バー
ズビークの分だけ、図１Ｃに示すＳｉ3Ｎ4膜３５の大き
さＷ１よりも小さい。したがって、カップリングレシオ
を大きくすることができる。すなわち、一部薄膜部であ
るトンネルウインドウの両端部をバーズビーク状に形成
することにより、トンネルウインドウとして機能する薄
膜部分の大きさが実質上小さくなるので、同じカップリ
ングレシオであれば、その分だけ全体として、微細化す
ることができる。The size W2 (see FIG. 1F) of the tunnel window of the thin film thus formed is smaller than the size W1 of the Si 3 N 4 film 35 shown in FIG. 1C by the amount of the bird's beak. Therefore, the coupling ratio can be increased. That is, by forming both ends of the tunnel window, which is a part of the thin film portion, in a bird's beak shape, the size of the thin film portion functioning as the tunnel window is substantially reduced. As a whole, it can be miniaturized.
【００１８】また、トンネルウインドウの両端部をバー
ズビーク状に形成することにより、端部が滑らかになる
ので、洗浄の水摘残り（ウォーターマーク）がなくな
り、酸化膜の耐圧が向上する可能性がある。さらに、端
部を滑らかに形成することにより、電界集中による耐圧
の低下を改善できる可能性がある。Further, since both ends of the tunnel window are formed in a bird's beak shape, the ends are smoothed, so that there is no remaining water mark during washing, and the withstand voltage of the oxide film may be improved. . Further, by forming the end portions smoothly, there is a possibility that a decrease in breakdown voltage due to electric field concentration can be improved.
【００１９】以上説明したように、本実施形態において
は、以下の様にして一部薄膜部を有するトンネル酸化膜
を形成している。トンネルウインドウを形成する領域を
Ｓｉ3Ｎ4膜３５で覆い、酸化を行なう（図１Ｃ参照）。
Ｓｉ3Ｎ4膜で覆われた領域は、酸化レートが低くなり、
酸化されない（図１Ｄ参照）。形成された薄い酸化膜を
除去し（図１Ｅ参照）、再度酸化膜を所望の厚みで形成
する（図１Ｆ参照）。このように、ＬＯＣＯＳ技術をト
ンネルウインドウ形成に適用することにより、トンネル
ウインドウ３ａの大きさＷ２は、図１Ｃに示すＳｉ3Ｎ4
膜の大きさＷ１より、端部がバーズビーク状になった分
だけ小さくなる。これによりトンネルウインドウとして
実質的に機能する領域の大きさ（幅）を小さくすること
ができる。すなわち、カップリングレシオを保ったま
ま、微細化が可能となる。As described above, in this embodiment, a tunnel oxide film having a thin film portion is formed as follows. It covers the region for forming the tunnel window in SI3n 4 film 35, an oxidation (see FIG. 1C).
The area covered with the Si 3 N 4 film has a low oxidation rate,
Not oxidized (see FIG. 1D). The formed thin oxide film is removed (see FIG. 1E), and an oxide film is formed again with a desired thickness (see FIG. 1F). As described above, by applying the LOCOS technology to the formation of the tunnel window, the size W2 of the tunnel window 3a is reduced to the size of Si 3 N 4 shown in FIG. 1C.
The size is smaller than the size W1 of the film by an amount corresponding to the bird's beak shape at the end. As a result, the size (width) of the region that substantially functions as a tunnel window can be reduced. That is, miniaturization is possible while maintaining the coupling ratio.
【００２０】なお、本実施形態においては、耐酸化性膜
としてＳｉ3Ｎ4膜を採用したが、酸化膜の成長を抑制で
きる膜であればどの様なものであってもよい。In this embodiment, the Si 3 N 4 film is used as the oxidation resistant film. However, any film can be used as long as the growth of the oxide film can be suppressed.
【００２１】また、本実施形態においては、トンネル酸
化膜のトンネルウインドウを形成する為に、ＬＯＣＯＳ
技術を用いて一部薄膜のシリコン酸化膜を形成するよう
にした。しかし、これに限定されず、シリコン酸化膜の
上に直接レジストを塗布することなく、一部薄膜のシリ
コン酸化膜を形成する場合や、レジストの最小幅よりも
小さな薄膜部を形成するような場合には、同様に適用す
ることができる。In this embodiment, the LOCOS is used to form the tunnel window of the tunnel oxide film.
A thin silicon oxide film was partially formed using a technique. However, the present invention is not limited to this. In the case where a thin silicon oxide film is partially formed without directly applying a resist on the silicon oxide film, or where a thin film portion smaller than the minimum width of the resist is formed. Can be similarly applied.
【図１】本発明にかかるトンネル酸化膜の形成方法を示
す要部断面図である。FIG. 1 is a fragmentary cross-sectional view showing a method for forming a tunnel oxide film according to the present invention.
【図２】従来のＥＥＰＲＯＭの製造方法を示す図であ
る。FIG. 2 is a diagram showing a conventional EEPROM manufacturing method.
【図３】従来のトンネル酸化膜の形成方法を示す図であ
る。FIG. 3 is a view showing a conventional method for forming a tunnel oxide film.
２・・・・・基板 ３・・・・・トンネル酸化膜 ３ａ・・・・トンネルウインドウ ３５・・・・Ｓｉ3Ｎ4膜2 ···· Substrate 3 ····· Tunnel oxide film 3a ··· Tunnel window 35 ···· Si 3 N 4 film
Claims (4)
に設けられた第２領域、 前記第１領域および前記電路形成可能領域の上に設けら
れた第１の絶縁膜であって、前記第１領域の上の膜厚が
前記電路形成可能領域の上の膜厚よりも薄い第１の絶縁
膜、 前記第１の絶縁膜の上方に設けられ、電荷を蓄える浮遊
型電極、 前記浮遊型電極の上方に設けられた第２の絶縁膜、 前記第２の絶縁膜の上方に設けられた制御用電極、 を備えた不揮発性半導体記憶装置であって、 前記第１の絶縁膜は、薄い膜厚部分と厚い膜厚部分との
間にバーズビーク状部を有すること、 を特徴とする不揮発性半導体記憶装置。A first region provided in the semiconductor substrate; a second region provided so as to form a region where an electric path can be formed between the first region and the first region; the first region and the region where the electric circuit can be formed A first insulating film provided on the first insulating film, wherein a film thickness on the first region is smaller than a film thickness on the electric path forming region; A floating type electrode provided above the floating type electrode and storing a charge; a second insulating film provided above the floating type electrode; and a control electrode provided above the second insulating film. A nonvolatile semiconductor memory device according to claim 1, wherein said first insulating film has a bird's beak-like portion between a thin film thickness portion and a thick film thickness portion.
て電荷を授受して、書込み状態または非書込み状態を切
換え可能な不揮発性半導体記憶装置において、 前記一部薄膜部の両端部がバーズビーク状であること、 を特徴とする不揮発性半導体記憶装置。2. A nonvolatile semiconductor memory device capable of switching between a written state and a non-written state by transferring charges via a tunnel oxide film having a partially thin film portion, wherein both ends of said partially thin film portion are bird's beaks. A non-volatile semiconductor storage device.
て電荷を授受して、書込み状態または非書込み状態を切
換え可能な不揮発性半導体記憶装置の製造方法におい
て、 前記一部薄膜部の両端部がバーズビーク状であること、 を特徴とする不揮発性半導体記憶装置の製造方法。3. A method of manufacturing a nonvolatile semiconductor memory device capable of switching between a written state and a non-written state by transferring charges via a tunnel oxide film having a partially thin film portion, wherein: Wherein the portion is bird's beak-shaped.
て電荷を授受して、書込み状態または非書込み状態を切
換え可能な不揮発性半導体記憶装置の製造方法におい
て、 前記一部薄膜を有するトンネル酸化膜を以下の製法にて
形成すること、 酸化膜の上に、耐酸化性膜を選択的に形成し、 酸化し、 前記耐酸化性膜を除去し、 前記酸化が促進されなかった領域の酸化膜を除去し、 前記酸化膜を除去した領域に所望の膜厚の薄膜酸化膜を
形成すること、 を特徴とする不揮発性半導体記憶装置の製造方法。4. A method of manufacturing a nonvolatile semiconductor memory device capable of switching between a written state and a non-written state by transferring charges via a tunnel oxide film having a partially thin film portion, wherein the tunnel having the partially thin film portion is provided. Forming an oxide film by the following manufacturing method; selectively forming an oxidation-resistant film on the oxide film; oxidizing; removing the oxidation-resistant film; Removing the oxide film and forming a thin oxide film of a desired thickness in the region where the oxide film has been removed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9354518A JPH11186418A (en) | 1997-12-24 | 1997-12-24 | Non-volatile semiconductor storage device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9354518A JPH11186418A (en) | 1997-12-24 | 1997-12-24 | Non-volatile semiconductor storage device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186418A true JPH11186418A (en) | 1999-07-09 |
Family
ID=18438105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9354518A Pending JPH11186418A (en) | 1997-12-24 | 1997-12-24 | Non-volatile semiconductor storage device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186418A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019071396A (en) * | 2017-10-11 | 2019-05-09 | ローム株式会社 | Semiconductor device |
-
1997
- 1997-12-24 JP JP9354518A patent/JPH11186418A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019071396A (en) * | 2017-10-11 | 2019-05-09 | ローム株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7033909B2 (en) | Method of forming trench isolations | |
| US6153472A (en) | Method for fabricating a flash memory | |
| JP2004193226A (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| JP2003218248A (en) | Split gate type flash memory forming method | |
| JPH088318B2 (en) | Method for manufacturing non-volatile semiconductor memory device | |
| US5950086A (en) | Method of fabricating an EPROM type device with reduced process residues | |
| US6589842B2 (en) | Manufacturing method of a gate-split flash memory | |
| US6653188B1 (en) | Method of forming poly tip of floating gate in split-gate memory | |
| US6984559B2 (en) | Method of fabricating a flash memory | |
| JPH0637178A (en) | Manufacture of semiconductor device | |
| US6235585B1 (en) | Method for fabricating flash memory device and peripheral area | |
| JPH11512568A (en) | Method for forming a minimum pattern width on a semiconductor substrate | |
| KR100238865B1 (en) | Method of manufacturing memory cell in non-volatile semiconductor memory device | |
| US6236081B1 (en) | AND-type non-volatile semiconductor memory device and method of manufacturing thereof | |
| JPH10112511A (en) | Semiconductor nonvolatile memory and method of manufacturing the same | |
| JPH10289990A (en) | Method for manufacturing semiconductor device | |
| KR20030006997A (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| US6297099B1 (en) | Method to free control tunneling oxide thickness on poly tip of flash | |
| US6893918B1 (en) | Method of fabricating a flash memory | |
| JP2634492B2 (en) | Manufacturing method of nonvolatile semiconductor memory device | |
| US6680510B2 (en) | Non-volatile memory device having a cell transistor and a non-cell transistor | |
| JPH11186418A (en) | Non-volatile semiconductor storage device and its manufacture | |
| US7015148B1 (en) | Reduce line end pull back by exposing and etching space after mask one trim and etch | |
| JP2003037251A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH07254638A (en) | Semiconductor device |