[go: up one dir, main page]

JPH11176975A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH11176975A
JPH11176975A JP9352220A JP35222097A JPH11176975A JP H11176975 A JPH11176975 A JP H11176975A JP 9352220 A JP9352220 A JP 9352220A JP 35222097 A JP35222097 A JP 35222097A JP H11176975 A JPH11176975 A JP H11176975A
Authority
JP
Japan
Prior art keywords
conductor
semiconductor device
outer frame
lead
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9352220A
Other languages
Japanese (ja)
Inventor
Katsufusa Fujita
勝房 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP9352220A priority Critical patent/JPH11176975A/en
Publication of JPH11176975A publication Critical patent/JPH11176975A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W72/701

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 電源回路又は接地回路の形成が容易で、しか
も複数箇所から回路を形成することができ、更に、半導
体装置の小型化及び薄型化の要求に対応する。 【解決手段】 中央に配置される半導体素子12の各電
極パッド12aに直接連接される複数の導体リード13
と、複数の導体リード13を囲む外枠23とを備えた導
体回路パターン14を有する半導体装置10において、
外枠23が電源又は接地回路用のリードを構成し、外枠
23内に配置される導体リード13の少なくとも一つが
外枠23に連結されている。
(57) Abstract: A power supply circuit or a ground circuit can be easily formed, a circuit can be formed from a plurality of locations, and the demand for miniaturization and thinning of a semiconductor device is satisfied. A plurality of conductor leads (13) directly connected to respective electrode pads (12a) of a semiconductor element (12) arranged at the center.
And a semiconductor device 10 having a conductor circuit pattern 14 having an outer frame 23 surrounding the plurality of conductor leads 13,
The outer frame 23 constitutes a power supply or ground circuit lead, and at least one of the conductor leads 13 arranged in the outer frame 23 is connected to the outer frame 23.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電源回路又は接地
回路の共通回路を備え、しかも、導体リードの内側端部
を半導体素子に連結する際に、ワイヤボンディング等の
手段を用いないで、直接導体リードと半導体素子の電極
パッドとを接続する所謂インナーリード・ボンディング
タイプの半導体装置の導体回路パターンの構成に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention provides a common circuit for a power supply circuit or a ground circuit, and furthermore, when connecting the inner end of a conductor lead to a semiconductor element, directly without using means such as wire bonding. The present invention relates to a configuration of a conductor circuit pattern of a so-called inner lead bonding type semiconductor device for connecting a conductor lead and an electrode pad of a semiconductor element.

【0002】[0002]

【従来の技術】近年、電子機器の高性能化、小型・薄型
化が強く要望され、この要望に対応するために、半導体
装置の小型・薄型化及び多端子化が行われ、そのため外
部接続端子をファン・アウトタイプのエリア・アレイ状
に配置したBGA(ボールグリッド・アレイ)型の半導
体装置が開発されている。上記のように半導体装置の小
型化及ぴ多端子化に伴い半導体素子のI/O同時切替え
ノイズが発生し電気特性の低下が間題となった。これを
解消するために、電源、接地の導体回路層を従来の回路
パターン層に積層した多層構造の半導体装置が提案され
ている。また、半導体装置の小型・薄型化及び多端子化
にあっては、半導体素子の主面に配置された電極パッド
と、内側端部を有する複数の導体リードとの接続は、通
常は金線やアルミ線を用いたワイヤボンディング法で連
結されているが、製造された半導体装置の厚みが厚くな
るという欠点がある。そこで、半導体素子をフェイス・
ダウン方式を用い、導体リードの内側端部を直接半導体
素子の電極パッドに接続するインナーリード・ボンディ
ング法やフリップ・チップ・ボンディング法が提案され
ている。
2. Description of the Related Art In recent years, there has been a strong demand for higher performance, smaller size, and thinner electronic devices. To meet this demand, semiconductor devices have been made smaller, thinner and have more terminals. (Ball Grid Array) type semiconductor devices in which are arranged in a fan-out type area array have been developed. As described above, with the miniaturization and the increase in the number of terminals of the semiconductor device, I / O simultaneous switching noise of the semiconductor element is generated, and the electric characteristics are degraded. In order to solve this problem, there has been proposed a semiconductor device having a multilayer structure in which power supply and ground conductor circuit layers are laminated on a conventional circuit pattern layer. In addition, in miniaturization, thinning, and multi-terminal of a semiconductor device, connection between an electrode pad arranged on a main surface of a semiconductor element and a plurality of conductor leads having inner ends is usually made of a gold wire or the like. Although connected by a wire bonding method using an aluminum wire, there is a disadvantage that the thickness of the manufactured semiconductor device is increased. Therefore, the semiconductor element
An inner lead bonding method and a flip chip bonding method in which an inner end of a conductor lead is directly connected to an electrode pad of a semiconductor element using a down method have been proposed.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、前記多
層構遺の半導体装置にあっては、回路パターン層とは別
に共通電源用導体回路基板及び共通接地用導体回路基板
を形成し、前記回路パターン層の所定の導体リードと接
続して積層する必要があり、製造された半導体装置の厚
みが厚くなると共に、製造工程が複雑化し製造コストを
増加させるなどの間題があった。更に、前記インナーリ
ード・ボンディング法やフリッア・チップ・ボンディン
グ法においては、半導体素子の電極パッドと、導体リー
ドの内側端部との接続が平面状で直接接続を行う方式と
なっているので、半導体装置の各電極パッドの配列の設
計自由度がワイヤ・ボンディング法に比較して低いとい
う問題があった。即ち、ワイヤ・ボンディング法におい
ては、各電極パッドと前記導体リードの内側端部とをボ
ンディング・ワイヤを介してボンディングする場合に
は、ボンディング・ワイヤを立体的に接続することがで
き、これによって半導体素子の電極パッドの配置に比較
的容易に対応することができるが、前記インナーリード
・ボンディング法やフリップ・チップ・ボンディング法
においては、各電極パッドと前記導体リードの内側端部
との接続が平面的であるので立体的に接続することがで
きず、半導体装置の電極パッドの配置設計の自由度が極
めて低いという間題がある。特に、半導体素子や半導体
装置を搭載する外部配線基板においては、この好ましい
電源や接地電極パッドの位置が求められる場合があり、
この場合に、半導体装置の導体回路パターン内でこれを
行おうとすると、半導体素子や外部配線基板の電源や接
地電極パッドの位置が制約されるという間題がある。本
発明はかかる事情に鑑みてなされたもので、前記積層構
造の半導体装置と同等の機能を有し、電源回路又は接地
回路の形成が容易で、しかも複数箇所から前記回路を形
成することができる半導体装置を提供することを目的と
する。更に、半導体装置の小型化及び薄型化の要求に対
応することを本発明の他の目的とする。
However, in the semiconductor device having the multi-layer structure, a conductor circuit board for common power supply and a conductor circuit board for common ground are formed separately from the circuit pattern layer. It has to be connected to a predetermined conductor lead and laminated, and the thickness of the manufactured semiconductor device is increased, and the manufacturing process is complicated and the manufacturing cost is increased. Furthermore, in the inner lead bonding method and the flirer chip bonding method, since the connection between the electrode pad of the semiconductor element and the inner end of the conductor lead is a flat and direct connection, the semiconductor There is a problem that the degree of freedom in designing the arrangement of the electrode pads of the device is lower than that of the wire bonding method. That is, in the wire bonding method, when each electrode pad and the inner end of the conductor lead are bonded via a bonding wire, the bonding wire can be three-dimensionally connected. Although it is relatively easy to cope with the arrangement of the electrode pads of the element, in the inner lead bonding method or the flip chip bonding method, the connection between each electrode pad and the inner end of the conductor lead is flat. Therefore, there is a problem that the degree of freedom in the layout design of the electrode pads of the semiconductor device is extremely low. In particular, in the case of an external wiring board on which a semiconductor element or a semiconductor device is mounted, the position of the preferable power supply or ground electrode pad may be required,
In this case, if this is attempted in the conductor circuit pattern of the semiconductor device, there is a problem that the positions of the power supply and the ground electrode pad of the semiconductor element and the external wiring board are restricted. The present invention has been made in view of such circumstances, has a function equivalent to that of the semiconductor device having the stacked structure, facilitates formation of a power supply circuit or a ground circuit, and can form the circuit from a plurality of locations. It is an object to provide a semiconductor device. Still another object of the present invention is to meet demands for miniaturization and thinning of a semiconductor device.

【0004】[0004]

【課題を解決するための手段】前記目的に沿う請求項1
記載の半導体装置は、中央に配置される半導体素子の各
電極パッドに直接連接される複数の導体リードと、前記
複数の導体リードを囲む外枠とを備えた導体回路パター
ンを有する半導体装置において、前記外枠が電源又は接
地回路用のリードを構成し、該外枠内に配置される前記
導体リードの少なくとも一つが該外枠に連結されてい
る。また、請求項2記載の半導体装置は、請求項1記載
の半導体装置において、前記導体回路パターンの裏面側
は、第1の絶縁材層を介してスティフナーに接合されて
いると共に、該スティフナーの中央窪みからなる素子搭
載部に前記半導体素子が搭載され、前記導体回路パター
ンの表面側は、前記各導体リードに設けられている接続
端子ランド及び中央の素子接続部分を除いて第2の絶縁
材層で被覆され、更に、前記それぞれの接続端子ランド
には端子ボール又はバンプからなる外部接続端子が設け
られ、前記半導体素子及び前記導体リードの中央側の露
出した部分は樹脂封止されている。
According to the present invention, there is provided a semiconductor device comprising:
The semiconductor device according to the present invention is a semiconductor device having a conductor circuit pattern including a plurality of conductor leads directly connected to each electrode pad of a semiconductor element arranged in the center, and an outer frame surrounding the plurality of conductor leads. The outer frame constitutes a lead for a power supply or a ground circuit, and at least one of the conductor leads arranged in the outer frame is connected to the outer frame. According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the back surface side of the conductive circuit pattern is joined to a stiffener via a first insulating material layer, and a center of the stiffener is provided. The semiconductor element is mounted on an element mounting portion formed by a depression, and the surface side of the conductor circuit pattern has a second insulating material layer except for a connection terminal land provided on each of the conductor leads and a central element connection portion. Further, external connection terminals formed of terminal balls or bumps are provided on the respective connection terminal lands, and the exposed portions of the semiconductor element and the conductor leads on the center side are resin-sealed.

【0005】[0005]

【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図1は本発明の一実施の形
態に係る半導体装置の一部省略平面図、図2は同半導体
装置の断面図、図3、図4はそれぞれ同半導体装置の導
体回路パターンの部分拡大図、図5は同半導体装置が複
数連通した状態の平面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the accompanying drawings to provide an understanding of the present invention. FIG. 1 is a partially omitted plan view of a semiconductor device according to an embodiment of the present invention, FIG. 2 is a cross-sectional view of the semiconductor device, and FIGS. 3 and 4 are portions of a conductor circuit pattern of the semiconductor device, respectively. FIG. 5 is an enlarged view and FIG. 5 is a plan view showing a state where a plurality of the semiconductor devices communicate with each other.

【0006】図1〜図5に示すように、本発明の一実施
の形態に係る半導体装置10は、良導体からなるスティ
フナー11と、スティフナー11の中央の窪み部分に設
けられた半導体素子12と、半導体素子12を中央にし
て放射状に導体リード13を有する導体回路パターン1
4と、各導体リード13の接続端子ランド15に設けら
れた外部接続端子となる端子ボール16と、半導体素子
12及びその接続部分を覆う封止樹脂17と、導体回路
パターン14のカバーレジスト18とを有している。以
下、これらについて詳しく説明する。
As shown in FIGS. 1 to 5, a semiconductor device 10 according to an embodiment of the present invention includes a stiffener 11 made of a good conductor, a semiconductor element 12 provided in a central recess of the stiffener 11, Conductive circuit pattern 1 having conductive leads 13 radially with semiconductor element 12 at the center
4, terminal balls 16 serving as external connection terminals provided on connection terminal lands 15 of each conductor lead 13, sealing resin 17 covering semiconductor element 12 and its connection part, and cover resist 18 of conductor circuit pattern 14. have. Hereinafter, these will be described in detail.

【0007】前記スティフナー11は表面にニッケルめ
っきがなされた銅板からなって、中央は窪んで素子搭載
部19が設けられている。この素子搭載部19には、半
導体素子12が接着剤20を介して接合されている。前
記導体回路パターン14は、内側には開口部21が形成
された第1の絶縁材層の一例であるポリイミドテープ2
2上にその主部が形成され、周囲に外枠23をその内側
に複数の導体リード13を有し、更に複数の導体リード
13には、接続端子ランド15が設けられている。前記
開口部21は、半導体素子12の大きさより十分大きく
なって、各導体リード13の内側先部が開口部21から
内側に突出し、中央に搭載された半導体素子12の各電
極パッド12aまで延長されている。また、各導体リー
ド13が丁度半導体素子12の各電極パッド12a上に
当接するように、半導体素子12を搭載する素子搭載部
19の深さが決定されている。
The stiffener 11 is made of a copper plate whose surface is plated with nickel, and is provided with an element mounting portion 19 which is depressed at the center. The semiconductor element 12 is joined to the element mounting portion 19 via an adhesive 20. The conductor circuit pattern 14 is a polyimide tape 2 which is an example of a first insulating material layer having an opening 21 formed inside.
2, a main part is formed, an outer frame 23 is provided around the main part, and a plurality of conductor leads 13 are provided inside the outer frame 23. A connection terminal land 15 is provided on the plurality of conductor leads 13. The opening 21 is sufficiently larger than the size of the semiconductor element 12, and the inside tip of each conductor lead 13 protrudes inward from the opening 21, and extends to each electrode pad 12 a of the semiconductor element 12 mounted at the center. ing. The depth of the element mounting portion 19 on which the semiconductor element 12 is mounted is determined so that each of the conductor leads 13 just comes into contact with each of the electrode pads 12a of the semiconductor element 12.

【0008】前記外枠23と各導体リード13の外側部
とは、この導体回路パターン14を最初にエッチング処
理又はプレス加工によって形成した場合には、全て連結
されて、外枠23を介して各導体リード13に給電し、
接続端子ランド15等の表面側及び導体リード13の先
端部裏側の貴金属めっき処理を行っている。前記しため
っき処理を行って後、外枠23と主要な導体リード13
の外側端部とは分離されて、各導体リード13の絶縁状
態が確保されている。
When the conductor circuit pattern 14 is first formed by etching or pressing, the outer frame 23 and the outer portion of each conductor lead 13 are all connected to each other via the outer frame 23. Power to the conductor leads 13,
A noble metal plating process is performed on the surface side of the connection terminal land 15 and the like and on the back side of the tip of the conductor lead 13. After performing the plating process described above, the outer frame 23 and the main conductor leads 13
Is separated from the outer end of the conductor lead 13 to ensure the insulating state of each conductor lead 13.

【0009】前記外枠23から導体リード13を分離す
る第1の方法を図3に示すが、図3の例では、エッチン
グ処理によって外枠23との連接部分24を分離してい
る。そして、一部の導体リード13(図3における矢視
a)においては、外枠23と導体リード13とを連結状
態としている。また、外枠23の角部には接続端子ラン
ド25が設けられ、この部分に端子ボール16が配置さ
れるようになっている。これによって、外枠23を電源
回路又は接地回路に使用した場合、連結される導体リー
ド13によって、内部の半導体素子12に連結され、外
部の回路基板等には接続端子ランド25に設けられる端
子ボール16によって連結されている。
FIG. 3 shows a first method of separating the conductor lead 13 from the outer frame 23. In the example of FIG. 3, the connecting portion 24 with the outer frame 23 is separated by etching. In some of the conductor leads 13 (as viewed from the arrow a in FIG. 3), the outer frame 23 and the conductor leads 13 are connected. A connection terminal land 25 is provided at a corner of the outer frame 23, and a terminal ball 16 is arranged at this portion. Accordingly, when the outer frame 23 is used for a power supply circuit or a grounding circuit, the terminal balls provided on the connection terminal lands 25 are connected to the internal semiconductor element 12 by the connected conductor leads 13 and provided on the external circuit board or the like. 16 are connected.

【0010】図4には、プレス処理によって、外枠23
から導体リード13を分離する第2の方法を示すが、図
に示すように、下部のポリイミドテープ22を貫通して
長孔26が形成され、この長孔26によって外枠23と
導体リード13とが分離されている。このようにして、
プレス加工によって長孔26を形成すると、ポリイミド
テープ22に貼着された導体回路パターン14からなる
導体回路シートをスティフナー11に貼着した場合、表
面のカバーレジスト18の接着剤が長孔26を介してス
ティフナー11に接合してアンカーとなり、製品となる
半導体装置10の全体的強度が向上することになる。
FIG. 4 shows that the outer frame 23 is formed by pressing.
A second method of separating the conductor lead 13 from the conductor lead 13 is shown. As shown in the figure, a long hole 26 is formed through the lower polyimide tape 22, and the outer frame 23 and the conductor lead 13 are formed by the long hole 26. Are separated. In this way,
When the long hole 26 is formed by pressing, when the conductive circuit sheet including the conductive circuit pattern 14 bonded to the polyimide tape 22 is bonded to the stiffener 11, the adhesive of the cover resist 18 on the surface passes through the long hole 26. As a result, the semiconductor device 10 is joined to the stiffener 11 to serve as an anchor, and the overall strength of the semiconductor device 10 as a product is improved.

【0011】図2に示すように、前記導体回路パターン
14の導体リード13に形成された接続端子ランド1
5、25及び中央の素子接続部分を除く部分には第2の
絶縁材層の一例であるカバーレジスト18が設けられ、
導体回路パターン14の絶縁保護を図っていると共に、
各接続端子ランド15、25には端子ボール16が導電
性接着剤27を介して接合されている。端子ボール16
は、プラスチック、ガラス等のビーズからなってその表
面には導体膜(金属めっき)が形成され、これによっ
て、この半導体装置10の外部接続端子を構成してい
る。なお、ここで、前記端子ボール16に半田ボールを
使用することや金属ボールを使用することも可能であ
る。この実施の形態に係る半導体装置10においては、
スティフナー11よりポリイミドテープ22の方が狭く
なって、スティフナー11の周縁までカバーレジスト1
8が覆うことによって、導体回路パターン14及びポリ
イミドテープ22の周端部の保護を図っている。
As shown in FIG. 2, the connection terminal lands 1 formed on the conductor leads 13 of the conductor circuit pattern 14 are formed.
A cover resist 18, which is an example of a second insulating material layer, is provided on portions other than 5, 25 and the central element connection portion.
While protecting the insulation of the conductor circuit pattern 14,
Terminal balls 16 are joined to the connection terminal lands 15 and 25 via a conductive adhesive 27. Terminal ball 16
Is made of beads of plastic, glass, or the like, and a conductive film (metal plating) is formed on the surface thereof, thereby constituting an external connection terminal of the semiconductor device 10. Here, it is also possible to use solder balls or metal balls for the terminal balls 16. In the semiconductor device 10 according to this embodiment,
The polyimide tape 22 is narrower than the stiffener 11, and the cover resist 1 extends to the periphery of the stiffener 11.
8 protects the peripheral end portions of the conductor circuit pattern 14 and the polyimide tape 22.

【0012】前記導体リード13の内側先部が半導体素
子12の各電極パッド12aに接合された状態で、半導
体素子12、露出している導体リード13及びカバーレ
ジスト18の内側は封止樹脂17によって完全に樹脂封
止されている。封止樹脂17にはエラストマ等が使用さ
れているが、その底面は端子ボール16の下端より上位
位置にあって、この半導体装置10を基板の上に載せて
簡単に端子ボール16の接合が行われるようになってい
る。この半導体装置10は図5に示すように、複数個
(この実施の形態においては4個)が同一のスティフナ
ー材28に設けられ、最終工程でプレス処理によって分
離されて、個々の半導体装置10が形成される。図5に
おいて、29はパイロット孔、30は抜き落とし部(連
結タブ)を示す。
With the inner end of the conductor lead 13 joined to each electrode pad 12a of the semiconductor element 12, the inside of the semiconductor element 12, the exposed conductor lead 13 and the cover resist 18 is sealed by a sealing resin 17. Completely resin-sealed. An elastomer or the like is used for the sealing resin 17, but the bottom surface is located at a position higher than the lower end of the terminal ball 16, and the semiconductor device 10 is mounted on a substrate to easily join the terminal ball 16. It has become. As shown in FIG. 5, a plurality of semiconductor devices 10 (four in this embodiment) are provided on the same stiffener member 28, and are separated by a pressing process in a final step. It is formed. In FIG. 5, reference numeral 29 denotes a pilot hole, and reference numeral 30 denotes a dropout portion (connection tab).

【0013】この半導体装置10は以上のように構成さ
れているので、外枠23に連結される導体リード13の
内側端子を、半導体素子12の接地端子又は電源端子用
の電極パッド12aに接続することによって、外枠23
が接地又は電源回路用のリードとなる。外枠23は、導
体回路パターン14の4隅に設けられている接続端子ラ
ンド25に設けられている端子ボール16を用いて外部
との接続が可能であるし、更には、外枠23に接続され
ている導体リード13の途中部分に、接続端子ランド1
5を設けることによってその部分に設けられた端子ボー
ル16を介して外部との接続が可能となるので、電源回
路又は接地回路の設計の自由度が増すことになる。
Since the semiconductor device 10 is configured as described above, the inner terminal of the conductor lead 13 connected to the outer frame 23 is connected to the ground terminal of the semiconductor element 12 or the electrode pad 12a for the power terminal. The outer frame 23
Are the leads for the ground or the power supply circuit. The outer frame 23 can be connected to the outside using terminal balls 16 provided on connection terminal lands 25 provided at the four corners of the conductor circuit pattern 14. The connection terminal land 1 is provided at an intermediate portion of the conductor lead 13.
The provision of 5 enables connection to the outside via the terminal ball 16 provided at that portion, so that the degree of freedom in designing a power supply circuit or a ground circuit is increased.

【0014】前記実施の形態においては、半導体素子に
対してその周囲に4方から導体リードが配置されている
クワッドタイプの半導体装置について説明したが、半導
体素子に対して対向する2方から導体リードが配置され
るデュアルタイプの半導体装置についても本発明は適用
される。また、前記導体回路パターンの下層又は上層に
別の絶縁層を介して導体板を配置し、これを外枠との極
性とは異なる接地回路又は電源回路とすることもでき
る。更には、前記実施の形態においては、外部接続端子
として端子ボールを用いたがバンプであっても本発明は
適用される。
In the above embodiment, a quad-type semiconductor device in which conductor leads are arranged from four sides around a semiconductor element has been described. The present invention is also applied to a dual type semiconductor device in which is disposed. Further, a conductor plate may be disposed below or above the conductor circuit pattern via another insulating layer, and may be a ground circuit or a power supply circuit having a polarity different from that of the outer frame. Further, in the above embodiment, the terminal ball is used as the external connection terminal, but the present invention is applicable to a bump.

【0015】[0015]

【発明の効果】請求項1及び2記載の半導体装置におい
ては、外枠が導体リードと同一平面上に形成され、電源
又は接地回路用のリードを構成し、外枠内に配置される
導体リードの少なくとも1つが外枠と連接一体化されて
いるので、従来の多層構造の半導体装置と同様に、半導
体素子の電極パッドの配置仕様に応じた電源回路又は接
地回路を容易に形成することができる。更に、半導体素
子と導体リードとの接続に、インナーリード・ボンディ
ング法やフリップ・チップ・ボンディング法等の直接接
続法を用いることができて、半導体素子をフェイス・ダ
ウン方式で接続できるので、半導体装置の薄型化の要望
に対応することができる。特に、請求項2記載の半導体
装置においては、全体がスティフナーで補強支持され、
下面側には、外部配線回路基板との接合が容易にできる
端子ボール、バンプ等の外部接続端子を備えているの
で、薄型で、しかも十分な強度を有する半導体装置を提
供でき、この場合も、電源又は接地回路の電極パッドの
配置の自由度が向上する。
In the semiconductor device according to the first and second aspects, the outer frame is formed on the same plane as the conductor lead, constitutes a lead for a power supply or a ground circuit, and is arranged in the outer frame. Is integrally connected to the outer frame, so that a power supply circuit or a ground circuit according to the layout specifications of the electrode pads of the semiconductor element can be easily formed similarly to the conventional semiconductor device having a multilayer structure. . Further, a direct connection method such as an inner lead bonding method or a flip chip bonding method can be used for connecting the semiconductor element and the conductor lead, and the semiconductor element can be connected by a face-down method. Can meet the demand for thinning. In particular, in the semiconductor device according to the second aspect, the whole is reinforced and supported by the stiffener,
On the lower surface side, there are provided external connection terminals such as terminal balls and bumps which can be easily joined to the external wiring circuit board, so that a semiconductor device which is thin and has sufficient strength can be provided. The degree of freedom of the arrangement of the electrode pads of the power supply or the ground circuit is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は本発明の一実施の形態に係る半導体装置
の一部省略平面図である。
FIG. 1 is a partially omitted plan view of a semiconductor device according to an embodiment of the present invention.

【図2】同半導体装置の断面図である。FIG. 2 is a sectional view of the semiconductor device.

【図3】同半導体装置の導体回路パターンの部分拡大図
である。
FIG. 3 is a partially enlarged view of a conductor circuit pattern of the semiconductor device.

【図4】同半導体装置の導体回路パターンの部分拡大図
である。
FIG. 4 is a partially enlarged view of a conductor circuit pattern of the semiconductor device.

【図5】同半導体装置が複数連通した状態の平面図であ
る。
FIG. 5 is a plan view showing a state where a plurality of the semiconductor devices communicate with each other.

【符号の説明】[Explanation of symbols]

10 半導体装置 11 スティフ
ナー 12 半導体素子 12a 電極パ
ッド 13 導体リード 14 導体回路
パターン 15 接続端子ランド 16 端子ボー
ル 17 封止樹脂 18 カバーレジスト(第2の絶縁材層) 19 素子搭載部 20 接着剤 21 開口部 22 ポリイミドテープ(第1の絶縁材層) 23 外枠 24 連結部分 25 接続端子ランド 26 長孔 27 導電性接着剤 28 スティフ
ナー材 29 パイロット孔 30 抜き落と
し部
DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Stiffener 12 Semiconductor element 12a Electrode pad 13 Conductor lead 14 Conductor circuit pattern 15 Connection terminal land 16 Terminal ball 17 Sealing resin 18 Cover resist (2nd insulating material layer) 19 Element mounting part 20 Adhesive 21 Opening Reference Signs List 22 polyimide tape (first insulating material layer) 23 outer frame 24 connecting portion 25 connecting terminal land 26 long hole 27 conductive adhesive 28 stiffener material 29 pilot hole 30 drop-out portion

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 中央に配置される半導体素子の各電極パ
ッドに直接連接される複数の導体リードと、前記複数の
導体リードを囲む外枠とを備えた導体回路パターンを有
する半導体装置において、 前記外枠が電源又は接地回路用のリードを構成し、該外
枠内に配置される前記導体リードの少なくとも一つが該
外枠に連結されていることを特徴とする半導体装置。
1. A semiconductor device having a conductor circuit pattern comprising: a plurality of conductor leads directly connected to respective electrode pads of a semiconductor element disposed at a center; and an outer frame surrounding the plurality of conductor leads. A semiconductor device, wherein an outer frame constitutes a lead for a power supply or a grounding circuit, and at least one of the conductor leads arranged in the outer frame is connected to the outer frame.
【請求項2】 前記導体回路パターンの裏面側は、第1
の絶縁材層を介してスティフナーに接合されていると共
に、該スティフナーの中央窪みからなる素子搭載部に前
記半導体素子が搭載され、 前記導体回路パターンの表面側は、前記各導体リードに
設けられている接続端子ランド及び中央の素子接続部分
を除いて第2の絶縁材層で被覆され、更に、前記それぞ
れの接続端子ランドには端子ボール又はバンプからなる
外部接続端子が設けられ、 前記半導体素子及び前記導体リードの中央側の露出した
部分は樹脂封止されている請求項1記載の半導体装置。
2. The back side of the conductor circuit pattern is formed by a first
The semiconductor element is mounted on an element mounting portion formed of a central depression of the stiffener while being bonded to the stiffener via an insulating material layer of the stiffener. Except for the connection terminal land and the central element connection part, the connection terminal land is covered with a second insulating material layer. Further, each of the connection terminal lands is provided with an external connection terminal composed of a terminal ball or a bump. 2. The semiconductor device according to claim 1, wherein an exposed portion on the center side of the conductor lead is sealed with a resin.
JP9352220A 1997-12-06 1997-12-06 Semiconductor device Pending JPH11176975A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9352220A JPH11176975A (en) 1997-12-06 1997-12-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9352220A JPH11176975A (en) 1997-12-06 1997-12-06 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH11176975A true JPH11176975A (en) 1999-07-02

Family

ID=18422586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9352220A Pending JPH11176975A (en) 1997-12-06 1997-12-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH11176975A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002050899A3 (en) * 2000-12-19 2003-04-24 Convergence Technologies Ltd Semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002050899A3 (en) * 2000-12-19 2003-04-24 Convergence Technologies Ltd Semiconductor package
US6664617B2 (en) 2000-12-19 2003-12-16 Convergence Technologies, Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
US6731009B1 (en) Multi-die assembly
JP4703980B2 (en) Stacked ball grid array package and manufacturing method thereof
JP5185885B2 (en) Wiring board and semiconductor device
US20060038235A1 (en) Semiconductor device
JP2005150748A (en) Semiconductor chip package having decoupling capacitor and manufacturing method thereof
JP2001127246A (en) Semiconductor device
US20080230892A1 (en) Chip package module
JP2002231885A (en) Semiconductor device
JP3063846B2 (en) Semiconductor device
JP2000101016A (en) Semiconductor integrated circuit device
JP2012094800A (en) Semiconductor storage device and method for manufacturing the same
JP3512331B2 (en) Plastic packages for semiconductor devices
JP2001015629A (en) Semiconductor device and manufacturing method thereof
KR100498470B1 (en) Multi chip package and method for manufacturing the same
KR20010063236A (en) Stack package and manufacturing method thereof
JP2008187076A (en) Circuit device and manufacturing method thereof
JP3450477B2 (en) Semiconductor device and manufacturing method thereof
JPH11121477A (en) Semiconductor device and manufacturing method thereof
JP2004363319A (en) Mounting board and semiconductor device
JPH11176975A (en) Semiconductor device
JPH10163635A (en) Printed wiring board
JP3645701B2 (en) Semiconductor device
JP3090115B2 (en) Semiconductor device and manufacturing method thereof
JP3841135B2 (en) Semiconductor device, circuit board and electronic equipment
JP2630294B2 (en) Hybrid integrated circuit device and method of manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110