JPH11162909A - Method for manufacturing semiconductor wafer - Google Patents
Method for manufacturing semiconductor waferInfo
- Publication number
- JPH11162909A JPH11162909A JP18124198A JP18124198A JPH11162909A JP H11162909 A JPH11162909 A JP H11162909A JP 18124198 A JP18124198 A JP 18124198A JP 18124198 A JP18124198 A JP 18124198A JP H11162909 A JPH11162909 A JP H11162909A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- wafer
- manufacturing
- cutting device
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 加工時間と原料費を低減することの可能な半
導体ウエーハの製造方法を提供すること。
【解決手段】 スライスされた一枚の半導体ウエーハ
を、拡散処理した後、所定厚さに仕上げて基板ウエーハ
を製造する半導体ウエーハの製造方法において、前記拡
散処理は、一枚の半導体ウエーハ20の表裏面全体に行
うものであって、この拡散処理後の当該一枚の半導体ウ
エーハの表裏面の間を2分割にスライスすることによ
り、それぞれ一面が拡散処理面で他面が非拡散処理面で
ある二枚の半導体ウエーハを形成し、その後所定厚さに
仕上げる製造方法である。
(57) [Summary] [Object] To provide a method of manufacturing a semiconductor wafer capable of reducing processing time and material cost. SOLUTION: In a method of manufacturing a semiconductor wafer, a sliced semiconductor wafer is subjected to diffusion processing and then finished to a predetermined thickness to manufacture a substrate wafer, wherein the diffusion processing is performed on a surface of one semiconductor wafer 20. This is performed on the entire back surface, and by slicing the front and back surfaces of the one semiconductor wafer after the diffusion processing into two parts, one surface is a diffusion processing surface and the other surface is a non-diffusion processing surface. This is a manufacturing method in which two semiconductor wafers are formed and then finished to a predetermined thickness.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、拡散処理後の拡散
ウエーハの表面研磨量を減少させて歩留りよく半導体ウ
エーハを製造する半導体ウエーハの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor wafer manufacturing method for manufacturing a semiconductor wafer with good yield by reducing the surface polishing amount of a diffusion wafer after a diffusion process.
【0002】[0002]
【従来の技術】従来、半導体ウエーハを製造する際は、
図6に示すように、処理用ウエーハをスライスする工程
S1 、面取りする工程S2 、ラッピングする工程S3 、
エッチングする工程S4 、洗浄工程S5 、拡散処理工程
S6 、研削工程S7 を経てミラーポリシュ工程S8 にお
いて仕上げることにより、半導体ウエーハ(以下、ウエ
ーハという)を製造していた。また、拡散処理工程にお
いてウエーハの両面が拡散してしまうため、仕上げ段階
で研削、鏡面加工を行い、ウエーハの片面を仕上厚みに
なるまで加工するのが一般的である。2. Description of the Related Art Conventionally, when manufacturing a semiconductor wafer,
As shown in FIG. 6, a step S1 for slicing a processing wafer, a step S2 for chamfering, a step S3 for lapping,
A semiconductor wafer (hereinafter, referred to as a wafer) has been manufactured by finishing in a mirror polishing step S8 through an etching step S4, a cleaning step S5, a diffusion processing step S6, and a grinding step S7. In addition, since both surfaces of the wafer are diffused in the diffusion processing step, it is common practice to perform grinding and mirror finishing at the finishing stage, and process one surface of the wafer until it reaches a finished thickness.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、前記従
来の方法においては、スライス工程等を経たウエーハを
拡散処理した後、研削工程やミラーポリッシュ工程にお
いて片面を仕上げ厚みとなるまで研磨しなければならな
いので、この研磨時の加工代が多くなり、加工時間がか
かるとともに原料費が増大する問題がある。However, in the above-mentioned conventional method, after a wafer subjected to a slicing step or the like is subjected to diffusion processing, one side must be polished to a finished thickness in a grinding step or a mirror polishing step. However, there is a problem that the processing cost for this polishing is increased, the processing time is increased, and the material cost is increased.
【0004】本発明は、前記問題点を解決する半導体ウ
エーハの製造方法を提供する目的でなされたものであ
る。An object of the present invention is to provide a method for manufacturing a semiconductor wafer which solves the above problems.
【0005】[0005]
【課題を解決するための手段】本願の第1発明に係る製
造方法は、スライスされた一枚の半導体ウエーハを、拡
散処理した後、所定厚さに仕上げて基板ウエーハを製造
する半導体ウエーハの製造方法において、前記拡散処理
は、一枚の半導体ウエーハの表裏面全体に行うものであ
って、この拡散処理後の当該一枚の半導体ウエーハの表
裏面の間を2分割にスライスすることにより、それぞれ
一面が拡散処理面で他面が非拡散処理面である二枚の半
導体ウエーハを形成し、その後所定厚さに仕上げる製造
方法である。従って、拡散処理された半導体ウエーハを
例えば仕上り厚みと研磨加工代を残して2分割にスライ
スすることにより、拡散半導体ウエーハの研磨量を減少
でき、研磨時間の短縮及び原料費を低減できる。According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor wafer, wherein a single sliced semiconductor wafer is subjected to a diffusion treatment and then finished to a predetermined thickness to manufacture a substrate wafer. In the method, the diffusion process is performed on the entire front and back surfaces of one semiconductor wafer, and by slicing the front and back surfaces of the one semiconductor wafer after the diffusion process into two parts, This is a manufacturing method in which two semiconductor wafers, one surface of which is a diffusion-treated surface and the other surface of which is a non-diffusion-treated surface, are formed and then finished to a predetermined thickness. Therefore, by slicing the semiconductor wafer having been subjected to the diffusion treatment into two parts while leaving, for example, a finished thickness and a polishing allowance, the amount of polishing of the diffused semiconductor wafer can be reduced, and the polishing time and material cost can be reduced.
【0006】本願の第2発明に係る製造方法は、スライ
スされた一枚の半導体ウエーハを、拡散処理した後、所
定厚さに仕上げる半導体ウエーハの製造方法において、
拡散処理した一枚の半導体ウエーハを切断装置により2
分割にスライスするものであって、この2分割のスライ
スにあたり、半導体ウエーハを吸着支持する吸着部材を
前記切断装置により切断し、この切断面に半導体ウエー
ハを吸着支持して、前記切断面を基準面として更に前記
切断装置によりスライスし、その後所定厚さに仕上げる
製造方法である。従って、前記切断面を基準面として半
導体ウエーハをスライスするので、切断されるウエーハ
の厚さを均一なものとすることができ、また、前記第1
発明と同様に、拡散処理された半導体ウエーハを例えば
仕上り厚みと研磨加工代を残して2分割にスライスする
ことにより、拡散半導体ウエーハの研磨量を減少でき、
研磨時間の短縮及び原料費を低減できる。According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor wafer in which a single sliced semiconductor wafer is subjected to a diffusion treatment and then finished to a predetermined thickness.
One semiconductor wafer that has been subjected to diffusion processing is cut by a cutting device.
The slice is divided into two parts. In the two-division slice, an adsorbing member that adsorbs and supports the semiconductor wafer is cut by the cutting device, the semiconductor wafer is adsorbed and supported on the cut surface, and the cut surface is set as a reference surface. The method further comprises slicing by the cutting device and thereafter finishing to a predetermined thickness. Therefore, since the semiconductor wafer is sliced using the cut surface as a reference surface, the thickness of the cut wafer can be made uniform, and the first wafer can be sliced.
Similarly to the invention, by slicing the semiconductor wafer subjected to the diffusion treatment into, for example, two divisions while leaving a finished thickness and a polishing allowance, the polishing amount of the diffusion semiconductor wafer can be reduced,
The polishing time can be shortened and the raw material cost can be reduced.
【0007】本願の第3発明に係る製造方法は、スライ
スされた一枚の半導体ウエーハを、拡散処理した後、所
定厚さに仕上げる半導体ウエーハの製造方法において、
拡散処理した一枚の半導体ウエーハを複数重ね合せて貼
り合せた後、この貼り合せにより一体的になった半導体
ウエーハを切断装置によりスライスするものであって、
このスライスにあたり、切断装置の各切断刃を、前記貼
り合せにより一体的になった半導体ウエーハにおける個
々の半導体ウエーハに対応させて位置決めして、前記切
断装置により一度にスライスすることにより、前記貼り
合せた各半導体ウエーハを2分割スライスし、その後、
分割された半導体ウエーハを所定厚さに仕上げる製造方
法である。従って、同時に多数の半導体ウエーハを正確
に分割スライスすることができ、研磨時間の短縮及び原
料費の低減を図ることができるとともに、更に製造工数
を削減することが可能となる。[0007] A manufacturing method according to a third invention of the present application is a method for manufacturing a semiconductor wafer in which one sliced semiconductor wafer is subjected to a diffusion treatment and then finished to a predetermined thickness.
After laminating a plurality of diffusion-processed semiconductor wafers and bonding them, the semiconductor wafer integrated by this bonding is sliced by a cutting device,
In this slicing, the respective cutting blades of the cutting device are positioned corresponding to the individual semiconductor wafers in the semiconductor wafer integrated by the bonding, and sliced at a time by the cutting device, whereby the bonding is performed. Each of the semiconductor wafers is sliced into two slices.
This is a manufacturing method for finishing a divided semiconductor wafer to a predetermined thickness. Therefore, a large number of semiconductor wafers can be simultaneously accurately divided and sliced, so that the polishing time and the material cost can be reduced, and the number of manufacturing steps can be further reduced.
【0008】[0008]
【発明の実施の形態】以下に本発明を図示の実施例に基
づいて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the illustrated embodiment.
【0009】本実施例では、図1に示すフローチャート
の手順によりウエーハが製造される。すなわち、切断工
程S11では単結晶シリコンインゴットを厚めのウエーハ
にスライスし、面取り工程S12で切断されたウエーハの
周縁面取処理を行う。次に、ラッピング工程S13で表面
を研磨し、エッチング工程S14でウエーハ表面の前加工
面を除去して、平滑な表面を得た後、洗浄工程S15で所
定の洗浄水で洗浄した後、拡散処理S16が行われる。拡
散処理S17では、所定のガス中でウエーハを加熱しなが
ら行い、その後、分割切断工程S17において、拡散ウエ
ーハが所定厚さに近い厚さとなるように二分割にスライ
スされ、その後研磨工程S18でウエーハを所定厚さまで
研削してミラーポリッシュにより表面研磨を行い、拡散
ウエーハが仕上げられる。In this embodiment, a wafer is manufactured according to the procedure of the flowchart shown in FIG. That is, in the cutting step S11, the single crystal silicon ingot is sliced into a thicker wafer, and the peripheral edge chamfering process of the wafer cut in the chamfering step S12 is performed. Next, the surface is polished in a lapping step S13, the pre-processed surface of the wafer surface is removed in an etching step S14, and a smooth surface is obtained. S16 is performed. The diffusion process S17 is performed while heating the wafer in a predetermined gas. Then, in a division cutting step S17, the diffusion wafer is sliced into two parts so as to have a thickness close to a predetermined thickness, and then the wafer is polished in a polishing step S18. Is ground to a predetermined thickness, and the surface is polished by mirror polishing, whereby the diffusion wafer is finished.
【0010】前記分割切断工程S17においては、図2に
示す切断装置10を用いている。この切断装置10は、
回転軸11上に半球状のハウジング12が固定され、こ
のハウジング12の周縁部に固着された支持ブレード1
3に所定内径の内周刃14が取付けられており、回転軸
11の回転により内周刃14が回転する。In the division cutting step S17, the cutting device 10 shown in FIG. 2 is used. This cutting device 10
A hemispherical housing 12 is fixed on a rotating shaft 11, and a support blade 1 fixed to a peripheral portion of the housing 12 is provided.
An inner peripheral blade 14 having a predetermined inner diameter is attached to 3, and the inner peripheral blade 14 is rotated by rotation of the rotating shaft 11.
【0011】また、ハウジング12の中央上方には、第
2図中の矢印A,Bで示すように、上下、水平に移動で
きるよう割出し装置に連結された支持部材15が配設さ
れている。支持部材15の下面にはカーボンよりなる柱
状の吸着部材16が固設されている。この吸着部材16
の内部にはシーフレックスチューブ17が埋め込まれて
おり、チューブ18を通じて吸引装置に連結されてい
る。As shown by arrows A and B in FIG. 2, a support member 15 connected to an indexing device so as to be able to move vertically and horizontally is provided above the center of the housing 12. . On the lower surface of the support member 15, a columnar adsorption member 16 made of carbon is fixed. This suction member 16
Is embedded with a Seaflex tube 17 and is connected to a suction device through a tube 18.
【0012】そして、分割切断工程S17では、吸引装置
の吸引により吸着部材16の下面に拡散処理後のウエー
ハ20を吸着することにより支持し、割出し機構により
上下に移動して内周刃14に対しウエーハ20の位置合
せを行う。切断時には、回転軸11を回転し内周刃14
を回転させた状態で、割出し機構によりウエーハ20を
水平移動しながらウエーハ20をスライスし、内周刃1
4によってウエーハ20の図中下端側(片面側)の加工
代が切落され、吸着されたウエーハ20の板厚が目標厚
さに近い厚さに形成される。そして、前記加工代として
は、仕上り厚みと研磨加工代を残した厚みとなる。In the dividing and cutting step S17, the wafer 20 after the diffusion process is sucked and held on the lower surface of the suction member 16 by suction of the suction device. On the other hand, the wafer 20 is aligned. At the time of cutting, the rotating shaft 11 is rotated to rotate the inner peripheral blade 14.
Is rotated, the wafer 20 is sliced while horizontally moving the wafer 20 by the indexing mechanism, and the inner peripheral blade 1 is sliced.
4, the processing margin of the lower end side (one side) of the wafer 20 in the figure is cut off, and the thickness of the sucked wafer 20 is formed to a thickness close to the target thickness. Then, the processing allowance is a thickness leaving the finished thickness and the polishing allowance.
【0013】更に、切断されたウエーハ20は、上述し
たように、研磨工程S18において、目標厚さとなるまで
研磨し、ミラーポリッシュにより仕上げられる。Further, as described above, the cut wafer 20 is polished to a target thickness in the polishing step S18, and is finished by mirror polishing.
【0014】従って、分割切断工程において、目標厚に
近い厚さとなるようスライスされるので、次の研磨工程
での加工代が少なくて済み、研磨時間の短縮されるとと
もに、切落されたウエーハの再利用を図ることにより原
料費の浪費を低減することができる。Therefore, in the divisional cutting step, since the slice is sliced so as to have a thickness close to the target thickness, the processing allowance in the next polishing step is reduced, the polishing time is shortened, and the cut wafer is cut. By recycling, waste of raw material costs can be reduced.
【0015】また、前記分割切断する際に、図3(a)
(b) に示すように、基準面を設定することにより行
うことができる。この場合には、ウエーハ切断に先だっ
て、図3(a) に示すように吸着部材16の下端側を
内周刃14により切断する。これにより切断面が内周刃
14に対し平行となるので、これを基準面としてこの基
準面にウエーハ20を吸着し、ウエーハ20の切断を行
う。従って、切断されるウエーハ20の板厚を均一なも
のとすることができる。この場合、割出し機構による戻
し量zは、z=(χ−y)/2となり、2分割ウエーハ
の厚みとなる。尚、χはウエーハの板厚、yは刃厚(切
代を含む)である。Further, at the time of the division cutting, FIG.
This can be done by setting a reference plane as shown in FIG. In this case, prior to the wafer cutting, the lower end side of the suction member 16 is cut by the inner peripheral blade 14 as shown in FIG. As a result, the cut surface becomes parallel to the inner peripheral blade 14, so that the wafer 20 is suctioned to the reference surface with this as the reference surface, and the wafer 20 is cut. Therefore, the thickness of the wafer 20 to be cut can be made uniform. In this case, the return amount z by the indexing mechanism is z = (χ−y) / 2, which is the thickness of the two-piece wafer. Χ is the thickness of the wafer, and y is the blade thickness (including the cutting allowance).
【0016】尚、前記分割切断工程での切断装置として
は、図4及び図5に示す装置22,24を利用すること
もできる。The devices 22 and 24 shown in FIGS. 4 and 5 can be used as the cutting device in the division cutting step.
【0017】図4(a)(b) に示す切断装置22
は、吸着部材16に吸着されたウエーハ20の下面に同
図(a)(b) に示すように複数の非接触式容量型セ
ンサー23を取付け、これらのセンサ23を用いて内周
刃14に平行になるよう図中の矢印X,Yで示す方向に
結晶軸合せ機構により平行度調整を行うとともに、セン
サー23にて内周刃ブレードと拡散ウエーハの距離を測
定し、測定値によりウエーハ20のスライス位置を設定
して分割するものであり、スライス時のウエーハ板厚の
精度を向上できる。The cutting device 22 shown in FIGS.
As shown in FIGS. 2A and 2B, a plurality of non-contact capacitive sensors 23 are attached to the lower surface of the wafer 20 adsorbed by the adsorbing member 16 and the inner peripheral blade 14 is attached to the inner peripheral blade 14 using these sensors 23. The parallelism is adjusted by the crystal axis alignment mechanism in the directions indicated by arrows X and Y in the figure so as to be parallel, and the distance between the inner peripheral blade and the diffusion wafer is measured by the sensor 23. The slice position is set and divided, and the accuracy of the wafer thickness at the time of slicing can be improved.
【0018】図5(a)(b) に示す切断装置24
は、拡散処理されたウエーハ20を多数枚重ねて貼り合
せたものを横置きに固定する接着架台25と、重ね合せ
たウエーハ20を一度にスライスできるように架台25
上方に配設された複数のワイヤ(直刃)26と、架台2
5の一端側に固定治具27により支持され重ね合せられ
たウエーハ20の表面と平行に設置された非接触式うず
電流センサー28と、複数のワイヤ26の向きを合わせ
る位置合せ機構(図示省略)とからなり、複数のワイヤ
26を下降させることにより、多数枚のウエーハ20を
一度にスライスするようにしたものである。The cutting device 24 shown in FIGS.
Are an adhesive gantry 25 for horizontally stacking a plurality of wafers 20 subjected to diffusion processing and bonding them together, and a gantry 25 for slicing the overlapped wafers 20 at one time.
A plurality of wires (straight blades) 26 disposed above,
A non-contact type eddy current sensor 28 installed parallel to the surface of the wafer 20, which is supported by the fixing jig 27 on one end side of the wafer 5, and a positioning mechanism (not shown) for aligning a plurality of wires 26. The plurality of wafers 20 are sliced at a time by lowering the plurality of wires 26.
【0019】すなわち、この実施例では、拡散処理した
一枚の半導体ウエーハを複数重ね合せて貼り合せた後、
この貼り合せにより一体的になった半導体ウエーハを切
断装置によりスライスするにあたり、切断装置の各切断
刃を、前記貼り合せにより一体的になった半導体ウエー
ハにおける個々の半導体ウエーハに対応させて位置決め
して、前記切断装置により一度にスライスすることによ
り、前記貼り合せた各半導体ウエーハを2分割スライス
し、その後、分割された半導体ウエーハを所定厚さに仕
上げるものである。That is, in this embodiment, after a plurality of semiconductor wafers subjected to diffusion processing are laminated and bonded,
In slicing the semiconductor wafer integrated by the bonding by the cutting device, the respective cutting blades of the cutting device are positioned in correspondence with the individual semiconductor wafers in the semiconductor wafer integrated by the bonding. Each of the bonded semiconductor wafers is sliced into two by slicing at one time by the cutting device, and thereafter, the divided semiconductor wafers are finished to a predetermined thickness.
【0020】この切断装置ではワイヤ26の切込み運動
面と、ウエーハ2分割位置とを平行に調整できるセンサ
ー28により多数枚を一度に2分割切断を行うので各ウ
エーハ20の板厚精度を向上できるとともに、作業時間
の短縮化が図られる。In this cutting apparatus, a large number of wafers are cut in two at a time by the sensor 28 which can adjust the cutting movement surface of the wire 26 and the wafer splitting position in parallel, so that the thickness accuracy of each wafer 20 can be improved. In addition, the working time can be reduced.
【0021】本発明者らが内周刃による場合と、直刃に
よる場合について試験した結果、表1に示すように各工
程での加工代が同表の如く得られた。すなわち、ウエー
ハの目標厚さが300μmの場合、切断時から研磨時に
至るトータル加工代が、従来の方法によれば一枚当り5
85μmであるのに対し、内周歯による二分割切断によ
れば一枚当り422.5μmとなり、また直刃によれば
一枚当り297.5μmとなり、従来に比べて加工代を
大幅に減少させることができた。As a result of the present inventors' tests on the case of using the inner peripheral blade and the case of using the straight blade, as shown in Table 1, the machining allowance in each step was obtained as shown in the table. That is, when the target thickness of the wafer is 300 μm, the total processing allowance from cutting to polishing is 5 per sheet according to the conventional method.
While it is 85 μm, it is 422.5 μm per sheet according to the two-part cutting by the inner peripheral teeth, and 297.5 μm per sheet according to the straight blade, which greatly reduces the machining allowance as compared with the conventional case. I was able to.
【0022】[0022]
【表1】 [Table 1]
【0023】[0023]
【発明の効果】以上説明したように、本願の第1発明に
係る製造方法は、スライスされた一枚の半導体ウエーハ
を、拡散処理した後、所定厚さに仕上げて基板ウエーハ
を製造する半導体ウエーハの製造方法において、前記拡
散処理は、一枚の半導体ウエーハの表裏面全体に行うも
のであって、この拡散処理後の当該一枚の半導体ウエー
ハの表裏面の間を2分割にスライスすることにより、そ
れぞれ一面が拡散処理面で他面が非拡散処理面である二
枚の半導体ウエーハを形成し、その後所定厚さに仕上げ
る製造方法であり、従って、拡散処理された半導体ウエ
ーハを例えば仕上り厚みと研磨加工代を残して2分割に
スライスすることにより、拡散半導体ウエーハの研磨量
を減少でき、研磨時間の短縮及び原料費を低減すること
ができる。As described above, in the manufacturing method according to the first aspect of the present invention, a semiconductor wafer is manufactured by diffusing a single sliced semiconductor wafer and finishing it to a predetermined thickness to manufacture a substrate wafer. In the manufacturing method, the diffusion treatment is performed on the entire front and back surfaces of one semiconductor wafer, and by slicing the front and back surfaces of the one semiconductor wafer into two after the diffusion treatment. This is a manufacturing method of forming two semiconductor wafers, one surface of which is a diffusion-treated surface and the other surface of which is a non-diffusion-treated surface, and thereafter finishing the semiconductor wafer to a predetermined thickness. By slicing the semiconductor wafer into two parts while leaving the polishing allowance, the polishing amount of the diffusion semiconductor wafer can be reduced, so that the polishing time and the material cost can be reduced.
【0024】また、本願の第2発明に係る製造方法は、
スライスされた一枚の半導体ウエーハを、拡散処理した
後、所定厚さに仕上げる半導体ウエーハの製造方法にお
いて、拡散処理した一枚の半導体ウエーハを切断装置に
より2分割にスライスするものであって、この2分割の
スライスにあたり、半導体ウエーハを吸着支持する吸着
部材を前記切断装置により切断し、この切断面に半導体
ウエーハを吸着支持して、前記切断面を基準面として更
に前記切断装置によりスライスし、その後所定厚さに仕
上げる製造方法であり、従って、前記切断面を基準面と
して半導体ウエーハをスライスするので、切断されるウ
エーハの厚さを均一なものとすることができ、また、拡
散処理された半導体ウエーハを例えば仕上り厚みと研磨
加工代を残して2分割にスライスすることにより、拡散
半導体ウエーハの研磨量を減少でき、研磨時間の短縮及
び原料費を低減することができる。Further, the manufacturing method according to the second invention of the present application comprises:
In a method for manufacturing a semiconductor wafer in which a single sliced semiconductor wafer is subjected to diffusion processing and then finished to a predetermined thickness, one diffusion-processed semiconductor wafer is sliced into two parts by a cutting device. In slicing into two parts, the suction member that suctions and supports the semiconductor wafer is cut by the cutting device, the semiconductor wafer is suctioned and supported on the cut surface, and the slice is further sliced by the cutting device using the cut surface as a reference surface, and This is a manufacturing method in which the semiconductor wafer is sliced with the cut surface as a reference surface, so that the thickness of the wafer to be cut can be made uniform, and the diffusion-processed semiconductor can be finished. By slicing the wafer into two parts, for example, leaving the finished thickness and polishing allowance, the diffusion semiconductor wafer Migakuryou can reduce, it is possible to reduce the shortening and raw material cost of the polishing time.
【0025】更に、本願の第3発明に係る製造方法は、
スライスされた一枚の半導体ウエーハを、拡散処理した
後、所定厚さに仕上げる半導体ウエーハの製造方法にお
いて、拡散処理した一枚の半導体ウエーハを複数重ね合
せて貼り合せた後、この貼り合せにより一体的になった
半導体ウエーハを切断装置によりスライスするものであ
って、このスライスにあたり、切断装置の各切断刃を、
前記貼り合せにより一体的になった半導体ウエーハにお
ける個々の半導体ウエーハに対応させて位置決めして、
前記切断装置により一度にスライスすることにより、前
記貼り合せた各半導体ウエーハを2分割スライスし、そ
の後、分割された半導体ウエーハを所定厚さに仕上げる
製造方法であり、従って、同時に多数の半導体ウエーハ
を正確に分割スライスすることができ、研磨時間の短縮
及び原料費の低減を図ることができるとともに、更に製
造工数を削減することが可能となる。Further, the manufacturing method according to the third invention of the present application is:
In a method for manufacturing a semiconductor wafer in which a single sliced semiconductor wafer is subjected to diffusion processing and then finished to a predetermined thickness, a plurality of diffusion-processed semiconductor wafers are stacked and bonded, and then bonded to form an integrated semiconductor wafer. A semiconductor device is sliced by a cutting device, and in this slicing, each cutting blade of the cutting device is
Positioning is performed in accordance with the individual semiconductor wafers in the semiconductor wafer integrated by the bonding,
This is a manufacturing method of slicing each of the bonded semiconductor wafers into two parts by slicing at one time by the cutting device, and thereafter finishing the divided semiconductor wafers to a predetermined thickness. It is possible to accurately divide the slice, to shorten the polishing time and reduce the raw material cost, and to further reduce the number of manufacturing steps.
【図1】 本発明の第1実施例に係り、半導体ウエーハ
の製造処理を示すフローチャートである。FIG. 1 is a flowchart showing a semiconductor wafer manufacturing process according to a first embodiment of the present invention.
【図2】 本発明の第1実施例に係り、分割切断装置の
概略図である。FIG. 2 is a schematic view of a split cutting device according to a first embodiment of the present invention.
【図3】 本発明の第2実施例に係り、(a)(b)は
分割切断装置の動作を説明する概略図である。3 (a) and 3 (b) are schematic diagrams illustrating the operation of a split cutting device according to a second embodiment of the present invention.
【図4】 本発明の第3実施例に係り、(a)は分割切
断装置の概略図、(b)はセンサの配置構造を示す平面
図である。FIGS. 4A and 4B are schematic views of a dividing and cutting apparatus, and FIG. 4B is a plan view showing a sensor arrangement structure according to a third embodiment of the present invention.
【図5】 本発明の第4実施例に係り、(a)は分割切
断装置の正面図、(b)は分割切断装置の側面図であ
る。5A and 5B are front views of a split cutting device, and FIG. 5B is a side view of the split cutting device, according to a fourth embodiment of the present invention.
【図6】 従来の製造工程を示すフローチャートであ
る。FIG. 6 is a flowchart showing a conventional manufacturing process.
10 切断装置 16 吸着部材 20 半導体ウエーハ 22 切断装置 24 切断装置 S16 拡散処理工程 DESCRIPTION OF SYMBOLS 10 Cutting device 16 Adsorption member 20 Semiconductor wafer 22 Cutting device 24 Cutting device S16 Diffusion processing process
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉春 哲二郎 兵庫県尼崎市東浜町1番地 大阪チタニウ ム製造株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Tetsujiro Yoshiharu 1 Higashihama-cho, Amagasaki City, Hyogo Prefecture Osaka Titanium Manufacturing Co., Ltd.
Claims (3)
を、拡散処理した後、所定厚さに仕上げて基板ウエーハ
を製造する半導体ウエーハの製造方法において、 前記拡散処理は、一枚の半導体ウエーハの表裏面全体に
行うものであって、この拡散処理後の当該一枚の半導体
ウエーハの表裏面の間を2分割にスライスすることによ
り、それぞれ一面が拡散処理面で他面が非拡散処理面で
ある二枚の半導体ウエーハを形成し、その後所定厚さに
仕上げることを特徴とする半導体ウエーハの製造方法。A semiconductor wafer manufacturing method for manufacturing a substrate wafer by subjecting a sliced semiconductor wafer to diffusion processing and then finishing the semiconductor wafer to a predetermined thickness, wherein the diffusion processing is performed on a surface of one semiconductor wafer. This is performed on the entire back surface, and by slicing the front and back surfaces of the one semiconductor wafer after the diffusion processing into two parts, one surface is a diffusion processing surface and the other surface is a non-diffusion processing surface. A method for manufacturing a semiconductor wafer, comprising forming two semiconductor wafers and then finishing to a predetermined thickness.
拡散処理した後、所定厚さに仕上げる半導体ウエーハの
製造方法において、 拡散処理した一枚の半導体ウエーハを切断装置により2
分割にスライスするものであって、この2分割のスライ
スにあたり、半導体ウエーハを吸着支持する吸着部材を
前記切断装置により切断し、この切断面に半導体ウエー
ハを吸着支持して、前記切断面を基準面として更に前記
切断装置によりスライスし、その後所定厚さに仕上げる
ことを特徴とする半導体ウエーハの製造方法。2. A sliced semiconductor wafer,
In a method for manufacturing a semiconductor wafer which is finished to a predetermined thickness after the diffusion processing, a single semiconductor wafer subjected to the diffusion processing is cut by a cutting device.
The slice is divided into two parts. In the two-division slice, an adsorbing member that adsorbs and supports the semiconductor wafer is cut by the cutting device, the semiconductor wafer is adsorbed and supported on the cut surface, and the cut surface is set as a reference surface. And further slicing by the cutting device and thereafter finishing to a predetermined thickness.
拡散処理した後、所定厚さに仕上げる半導体ウエーハの
製造方法において、 拡散処理した一枚の半導体ウエーハを複数重ね合せて貼
り合せた後、この貼り合せにより一体的になった半導体
ウエーハを切断装置によりスライスするものであって、
このスライスにあたり、切断装置の各切断刃を、前記貼
り合せにより一体的になった半導体ウエーハにおける個
々の半導体ウエーハに対応させて位置決めして、前記切
断装置により一度にスライスすることにより、前記貼り
合せた各半導体ウエーハを2分割スライスし、その後、
分割された半導体ウエーハを所定厚さに仕上げることを
特徴とする半導体ウエーハの製造方法。3. A semiconductor wafer obtained by slicing one semiconductor wafer,
In the method for manufacturing a semiconductor wafer to be finished to a predetermined thickness after the diffusion treatment, a plurality of semiconductor wafers subjected to the diffusion treatment are laminated and bonded, and the semiconductor wafer integrated by the bonding is cut by a cutting device. Is to slice,
In this slicing, the respective cutting blades of the cutting device are positioned corresponding to the individual semiconductor wafers in the semiconductor wafer integrated by the bonding, and sliced at a time by the cutting device, whereby the bonding is performed. Each of the semiconductor wafers is sliced into two slices.
A method for manufacturing a semiconductor wafer, comprising finishing the divided semiconductor wafer to a predetermined thickness.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18124198A JPH11162909A (en) | 1987-07-14 | 1998-06-26 | Method for manufacturing semiconductor wafer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62175714A JPH07118473B2 (en) | 1987-07-14 | 1987-07-14 | Method for manufacturing semiconductor wafer |
| JP18124198A JPH11162909A (en) | 1987-07-14 | 1998-06-26 | Method for manufacturing semiconductor wafer |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62175714A Division JPH07118473B2 (en) | 1987-07-14 | 1987-07-14 | Method for manufacturing semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11162909A true JPH11162909A (en) | 1999-06-18 |
Family
ID=16097272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18124198A Pending JPH11162909A (en) | 1987-07-14 | 1998-06-26 | Method for manufacturing semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11162909A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004533347A (en) * | 2001-06-13 | 2004-11-04 | フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | Apparatus and method for determining orientation of crystal plane with respect to outer surface of crystal, and apparatus and method for cutting single crystal with cutting machine |
-
1998
- 1998-06-26 JP JP18124198A patent/JPH11162909A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004533347A (en) * | 2001-06-13 | 2004-11-04 | フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | Apparatus and method for determining orientation of crystal plane with respect to outer surface of crystal, and apparatus and method for cutting single crystal with cutting machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07118473B2 (en) | Method for manufacturing semiconductor wafer | |
| KR910000792B1 (en) | Manufacturing method of semiconductor substrate | |
| JP7682654B2 (en) | Semiconductor device manufacturing method and manufacturing device | |
| JP3328193B2 (en) | Method for manufacturing semiconductor wafer | |
| JP5198887B2 (en) | Manufacturing method of stacked semiconductor device | |
| JP7051421B2 (en) | Wafer processing method and laminated wafer processing method | |
| TW202228909A (en) | Method of manufacturing holding table | |
| JP6594171B2 (en) | Wafer processing method | |
| JP3635870B2 (en) | Method for bonding and slicing semiconductor single crystal ingot | |
| JP7258489B2 (en) | Semiconductor device manufacturing method and manufacturing equipment | |
| JPH11162909A (en) | Method for manufacturing semiconductor wafer | |
| JPH1012576A (en) | Method for manufacturing semiconductor wafer | |
| JP2006159334A (en) | Dicing dress table structure and dicer | |
| JP2000107998A (en) | Single wafer polishing machine | |
| JPH01101112A (en) | Dicing method for semiconductor water | |
| JPS61256621A (en) | Production of bound-type semiconductor substrate | |
| JPH06104228A (en) | Method and device for chamfering notch of semiconductor wafer | |
| JP3166842B2 (en) | Wafer chamfering equipment | |
| JPH11274112A (en) | Manufacturing method of semiconductor wafer | |
| JPH0778793A (en) | Method for grinding semiconductor wafers | |
| JP2608757B2 (en) | Quartz crystal crystal wafer | |
| JP2000349048A (en) | Manufacture of quartz crystal piece | |
| JP2001015458A (en) | Production of semiconductor wafer | |
| JPH056488B2 (en) | ||
| CN113102998B (en) | Method for processing object to be processed |