JPH11162803A - ポジレジストの処理方法 - Google Patents
ポジレジストの処理方法Info
- Publication number
- JPH11162803A JPH11162803A JP32998697A JP32998697A JPH11162803A JP H11162803 A JPH11162803 A JP H11162803A JP 32998697 A JP32998697 A JP 32998697A JP 32998697 A JP32998697 A JP 32998697A JP H11162803 A JPH11162803 A JP H11162803A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- exposure
- wafer
- substrate
- positive resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000004528 spin coating Methods 0.000 claims abstract description 5
- 238000003672 processing method Methods 0.000 claims abstract description 4
- 230000007547 defect Effects 0.000 abstract description 6
- 239000000428 dust Substances 0.000 abstract description 4
- 239000006260 foam Substances 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000005187 foaming Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】フォトリソグラフィ技術におけるポジレジスト
の処理方法、特に塗布後の周辺露光に関する。レジスト
がポジタイプの場合は、スピンコート後に基板の周辺を
露光し、現像と同時に除去することが、一般的となって
いる。ところが、一度に高い照度で露光した場合、ウェ
ハの端面部分においてレジスト中のＮ２が発泡し、その
際のレジストダストウェハのパターンニング部分に乗
り、そのまま露光・現像されることにより、ウェハのパ
ターン上に円形状のパターンショート等の欠陥の原因と
なっていた。 【解決手段】基板の周辺露光を複数回にわけて行い、１
回の露光エネルギーを低く押さえるという処理方法を採
用する。
の処理方法、特に塗布後の周辺露光に関する。レジスト
がポジタイプの場合は、スピンコート後に基板の周辺を
露光し、現像と同時に除去することが、一般的となって
いる。ところが、一度に高い照度で露光した場合、ウェ
ハの端面部分においてレジスト中のＮ２が発泡し、その
際のレジストダストウェハのパターンニング部分に乗
り、そのまま露光・現像されることにより、ウェハのパ
ターン上に円形状のパターンショート等の欠陥の原因と
なっていた。 【解決手段】基板の周辺露光を複数回にわけて行い、１
回の露光エネルギーを低く押さえるという処理方法を採
用する。
Description
【０００１】
【発明の属する技術分野】本発明はフォトリソグラフィ
技術におけるポジレジストの処理方法、特に塗布後の周
辺露光に関する。
技術におけるポジレジストの処理方法、特に塗布後の周
辺露光に関する。
【０００２】
【従来の技術】フォトリソグラフィ工程では、シリコン
（Ｓｉ）ウェハや乾板等の基板上にレジストをスピンコ
ートし、次いでプリベークをして溶剤を飛ばし、次いで
露光、現像してレジスト膜をパターニングし、次いでポ
ストベークしてレジスト膜を固化してレジストパターン
を形成している。
（Ｓｉ）ウェハや乾板等の基板上にレジストをスピンコ
ートし、次いでプリベークをして溶剤を飛ばし、次いで
露光、現像してレジスト膜をパターニングし、次いでポ
ストベークしてレジスト膜を固化してレジストパターン
を形成している。
【０００３】この際、前記基板の周辺端部には、バリと
呼ばれる毛羽状のレジスト残留物が発生するためにその
後このバリが基板内部に転移した場合、レジストパター
ンのショートの原因となったり、レジストがポジタイプ
の場合、基板周辺に未露光レジスト膜が、下地膜の残り
の原因となり、その後の製膜、ベークに伴い発泡、しい
ては欠陥の要因となっていた。
呼ばれる毛羽状のレジスト残留物が発生するためにその
後このバリが基板内部に転移した場合、レジストパター
ンのショートの原因となったり、レジストがポジタイプ
の場合、基板周辺に未露光レジスト膜が、下地膜の残り
の原因となり、その後の製膜、ベークに伴い発泡、しい
ては欠陥の要因となっていた。
【０００４】そこで、近年では、レジストがポジタイプ
の場合は、図１のようにスピンコート後に基板の周辺を
露光し、現像と同時に除去することが、一般的となって
いる。
の場合は、図１のようにスピンコート後に基板の周辺を
露光し、現像と同時に除去することが、一般的となって
いる。
【０００５】
【発明が解決しようとする課題】ところが、従来例で
は、一度に高い照度で露光した場合、図２に示すように
ウェハの端面部分においてレジスト中のＮ２が発泡し、
その際のレジストダストウェハのパターンニング部分に
乗り、そのまま露光・現像されることにより、ウェハの
パターン上に円形状のパターンショート等の欠陥の原因
となっていた。
は、一度に高い照度で露光した場合、図２に示すように
ウェハの端面部分においてレジスト中のＮ２が発泡し、
その際のレジストダストウェハのパターンニング部分に
乗り、そのまま露光・現像されることにより、ウェハの
パターン上に円形状のパターンショート等の欠陥の原因
となっていた。
【０００６】またこのレジスト中のＮ２の発泡はレジス
トの膜厚の厚いところで起こりやすい。従来レジスト膜
の形成には、スピンコート方式を使用しており、この方
法では必然的にウェハ端面部のレジスト膜が厚くなって
しまい、周辺露光時のレジストからのＮ２の発泡が起こ
りやすい環境にあることになる。
トの膜厚の厚いところで起こりやすい。従来レジスト膜
の形成には、スピンコート方式を使用しており、この方
法では必然的にウェハ端面部のレジスト膜が厚くなって
しまい、周辺露光時のレジストからのＮ２の発泡が起こ
りやすい環境にあることになる。
【０００７】
【課題を解決するための手段】上記課題の解決は、レジ
スト中のＮ２の発泡を押さえるような周辺露光の条件で
処理することにより達成される。そこで本発明では、基
板の周辺露光を複数回にわけて行い、１回の露光エネル
ギーを低く押さえるという処理方法を採用し、レジスト
中のＮ２の発泡を押さえるとともに、それに起因するレ
ジストパターン欠陥を防止している。
スト中のＮ２の発泡を押さえるような周辺露光の条件で
処理することにより達成される。そこで本発明では、基
板の周辺露光を複数回にわけて行い、１回の露光エネル
ギーを低く押さえるという処理方法を採用し、レジスト
中のＮ２の発泡を押さえるとともに、それに起因するレ
ジストパターン欠陥を防止している。
【０００８】
【作用】本発明では、周辺露光における露光照度を低く
押さえることにより、露光の際の光科学反応によってお
こるレジスト中からのＮ２ガスの発生を最小限に押さえ
ることにより、これに起因するレジストパターンのショ
ートや、ピンホールを防止している。また、低い露光照
度で複数回にわけて露光することにより、周辺露光の本
来の目的である、ウェハ端面部のレジスト除去をも行う
ことができる。
押さえることにより、露光の際の光科学反応によってお
こるレジスト中からのＮ２ガスの発生を最小限に押さえ
ることにより、これに起因するレジストパターンのショ
ートや、ピンホールを防止している。また、低い露光照
度で複数回にわけて露光することにより、周辺露光の本
来の目的である、ウェハ端面部のレジスト除去をも行う
ことができる。
【０００９】
【発明の実施の形態】レジスト中のＮ２の発泡を押さえ
るような周辺露光の条件で処理することにより達成され
る。そこで本発明では、基板の周辺露光を複数回にわけ
て行い、１回の露光エネルギーを低く押さえるという処
理方法を採用し、レジスト中のＮ２の発泡を押さえると
ともに、それに起因するレジストパターン欠陥を防止し
ている。
るような周辺露光の条件で処理することにより達成され
る。そこで本発明では、基板の周辺露光を複数回にわけ
て行い、１回の露光エネルギーを低く押さえるという処
理方法を採用し、レジスト中のＮ２の発泡を押さえると
ともに、それに起因するレジストパターン欠陥を防止し
ている。
【００１０】本実施例においては、周辺露光時の照度
を、５００ｍＷ／ｃｍ3以下とし、この照度で８〜１０
周周辺露光することにより、レジストを十分露光しなが
ら、レジスト中の発砲を防止した。本発明によれば、周
辺露光時の基板端面でのレジストからのＮ２発泡を最小
限に押さえることにより、レジストダストの発生を防止
してフォトリソグラフィー工程におけるパターン欠陥の
発生を軽減するとともに、周辺露光の本来の目的である
ウェハ端面部のレジスト除去にも支障なく処理すること
ができた。
を、５００ｍＷ／ｃｍ3以下とし、この照度で８〜１０
周周辺露光することにより、レジストを十分露光しなが
ら、レジスト中の発砲を防止した。本発明によれば、周
辺露光時の基板端面でのレジストからのＮ２発泡を最小
限に押さえることにより、レジストダストの発生を防止
してフォトリソグラフィー工程におけるパターン欠陥の
発生を軽減するとともに、周辺露光の本来の目的である
ウェハ端面部のレジスト除去にも支障なく処理すること
ができた。
【００１１】
【発明の効果】レジスト中のＮ２の発泡を押さえる周辺
露光が実現でき、パターン欠陥を防ぐことができた。
露光が実現でき、パターン欠陥を防ぐことができた。
【図１】周辺露光の様子を簡単に示した図である。
【図２】周辺露光時のレジスト中のＮ２発泡の様子を示
した図である。
した図である。
１．シリコン（Ｓｉ）ウェハ ２．ポジレジスト膜 ３．周辺露光機絞り ４．レジストからのＮ２発泡
Claims (1)
- 【請求項１】基板上にポジレジスト膜を回転塗布し、前
記回転塗布後に前記基板の周辺を露光し、該ポジレジス
ト膜を露光および現像すると同時に前記ポジレジスト膜
の周辺部を除去するポジレジストの処理方法において、
前記周辺露光を複数回に分けて行うことを特徴とするポ
ジレジストの処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32998697A JPH11162803A (ja) | 1997-12-01 | 1997-12-01 | ポジレジストの処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32998697A JPH11162803A (ja) | 1997-12-01 | 1997-12-01 | ポジレジストの処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11162803A true JPH11162803A (ja) | 1999-06-18 |
Family
ID=18227500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32998697A Withdrawn JPH11162803A (ja) | 1997-12-01 | 1997-12-01 | ポジレジストの処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11162803A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210877A (ja) * | 2007-02-23 | 2008-09-11 | Toshiba Corp | 露光装置、露光方法およびリソグラフィシステム |
| JP2016218099A (ja) * | 2015-05-14 | 2016-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-12-01 JP JP32998697A patent/JPH11162803A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210877A (ja) * | 2007-02-23 | 2008-09-11 | Toshiba Corp | 露光装置、露光方法およびリソグラフィシステム |
| JP2016218099A (ja) * | 2015-05-14 | 2016-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002299202A (ja) | 半導体装置の製造方法 | |
| JPH11162803A (ja) | ポジレジストの処理方法 | |
| JPH1197328A (ja) | レジストパターンの形成方法 | |
| JP3339331B2 (ja) | 半導体装置の製造方法 | |
| JP2000031025A (ja) | レジストパターンの形成方法 | |
| US10545409B1 (en) | Dynamic adjustment of post exposure bake during lithography utilizing real-time feedback for wafer exposure delay | |
| JPH01191423A (ja) | パターン形成方法 | |
| JPH08272107A (ja) | レジストパターンの形成方法 | |
| JP2010027978A (ja) | パターン形成方法 | |
| JPS63114146A (ja) | 半導体装置におけるバンプ形成方法 | |
| JP3725385B2 (ja) | レジストパターンの形成方法 | |
| JP2000010298A (ja) | 半導体装置の製造方法 | |
| JPH07201722A (ja) | レジストパターン形成方法 | |
| KR20170076580A (ko) | 패턴 형성 방법 | |
| JPH0969483A (ja) | リソグラフィー方法 | |
| JP2002141259A (ja) | 半導体装置の製法 | |
| JPH01268125A (ja) | 半導体ウエハ周縁部のレジスト膜除去方法 | |
| KR20000047051A (ko) | 반도체소자의 미세패턴 형성방법 | |
| CN117687272A (zh) | 一种去边方法、晶圆、电子设备及可读存储介质 | |
| JPH05347244A (ja) | レジストパターン形成方法 | |
| JPS63181478A (ja) | 半導体装置の製造方法 | |
| JPH10209014A (ja) | 半導体製造装置 | |
| JPH06260382A (ja) | 半導体装置の製造方法 | |
| JPS62196656A (ja) | ポジ型ホトレジストのスカム除去剤 | |
| JPS63164435A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040427 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Effective date: 20040607 Free format text: JAPANESE INTERMEDIATE CODE: A761 |