JPH11162328A

JPH11162328A - 薄膜型電子源，薄膜型電子源応用表示装置および薄膜型電子源応用機器

Info

Publication number: JPH11162328A
Application number: JP32766497A
Authority: JP
Inventors: Mutsuzou Suzuki; 睦三鈴木; Toshiaki Kusunoki; 敏明楠
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-11-28
Filing date: 1997-11-28
Publication date: 1999-06-18

Abstract

(57)【要約】【課題】薄膜型電子源において、電子放出効率を向上さ
せる。【解決手段】薄膜型電子源の上部電極材料として，Siよ
りも大きな禁制帯幅を有し、かつ導電性を有する材料を
用いる。特に，SnO₂やITO膜などの導電性酸化物，GaNや
SiCなどの広禁制帯幅半導体を用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電極-絶縁体-電極
あるいは電極-半導体-絶縁体-電極の積層構造を有し、
真空中に電子を放出する薄膜型電子源およびこれを用い
た表示装置、電子線描画装置等の応用機器に関する。

【０００２】

【従来の技術】本発明がかかわる薄膜型電子源とは、絶
縁体に高電界を印加して生成するホットエレクトロンを
利用する電子放出素子である。代表例として，上部電極
-絶縁層-下部電極の３層構造の薄膜で構成されるMIM(Me
tal-Insulator-Metal)型電子源を説明する。これは上部
電極-下部電極の間に電圧を印加して、上部電極の表面
から電子を放出させるものである。MIM型電子源につい
ては、例えば、特開平7-65710号公報に示されている。

【０００３】図２は、薄膜型電子源の代表例であるMIM
型電子源の動作原理を示すものである。上部電極11と下
部電極13との間に駆動電圧20を印加して、絶縁層12内の
電界を1〜10MV/cm以上にすると、下部電極13中のフェル
ミ準位近傍の電子はトンネル現象により障壁を透過し、
絶縁層12、上部電極11の伝導帯へ注入されホットエレク
トロンとなる。これらのホットエレクトロンの一部は，
絶縁層12中および上部電極11中で，固体との相互作用で
散乱を受けエネルギーを失う。この結果，上部電極11−
真空10界面に到達した時点では，様々なエネルギーを有
したホットエレクトロンがある。これらのホットエレク
トロンのうち、上部電極11の仕事関数φ以上のエネルギ
ーを有するものは、真空10中に放出される。それ以外の
ものは上部電極11に流れ込む。下部電極13から上部電極
11に流れる電流をダイオード電流Id、真空10中に放出さ
れる電流を放出電流Ieと呼ぶと、電子放出効率Ie/Idは1
/10³〜1/10⁵程度である。例えば、Au-Al₂O₃-Al構造にお
いてこの原理による電子放出が観測されている。この電
子源は、上部電極11の表面が雰囲気ガスの付着により汚
染して仕事関数φが変化しても電子放出特性には大きな
影響がない、などの電子源として優れた性質を有してお
り、新型電子源として期待されている。

【０００４】

【発明が解決しようとする課題】先に述べたように，薄
膜電子源の電子放出効率Ie/Idは，通常1/10³〜1/10⁵程
度と小さい。このため所望の放出電流Ieを得るために
は，ダイオード電流Idを大きくする必要があり，電子源
に給電する給電線の大容量化，駆動回路の大出力電流化
が必要になり，問題になっていた。特に複数の薄膜電子
源を２次元的に配列して用いる場合には，１本の給電線
に複数個の電子源を接続するので，これが大きな問題に
なっていた。さらに，ダイオード電流を多く流すには絶
縁層に、より高い電界を印加しなければならず，これが
薄膜電子源の動作寿命を短くする原因にもなっていた。

【０００５】本発明の目的は，薄膜電子源の電子放出効
率を高めることにある。

【０００６】

【課題を解決するための手段】電子放出効率が低い理由
は，図２に関連して述べたように，ホットエレクトロン
が絶縁層および上部電極中で散乱され，エネルギーを失
うためである。絶縁層と上部電極が散乱にいかなる割合
で寄与しているかは，薄膜電子源の構成材料，絶縁層お
よび上部電極の膜厚など種々の条件に依存するので一概
には評価できないが，いずれにせよ上部電極中での散乱
が電子放出効率にかなり寄与していることは確かであ
る。したがって，ホットエレクトロンの散乱が小さい上
部電極材料を用いれば電子放出効率は向上する。

【０００７】我々は，ホットエレクトロンの散乱の度合
いが，電極材料の状態密度関数と関連していることを種
々の研究から見い出した。すなわち，フェルミ準位近傍
の状態密度が小さい材料ほどホットエレクトロン散乱の
割合が小さく，それを用いた薄膜電子源の電子放出効率
が高くなる。

【０００８】これは次のように説明される。固体中での
ホットエレクトロンの散乱は，主に電子−電子散乱機構
で支配されている。図３は，金属中での，散乱前後の電
子のエネルギー状態を模式的に示した図である。散乱前
のホットエレクトロンの電子状態を１，そのエネルギー
をE₁とし，状態２にある電子と相互作用するとする。フ
ェルミ準位E_F以下の状態は電子で占有されているので，
散乱後の２つの電子の状態３，４はE_F以上の状態しか取
り得ない。したがって，エネルギーの基準をフェルミ準
位に取ると，エネルギー保存則より E₁ + E₂ = E₃ + E₄ > 0 となる。すなわち，エネルギーE₁のホットエレクトロン
は，0〜-E₁の範囲の価電子としか相互作用できず，また
散乱後は0〜E₁の範囲の状態しか取り得ない。したがっ
て，ホットエレクトロンの散乱確率は，この範囲の状態
密度D(E)の個数にほぼ比例する。

【０００９】我々は，電子散乱の度合いの、金属材料に
よる違いを実際に測定するために，MIM型電子源の上部
電極１１をＭ−Au（Ｍ＝Au, Pt, Ir, Mo, W）の２層膜
で構成した試料を作り，電子放出効率を測定した。する
と，図４に示すように，電子放出効率は，W, Mo, Ir, P
t, Au の順で大きくなる。一方，図５には，これらの金
属材料の状態密度関数を示したが，-7 eV〜+7 eVの範囲
に存在する状態密度の個数は，W, Mo, Ir, Pt, Auの順
で小さくなっている。このように，上述した，ホットエ
レクトロンの散乱の度合いと材料の状態密度の関連をわ
れわれは見いだした。

【００１０】したがって，ホットエレクトロンの散乱が
少ない上部電極材料とは，フェルミ準位近傍の状態密度
が小さいものであることがわかる。すなわち，フェルミ
準位近傍に広い禁制帯（wide-bandgap）を有する材料が
とりわけ望ましいことがわかる。

【００１１】半導体プロセスで電極材料として頻繁に用
いられるn⁺-Siを薄膜電子源の上部電極に用いた例が，
例えばジャーナル・オブ・バキューム・サイエンス・ア
ンド・テクノロジーズＢ，第11巻，429頁〜432頁（Jour
nal of Vacuum Science andTechnologies B, Vol.11, p
p.429〜432）に報告されている。しかし，この文献によ
るとこの構成では十分な放出効率が得られていない。こ
のことは，Siの禁制帯幅（1.1eV）では電子散乱確率を
低減するには不十分であることを示している。

【００１２】以上の研究より，われわれは，薄膜電子源
の上部電極材料に最適な材料として，以下の材料を見い
だした。すなわち，Siよりも禁制帯幅が広い材料であ
る。一方、上部電極は、ダイオード電流を流すため抵抗
が低くなければならない。

【００１３】このような材料として，特に導電性酸化物
がある。中でも，透明導電膜と呼ばれる一群の材料は，
光の吸収を防ぐために，3eV程度以上の禁制帯幅を有し
ており，かつ，抵抗率が１×１０^ー4〜８×１０^ー4Ωｃｍ
程度と抵抗率が１０^ー3Ωｃｍ以下で、導電性が高いの
で，薄膜電子源の上部電極に適している。更に具体的に
は，酸化錫，Snをドープした酸化インジウム（ITO, Ind
ium Tin Oxide膜），酸化亜鉛，Cd₂SnO₄などがある。

【００１４】なお，これらの材料の抵抗率はAuなどの金
属と比べると100倍程度高いが，電子放出部までは給電
線（バスライン）で電流を供給し，かつ電子放出部の面
積が数10〜数100μm程度であれば，この抵抗率で十分で
ある。というのは、電極抵抗に対する要求は、電流通過
による電圧降下が所望の範囲に収まるか否かで決まる。
上部電極の短辺の長さをＬとすると、要求抵抗値はＬ^ー1
〜Ｌ^ー2の依存性で変化する。上部電極に金属を用いた場
合は、電子放出部面積が１ｍｍ角程度の大きさの薄膜型
電子源を実現出来るので、電子放出部の面積が数１０〜
数１００μｍ²程度であれば１００倍程度の抵抗率が許
容できる。

【００１５】その他の最適材料としては，GaN, SiC な
どのいわゆるワイドバンドギャップ（ wide-bandgap
）半導体がある。これらは，禁制帯幅が3eV以上と十分
であり，不純物のドーピングにより導電性を上げられる
ので，薄膜型電子源の上部電極に適している。

【００１６】また、用途によって、さらに抵抗率を下げ
たい場合には、上述のような禁制帯幅がSiの禁制帯幅よ
りも広い材料の上に、AuやPtなどフェルミ準位近傍の状
態密度が小さい金属を積層しても良い。この場合、電子
放出効率は、金属膜がない場合より当然低下する。しか
し、従来、長寿命化のために用いられていたIr-Au積層
膜と比較すると放出効率は向上する。これも禁制帯幅が
広い材料を用いるという本発明の範疇に含まれる。Auや
Ptなどはフェルミ準位近傍の状態密度が小さいため、ホ
ットエレクトロンの散乱が少ないが、一方、昇華エンタ
ルピーが小さいので、絶縁層内に金属原子が拡散しやす
く、薄膜型電子源の寿命が短くなる。本発明の構成で
は、絶縁層に接するのは、禁制帯幅がSiの禁制帯幅より
も広い材料であって、AuやPtは接しないので、この問題
も発生しない。

【００１７】以上の記述から自明なように，本発明は，
電子が電極を透過した後，外部に電子放出する電子源全
般に有効であり，これらも本発明の範囲に入ることは言
うまでもない。このような電子源の例としては，例え
ば，ジャパニーズジャーナルオブアプライドフィジ
クス（Japanese Journal of Applied Physics）, Vol.3
6, Part 2, No.7B, pp. L939〜L941 (1997) に記載され
た，下部電極（金属）−半導体（Si）−絶縁体(SiO₂)−
上部電極構成の電子源が含まれる。あるいは，例えばジ
ャパニーズジャーナルオブアプライドフィジクス
（Japanese Journalof Applied Physics）, Vol.34, Pa
rt 2, No.6A, pp. L705〜L707 (1995)に記載された，下
部電極（半導体，Si)−ポーラスSi−上部電極で構成さ
れる電子源が含まれる。

【００１８】上記した本発明による薄膜型電子源は、電
子放出効率が高いため，小さなダイオード電流で高い放
出電流が得られる。また、２次元配列等の薄膜型電子源
配列基板構成にも容易にできるので、これを用いて、長
寿命で高輝度な薄膜型電子源応用表示装置、薄膜型電子
源応用電子線描画装置等の薄膜型電子源応用機器を実現
することができる。

【００１９】例えば、薄膜型電子源応用表示装置は、薄
膜型電子源を２次元配列してなる薄膜型電子源基板と、
これに間隙を介して、蛍光体を塗布した面板とを張り合
わせ、真空に封じることにより構成できる。

【００２０】また、薄膜型電子源応用電子線描画装置
は、薄膜型電子源と、この電子源からの電子ビ-ムに作
用する電子レンズとを備えることにより構成できる。こ
の際、薄膜型電子源を、２次元配列した薄膜型電子源配
列基板を用いると、パターンの一括転写が可能な薄膜型
電子源応用電子線描画装置が得られる。

【００２１】本発明の薄膜型電子源,薄膜型電子源応用
表示装置および薄膜型電子源応用機器は、以下の構成に
より上記課題を解決する。

【００２２】すなわち、本発明の請求項１に記載の第1
の発明は、下部電極、絶縁層、上部電極をこの順に積層
した構造を有し、前記下部電極と前記上部電極の間に、
前記下部電極に対して前記上部電極が正電圧になる極性
の電圧を印加した際に、真空中において前記上部電極の
表面から電子を放出する薄膜型電子源において、前記上
部電極として、Ｓｉよりも広い禁制帯幅を有し、かつ導
電性を有する材料を用いたことを特徴とする薄膜型電子
源である。

【００２３】また、請求項２に記載の第２の発明は、下
部電極、絶縁層、上部電極をこの順に積層した構造を有
し、前記下部電極と前記上部電極の間に、真空中におい
て前記下部電極に対して前記上部電極が正電圧になる極
性の電圧を印加した際に、前記上部電極の表面から電子
を放出する薄膜型電子源において、前記上部電極とし
て、導電性酸化物を用いたことを特徴とする薄膜型電子
源である。

【００２４】また、請求項３に記載の第３の発明は、下
部電極、絶縁層、上部電極をこの順に積層した構造を有
し、前記下部電極と前記上部電極の間に、真空中におい
て前記下部電極に対して前記上部電極が正電圧になる極
性の電圧を印加した際に、前記上部電極の表面から電子
を放出する薄膜型電子源において、前記上部電極とし
て、酸化錫，Snをドープした酸化インジウム，酸化亜
鉛，Cd₂SnO₄のいずれか一つあるいはそれらの混合膜を
用いたことを特徴とする薄膜型電子源である。

【００２５】また、請求項４に記載の第４の発明は、下
部電極、絶縁層、上部電極をこの順に積層した構造を有
し、前記下部電極と前記上部電極の間に、真空中におい
て前記下部電極に対して前記上部電極が正電圧になる極
性の電圧を印加した際に、前記上部電極の表面から電子
を放出する薄膜型電子源において、前記上部電極とし
て、GaN，SiCのいずれかを用いたことを特徴とする薄膜
型電子源である。

【００２６】また、請求項５に記載の第５の発明は、上
記請求項１乃至４の何れかに記載の薄膜型電子源におい
て前記下部電極として金属を用いたことを特徴とする薄
膜型電子源である。

【００２７】また、請求項６に記載の第６の発明は、上
記請求項１乃至４の何れかに記載の薄膜型電子源におい
て前記下部電極として半導体を用いたことを特徴とする
薄膜型電子源である。

【００２８】また、請求項７に記載の第７の発明は、上
記請求項１乃至４の何れかに記載の薄膜型電子源におい
て，前記絶縁層として，絶縁体と半導体の積層膜を用い
たことを特徴とする薄膜型電子源である。

【００２９】また、請求項８に記載の第８の発明は、下
部電極、半導体，絶縁層、上部電極をこの順に積層した
構造を有し、前記下部電極と前記上部電極の間に、真空
中において前記下部電極に対して前記上部電極が正電圧
になる極性の電圧を印加した際に、前記上部電極の表面
から電子を放出する薄膜型電子源において、前記上部電
極として、Ｓｉよりも広い禁制帯幅を有し、かつ導電性
を有する材料を用いたことを特徴とする薄膜型電子源で
ある。

【００３０】また、請求項９に記載の第９の発明は、下
部電極、半導体，絶縁層、上部電極をこの順に積層した
構造を有し、前記下部電極と前記上部電極の間に、真空
中において前記下部電極に対して前記上部電極が正電圧
になる極性の電圧を印加した際に、前記上部電極の表面
から電子を放出する薄膜型電子源において、前記上部電
極として、導電性酸化物を用いたことを特徴とする薄膜
型電子源である。

【００３１】また、請求項１０に記載の第１０の発明
は、下部電極、半導体，絶縁層、上部電極をこの順に積
層した構造を有し、前記下部電極と前記上部電極の間
に、真空中において前記下部電極に対して前記上部電極
が正電圧になる極性の電圧を印加した際に、前記上部電
極の表面から電子を放出する薄膜型電子源において、前
記上部電極として、酸化錫，Snをドープした酸化インジ
ウム，酸化亜鉛，Cd₂SnO₄のいずれか一つあるいはそれ
らの混合膜を用いたことを特徴とする薄膜型電子源であ
る。

【００３２】また、請求項１１に記載の第１１の発明
は、下部電極、半導体，絶縁層、上部電極をこの順に積
層した構造を有し、前記下部電極と前記上部電極の間
に、真空中において前記下部電極に対して前記上部電極
が正電圧になる極性の電圧を印加した際に、前記上部電
極の表面から電子を放出する薄膜型電子源において、前
記上部電極として、GaN，SiCのいずれかを用いたことを
特徴とする薄膜型電子源である。

【００３３】また、請求項１２に記載の第１２の発明
は、請求項１ないし請求項１１のいずれかに記載の薄膜
型電子源を複数個配列してなる薄膜型電子源配列基板
を、電子源として用いたことを特徴とする薄膜型電子源
応用機器である。

【００３４】また、請求項１３に記載の第１３の発明
は、請求項１ないし請求項１１のいずれかに記載の薄
膜型電子源を２次元配列してなる薄膜型電子源配列基板
を、電子源として用いたことを特徴とする薄膜型電子源
応用機器である。

【００３５】また、請求項１４に記載の第１４の発明
は、請求項１ないし請求項１１のいずれかに記載の薄膜
型電子源を２次元配列してなる薄膜型電子源配列基板
と、該基板に対向配置された、蛍光体を塗布した面板と
を用いたことを特徴とする薄膜型電子源応用表示装置で
ある。

【００３６】また、請求項１５に記載の第１５の発明
は、請求項１ないし請求項１１のいずれかに記載の薄膜
型電子源の少なくとも一つと、該電子源からの電子ビ-
ムに作用する電子レンズとを備えたことを特徴とする薄
膜型電子源応用電子線描画装置である。

【００３７】また、請求項１６に記載の第１６の発明
は、請求項１ないし請求項１１のいずれかに記載の薄膜
型電子源を２次元配列してなる薄膜型電子源配列基板
と、該電子源からの電子ビ-ムに作用する電子レンズと
を備えたことを特徴とする薄膜型電子源応用電子線描画
装置である。

【００３８】また、請求項１７に記載の第１７の発明
は、下部電極、絶縁層、上部電極をこの順に積層した構
造を有し、前記下部電極と前記上部電極の間に、前記下
部電極に対して前記上部電極が正電圧になる極性の電圧
を印加した際に、真空中において前記上部電極の表面か
ら電子を放出する薄膜型電子源において、前記上部電極
として、Ｓｉよりも広い禁制帯幅を有しかつ導電性を有
する材料と金属との積層膜を用いたことを特徴とする薄
膜型電子源である。

【００３９】また、請求項１８に記載の第１８の発明
は、下部電極、半導体、絶縁層、上部電極をこの順に積
層した構造を有し、前記下部電極と前記上部電極の間
に、前記下部電極に対して前記上部電極が正電圧になる
極性の電圧を印加した際に、真空中において前記上部電
極の表面から電子を放出する薄膜型電子源において、前
記上部電極として、Ｓｉよりも広い禁制帯幅を有しかつ
導電性を有する材料と金属との積層膜を用いたことを特
徴とする薄膜型電子源。

【００４０】また、請求項１９に記載の第１９の発明
は、請求項１７又は１８記載の薄膜型電子源におい
て、前記Ｓｉよりも広い禁制帯幅を有しかつ導電性を有
する材料として、導電性酸化物を用いたことを特徴とす
る薄膜型電子源である。

【００４１】また、請求項２０に記載の第２０の発明
は、請求項１７又は１８記載の薄膜型電子源において、
前記Ｓｉよりも広い禁制帯幅を有しかつ導電性を有する
材料として、酸化錫，Snをドープした酸化インジウム，
酸化亜鉛，Cd₂SnO₄のいずれか一つあるいはそれらの混
合膜を用いたことを特徴とする薄膜型電子源である。

【００４２】また、請求項２１に記載の第２１の発明
は、請求項１７又は１８記載の薄膜型電子源において、
前記Ｓｉよりも広い禁制帯幅を有しかつ導電性を有する
材料として、GaN，SiCのいずれかを用いたことを特徴と
する薄膜型電子源である。

【００４３】また、請求項２２に記載の第２２の発明
は、下部電極、絶縁層、上部電極をこの順に積層した構
造を有し、前記下部電極と前記上部電極の間に、前記下
部電極に対して前記上部電極が正電圧になる極性の電圧
を印加した際に、真空中において前記上部電極の表面か
ら電子を放出する薄膜型電子源において、前記上部電極
として、３eV以上の禁制帯幅を有しかつ導電性を有する
材料を用いたことを特徴とする薄膜型電子源である。

【００４４】また、請求項２３に記載の第２３の発明
は、下部電極、半導体、絶縁層、上部電極をこの順に積
層した構造を有し、前記下部電極と前記上部電極の間
に、前記下部電極に対して前記上部電極が正電圧になる
極性の電圧を印加した際に、真空中において前記上部電
極の表面から電子を放出する薄膜型電子源において、前
記上部電極として、３eV以上の禁制帯幅を有しかつ導電
性を有する材料を用いたことを特徴とする薄膜型電子源
である。

【００４５】また、請求項２４に記載の第２４の発明
は、下部電極、絶縁層、上部電極をこの順に積層した構
造を有し、前記下部電極と前記上部電極の間に、前記下
部電極に対して前記上部電極が正電圧になる極性の電圧
を印加した際に、真空中において前記上部電極の表面か
ら電子を放出する薄膜型電子源において、前記上部電極
として、３eV以上の禁制帯幅を有しかつ導電性を有する
材料と金属との積層膜を用いたことを特徴とする薄膜型
電子源である。

【００４６】また、請求項２５に記載の第２５の発明
は、下部電極、半導体、絶縁層、上部電極をこの順に積
層した構造を有し、前記下部電極と前記上部電極の間
に、前記下部電極に対して前記上部電極が正電圧になる
極性の電圧を印加した際に、真空中において前記上部電
極の表面から電子を放出する薄膜型電子源において、前
記上部電極として、３eV以上の禁制帯幅を有しかつ導電
性を有する材料と金属との積層膜を用いたことを特徴と
する薄膜型電子源である。

【００４７】また、請求項２６に記載の第２６の発明
は、請求項２２〜２５の何れかに記載の薄膜型電子源に
おいて、前記３eV以上の禁制帯幅を有しかつ導電性を有
する材料の抵抗率が１０^ー3Ωｃｍ以下であることを特徴
とする薄膜型電子源である。

【００４８】

【発明の実施の形態】以下、本発明の実施の形態を図を
用いて説明する。

【００４９】図１は、本発明による薄膜型電子源の第１
の実施例として、MIM型電子源の例を示すものである。
図１（b）はその平面図で，図１（a）は図１(b)中のA-B
線に沿う断面図である。絶縁性の基板14上に下部電極13
としてAlを例えば100nmの膜厚で形成する。Alの形成に
は、例えば、RFマグネトロンスパッタリング法を用い
る。このAlの表面を陽極酸化し、膜厚5.5nm程度の絶縁
層12を形成する。陽極酸化の化成電流を小さな値に制限
することにより、絶縁層12の膜質を向上させることがで
きる。つぎにSiO₂やAl₂O₃などの絶縁体をRFマグネトロ
ンスパッタリング法などで50nm程度形成し、保護層15と
する。続いてRFマグネトロンスパッタリング法などによ
りITO膜を10nm程度成膜し上部電極11とする。最後にAu
などで上部電極バスライン３２を成膜した。

【００５０】このようにして成膜した薄膜型電子源を、
真空度1/10⁷ Torr 程度の真空槽内にいれて、上部電極
バスライン３２をアース電位として、下部電極13にパル
ス電圧を印加する。パルス電圧は、図６にそのパルス電
圧波形の一例を示す。−Vd1＝−9 V程度の電圧を、パル
ス幅tw＝64μsの期間印加して、その次にVd2＝＋1〜5V
程度の電圧を64μsの期間印加する。全体の繰り返し周
期Tは，16ms程度である。下部電極１３に負電圧−Vdが
印加されたときに電子は放出される。特願平6-18080号
に述べられているように、逆極性のVd2＝＋1〜5V程度の
電圧を印加すると、薄膜電子源の動作が安定化する。

【００５１】なお、本実施例において、下部電極13とし
て高配向膜、または単結晶膜を用いると、それを陽極酸
化して形成した絶縁層12の特性は一層向上し、より高性
能な薄膜電子源が得られる。また、絶縁層12を陽極酸化
で形成する代わりに、スパッタ法や蒸着法などの気相合
成法を用いて形成したMIM型電子源に対しても本発明は
有効である。

【００５２】上記第１の実施例では、上部電極11として
ITO膜を用いた場合について述べたが、上部電極11とし
てSnO₂，ZnO，Cd₂SnO₄などを用いても良い。ZnOを用い
る場合には，AlやIn, Siなどをドープしたものを用いて
も良い。また，これらの材料は，透明導電膜とも呼ばれ
るものであるが，本発明では，広い禁制帯を有すれば良
く、光学的透過率が高い必要はない。

【００５３】図７は、本発明による薄膜型電子源の第２
の実施例として、MIS型電子源の例を示すものである。n
型Si基板を下部電極13とし、その表面を熱酸化などの方
法で酸化し、絶縁層12を作成する。つぎにCVD法やスパ
ッタ法などにより SiO₂膜を50 nm の膜厚で蒸着し、保
護層15とする。そのうえに、有機金属化学気相成長法
（MOCVD）によりGaNを10nm程度形成して上部電極11とす
る。最後にAuなどで上部電極バスライン３２を作成す
る。このように作成した金属−絶縁体−半導体(MIS)型
電子源についても本発明は有効である。また，GaNの代
わりに，CVD法によりSiCを上部電極11に用いても良い。

【００５４】図８は，本発明による薄膜型電子源の第３
の実施例を示すものである。ガラスなどの絶縁性基板14
上に下部電極13としてAlをスパッタなどで形成する。そ
の上にSiを5μm程度成膜して半導体層41を形成し，さら
にSiOxを400nm程度成膜して絶縁層12とする。その後にA
uなどでバスライン32を形成し，最後にスパッタなどの
方法で，ITO膜を10nm程度成膜して，上部電極11とす
る。このように形成した薄膜電子源の下部電極13に、上
部電極11に対して−100V程度の電圧を印加すると，絶縁
層12内でホットエレクトロンが生成され、上部電極11を
通過して電子が放出される。

【００５５】また、上記実施例において、用途によって
さらに抵抗率を下げたい場合には、禁制帯幅がSiの禁制
帯幅よりも広い材料の上に、AuやPtなどフェルミ準位近
傍の状態密度が小さい金属を積層しても良い。この場
合、電子放出効率は、金属膜がない場合より当然低下す
る。しかし、従来、長寿命化のために用いられていたIr
-Au積層膜と比較すると放出効率は向上する。AuやPtな
どはフェルミ準位近傍の状態密度が小さいため、ホット
エレクトロンの散乱が少ないが、一方、昇華エンタルピ
ーが小さいので、絶縁層内に金属原子が拡散しやすく、
薄膜型電子源の寿命が短くなるが本発明の構成では、絶
縁層に接するのは、禁制帯幅がSiの禁制帯幅よりも広い
材料であって、AuやPtは接しないので、この問題も発生
しない。

【００５６】次に、本発明による薄膜型電子源を用いた
応用機器の実施例を説明する。

【００５７】図９，図１０，図１１，図１２を用いて本
発明による表示装置の別の例を説明する。図１０は表示
装置の表示パネルをその面板側から見た平面図，図１１
は表示パネルから面板を取り除き、表示パネルの面板側
から基板１４を見た平面図である。図９(a) は図１０，
図１１中のA-B線に沿う断面図、図９（ｂ）は図１０，
図１１中のC-D線に沿う断面の内の左半分のみの断面図
である（但し、図１０、１１においては、基板１４の図
示を省略している）。

【００５８】まず，基板上に形成する薄膜電子源の作製
方法を述べる。図１２は基板１４上に薄膜型電子源を作
製するプロセスを示したものである。図１２には、図１
０、図１１において上部電極１１の一つと下部電極１３
の一つとが対向して形成する一つの電子源エレメントの
みを取り出して描いている。図１２の右の列には、図１
０、図１１における一つの電子源エレメントの平面図を
その垂線の周りに９０度回転したものが示されている。
図１２の左の列には、図１０、図１１における一つの電
子源エレメントのA-B線に沿う断面図を示す。図１２に
は１個の一つの電子源エレメントしか描かれていない
が，実際には，図９，図１１のように複数の電子源エレ
メントがマトリクス状に配置されている。

【００５９】ガラスなどの絶縁性基板１４上に，下部電
極１３用の薄膜として，Alを例えば３００ｎｍの膜厚に
形成する。このAl膜の形成には，例えば，スパッタリン
グ法や抵抗加熱蒸着法などを用いる。次に，このAl膜
を，フォトリソグラフィによるレジスト形成と，それに
続くエッチングとによりストライプ状に加工し下部電極
１３を形成する。ここで用いるレジストはエッチングに
適したものであればよく，また，エッチングもウエット
エッチング，ドライエッチングのいずれも可能である。
この下部電極１３の表面を陽極酸化して膜厚５〜１０n
ｍ程度の絶縁層１２を形成する。本実施例では化成電圧
を４Ｖに設定し，絶縁層膜厚を5.5nmとした。これが，
図１２（a）の状態である。

【００６０】次に，レジストを塗布して紫外線で露光し
てパターニングし，図１２（b）のレジストパターン５
０１を形成する。レジストには、例えばキノンジアザイ
ド系のポジ型レジストを用いる。次にレジストパターン
５０１を付けたまま，再度陽極酸化を行い，保護層１５
を形成する。この２回目の陽極酸化は，化成電圧５０Ｖ
程度とし，保護層１５の膜厚を70nm程度とする。これ
が，図１２（c）の状態である。

【００６１】レジストパターン５０１をアセトンなどの
有機溶媒で剥離した後，同様の方法で図１２（d）のレ
ジストパターン５０２を形成する。次に，上部電極バス
ライン３２となる金属膜を，基板１４の全面に成膜す
る。この上部電極バスライン３２となる金属膜は，Moな
ど，基板１４との接着性に優れた金属を下層とし，Auな
ど電気伝導性に富み，かつ酸化されにくい金属を上層と
する積層膜構成とし，スパッタリング法や蒸着法などで
連続成膜するのが望ましい。下層の材料としては，上記
Moの他に，CrやTa, W, Nbなど絶縁性基板との接着性が
よい他の金属でもよい。また，上層の材料には，上記Au
の他，Pt, Ir, Rh, Ru などが使用可能である。これら
の金属を用いることにより後で形成する上部電極１６と
の電気的接触を確保できる。なお，上記上部電極バスラ
イン３２を形成する金属膜の膜厚は，配線抵抗の要求仕
様により適宜選択する。本実施例では，Mo膜を30nm，Au
膜を100nmとした。続いて，アセトンなどの有機溶媒で
レジストパターン５０２をリフトオフすることにより，
図１２（e）の形を得る。

【００６２】続いて，図１２（f）のレジストパターン
５０３を形成する。この状態で，化成液に浸して陽極酸
化を行う。化成電圧は絶縁層１２を形成した際と同じ電
圧にする。本実施例の場合，４Ｖである。絶縁層１２は
これまでに何回か行ったレジストパターニング・プロセ
スにおいて，現像液などの薬品により，多少のダメージ
を受けている。そこで，上部電極を成膜する前に，この
ように絶縁層１２を再度陽極酸化することにより，ダメ
ージの修復ができる。このあと，上部電極１１をスパッ
タリング法などを用いて形成する。本実施例では，上部
電極１１としてITO膜を10nmの膜厚で用いた。

【００６３】次いで，アセトンなどの有機溶媒でリフト
オフすると，図１２（g）に示した構造の薄膜電子源を
得る。以上のプロセスで，基板１４上に薄膜電子源が完
成する。この薄膜電子源においては，レジストパターン
５０１で規定した領域から電子が放出される。電子放出
部の周辺部に厚い絶縁膜である保護層１５を形成してあ
るため，上部電極−下部電極間に印加される電界が下部
電極の辺または角部に集中しなくなり，長時間にわたっ
て安定な電子放出特性が得られる。

【００６４】図９における面板１１０には透光性のガラ
スなどを用いる。まず，表示装置のコントラストを上げ
る目的でブラックマトリクス１２０を形成する（図９
（b）)。ブラックマトリクス１２０は，図１０において
蛍光体１１４間に配置されるが，図１０では記載を省略
した。

【００６５】次に赤色蛍光体１１４Ａ，緑色蛍光体１１
４Ｂ，青色蛍光体１１４Ｃを形成する。これら蛍光体の
パターン化は，通常の陰極線管の蛍光面に用いられるの
と同様に，フォトリソグラフィーを用いて行った。蛍光
体としては，例えば赤色にY₂O₂S:Eu（P22-R），緑色にZ
n₂SiO₄:Mn（P1-G1），青色にZnS:Ag（P22-B）を用いれ
ばよい。

【００６６】次いで，ニトロセルロースなどの膜でフィ
ルミングした後，面板１１０全体にAlを，膜厚50〜300n
m程度蒸着してメタルバック１２２とする。その後，面
板１１０を４００℃程度に加熱してフィルミング膜やＰ
ＶＡなどの有機物を加熱分解する。このようにして，面
板１１０が完成する。

【００６７】このように製作した面板１１０と基板１４
とを，スペーサ６０を挟み込んでフリットガラスを用い
て封着する。面板１１０に形成された蛍光体114A, 114
B, 11Cと基板１４との位置関係は図１０に示したとおり
である。図１１には，基板１４上に形成した薄膜電子源
のパターンを図１０に対応させて示してある。但し、保
護層１５は省略してある。

【００６８】面板１１０−基板１４間の距離は１〜３ｍ
ｍ程度とする。スペーサ６０はパネル内部を真空にした
ときに，大気圧の外部からの力によるパネルの破損を防
ぐために挿入する。したがって，基板１４，面板１１０
に厚さ３ｍｍのガラスを用いて，幅４ｃｍ×長さ９ｃｍ
程度以下の表示面積の表示装置を製作する場合には，面
板１１０と基板１４自体の機械強度で大気圧に耐え得る
ので，スペーサ６０を挿入する必要はない。スペーサ６
０の形状は例えば図１０のようにする。ここでは，R
（赤），Ｇ（緑），Ｂ（青）に発光するドット毎，すな
わち上部電極11の３列毎にスペーサの支柱を設けている
が，機械強度が耐える範囲で，支柱の数（密度）を減ら
してかまわない。スペーサ６０としては、厚さ１〜３ｍ
ｍ程度のガラスやセラミックスなどの絶縁板に，例えば
サンドブラスト法などで電子源エレメントを露出させる
所望の形状の穴を加工したものを使うことが出来る。

【００６９】封着したパネルは，1×10^-7 Torr程度の真
空に排気して，封止する。このようにして，薄膜電子源
を用いた表示パネルが完成する。

【００７０】このように本実施例では，面板１１０−基
板１４間の距離は１〜３ｍｍ程度と大きいので，メタル
バック１２２に印加する加速電圧を３〜６ＫＶと高電圧
に出来る。したがって，上述のように，蛍光体１１４に
は陰極線管（ＣＲＴ）用の蛍光体を使用できる。

【００７１】図１３は、このようにして製作した表示装
置パネル100の駆動回路への結線図である。下部電極13
は下部電極駆動回路41へ結線し、上部電極バスライン32
は上部電極駆動回路42に結線する。加速電極112は加速
電極駆動回路43へ結線する。n番目の下部電極13Knとm番
目の上部電極バスライン32Cmの交点のドットを（n, m）
で表すことにする。

【００７２】図１４は、各駆動回路の発生電圧の波形を
示す。図１４には記されていないが、加速電極112には
３〜６ＫＶ程度の電圧を常時印加する。

【００７３】時刻ｔ0ではいずれの電極も電圧ゼロであ
るので電子は放出されず、したがって、蛍光体114は発
光しない。

【００７４】時刻ｔ1において、下部電極13K1には−Ｖ1
なる電圧を、上部電極バスライン32C1、C2には＋Ｖ2な
る電圧を印加する。ドット（1, 1）、（1, 2）の下部電
極13と上部電極との間には（Ｖ1＋Ｖ2）なる電圧が印加
されるので、（Ｖ1＋Ｖ2）を電子放出開始電圧以上に設
定しておけば、この２つのドットの薄膜電子源からは電
子が真空10中に放出される。放出された電子は加速電極
112に印加された電圧により加速された後、蛍光体114に
衝突し、蛍光体114を発光させる。

【００７５】時刻ｔ2において、下部電極13K2に−Ｖ1な
る電圧を印加し、上部電極バスライン32C1にＶ2なる電
圧を印加すると、同様にドット（2, 1）が点灯する。こ
のようにして、図14の電圧波形を印加すると、図１3の
斜線を施したドットのみが点灯する。

【００７６】このようにして、上部電極バスライン32に
印加する信号を変えることにより所望の画像または情報
を表示することができる。また、上部電極バスライン32
への印加電圧Ｖ1の大きさを画像信号に合わせて適宜変
えることにより、階調のある画像を表示することができ
る。

【００７７】本発明の薄膜電子源を用いると，高い電子
放出効率のためダイオード電流が小さくてすみ，したが
って，下部電極１３および上部電極バスライン３２の配
線抵抗に関する要求が緩和される。さらに，駆動回路の
出力電流も小さくて済むため，低コスト化が図れる。ま
た，ダイオード電流を従来並に保てば，電子放出効率向
上分だけ，電子放出電流が増加するため，高輝度の表示
装置が実現できる。次に本発明を用いた電子線描画装置
の実施例を図１５を用いて説明する。電子線描画装置の
場合、電子源は少なくとも１つあればよいが、本実施例
では薄膜型電子源を格子状に２次元配列して作製したマ
ルチ電子線源200を搭載した電子線描画装置について説
明する。

【００７８】マルチ電子線源200には表示素子の実施例
で記載したのと同じ駆動法を適用し、描画しようとする
集積回路パタ−ンの形状の電子ビ−ムを放出させる。こ
の電子ビ−ムは、ブランカ(blanker)210を通った後、電
子レンズ220により1/100程度に縮小され、偏向器230に
より偏向されるので、集積回路パタ-ンがウェハ240上に
転写される。この電子線描画装置はパタ−ンが一括転写
できるのに加え、本発明で放出効率を向上させた分，放
出電流密度が高いため、レジストの感光時間が短い。し
たがって従来の電子線描画装置に比べ、スル−プットを
大幅に改善することが可能となる。

【００７９】

【発明の効果】以上のように、本発明によれば、薄膜電
子源において，ホットエレクトロンが通過する上部電極
中での電子のエネルギー損失を低減させ，その結果，電
子放出効率が向上される。これにより，従来並のダイオ
ード電流を用いた場合には，高い放出電流が得られる。
また，従来と同一の放出電流密度を所望する場合には，
従来より少ない駆動電流で済むため，給電線および駆動
回路の簡易化が図れる。

【図面の簡単な説明】

【図１】本発明による薄膜電子源の第１の実施例を示し
た図である。

【図２】薄膜電子源の動作原理を模式的に示した図であ
る。

【図３】固体中でのホットエレクトロンの散乱過程を模
式的に示すエネルギー状態図である。

【図４】薄膜型電子源の電子放出効率の上部電極材料依
存性を示した図である。

【図５】各種金属の状態密度関数を示す図である。

【図６】本発明で用いる駆動電圧波形を示した波形図で
ある。

【図７】本発明による薄膜型電子源の第２の実施例を示
した図である。

【図８】本発明による薄膜型電子源の第３の実施例を示
した図である。

【図９】本発明による薄膜型電子源を用いた表示装置の
別の実施例の断面図である。

【図１０】本発明による薄膜型電子源を用いた表示装置
の別の実施例における蛍光面位置を示す平面図である。

【図１１】本発明による薄膜型電子源を用いた表示装置
の別の実施例における基板の平面図である。

【図１２】本発明による薄膜型電子源を用いた表示装置
の別の実施例における電子源作成プロセスを示す図であ
る。

【図１３】上記表示装置の駆動回路への結線を示した図
である。

【図１４】上記表示装置での駆動電圧波形を示した図で
ある。

【図１５】本発明を用いた電子線描画装置の実施例を示
した図である。

【符号の説明】

１０・・・真空、１１・・・上部電極、１２・・・絶縁
層、１３・・・下部電極、１４・・・基板、１５・・・
保護層、２０・・・駆動電圧、３２・・・上部電極バス
ライン、１１０・・・面板、１１２・・・加速電極、１
１４・・・蛍光体、１２０・・・ブラックマトリクス，
１２２・・・メタルバック，４１・・・下部電極駆動回
路、４２・・・上部電極駆動回路、４３・・・加速電極
駆動回路、２００・・・マルチ電子線源、２１０・・・
ブランカ、２２０・・・電子レンズ、２３０・・・偏向
器、２４０・・・ウェハ，５０１・・・レジスト，５０
２・・・レジスト，５０３・・・レジスト。

Claims

【特許請求の範囲】

【請求項１】下部電極、絶縁層、上部電極をこの順に積
層した構造を有し、前記下部電極と前記上部電極の間
に、前記下部電極に対して前記上部電極が正電圧になる
極性の電圧を印加した際に、真空中において前記上部電
極の表面から電子を放出する薄膜型電子源において、前
記上部電極として、Ｓｉよりも広い禁制帯幅を有し、か
つ導電性を有する材料を用いたことを特徴とする薄膜型
電子源。
【請求項２】下部電極、絶縁層、上部電極をこの順に積
層した構造を有し、前記下部電極と前記上部電極の間
に、真空中において前記下部電極に対して前記上部電極
が正電圧になる極性の電圧を印加した際に、前記上部電
極の表面から電子を放出する薄膜型電子源において、前
記上部電極として、導電性酸化物を用いたことを特徴と
する薄膜型電子源。
【請求項３】下部電極、絶縁層、上部電極をこの順に積
層した構造を有し、前記下部電極と前記上部電極の間
に、真空中において前記下部電極に対して前記上部電極
が正電圧になる極性の電圧を印加した際に、前記上部電
極の表面から電子を放出する薄膜型電子源において、前
記上部電極として、酸化錫，Snをドープした酸化インジ
ウム，酸化亜鉛，Cd₂SnO₄のいずれか一つあるいはそれ
らの混合膜を用いたことを特徴とする薄膜型電子源。
【請求項４】下部電極、絶縁層、上部電極をこの順に積
層した構造を有し、前記下部電極と前記上部電極の間
に、真空中において前記下部電極に対して前記上部電極
が正電圧になる極性の電圧を印加した際に、前記上部電
極の表面から電子を放出する薄膜型電子源において、前
記上部電極として、GaN，SiCのいずれかを用いたことを
特徴とする薄膜型電子源。
【請求項５】上記請求項１乃至４の何れかに記載の薄膜
型電子源において前記下部電極として金属を用いたこと
を特徴とする薄膜型電子源。
【請求項６】上記請求項１乃至４の何れかに記載の薄膜
型電子源において前記下部電極として半導体を用いたこ
とを特徴とする薄膜型電子源。
【請求項７】上記請求項１乃至４の何れかに記載の薄膜
型電子源において，前記絶縁層として，絶縁体と半導体
の積層膜を用いたことを特徴とする薄膜型電子源。
【請求項８】下部電極、半導体，絶縁層、上部電極をこ
の順に積層した構造を有し、前記下部電極と前記上部電
極の間に、真空中において前記下部電極に対して前記上
部電極が正電圧になる極性の電圧を印加した際に、前記
上部電極の表面から電子を放出する薄膜型電子源におい
て、前記上部電極として、Ｓｉよりも広い禁制帯幅を有
し、かつ導電性を有する材料を用いたことを特徴とする
薄膜型電子源。
【請求項９】下部電極、半導体，絶縁層、上部電極をこ
の順に積層した構造を有し、前記下部電極と前記上部電
極の間に、真空中において前記下部電極に対して前記上
部電極が正電圧になる極性の電圧を印加した際に、前記
上部電極の表面から電子を放出する薄膜型電子源におい
て、前記上部電極として、導電性酸化物を用いたことを
特徴とする薄膜型電子源。
【請求項１０】下部電極、半導体，絶縁層、上部電極を
この順に積層した構造を有し、前記下部電極と前記上部
電極の間に、真空中において前記下部電極に対して前記
上部電極が正電圧になる極性の電圧を印加した際に、前
記上部電極の表面から電子を放出する薄膜型電子源にお
いて、前記上部電極として、酸化錫，Snをドープした酸
化インジウム，酸化亜鉛，Cd₂SnO₄のいずれか一つある
いはそれらの混合膜を用いたことを特徴とする薄膜型電
子源。
【請求項１１】下部電極、半導体，絶縁層、上部電極を
この順に積層した構造を有し、前記下部電極と前記上部
電極の間に、真空中において前記下部電極に対して前記
上部電極が正電圧になる極性の電圧を印加した際に、前
記上部電極の表面から電子を放出する薄膜型電子源にお
いて、前記上部電極として、GaN，SiCのいずれかを用い
たことを特徴とする薄膜型電子源。
【請求項１２】請求項１ないし請求項１１のいずれかに
記載の薄膜型電子源を複数個配列してなる薄膜型電子源
配列基板を、電子源として用いたことを特徴とする薄膜
型電子源応用機器。
【請求項１３】請求項１ないし請求項１１のいずれかに
記載の薄膜型電子源を２次元配列してなる薄膜型電子源
配列基板を、電子源として用いたことを特徴とする薄膜
型電子源応用機器。
【請求項１４】請求項１ないし請求項１１のいずれかに
記載の薄膜型電子源を２次元配列してなる薄膜型電子源
配列基板と、該基板に対向配置された、蛍光体を塗布し
た面板とを用いたことを特徴とする薄膜型電子源応用表
示装置。
【請求項１５】請求項１ないし請求項１１のいずれかに
記載の薄膜型電子源の少なくとも一つと、該電子源から
の電子ビ-ムに作用する電子レンズとを備えたことを特
徴とする薄膜型電子源応用電子線描画装置。
【請求項１６】請求項１ないし請求項１１のいずれかに
記載の薄膜型電子源を２次元配列してなる薄膜型電子源
配列基板と、該電子源からの電子ビ-ムに作用する電子
レンズとを備えたことを特徴とする薄膜型電子源応用電
子線描画装置。
【請求項１７】下部電極、絶縁層、上部電極をこの順に
積層した構造を有し、前記下部電極と前記上部電極の間
に、前記下部電極に対して前記上部電極が正電圧になる
極性の電圧を印加した際に、真空中において前記上部電
極の表面から電子を放出する薄膜型電子源において、前
記上部電極として、Ｓｉよりも広い禁制帯幅を有しかつ
導電性を有する材料と金属との積層膜を用いたことを特
徴とする薄膜型電子源。
【請求項１８】下部電極、半導体、絶縁層、上部電極を
この順に積層した構造を有し、前記下部電極と前記上部
電極の間に、前記下部電極に対して前記上部電極が正電
圧になる極性の電圧を印加した際に、真空中において前
記上部電極の表面から電子を放出する薄膜型電子源にお
いて、前記上部電極として、Ｓｉよりも広い禁制帯幅を
有しかつ導電性を有する材料と金属との積層膜を用いた
ことを特徴とする薄膜型電子源。
【請求項１９】請求項１７又は１８記載の薄膜型電子源
において、前記Ｓｉよりも広い禁制帯幅を有しかつ導電
性を有する材料として、導電性酸化物を用いたことを特
徴とする薄膜型電子源。
【請求項２０】請求項１７又は１８記載の薄膜型電子源
において、前記Ｓｉよりも広い禁制帯幅を有しかつ導電
性を有する材料として、酸化錫，Snをドープした酸化イ
ンジウム，酸化亜鉛，Cd₂SnO₄のいずれか一つあるいは
それらの混合膜を用いたことを特徴とする薄膜型電子
源。
【請求項２１】請求項１７又は１８記載の薄膜型電子源
において、前記Ｓｉよりも広い禁制帯幅を有しかつ導電
性を有する材料として、GaN，SiCのいずれかを用いたこ
とを特徴とする薄膜型電子源。
【請求項２２】下部電極、絶縁層、上部電極をこの順に
積層した構造を有し、前記下部電極と前記上部電極の間
に、前記下部電極に対して前記上部電極が正電圧になる
極性の電圧を印加した際に、真空中において前記上部電
極の表面から電子を放出する薄膜型電子源において、前
記上部電極として、３eV以上の禁制帯幅を有しかつ導電
性を有する材料を用いたことを特徴とする薄膜型電子
源。
【請求項２３】下部電極、半導体、絶縁層、上部電極を
この順に積層した構造を有し、前記下部電極と前記上部
電極の間に、前記下部電極に対して前記上部電極が正電
圧になる極性の電圧を印加した際に、真空中において前
記上部電極の表面から電子を放出する薄膜型電子源にお
いて、前記上部電極として、３eV以上の禁制帯幅を有し
かつ導電性を有する材料を用いたことを特徴とする薄膜
型電子源。
【請求項２４】下部電極、絶縁層、上部電極をこの順に
積層した構造を有し、前記下部電極と前記上部電極の間
に、前記下部電極に対して前記上部電極が正電圧になる
極性の電圧を印加した際に、真空中において前記上部電
極の表面から電子を放出する薄膜型電子源において、前
記上部電極として、３eV以上の禁制帯幅を有しかつ導電
性を有する材料と金属との積層膜を用いたことを特徴と
する薄膜型電子源。
【請求項２５】下部電極、半導体、絶縁層、上部電極を
この順に積層した構造を有し、前記下部電極と前記上部
電極の間に、前記下部電極に対して前記上部電極が正電
圧になる極性の電圧を印加した際に、真空中において前
記上部電極の表面から電子を放出する薄膜型電子源にお
いて、前記上部電極として、３eV以上の禁制帯幅を有し
かつ導電性を有する材料と金属との積層膜を用いたこと
を特徴とする薄膜型電子源。
【請求項２６】請求項２２〜２５の何れかに記載の薄膜
型電子源において、前記３eV以上の禁制帯幅を有しかつ
導電性を有する材料の抵抗率が１０^ー3Ωｃｍ以下である
ことを特徴とする薄膜型電子源。