JPH1116419A - 導電性ペースト及びこれを用いたセラミックス多層基板の製造方法 - Google Patents
導電性ペースト及びこれを用いたセラミックス多層基板の製造方法Info
- Publication number
- JPH1116419A JPH1116419A JP16896097A JP16896097A JPH1116419A JP H1116419 A JPH1116419 A JP H1116419A JP 16896097 A JP16896097 A JP 16896097A JP 16896097 A JP16896097 A JP 16896097A JP H1116419 A JPH1116419 A JP H1116419A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- copper
- wiring
- substrate
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Conductive Materials (AREA)
Abstract
(57)【要約】
【課題】 低抵抗かつ緻密な配線を形成可能な導電性ペ
ーストとこれを用いたセラミックス多層基板の製造方法
を提供する。 【解決手段】 主として銅と酸化第一銅からなり、両者
好ましい割合は、９０：１０〜３０：７０である導電性
ペーストと、このペーストをもって無機組成物を含むグ
リーンシートに所定のパターンを形成し、これを必要な
枚数積層した後、酸化雰囲気中で加熱し、ついで還元雰
囲気中で加熱して配線パターンを還元し、ついで不活性
又は還元雰囲気中で焼成するセラミックス多層基板の製
造方法である。
ーストとこれを用いたセラミックス多層基板の製造方法
を提供する。 【解決手段】 主として銅と酸化第一銅からなり、両者
好ましい割合は、９０：１０〜３０：７０である導電性
ペーストと、このペーストをもって無機組成物を含むグ
リーンシートに所定のパターンを形成し、これを必要な
枚数積層した後、酸化雰囲気中で加熱し、ついで還元雰
囲気中で加熱して配線パターンを還元し、ついで不活性
又は還元雰囲気中で焼成するセラミックス多層基板の製
造方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、導電性ペースト及
びこれを用いたセラミックス多層基板の製造方法、具体
的には電子部品を搭載するための多層配線基板として多
く用いられるセラミックス基板及びパッケージの製造に
関する。
びこれを用いたセラミックス多層基板の製造方法、具体
的には電子部品を搭載するための多層配線基板として多
く用いられるセラミックス基板及びパッケージの製造に
関する。
【０００２】
【従来の技術】近年、高集積化されたＬＳＩや各種電子
部品を搭載する多層配線基板において、小型化、高信頼
性等の要求を満たすために基板材料としてセラミックス
が用いられることが多くなっている。中でもアルミナは
強度が強い等の利点を有するため前記基板材料用のセラ
ミックス中に占める割合は大きい。しかし一方、前記ア
ルミナの焼成温度は１５５０℃前後と非常に高いため、
内層の配線として融点が高いＷ，Ｍｏ等を使用する必要
があるが、これらの金属は電気抵抗が高いという欠点が
あり、それにより形成される配線も電気抵抗が高い。こ
れらの問題により、ＬＳＩの動作周波数が著しく上昇し
ている現在、大きな問題となっている。
部品を搭載する多層配線基板において、小型化、高信頼
性等の要求を満たすために基板材料としてセラミックス
が用いられることが多くなっている。中でもアルミナは
強度が強い等の利点を有するため前記基板材料用のセラ
ミックス中に占める割合は大きい。しかし一方、前記ア
ルミナの焼成温度は１５５０℃前後と非常に高いため、
内層の配線として融点が高いＷ，Ｍｏ等を使用する必要
があるが、これらの金属は電気抵抗が高いという欠点が
あり、それにより形成される配線も電気抵抗が高い。こ
れらの問題により、ＬＳＩの動作周波数が著しく上昇し
ている現在、大きな問題となっている。
【０００３】そこでそのような問題を解決するための手
段として、Ａｇ，ＡｇＰｄ，Ｃｕ，Ａｕ等の低融点で電
気抵抗の低い金属導体と、これを内層導体として使用で
きる低い温度で焼成の可能なセラミックス材料の研究開
発が行われた。特に銅系の導体は一般的に低コストであ
り、かつ基板中への導体成分の拡散が少ないなどの利点
があるため種々研究が行われてきた。
段として、Ａｇ，ＡｇＰｄ，Ｃｕ，Ａｕ等の低融点で電
気抵抗の低い金属導体と、これを内層導体として使用で
きる低い温度で焼成の可能なセラミックス材料の研究開
発が行われた。特に銅系の導体は一般的に低コストであ
り、かつ基板中への導体成分の拡散が少ないなどの利点
があるため種々研究が行われてきた。
【０００４】しかしながらアルミナ等の焼結基板上に銅
配線を形成する場合に比べ、グリーンシートとの同時焼
成法によって銅配線を形成するには非常に高度な技術を
要する。通常セラミックスと導体を同時焼成するために
は、セラミックスのグリーンシート上に導体を含んだペ
ーストを印刷し、これを適当な厚みに積層したものを大
気中で加熱することにより、積層体とペースト中に含ま
れる有機物の除去とセラミックスならびに導体の焼結を
行う。この内セラミックス成形体中の有機物を除去する
ためには酸化雰囲気中で加熱することが不可欠である
が、銅を酸化雰囲気中で加熱すると酸化され、低抵抗の
導体を形成することが困難であるため様々な工夫がなさ
れてきた。
配線を形成する場合に比べ、グリーンシートとの同時焼
成法によって銅配線を形成するには非常に高度な技術を
要する。通常セラミックスと導体を同時焼成するために
は、セラミックスのグリーンシート上に導体を含んだペ
ーストを印刷し、これを適当な厚みに積層したものを大
気中で加熱することにより、積層体とペースト中に含ま
れる有機物の除去とセラミックスならびに導体の焼結を
行う。この内セラミックス成形体中の有機物を除去する
ためには酸化雰囲気中で加熱することが不可欠である
が、銅を酸化雰囲気中で加熱すると酸化され、低抵抗の
導体を形成することが困難であるため様々な工夫がなさ
れてきた。
【０００５】上記問題を解決するために例えば特公平３
−２０９１４号に開示されている方法では酸化第二銅を
主原料としてペーストを作製し、これによりグリーンシ
ート上にパターン形成する。この多層体を酸化雰囲気中
で加熱して有機物を除去した後、酸化第二銅を還元し、
窒素雰囲気中で焼成する。この方法によれば成形体中の
有機物の除去と銅配線の形成が可能になる。しかし酸化
第二銅を銅に還元する段階で体積収縮が起こるため焼成
体中に緻密な銅配線を形成することが困難であり、配線
が細かかったり、断線する問題があり、特に微細な配線
を形成することができなかった。
−２０９１４号に開示されている方法では酸化第二銅を
主原料としてペーストを作製し、これによりグリーンシ
ート上にパターン形成する。この多層体を酸化雰囲気中
で加熱して有機物を除去した後、酸化第二銅を還元し、
窒素雰囲気中で焼成する。この方法によれば成形体中の
有機物の除去と銅配線の形成が可能になる。しかし酸化
第二銅を銅に還元する段階で体積収縮が起こるため焼成
体中に緻密な銅配線を形成することが困難であり、配線
が細かかったり、断線する問題があり、特に微細な配線
を形成することができなかった。
【０００６】また、特開平２−２６７９９０号によれば
酸化第二銅と銅との重量比が４０：６０〜９５：５の範
囲内にあるペーストによりグリーンシート上にパターン
形成し、多層化したものを窒素と水蒸気からなる中性雰
囲気中で加熱することにより有機物を除去し、その後酸
化銅を還元した後、中性雰囲気中で焼成する方法が開示
されている。この方法によれば酸化第二銅の割合を減ら
すことにより、還元の段階での体積収縮を小さくするこ
とができるため、比較的緻密な配線を形成することがで
きる。しかし、この方法では銅の酸化を抑制するために
中性雰囲気中で有機物を除去する必要がある。そのため
成形体中の有機物の除去が不完全になり低分子の有機物
や炭素等が成形体中に残留するため、セラミックス成形
体の焼結が不完全になりやすく、基板の強度などの諸特
性が低下する問題があった。
酸化第二銅と銅との重量比が４０：６０〜９５：５の範
囲内にあるペーストによりグリーンシート上にパターン
形成し、多層化したものを窒素と水蒸気からなる中性雰
囲気中で加熱することにより有機物を除去し、その後酸
化銅を還元した後、中性雰囲気中で焼成する方法が開示
されている。この方法によれば酸化第二銅の割合を減ら
すことにより、還元の段階での体積収縮を小さくするこ
とができるため、比較的緻密な配線を形成することがで
きる。しかし、この方法では銅の酸化を抑制するために
中性雰囲気中で有機物を除去する必要がある。そのため
成形体中の有機物の除去が不完全になり低分子の有機物
や炭素等が成形体中に残留するため、セラミックス成形
体の焼結が不完全になりやすく、基板の強度などの諸特
性が低下する問題があった。
【０００７】
【発明が解決しようとする課題】上記問題から明らかな
ように銅を内層化したセラミックス多層体を製造するた
めには、製造過程における配線の膨張・収縮を制御する
ことにより配線の細りや断線のない緻密な導体を形成す
る方法を確立する必要がある。同時に焼成体の強度など
諸特性の低下を防止するために有機物を完全に除去する
必要がある。従って本発明の目的は導電パターンを内部
や表面に形成したセラミックス多層体の製造過程におい
て導電性ペーストの膨張・収縮を制御し、同時に基板中
の有機物を完全に除去することによって、低抵抗かつ緻
密な配線を形成可能な導電性ペーストとこれを用いたセ
ラミックス多層基板の製造方法を提供することにある。
ように銅を内層化したセラミックス多層体を製造するた
めには、製造過程における配線の膨張・収縮を制御する
ことにより配線の細りや断線のない緻密な導体を形成す
る方法を確立する必要がある。同時に焼成体の強度など
諸特性の低下を防止するために有機物を完全に除去する
必要がある。従って本発明の目的は導電パターンを内部
や表面に形成したセラミックス多層体の製造過程におい
て導電性ペーストの膨張・収縮を制御し、同時に基板中
の有機物を完全に除去することによって、低抵抗かつ緻
密な配線を形成可能な導電性ペーストとこれを用いたセ
ラミックス多層基板の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記の課題を同時に解決
したセラミックス多層基板を作るためには、導電パター
ンを内部や表面に形成したセラミックス多層体の製造過
程において導電性ペーストの膨張・収縮を制御し、同時
に基板中の有機物を完全に除去することが必要である。
又、これらの材料を同時焼成により一体化でき、なおか
つ平坦化できることが重要である。
したセラミックス多層基板を作るためには、導電パター
ンを内部や表面に形成したセラミックス多層体の製造過
程において導電性ペーストの膨張・収縮を制御し、同時
に基板中の有機物を完全に除去することが必要である。
又、これらの材料を同時焼成により一体化でき、なおか
つ平坦化できることが重要である。
【０００９】そこで本発明者らは鋭意研究を重ね、銅及
び銅酸化物を加熱した際の膨張、収縮の挙動を種々の雰
囲気下、温度範囲で調査し、これらの材料の組み合わせ
により一般的なセラミックス材料の膨張、収縮挙動に近
づけた結果、以下の材料と焼成プロセスの組み合わせに
おいて上記の目的が達成できることをみいだした。まず
導電性ペーストの原料には主として銅と酸化第一銅を用
い、その割合が９０：１０〜３０：７０であるものを用
いる。この導電性ペーストを無機組成物を含むグリーン
シート表面に所定のパターンに形成し、これを必要な枚
数積層する。次いでこの積層体を酸化雰囲気中で加熱す
ることにより有機物を除去し、さらに還元雰囲気中で加
熱することにより配線パターンを還元し、次いで不活性
または還元雰囲気中で焼成することにより平坦で信号の
伝送特性に優れるセラミックス多層基板ができる。
び銅酸化物を加熱した際の膨張、収縮の挙動を種々の雰
囲気下、温度範囲で調査し、これらの材料の組み合わせ
により一般的なセラミックス材料の膨張、収縮挙動に近
づけた結果、以下の材料と焼成プロセスの組み合わせに
おいて上記の目的が達成できることをみいだした。まず
導電性ペーストの原料には主として銅と酸化第一銅を用
い、その割合が９０：１０〜３０：７０であるものを用
いる。この導電性ペーストを無機組成物を含むグリーン
シート表面に所定のパターンに形成し、これを必要な枚
数積層する。次いでこの積層体を酸化雰囲気中で加熱す
ることにより有機物を除去し、さらに還元雰囲気中で加
熱することにより配線パターンを還元し、次いで不活性
または還元雰囲気中で焼成することにより平坦で信号の
伝送特性に優れるセラミックス多層基板ができる。
【００１０】
【発明の実施の形態】請求項１に示すように導電性ペー
ストを主として銅と酸化第一銅としたのは、この２つの
組み合わせにより酸化雰囲気中及び還元雰囲気中で加熱
した場合における膨張や収縮を抑えることができるから
である。すなわち、銅は酸化雰囲気中で加熱すると酸化
され比重が低下するために膨張し、還元雰囲気中で加熱
すると逆に比重が増加するために収縮する。一方、酸化
第一銅は酸化雰囲気中で加熱すると焼結により収縮す
る。又、還元雰囲気中で加熱すると酸化銅から銅に還元
され比重が増加するものの、酸化の段階で緻密になって
いるためにほとんど体積が変化しない。よって銅と酸化
第一銅とを組み合わせることで膨張や収縮を抑え、セラ
ミックス基板に応力がかかることによる割れや亀裂の発
生を抑制することができる。
ストを主として銅と酸化第一銅としたのは、この２つの
組み合わせにより酸化雰囲気中及び還元雰囲気中で加熱
した場合における膨張や収縮を抑えることができるから
である。すなわち、銅は酸化雰囲気中で加熱すると酸化
され比重が低下するために膨張し、還元雰囲気中で加熱
すると逆に比重が増加するために収縮する。一方、酸化
第一銅は酸化雰囲気中で加熱すると焼結により収縮す
る。又、還元雰囲気中で加熱すると酸化銅から銅に還元
され比重が増加するものの、酸化の段階で緻密になって
いるためにほとんど体積が変化しない。よって銅と酸化
第一銅とを組み合わせることで膨張や収縮を抑え、セラ
ミックス基板に応力がかかることによる割れや亀裂の発
生を抑制することができる。
【００１１】請求項２に示すように導電性ペースト中の
銅と酸化第一銅の割合を９０：１０〜３０：７０とした
のは、銅の割合が９０％を越えると酸化雰囲気中で加熱
した際の膨張が大きく基板に割れが発生し、また酸化第
一銅の割合が７０％を越えると酸化雰囲気中で加熱した
際の収縮が大きく配線に亀裂が発生するためである。請
求項３に示すように焼成の雰囲気を規定したのは、基板
及び配線中に含まれる有機物を除去するためには酸化雰
囲気中で熱処理することが必要であるためで、例えば不
活性雰囲気中や中性雰囲気中で熱処理を行った場合に
は、基板中に有機物やカーボンが残留するために基板の
焼成密度が低下したり基板の曲げ強度が低下したりす
る。又、有機物を除去する過程で酸化した信号配線層を
金属に還元するためには、還元雰囲気中で熱処理する必
要がある。さらに還元した信号配線層を酸化せずに焼結
させるためにはＮ2やＡｒなどの不活性雰囲気中、もし
くは還元雰囲気中で焼成する必要がある。
銅と酸化第一銅の割合を９０：１０〜３０：７０とした
のは、銅の割合が９０％を越えると酸化雰囲気中で加熱
した際の膨張が大きく基板に割れが発生し、また酸化第
一銅の割合が７０％を越えると酸化雰囲気中で加熱した
際の収縮が大きく配線に亀裂が発生するためである。請
求項３に示すように焼成の雰囲気を規定したのは、基板
及び配線中に含まれる有機物を除去するためには酸化雰
囲気中で熱処理することが必要であるためで、例えば不
活性雰囲気中や中性雰囲気中で熱処理を行った場合に
は、基板中に有機物やカーボンが残留するために基板の
焼成密度が低下したり基板の曲げ強度が低下したりす
る。又、有機物を除去する過程で酸化した信号配線層を
金属に還元するためには、還元雰囲気中で熱処理する必
要がある。さらに還元した信号配線層を酸化せずに焼結
させるためにはＮ2やＡｒなどの不活性雰囲気中、もし
くは還元雰囲気中で焼成する必要がある。
【００１２】実施例１〜４、比較例１，２ セラミックス基板材料としてアノーサイト結晶化ガラス
５５ｗｔ％とアルミナ４５ｗｔ％からグリーンシートを
作製した。ついで市販の銅粉末（平均粒径約２μｍ）及
び酸化第一銅粉末（平均粒径約３μｍ）にそれぞれビヒ
クルを３０ｗｔ％添加・混合し、導電性ペーストを作製
した。この導電性ペーストをグリーンシート表面に所定
のパターンにて印刷した。印刷はスクリーン印刷によっ
て行った。ついでこのグリーンシートを重ね２ｍｍとな
るように積層し、熱プレスにて１００℃、１００ｋｇｆ
／ｃｍ2の条件で圧着して一体化した。
５５ｗｔ％とアルミナ４５ｗｔ％からグリーンシートを
作製した。ついで市販の銅粉末（平均粒径約２μｍ）及
び酸化第一銅粉末（平均粒径約３μｍ）にそれぞれビヒ
クルを３０ｗｔ％添加・混合し、導電性ペーストを作製
した。この導電性ペーストをグリーンシート表面に所定
のパターンにて印刷した。印刷はスクリーン印刷によっ
て行った。ついでこのグリーンシートを重ね２ｍｍとな
るように積層し、熱プレスにて１００℃、１００ｋｇｆ
／ｃｍ2の条件で圧着して一体化した。
【００１３】その後、大気中６００℃で２時間熱処理
し、Ｈ2−Ｎ2雰囲気中３００℃で１時間還元処理し、Ｎ
2雰囲気中９００℃で３０分焼成を行いセラミックス基
板を得た。その結果を表１に示す。本発明で規定した範
囲内である実施例１〜４では配線抵抗が十分に低く、基
板や配線に割れや亀裂の発生がなかった。一方、本発明
の規定範囲外である比較例１〜２では基板や配線に亀裂
が発生した。
し、Ｈ2−Ｎ2雰囲気中３００℃で１時間還元処理し、Ｎ
2雰囲気中９００℃で３０分焼成を行いセラミックス基
板を得た。その結果を表１に示す。本発明で規定した範
囲内である実施例１〜４では配線抵抗が十分に低く、基
板や配線に割れや亀裂の発生がなかった。一方、本発明
の規定範囲外である比較例１〜２では基板や配線に亀裂
が発生した。
【００１４】
【表１】
【００１５】実施例５、比較例３〜５ 実施例１と同一の方法で導電性ペーストを内層した積層
体を作製し、表２に示す条件で焼成を行った。導電性ペ
ーストにはＣｕ：Ｃｕ2Ｏ＝５０：５０のものを使用し
た。その結果を表２に示す。本発明の規定する条件で作
製した実施例５では配線の抵抗率が十分低く、基板や配
線に変色が発生しなかった。
体を作製し、表２に示す条件で焼成を行った。導電性ペ
ーストにはＣｕ：Ｃｕ2Ｏ＝５０：５０のものを使用し
た。その結果を表２に示す。本発明の規定する条件で作
製した実施例５では配線の抵抗率が十分低く、基板や配
線に変色が発生しなかった。
【００１６】一方、本発明で規定する範囲外の条件で作
製した比較例３では、酸化雰囲気中で熱処理しなかった
ために基板中にカーボンが多く残留し、その結果基板が
灰色になり、また配線が変色し抵抗値が高くなった。
又、本発明で規定する範囲外の条件で作製した比較例４
では、還元処理をしなかったため配線が黒色を呈し、か
つ配線が一部剥離した。又、本発明で規定する範囲外の
条件で作製した比較例５では、不活性雰囲気中で焼成し
なかったため配線の酸化により黒色を呈し、かつ配線が
一部剥離した。
製した比較例３では、酸化雰囲気中で熱処理しなかった
ために基板中にカーボンが多く残留し、その結果基板が
灰色になり、また配線が変色し抵抗値が高くなった。
又、本発明で規定する範囲外の条件で作製した比較例４
では、還元処理をしなかったため配線が黒色を呈し、か
つ配線が一部剥離した。又、本発明で規定する範囲外の
条件で作製した比較例５では、不活性雰囲気中で焼成し
なかったため配線の酸化により黒色を呈し、かつ配線が
一部剥離した。
【００１７】
【表２】
【００１８】
【発明の効果】本発明により信号伝達速度をＬＳＩ等の
高速化に対応できるように導体抵抗の低いＣｕ導体が内
層化でき、また基板の特性が劣化しないため優れた電気
的特性を持つ多層セラミックス基板が得られる。
高速化に対応できるように導体抵抗の低いＣｕ導体が内
層化でき、また基板の特性が劣化しないため優れた電気
的特性を持つ多層セラミックス基板が得られる。
Claims (3)
- 【請求項１】 主として銅と酸化第一銅からなることを
特徴とする導電性ペースト。 - 【請求項２】 導電ペースト中における銅と酸化第一銅
の割合が９０：１０〜３０：７０である請求項１記載の
導電性ペースト。 - 【請求項３】 無機組成物を含むグリーンシートに、主
として銅と酸化第一銅からなる導電ペーストをもって所
定のパターンを形成し、これを必要な枚数積層した後、
酸化雰囲気中で加熱することにより有機物を除去し、つ
いで還元雰囲気中で加熱することにより配線パターンを
還元し、ついで不活性又は還元雰囲気中で焼成すること
を特徴とする導電性ペーストを用いたセラミックス多層
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16896097A JPH1116419A (ja) | 1997-06-25 | 1997-06-25 | 導電性ペースト及びこれを用いたセラミックス多層基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16896097A JPH1116419A (ja) | 1997-06-25 | 1997-06-25 | 導電性ペースト及びこれを用いたセラミックス多層基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1116419A true JPH1116419A (ja) | 1999-01-22 |
Family
ID=15877757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16896097A Withdrawn JPH1116419A (ja) | 1997-06-25 | 1997-06-25 | 導電性ペースト及びこれを用いたセラミックス多層基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1116419A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11270809B2 (en) | 2017-03-16 | 2022-03-08 | Asahi Kasei Kabushiki Kaisha | Dispersing element, method for manufacturing structure with conductive pattern using the same, and structure with conductive pattern |
| US11328835B2 (en) | 2017-03-16 | 2022-05-10 | Asahi Kasei Kabushiki Kaisha | Dispersing element, method for manufacturing structure with conductive pattern using the same, and structure with conductive pattern |
-
1997
- 1997-06-25 JP JP16896097A patent/JPH1116419A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11270809B2 (en) | 2017-03-16 | 2022-03-08 | Asahi Kasei Kabushiki Kaisha | Dispersing element, method for manufacturing structure with conductive pattern using the same, and structure with conductive pattern |
| US11328835B2 (en) | 2017-03-16 | 2022-05-10 | Asahi Kasei Kabushiki Kaisha | Dispersing element, method for manufacturing structure with conductive pattern using the same, and structure with conductive pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4795512A (en) | Method of manufacturing a multilayer ceramic body | |
| JPH0157054B2 (ja) | ||
| JP2524466B2 (ja) | 金属含有ペ―スト組成物およびそれを用いた基板の製造方法 | |
| US5062891A (en) | Metallic inks for co-sintering process | |
| JPH08161930A (ja) | 導電ペースト並びにそれを用いた導電体および多層セラミック基板 | |
| JP3351043B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH1116419A (ja) | 導電性ペースト及びこれを用いたセラミックス多層基板の製造方法 | |
| JPH06223621A (ja) | 導体ペースト組成物 | |
| JPH0812953B2 (ja) | ガラスセラミックス多層回路基板焼結体 | |
| US5167913A (en) | Method of forming an adherent layer of metallurgy on a ceramic substrate | |
| EP0312824B1 (en) | Ceramic structure with copper based conductors and method for forming such a structure | |
| JP3216260B2 (ja) | 低温焼成セラミックス多層基板及びその製造方法 | |
| JPH05167253A (ja) | 多層セラミック基板の製造方法 | |
| JP3231892B2 (ja) | 多層基板の製造方法 | |
| JPS61292392A (ja) | セラミツク配線基板の製造方法 | |
| JP4590674B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3222296B2 (ja) | 導電性インキ | |
| JPS62145896A (ja) | セラミツク銅多層配線基板の製造方法 | |
| JPH0320914B2 (ja) | ||
| JP3856946B2 (ja) | 厚膜ペースト、厚膜ペースト用無機粉末組成物、セラミック配線基板及びその製造方法、並びに半導体装置 | |
| JPH01138793A (ja) | セラミック多層回路基板 | |
| JPH0554718B2 (ja) | ||
| JPS61216393A (ja) | セラミツク多層配線基板とその製造方法 | |
| JPH05308193A (ja) | 多層セラミック基板の製造方法 | |
| JPS63230552A (ja) | 金属分散セラミツク基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040412 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |