[go: up one dir, main page]

JPH11145228A - Stacking fault inspection method and semiconductor wafer - Google Patents

Stacking fault inspection method and semiconductor wafer

Info

Publication number
JPH11145228A
JPH11145228A JP30555497A JP30555497A JPH11145228A JP H11145228 A JPH11145228 A JP H11145228A JP 30555497 A JP30555497 A JP 30555497A JP 30555497 A JP30555497 A JP 30555497A JP H11145228 A JPH11145228 A JP H11145228A
Authority
JP
Japan
Prior art keywords
stacking fault
semiconductor wafer
scanning
inspection method
scattered light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30555497A
Other languages
Japanese (ja)
Inventor
Hideki Naruoka
英樹 成岡
Yoshiko Yoshida
佳子 吉田
Hidekazu Yamamoto
秀和 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP30555497A priority Critical patent/JPH11145228A/en
Publication of JPH11145228A publication Critical patent/JPH11145228A/en
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 半導体ウェハの表面の積層欠陥の検査を、非
破壊で、能率よく行う。 【解決手段】 半導体ウェハ1の表面は、観念上、複数
のセルに分割される。半導体ウェハ1の表面に形成され
た光スポット41が、ステージ10の移動にともなって
走査される。光スポット41で照らされたセルの画像
が、高速イメージセンサ19で撮像され、画像メモリ2
0,21に、セル単位で交互に記憶される。イメージプ
ロセッサ22は、画像メモリ20,21の画像を互いに
比較し、不一致部分を探し出すことによって、半導体ウ
ェハ1の表面に存在する積層欠陥を検出する。不一致部
分の形状にもとづいて、積層欠陥とその他の異常とが識
別される。
PROBLEM TO BE SOLVED: To efficiently and non-destructively inspect a stacking fault on a surface of a semiconductor wafer. SOLUTION: The surface of a semiconductor wafer 1 is conceptually divided into a plurality of cells. A light spot 41 formed on the surface of the semiconductor wafer 1 is scanned as the stage 10 moves. The image of the cell illuminated by the light spot 41 is picked up by the high-speed image sensor 19 and is stored in the image memory 2.
0 and 21 are stored alternately in cell units. The image processor 22 compares the images in the image memories 20 and 21 with each other and searches for a mismatching portion, thereby detecting a stacking fault existing on the surface of the semiconductor wafer 1. Stacking faults and other abnormalities are identified based on the shape of the mismatched portion.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体ウェハの
積層欠陥の検査方法、および、この方法を用いて検査さ
れた半導体ウェハに関し、特に、非破壊で、しかも能率
のよい検査を実現するための改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for inspecting a stacking fault of a semiconductor wafer and a semiconductor wafer inspected by using the method, and more particularly to a method for realizing a nondestructive and efficient inspection. Regarding improvement.

【0002】[0002]

【従来の技術】積層欠陥とは、結晶の原子面の積み重ね
の順序が乱れることによって形成される面状の格子欠陥
である。チョクラルスキー(CZ)法、あるいは、エピ
タキシャル成長法などによって、結晶性の半導体ウェハ
を形成する工程では、この積層欠陥が出現することがあ
る。半導体素子が作り込まれる半導体ウェハの表面に積
層欠陥が存在すると、素子の特性を劣化させる要因とな
るので、素子の作り込みに先だって、半導体ウェハの表
面における積層欠陥の有無についての検査が行われてい
る。
2. Description of the Related Art Stacking faults are planar lattice defects formed by disturbing the stacking order of atomic planes of a crystal. In the step of forming a crystalline semiconductor wafer by the Czochralski (CZ) method or the epitaxial growth method, this stacking fault may appear. If stacking faults are present on the surface of a semiconductor wafer on which semiconductor devices are to be formed, the characteristics of the device will be degraded. ing.

【0003】図13は、半導体ウェハの表面に存在する
積層欠陥に対する検査を行うための従来の方法を示す工
程図である。図13(a)は、検査対象とされる半導体
ウェハ1の断面図であり、半導体ウェハ1の表面に、一
例として一個だけ存在する積層欠陥2の延在方向に直交
する面に沿った断面構造を模式的に示している。積層欠
陥2は、既述したように面欠陥であるので、面状の広が
りを持っている。このため、積層欠陥2は、図13
(a)に示すように、半導体ウェハ1の表面から深部へ
と侵入するように存在しており、さらに、図示を略する
が、半導体ウェハ1の表面にも沿うように存在する。
FIG. 13 is a process chart showing a conventional method for inspecting for stacking faults present on the surface of a semiconductor wafer. FIG. 13A is a cross-sectional view of the semiconductor wafer 1 to be inspected, and has a cross-sectional structure along a plane orthogonal to the extending direction of the stacking fault 2 that is present on the surface of the semiconductor wafer 1 by way of example. Is schematically shown. Since the stacking fault 2 is a surface defect as described above, it has a planar spread. For this reason, the stacking fault 2 corresponds to FIG.
As shown in (a), the semiconductor wafer 1 exists so as to penetrate from the surface of the semiconductor wafer 1 to a deep portion, and further, although not shown, exists along the surface of the semiconductor wafer 1.

【0004】図13(a)に示す半導体ウェハ1は、図
13(b)に示すように、フッ素樹脂で構成された耐腐
食性の容器153に貯留されたライト(Write)液(HF、H
NO3、Cr2O3、Cu(NO3)2・3H2O、H2O,および、CH3COOHの混
合液)等のエッチング液154へ浸漬されることによっ
て、選択的なウェットエッチング処理が施される。その
結果、半導体ウェハ1の表面において積層欠陥2が存在
する部位が、選択的にエッチングされ、選択腐食部3と
して顕在化する。
As shown in FIG. 13B, a semiconductor wafer 1 shown in FIG. 13A has a write liquid (HF, H) stored in a corrosion-resistant container 153 made of fluororesin.
Selective wet etching treatment by dipping in an etching solution 154 such as NO 3 , Cr 2 O 3 , Cu (NO 3 ) 2 .3H 2 O, a mixture of H 2 O, and CH 3 COOH) Is applied. As a result, a portion where the stacking faults 2 exist on the surface of the semiconductor wafer 1 is selectively etched, and is exposed as a selective corrosion portion 3.

【0005】その後、半導体ウェハ1は、エッチング液
154から引き上げられ、図13(c)に示すように、
光学顕微鏡(金属顕微鏡)155による表面観察に供さ
れる。すなわち、レンズ157,158によって照射光
が光スポット156として半導体ウェハ1の表面に集束
され、この光スポット156が、半導体ウェハ1の表面
に沿って走査(スキャン)される。光スポット156を
走査しつつ、選択腐食部3の観察を行うことによって、
半導体ウェハ1の表面全体にわたる積層欠陥2の検査が
遂行される。
After that, the semiconductor wafer 1 is pulled up from the etching solution 154, and as shown in FIG.
The optical microscope (metallic microscope) 155 is used for surface observation. That is, the irradiation light is focused on the surface of the semiconductor wafer 1 by the lenses 157 and 158 as a light spot 156, and the light spot 156 is scanned (scanned) along the surface of the semiconductor wafer 1. By observing the selective corrosion portion 3 while scanning the light spot 156,
An inspection for stacking faults 2 over the entire surface of the semiconductor wafer 1 is performed.

【0006】[0006]

【発明が解決しようとする課題】従来の方法は、上記し
たように、半導体ウェハ1の表面に、選択腐食部3を形
成することによって、光学顕微鏡155による積層欠陥
2の検査を可能としている。すなわち、従来の方法は破
壊検査であって、検査対象としての半導体ウェハ1に損
傷を加えることなしには、積層欠陥2の検出ができない
という問題点があった。
In the conventional method, as described above, by forming the selective corrosion portion 3 on the surface of the semiconductor wafer 1, it is possible to inspect the stacking fault 2 by the optical microscope 155. That is, the conventional method is a destructive inspection, and there is a problem that the stacking fault 2 cannot be detected without damaging the semiconductor wafer 1 to be inspected.

【0007】また、エッチング液154にはクロム等の
重金属が含まれるので、重金属汚染を生起しないため
に、検査は、半導体ウェハ1の製造および半導体ウェハ
1を用いた半導体装置の製造が行われるクリーンルーム
の外で、すなわちオフラインで行われていた。このた
め、作業の効率が悪いという問題点があった。さらに、
すべての作業が人手に頼らざるを得ず、このことも作業
の能率の低下をもたらしていた。また、光学顕微鏡15
5を用いた目視観察を通じて検査が行われるために、10
μm程度以上の大きさの積層欠陥2しか検出できないと
いう、検査精度上の問題点もあった。
In addition, since the etching solution 154 contains heavy metals such as chromium, inspection is performed in a clean room in which the manufacture of the semiconductor wafer 1 and the manufacture of semiconductor devices using the semiconductor wafer 1 are performed so as not to cause heavy metal contamination. Was done outside, ie offline. For this reason, there was a problem that work efficiency was poor. further,
All work had to be done manually, which also led to reduced work efficiency. In addition, the optical microscope 15
In order for the inspection to be performed through visual observation using 5, 10
There is also a problem in inspection accuracy that only stacking faults 2 having a size of about μm or more can be detected.

【0008】この発明は、従来の方法における上記した
問題点を解消するためになされたもので、半導体ウェハ
の表面の積層欠陥の検査を、非破壊で、しかも、能率よ
く行うことを可能にする積層欠陥検査方法を得ることを
目的とし、さらに、この方法を用いて検査された半導体
ウェハを提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems in the conventional method, and enables non-destructive and efficient inspection of stacking faults on the surface of a semiconductor wafer. It is an object of the present invention to obtain a stacking fault inspection method and to provide a semiconductor wafer inspected by using this method.

【0009】[0009]

【課題を解決するための手段】第1の発明の方法は、半
導体ウェハの表面に存在する積層欠陥の検査を行う積層
欠陥検査方法において、前記表面を、当該表面上に配列
する複数のセルに、観念上分割する工程と、前記複数の
セルの少なくとも一つを照射可能な光スポットを、前記
表面に沿って走査させることによって、前記複数のセル
を一つずつ逐次照射する走査工程と、前記走査工程にあ
わせて、前記光スポットで照射される前記複数のセル
を、一つずつ逐次撮像する撮像工程と、前記撮像工程で
撮像された画像を記憶する記憶工程と、前記記憶工程で
記憶された画像を、前記複数のセルの中の異なる2つの
間で比較し、不一致部分を探し出すことによって、前記
表面に存在する前記積層欠陥を含む異常を検出する異常
検出工程と、を備える。
According to a first aspect of the present invention, there is provided a method for inspecting a stacking fault present on a surface of a semiconductor wafer, wherein the surface is divided into a plurality of cells arranged on the surface. , The step of conceptually dividing, and the light spot capable of irradiating at least one of the plurality of cells, by scanning along the surface, the scanning step of sequentially irradiating the plurality of cells one by one, In accordance with the scanning step, an imaging step of sequentially imaging the plurality of cells irradiated with the light spot one by one, a storage step of storing an image captured in the imaging step, and a storage step of storing the image captured in the storage step. Comparing the two images among the two different cells among the plurality of cells, and searching for an inconsistency, thereby detecting an abnormality including the stacking fault present on the surface. .

【0010】第2の発明の方法では、第1の発明の積層
欠陥検査方法において、前記異常検出工程が、前記画像
における前記不一致部分の形状が、あらかじめ設定され
た前記積層欠陥に固有の形状の範囲の中にあるか否かを
判定することにより、前記積層欠陥のみを選択的に検出
する工程を、備える。
In a second aspect of the present invention, in the stacking fault inspection method of the first aspect, the abnormality detecting step includes a step of setting the shape of the mismatched portion in the image to a predetermined shape unique to the stacking fault. A step of selectively detecting only the stacking fault by determining whether or not the stacking fault is within the range.

【0011】第3の発明の方法は、第1または第2の発
明の積層欠陥検査方法において、前記走査工程に先立っ
て、前記半導体ウェハに、酸素雰囲気の中で、しかも、
1000℃以下の温度で、ドライ酸化を実行することに
より、前記表面に膜厚200オングストローム以上の半
導体酸化膜を形成する工程を、さらに備える。
[0011] A third aspect of the present invention is the stacking fault inspection method according to the first or second aspect, wherein the semiconductor wafer is placed on the semiconductor wafer in an oxygen atmosphere prior to the scanning step.
Forming a semiconductor oxide film having a thickness of 200 Å or more on the surface by performing dry oxidation at a temperature of 1000 ° C. or less.

【0012】第4の発明の方法は、第1または第2の発
明の積層欠陥検査方法において、前記走査工程に先立っ
て、前記半導体ウェハに、アンモニアガス雰囲気の中
で、しかも、1000℃以下の温度で、アニールを実行
することにより、前記表面に膜厚200オングストロー
ム以上の半導体窒化膜を形成する工程を、さらに備え
る。
According to a fourth aspect of the present invention, in the stacking fault inspection method of the first or second aspect, prior to the scanning step, the semiconductor wafer is placed in an ammonia gas atmosphere at 1000 ° C. or lower. Forming a semiconductor nitride film having a thickness of 200 Å or more on the surface by performing annealing at a temperature.

【0013】第5の発明の方法は、半導体ウェハの表面
に存在する積層欠陥の検査を行う積層欠陥検査方法にお
いて、レーザ光を前記表面に斜め方向から照射すること
によって形成される光スポットを、前記表面に沿って走
査させる走査工程と、前記走査工程の中で、前記レーザ
光の散乱光を検出する散乱光検出工程と、前記散乱光検
出工程における検出結果を記憶する記憶工程と、前記記
憶工程で記憶された検出結果にもとづいて、前記表面に
存在する前記積層欠陥を含む異常を検出する異常検出工
程と、を備える。
According to a fifth aspect of the present invention, in the stacking fault inspection method for checking stacking faults present on the surface of a semiconductor wafer, a light spot formed by irradiating the surface with laser light in an oblique direction is provided. A scanning step of scanning along the surface, a scattered light detection step of detecting scattered light of the laser light in the scanning step, a storage step of storing a detection result in the scattered light detection step, and the storage An abnormality detection step of detecting an abnormality including the stacking fault present on the surface based on the detection result stored in the step.

【0014】第6の発明の方法では、第5の発明の積層
欠陥検査方法において、前記異常検出工程が、前記検出
結果にもとづいて、前記表面における前記散乱光が検出
された部位のパターン形状が、あらかじめ設定された前
記積層欠陥に固有の形状の範囲の中にあるか否かを判定
することにより、前記積層欠陥のみを選択的に検出する
工程を、備える。
According to a sixth aspect of the present invention, in the stacking fault inspection method of the fifth aspect, the abnormality detecting step includes, based on the detection result, changing a pattern shape of a portion of the surface where the scattered light is detected. A step of selectively detecting only the stacking fault by determining whether or not the stacking fault is within a predetermined range of the shape unique to the stacking fault.

【0015】第7の発明の方法では、第5または第6の
発明の積層欠陥検査方法において、前記半導体ウェハの
少なくとも表面に存在する半導体層が、面方位{100}の
単結晶半導体層であり、当該単結晶半導体層の表面に沿
って直交する二つの<110>方向の一つに沿って延在する
積層欠陥に対して、前記散乱光の強度が最も高くなる前
記レーザ光の入射方向を特定入射方向とし、最も散乱強
度の高い散乱方向を特定散乱方向とし、前記走査工程
が、第1走査工程と、その後に実行される第2走査工程
とを備え、前記散乱光検出工程が、第1散乱光検出工程
と、その後に実行される第2散乱光検出工程とを備え、
前記第1走査工程では、前記レーザ光を前記特定入射方
向から前記表面に照射し、形成される前記光スポットを
前記表面に沿って走査させ、前記第1散乱光検出工程で
は、前記第1走査工程の中で、前記特定散乱方向の散乱
光を検出し、前記第2走査工程では、前記特定入射方向
に対して前記表面に沿って90度回転した方向から前記
レーザ光を前記表面に照射し、形成される前記光スポッ
トを前記表面に沿って走査させ、前記第2散乱光検出工
程では、前記第2走査工程の中で、前記特定散乱方向に
対して前記表面に沿って90度回転した方向の散乱光を
検出する。
According to a seventh aspect of the present invention, in the stacking fault inspection method of the fifth or sixth aspect, the semiconductor layer present on at least the surface of the semiconductor wafer is a single crystal semiconductor layer having a plane orientation of {100}. For stacking faults extending along one of two <110> directions orthogonal to each other along the surface of the single crystal semiconductor layer, the incident direction of the laser light at which the intensity of the scattered light is highest is The specific incident direction, the scattering direction having the highest scattering intensity is defined as the specific scattering direction, and the scanning step includes a first scanning step and a second scanning step performed thereafter, and the scattered light detection step includes A first scattered light detection step and a second scattered light detection step executed thereafter;
In the first scanning step, the laser light is irradiated on the surface from the specific incident direction, and the formed light spot is scanned along the surface, and in the first scattered light detection step, the first scanning is performed. In the step, scattered light in the specific scattering direction is detected, and in the second scanning step, the surface is irradiated with the laser light from a direction rotated by 90 degrees along the surface with respect to the specific incident direction. Scanning the formed light spot along the surface, and in the second scattered light detection step, in the second scanning step, rotated by 90 degrees along the surface with respect to the specific scattering direction. The scattered light in the direction is detected.

【0016】第8の発明の方法では、第2または第6の
発明の積層欠陥検査方法において、前記半導体ウェハの
少なくとも表面に存在する半導体層が、面方位{100}の
単結晶半導体層であり、前記走査工程において、前記光
スポットの走査方向が、前記単結晶半導体層の表面に沿
って直交する二つの<110>方向の一つに設定される。
According to an eighth aspect of the present invention, in the stacking fault inspection method of the second or sixth aspect, the semiconductor layer present on at least the surface of the semiconductor wafer is a single-crystal semiconductor layer having a plane orientation of {100}. In the scanning step, a scanning direction of the light spot is set to one of two <110> directions orthogonal to each other along a surface of the single crystal semiconductor layer.

【0017】第9の発明の半導体ウェハは、第1ないし
第8のいずれかの発明の積層欠陥検査方法を用いて検査
されることにより、前記積層欠陥が存在しないものとし
て選別される。
The semiconductor wafer according to the ninth aspect is inspected by using the stacking fault inspection method according to any one of the first to eighth aspects, so that the semiconductor wafer is classified as having no stacking fault.

【0018】第10の発明の半導体ウェハは、第1ない
し第8のいずれかの発明の積層欠陥検査方法を用いて検
査されることにより、前記異常の存在位置が明らかにさ
れる。
The semiconductor wafer according to the tenth aspect of the present invention is inspected by using the stacking fault inspection method according to any one of the first to eighth aspects, whereby the location of the abnormality is clarified.

【0019】[0019]

【発明の実施の形態】<実施の形態1>図1は、実施の
形態1〜3の検査方法を、自動で効率よく、かつ高い精
度で実現する検査装置の構成を示すブロック図である。
この検査装置101そのものは、半導体ウェハの上に半
導体素子が作り込まれた後の検査に用いられる従来周知
の装置と同様に構成される。すなわち、装置101に
は、ステージ10が備わっており、検査対象としての半
導体ウェハ1は、このステージ10の上に載置される。
ステージ10の上方には、光源11が備わっており、こ
の光源11で生成された照射光は、レンズ12、ハーフ
ミラー14,27、および対物レンズ13を通過するこ
とによって、半導体ウェハ1の表面に光スポット41を
形成する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS <First Embodiment> FIG. 1 is a block diagram showing a configuration of an inspection apparatus for automatically and efficiently realizing the inspection methods of the first to third embodiments with high accuracy.
The inspection apparatus 101 itself has the same configuration as a conventionally known apparatus used for inspection after semiconductor elements are formed on a semiconductor wafer. That is, the apparatus 101 includes the stage 10, and the semiconductor wafer 1 to be inspected is placed on the stage 10.
Above the stage 10, a light source 11 is provided, and irradiation light generated by the light source 11 passes through the lens 12, the half mirrors 14, 27, and the objective lens 13 to be applied to the surface of the semiconductor wafer 1. A light spot 41 is formed.

【0020】光源11は、例えば530nmの波長の光を生
成するHgXe(水銀キセノン)ランプである。照射光の光
軸は、半導体ウェハ1の表面に垂直であり、その結果、
反射光の光軸も半導体ウェハ1の表面に垂直となる。反
射光は、対物レンズ13、ハーフミラー27を通過した
後、ハーフミラー14で反射されることによって、倍率
変換用のレンズ15、16,17へ向かうように、その
方向が曲げられる。
The light source 11 is, for example, a HgXe (mercury xenon) lamp that generates light having a wavelength of 530 nm. The optical axis of the irradiating light is perpendicular to the surface of the semiconductor wafer 1, and as a result,
The optical axis of the reflected light is also perpendicular to the surface of the semiconductor wafer 1. The reflected light passes through the objective lens 13 and the half mirror 27 and is reflected by the half mirror 14, whereby the direction of the reflected light is bent so as to travel to the magnification conversion lenses 15, 16, and 17.

【0021】レンズ15、16,17を通過した反射光
は、ハーフミラー18で二方向へ分岐されることによっ
て、カメラ23と高速イメージセンサ19との双方に入
射する。カメラ23と高速イメージセンサ19は、入射
された反射光を感知することによって、半導体ウェハ1
の表面の光スポット41に照らされた領域の画像を、リ
アルタイムで撮像する。
The reflected light passing through the lenses 15, 16 and 17 is split into two directions by the half mirror 18, and is incident on both the camera 23 and the high-speed image sensor 19. The camera 23 and the high-speed image sensor 19 detect the incident reflected light, and
An image of the area illuminated by the light spot 41 on the surface of the camera is captured in real time.

【0022】ステージ10は、水平二方向X,Yに沿っ
た並進移動、鉛直軸周りの回転方向θに沿った回転移
動、鉛直方向Zに沿った並進移動が可能である。そし
て、これらの方向に沿ったステージ10の動きは、制御
部31によって制御される。制御部31は、ステージ1
0を例えばX方向に沿って反復的に往復移動させつつ、
徐々にY方向へと移動させることによって、光スポット
41が半導体ウェハ1の表面全体にわたって走査するこ
とを可能にする。
The stage 10 is capable of translation along two horizontal directions X and Y, rotation along a rotation direction θ about a vertical axis, and translation along a vertical direction Z. The movement of the stage 10 along these directions is controlled by the control unit 31. The control unit 31 includes a stage 1
While repeatedly reciprocating 0 along the X direction, for example,
The gradual movement in the Y direction allows the light spot 41 to scan over the entire surface of the semiconductor wafer 1.

【0023】この走査の過程で、高速イメージセンサ1
9で捕らえられた画像は、二つの画像メモリ20,21
へと交互に更新しつつ記憶される。そして、イメージプ
ロセッサ22は、二つの画像メモリ20,21の画像を
互いに比較することによって、積層欠陥2を検出する。
高速イメージセンサ19およびカメラ23は、ディスプ
レー画面24へも接続されており、これらが捕らえた画
像を、ディスプレー画面24へと拡大して映し出し、目
視観察に供することも可能となっている。
In the course of this scanning, the high-speed image sensor 1
9 are stored in two image memories 20, 21.
Is stored while being alternately updated. Then, the image processor 22 detects the stacking fault 2 by comparing the images of the two image memories 20 and 21 with each other.
The high-speed image sensor 19 and the camera 23 are also connected to a display screen 24, and an image captured by the high-speed image sensor 19 and the camera 23 can be enlarged and displayed on the display screen 24 for visual observation.

【0024】装置101には、画像の撮像を可能にする
照射光を供給する光源11の他に、オートフォーカス機
能を実現するための別の光源25が備わっている。光源
25は、例えば650nm〜700nmの波長の光を生成する。生
成された光は、レンズ26、ハーフミラー28,27、
および、対物レンズ13を通過して、光スポット41と
同様に、半導体ウェハ1の上に光スポットを形成する。
そして、その反射光が、対物レンズ13、ハーフミラー
27,28、および、レンズ29を通過した後に、オー
トフォーカスセンサとして機能する光センサ30へと入
射する。
The apparatus 101 is provided with another light source 25 for realizing an auto-focus function, in addition to the light source 11 for supplying irradiation light for enabling image pickup. The light source 25 generates light having a wavelength of, for example, 650 nm to 700 nm. The generated light is transmitted through a lens 26, half mirrors 28 and 27,
Then, the light spot is formed on the semiconductor wafer 1 through the objective lens 13 in the same manner as the light spot 41.
Then, the reflected light passes through the objective lens 13, the half mirrors 27 and 28, and the lens 29, and then enters the optical sensor 30 functioning as an autofocus sensor.

【0025】光センサ30は、入射した反射光を通じ
て、半導体ウェハ1の表面に、対物レンズ13を通過し
た光が焦点を結んでいるか否かを検知し、検知した結果
を制御部31へと供給する。制御部31は、供給された
結果にもとづいて、対物レンズ13を通過した光が半導
体ウェハ1の表面に焦点を結ぶように、ステージ10の
鉛直方向Zの位置を制御する。その結果、光源11が生
成した照射光の光スポット41は、常に半導体ウェハ1
の表面に焦点を結ぶこととなる。
The optical sensor 30 detects whether or not the light passing through the objective lens 13 is focused on the surface of the semiconductor wafer 1 through the incident reflected light, and supplies the detected result to the control unit 31. I do. The control unit 31 controls the position of the stage 10 in the vertical direction Z based on the supplied result so that the light passing through the objective lens 13 is focused on the surface of the semiconductor wafer 1. As a result, the light spot 41 of the irradiation light generated by the light source 11 is always
Will be focused on the surface.

【0026】図2は、半導体ウェハ1の表面の全体にわ
たって光スポット41を走査する手順を示す動作説明図
である。この例では、半導体ウェハ1の表面は、その面
方位が{100}となるように配向しており、表面に沿って
直交する二つの<110>方向に相当するX,Y方向に沿っ
て走査が行われる。すなわち、光スポット41は、X方
向の走査線40に沿って、半導体ウェハ1の一端から他
端へとわたる走査を反復すると同時に、走査線40をY
方向に沿って段階的にシフトさせて行く。
FIG. 2 is an operation explanatory view showing a procedure for scanning the light spot 41 over the entire surface of the semiconductor wafer 1. In this example, the surface of the semiconductor wafer 1 is oriented so that its plane orientation is {100}, and is scanned along X and Y directions corresponding to two <110> directions orthogonal to each other along the surface. Is performed. That is, the light spot 41 repeats the scanning from one end of the semiconductor wafer 1 to the other end along the scanning line 40 in the X direction, and at the same time, sets the scanning line 40 to the Y direction.
Shift gradually along the direction.

【0027】言い換えると、光スポット41の走査は、
例えば、X方向を主走査方向とし、Y方向を副走査方向
として行われる。その結果、半導体ウェハ1の表面全体
にわたる光スポット41の走査が遂行される。なお、光
スポット41の移動は、半導体ウェハ1に相対的な移動
であり、既述したように、制御部31がステージ10
を、X,Y方向に沿って移動させることによって、光ス
ポット41の走査が実現する。
In other words, the scanning of the light spot 41 is
For example, the X direction is set as the main scanning direction, and the Y direction is set as the sub scanning direction. As a result, scanning of the light spot 41 over the entire surface of the semiconductor wafer 1 is performed. The movement of the light spot 41 is a movement relative to the semiconductor wafer 1, and as described above, the control unit 31
Is moved along the X and Y directions to realize scanning of the light spot 41.

【0028】図3は、図2に描かれる半導体ウェハ1の
表面の一部の領域Aを拡大して示す拡大図である。図3
に示すように、半導体ウェハ1の表面は、主、副走査方
向であるX,Y方向に沿ってマトリクス状に配列する領
域(ここでは、「セル」と称する)に、観念上分割され
る。セルの形状および大きさは、例えば、一辺が数mmの
幅の矩形である。
FIG. 3 is an enlarged view showing a partial region A on the surface of the semiconductor wafer 1 shown in FIG. FIG.
As shown in (1), the surface of the semiconductor wafer 1 is conceptually divided into regions (here, referred to as “cells”) arranged in a matrix along the X and Y directions that are the main and sub scanning directions. The shape and size of the cell is, for example, a rectangle having a width of several mm on one side.

【0029】光スポット41は、走査にともなって、一
つのセルから隣接するつぎのセルへと、順次移動してゆ
く。すなわち、光スポット41は、走査線40に沿って
移動する過程の中で、例えばセル42、43,45の順
序で、各セルを順次照らし出す。図3では、光スポット
41は、現時点において、セル43を照らし出す位置に
ある。光源11によって作り出される光スポット41の
広がりは、一つのセルを十分に覆い得るだけの大きさ、
例えば直径において、十mm程度の大きさに設定される。
The light spot 41 sequentially moves from one cell to the next adjacent cell with scanning. That is, the light spot 41 sequentially illuminates each cell in the process of moving along the scanning line 40, for example, in the order of the cells 42, 43, and 45. In FIG. 3, the light spot 41 is at a position that illuminates the cell 43 at the present time. The spread of the light spot 41 created by the light source 11 is large enough to cover one cell,
For example, the diameter is set to about 10 mm.

【0030】光スポット41がセル42を照らし出して
いる間に、セル42の画像が高速イメージセンサ19に
よって撮像され、画像メモリ20,21のいずれか一方
へと記憶される。また、光スポット41が、つぎのセル
43を照らし出している間に、セル43の画像が高速イ
メージセンサ19によって撮像され、画像メモリ20,
21の中の、一つ前のセルであるセル42の画像が記憶
されない一方へと記憶される。
While the light spot 41 illuminates the cell 42, an image of the cell 42 is captured by the high-speed image sensor 19 and stored in one of the image memories 20 and 21. Further, while the light spot 41 illuminates the next cell 43, an image of the cell 43 is captured by the high-speed image sensor 19, and the image memory 20,
The image of the cell 42 which is the immediately preceding cell in the cell 21 is stored in the other cell.

【0031】以下同様にして、画像メモリ20,21に
は、光スポット41の走査にともなって、照射されるセ
ルの画像が交互に記憶される。画像メモリ20,21の
各々は、読み書き自在であり、一つのセルの画像を記憶
するに足るだけの記憶容量を有している。図3に示すよ
うに、半導体ウェハ1の表面に積層欠陥2が存在する
と、それが属するセルの画像の中に、輝度の違った部分
として反映されることとなる。半導体ウェハ1の表面が
{100}方向に配向している場合には、積層欠陥2の映像
は、二つの<110>方向のいずれかに沿って延在する線状
の領域として映し出される。
In the same manner, the images of the irradiated cells are alternately stored in the image memories 20 and 21 as the light spot 41 is scanned. Each of the image memories 20, 21 is readable and writable, and has a storage capacity sufficient to store an image of one cell. As shown in FIG. 3, when a stacking fault 2 exists on the surface of the semiconductor wafer 1, the stacking fault 2 is reflected as a portion having a different luminance in an image of a cell to which the stacking fault 2 belongs. The surface of the semiconductor wafer 1
When the stacking fault 2 is oriented in the {100} direction, the image of the stacking fault 2 is displayed as a linear region extending along one of the two <110> directions.

【0032】図4は、イメージプロセッサ22による画
像比較の手順を示す動作説明図である。図4の例では、
画像メモリ20にはセル42の画像が記憶されており、
画像メモリ21にはセル43の画像が記憶されている。
一つのセルの画像は、マトリクス状に配列する多数の画
素48によって構成される。画素48は画像の構成単位
であり、その幅は、半導体ウェハ1の表面に沿った幅に
換算して、例えば0.2μm程度に微小である。すなわち、
装置101を用いることによって、半導体ウェハ1の表
面を、0.2μm程度の解像度をもって、撮像することが可
能である。
FIG. 4 is an operation explanatory diagram showing a procedure of image comparison by the image processor 22. In the example of FIG.
The image of the cell 42 is stored in the image memory 20,
The image memory 21 stores an image of the cell 43.
An image of one cell is constituted by a large number of pixels 48 arranged in a matrix. The pixel 48 is a constituent unit of an image, and its width is minute, for example, about 0.2 μm in terms of the width along the surface of the semiconductor wafer 1. That is,
By using the apparatus 101, the surface of the semiconductor wafer 1 can be imaged with a resolution of about 0.2 μm.

【0033】イメージプロセッサ22は、二つの画像メ
モリ20,21に記憶される画像を互いに比較する。画
像の比較は、各々の対応する画素48の間で、輝度を対
比することによって行われる。図4の例では、画像メモ
リ20に記憶されるセル42の画像には、Y方向に沿っ
て延在する積層欠陥2が反映されており、画像メモリ2
1に記憶されるセル43の画像には、X方向に沿って延
在する別の積層欠陥2が反映されている。
The image processor 22 compares the images stored in the two image memories 20 and 21 with each other. The comparison of the images is made by comparing the brightness between each corresponding pixel 48. In the example of FIG. 4, the image of the cell 42 stored in the image memory 20 reflects the stacking fault 2 extending in the Y direction.
The image of the cell 43 stored in 1 reflects another stacking fault 2 extending along the X direction.

【0034】イメージプロセッサ22は、セル42の積
層欠陥2に相当する領域の各画素と、それに対応するセ
ル43の領域46の各画素との対比を通じて、セル42
に存在する積層欠陥2を検出する。同様に、セル43の
積層欠陥2に相当する領域の各画素と、それに対応する
セル42の領域47の各画素との対比を通じて、セル4
3に存在する積層欠陥2が検出される。
The image processor 22 compares each pixel in the area corresponding to the stacking fault 2 of the cell 42 with each pixel in the area 46 of the cell 43 corresponding to the stacking fault 2.
Is detected. Similarly, by comparing each pixel of the area corresponding to the stacking fault 2 of the cell 43 with each pixel of the area 47 of the cell 42 corresponding thereto, the cell 4
The stacking fault 2 existing in 3 is detected.

【0035】検出された積層欠陥2の位置、あるいは、
積層欠陥2を含むセルの位置が、例えば座標値等で表現
されて、イメージプロセッサ22に内蔵される記憶部に
記憶され、必要に応じて出力される。装置101を操作
するオペレータは、出力されるデータを読み取ることに
よって、半導体ウェハ1の表面に存在する積層欠陥2の
位置、あるいは、積層欠陥2を含むセルの位置を把握す
ることができる。
The position of the detected stacking fault 2 or
The position of the cell including the stacking fault 2 is represented by, for example, a coordinate value or the like, stored in a storage unit built in the image processor 22, and output as needed. An operator who operates the apparatus 101 can grasp the position of the stacking fault 2 existing on the surface of the semiconductor wafer 1 or the position of the cell including the stacking fault 2 by reading the output data.

【0036】検査を済ませた半導体ウェハ1は、例え
ば、積層欠陥2を含む不良品と、含まない良品とに選別
され、良品のみが出荷される。あるいは、良品、不良品
を問わず、すべての半導体ウェハ1を、積層欠陥2の位
置に関するデータとともに出荷することも可能である。
半導体ウェハ1を納入した半導体装置メーカでは、半導
体ウェハ1に所定の半導体素子を作り込んだ後に、積層
欠陥2を含む半導体チップと、含まない半導体チップと
を選別し、積層欠陥2を含まない良品の半導体チップの
みを、半導体装置の製造に供することができる。
The inspected semiconductor wafer 1 is sorted into, for example, a defective product including the stacking fault 2 and a non-defective product not including the stacking fault 2, and only the non-defective product is shipped. Alternatively, it is possible to ship all the semiconductor wafers 1 irrespective of whether they are good or defective, together with data on the position of the stacking fault 2.
A semiconductor device maker that has delivered a semiconductor wafer 1 sorts a semiconductor chip including a stacking fault 2 and a semiconductor chip not including the stacking fault 2 after forming predetermined semiconductor elements in the semiconductor wafer 1, and determines a non-defective product including no stacking fault 2 Only the semiconductor chip described above can be used for manufacturing a semiconductor device.

【0037】セルを、半導体チップとして切り出される
ことが予定されている領域、すなわち、仮想チップにそ
のまま対応するように設定するか、あるいは、仮想チッ
プをさらに複数個に分割した領域に対応させることによ
って、半導体チップの選別を一層容易に行うことができ
る。このときには、積層欠陥2の位置に関するデータと
して、積層欠陥2を含むセルの位置に関するデータのみ
が供されれば足りる。
By setting the cell so as to correspond to a region to be cut out as a semiconductor chip, that is, a virtual chip as it is, or to correspond to a region obtained by further dividing the virtual chip into a plurality of parts. In addition, the sorting of the semiconductor chips can be performed more easily. At this time, it is sufficient that only data relating to the position of the cell including the stacking fault 2 is provided as data relating to the position of the stacking fault 2.

【0038】装置101では、解像度を0.2μm程度にま
で高めることが可能であるため、装置101を用いるこ
とによって、0.5μm程度の大きさの積層欠陥2を検出す
ることが可能である。すなわち、装置101を用いるこ
とによって、検査精度を従来の方法に比べて飛躍的に高
めることが可能である。しかも、半導体ウェハ1に損傷
を加えることなく、非破壊で、検査を行うことができる
という利点がある。非破壊であるため、検査後の半導体
ウェハ1を、半導体素子の製造に供することが可能であ
る。このことは、半導体ウェハ1の全品検査を可能にす
る。
Since the resolution of the device 101 can be increased to about 0.2 μm, the stacking fault 2 having a size of about 0.5 μm can be detected by using the apparatus 101. That is, by using the device 101, the inspection accuracy can be dramatically improved as compared with the conventional method. In addition, there is an advantage that the inspection can be performed in a non-destructive manner without damaging the semiconductor wafer 1. Since it is non-destructive, the semiconductor wafer 1 after the inspection can be used for manufacturing semiconductor elements. This enables inspection of all the semiconductor wafers 1.

【0039】また、重金属を含む薬液を使用する必要が
ないので、クリーンルームの中で、すなわちインライン
で検査を行うことができる。このため、作業の効率が向
上するという利点が得られる。さらに、すべての作業が
人手を介することなく、自動で行われるので、この点で
も作業効率が改善される。
In addition, since it is not necessary to use a chemical solution containing a heavy metal, the inspection can be performed in a clean room, that is, inline. For this reason, there is an advantage that the work efficiency is improved. Further, since all operations are performed automatically without human intervention, the operation efficiency is improved in this respect as well.

【0040】なお、半導体ウェハ1に、積層欠陥2以外
の異常、例えば、他の形態の欠陥、表面の傷、異物など
が存在する可能性があって、これらの異常をも検出する
必要がある場合、あるいは、これらの異常と積層欠陥2
とを識別する必要がある場合にも、装置101を用いた
方法は容易に対応可能である。積層欠陥2以外のこれら
の異常も、図4に示した要領で画像の対比を行うことに
よって、検出することが可能である。
It is to be noted that the semiconductor wafer 1 may have an abnormality other than the stacking fault 2, for example, a defect of another form, a surface scratch, a foreign matter, etc., and it is necessary to detect these abnormalities. Or these abnormalities and stacking fault 2
The method using the device 101 can easily cope with the case where it is necessary to identify These abnormalities other than the stacking fault 2 can be detected by comparing the images in the manner shown in FIG.

【0041】また、既述したように、半導体ウェハ1の
表面が{100}方向に配向している場合には、積層欠陥2
の映像は、二つの<110>方向のいずれかに沿って延在す
る線状の領域として映し出される。このため、画像メモ
リ20,21に記憶されたセルの画像の中に映し出され
る様々な形態の異常の中から、表面に沿って直交する二
つの<110>方向のいずれかに、線状に延在する映像とし
て反映された異常を探し出すことによって、検出された
各種の異常の中から積層欠陥2を、他と識別することが
可能である。
As described above, when the surface of the semiconductor wafer 1 is oriented in the {100} direction, the stacking fault 2
Is displayed as a linear region extending along one of the two <110> directions. For this reason, from various types of abnormalities shown in the image of the cell stored in the image memories 20 and 21, linearly extend in any one of two orthogonal <110> directions along the surface. By searching for an abnormality reflected as an existing image, it is possible to identify the stacking fault 2 from other detected abnormalities.

【0042】この処理は、イメージプロセッサ22によ
って、容易に、かつ光スポット41の走査に同期した高
速度で、実行可能である。また、様々な異常の中で、積
層欠陥2のみを選択的に検出することも可能である。特
に、走査線40の方向を、図2に示したように、二つの
<110>方向のいずれかに一致させるときには、積層欠陥
2の選別がより容易であるという利点が得られる。
This processing can be easily executed by the image processor 22 at a high speed synchronized with the scanning of the light spot 41. Further, it is also possible to selectively detect only the stacking fault 2 among various abnormalities. In particular, as shown in FIG.
When matching with any of the <110> directions, there is an advantage that the sorting of the stacking fault 2 is easier.

【0043】また、積層欠陥2等を含むセルの位置が、
データとして記憶されるので、光スポット41の走査が
完了した後に、記憶されたデータにもとづいて、例えば
積層欠陥2が見出されたセルの位置に、再度、光スポッ
ト41の位置を合わせ、カメラ23または高速イメージ
センサ19で撮像されるそのセルの画像を、ディスプレ
ー画面24に映し出し、オペレータの目視によって、積
層欠陥2であるか否かを、さらに確認することも可能で
ある。すなわち、積層欠陥2の選別の精度を、目視によ
って、さらに高めることも可能である。
The position of the cell containing the stacking fault 2 and the like is
Since the light spot 41 is stored as data, after the scanning of the light spot 41 is completed, the position of the light spot 41 is again adjusted to the position of the cell where the stacking fault 2 is found based on the stored data, for example. It is also possible to project an image of the cell picked up by 23 or the high-speed image sensor 19 on a display screen 24 and visually check whether or not it is a stacking fault 2 by an operator's visual observation. That is, the accuracy of sorting the stacking faults 2 can be further increased visually.

【0044】<実施の形態2>図5は、実施の形態2の
方法において、検査対象としての半導体ウェハ1に施さ
れる前処理の工程を示す工程図である。前処理では、図
5(a)に示すように準備された半導体ウェハ1に、酸
素雰囲気中で、1000゜C以下の温度の下で、ドライ酸化処
理が施される。その結果、図5(b)に示すように、半
導体ウェハ1を傷つけることなく、非破壊で、半導体ウ
ェハ1の表面の上に、酸化膜4が形成される。半導体ウ
ェハ1の表面に存在する積層欠陥2は、酸化膜4で覆わ
れることとなる。酸化膜4の厚さTは、望ましくは、20
0オングストローム以上に設定される。半導体ウェハ1
がシリコンウェハである場合には、酸化膜4はシリコン
酸化膜として形成される。
<Second Embodiment> FIG. 5 is a process diagram showing a pre-processing step applied to a semiconductor wafer 1 to be inspected in a method according to a second embodiment. In the pretreatment, the semiconductor wafer 1 prepared as shown in FIG. 5A is subjected to a dry oxidation treatment in an oxygen atmosphere at a temperature of 1000 ° C. or less. As a result, as shown in FIG. 5B, the oxide film 4 is formed on the surface of the semiconductor wafer 1 in a non-destructive manner without damaging the semiconductor wafer 1. The stacking faults 2 existing on the surface of the semiconductor wafer 1 are covered with the oxide film 4. The thickness T of the oxide film 4 is desirably 20
Set to 0 angstroms or more. Semiconductor wafer 1
Is a silicon wafer, oxide film 4 is formed as a silicon oxide film.

【0045】酸化膜4が形成された半導体ウェハ1は、
図5(c)に示すように、装置101のステージ10の
上に載置され、実施の形態1と同様にして、積層欠陥2
の検査に供される。半導体ウェハ1の表面の上に、酸化
膜4が形成されているために、高速イメージセンサ19
およびカメラ23で撮像される画像において、積層欠陥
2が存在する部位と存在しない部位との間で、光の干渉
効果によって輝度の相違が一層鮮明となる。その結果、
積層欠陥2に対する検出感度がさらに向上するので、検
査精度がさらに高められる。また、酸化膜4は、後述す
る窒化膜に比べて、厚くし易いという利点がある。
The semiconductor wafer 1 on which the oxide film 4 has been formed
As shown in FIG. 5C, the stacking fault 2 is placed on the stage 10 of the apparatus 101 and is similar to the first embodiment.
To be tested. Since the oxide film 4 is formed on the surface of the semiconductor wafer 1, the high-speed image sensor 19
In addition, in the image captured by the camera 23, the difference in luminance between the portion where the stacking fault 2 exists and the portion where the stacking fault 2 does not exist becomes clearer due to the light interference effect. as a result,
Since the detection sensitivity for the stacking fault 2 is further improved, the inspection accuracy is further improved. Further, the oxide film 4 has an advantage that it can be easily made thicker than a nitride film described later.

【0046】<実施の形態3>図6は、実施の形態3の
方法において、検査対象としての半導体ウェハ1に施さ
れる前処理の工程を示す工程図である。前処理では、図
6(a)に示すように準備された半導体ウェハ1に、N
3(アンモニアガス)雰囲気中で、1000゜C以下の温度
の下で、アニール処理が施される。その結果、図6
(b)に示すように、半導体ウェハ1を傷つけることな
く、非破壊で、半導体ウェハ1の表面の上に、窒化膜5
が形成される。これにより、半導体ウェハ1の表面に存
在する積層欠陥2は、窒化膜5で覆われることとなる。
窒化膜5の厚さTは、実施の形態2と同様に、望ましく
は、200オングストローム以上に設定される。半導体ウ
ェハ1がシリコンウェハである場合には、窒化膜5はシ
リコン窒化膜として形成される。
<Embodiment 3> FIG. 6 is a process chart showing a pre-processing step applied to a semiconductor wafer 1 to be inspected in the method of Embodiment 3. In the pretreatment, the semiconductor wafer 1 prepared as shown in FIG.
Annealing is performed in a H 3 (ammonia gas) atmosphere at a temperature of 1000 ° C. or less. As a result, FIG.
As shown in FIG. 3B, the nitride film 5 is formed on the surface of the semiconductor wafer 1 in a non-destructive manner without damaging the semiconductor wafer 1.
Is formed. As a result, the stacking faults 2 present on the surface of the semiconductor wafer 1 are covered with the nitride film 5.
The thickness T of the nitride film 5 is desirably set to 200 Å or more, as in the second embodiment. When semiconductor wafer 1 is a silicon wafer, nitride film 5 is formed as a silicon nitride film.

【0047】窒化膜5が形成された半導体ウェハ1は、
図6(c)に示すように、装置101のステージ10の
上に載置され、実施の形態1と同様にして、積層欠陥2
の検査に供される。半導体ウェハ1の表面の上に、窒化
膜5が形成されているために、実施の形態2と同様に、
高速イメージセンサ19およびカメラ23で撮像される
画像において、積層欠陥2が存在する部位と存在しない
部位との間で、光の干渉効果によって輝度の相違が一層
鮮明となる。その結果、積層欠陥2に対する検出感度が
さらに向上するので、検査精度がさらに高められる。
The semiconductor wafer 1 on which the nitride film 5 has been formed
As shown in FIG. 6C, the stacking fault 2 is mounted on the stage 10 of the apparatus 101 and is similar to the first embodiment.
To be tested. Since the nitride film 5 is formed on the surface of the semiconductor wafer 1, similar to the second embodiment,
In the images captured by the high-speed image sensor 19 and the camera 23, the difference in luminance between the portion where the stacking fault 2 exists and the portion where the stacking fault 2 does not exist becomes clearer due to the light interference effect. As a result, the detection sensitivity for the stacking fault 2 is further improved, and the inspection accuracy is further improved.

【0048】<実施の形態4>図7は、実施の形態4,
5の検査方法を、自動で効率よく、かつ高い精度で実現
する検査装置の構成を示すブロック図である。この検査
装置102には、装置101と同様にステージ61が備
わっており、検査対象としての半導体ウェハ50は、こ
のステージ61の上に載置される。ステージ61の斜め
上方には、レーザ照射部63が備わっており、このレー
ザ照射部で生成されたレーザ光は入射光64として、ス
テージ61の上に載置された半導体ウェハ50の表面
に、斜め方向から入射する。
<Embodiment 4> FIG. 7 shows Embodiment 4 of the present invention.
It is a block diagram which shows the structure of the inspection apparatus which implement | achieves the inspection method of 5 automatically, efficiently, and with high precision. The inspection apparatus 102 includes a stage 61 similarly to the apparatus 101, and the semiconductor wafer 50 to be inspected is placed on the stage 61. A laser irradiation unit 63 is provided diagonally above the stage 61. The laser light generated by the laser irradiation unit is incident on the surface of the semiconductor wafer 50 placed on the stage 61 as incident light 64. Incident from the direction.

【0049】入射光64は、半導体ウェハ50の表面に
光スポット65を形成した後、斜め方向に散乱され、反
射光66を形成する。この反射光66の経路から外れた
空間的位置、例えば光スポット65の上方の位置に、レ
ーザ光を検出する散乱光検出部70が取り付けられてい
る。散乱光検出部70は、例えば光電増倍管を備えてお
り、反射光66ではなく散乱光67を検出する。
The incident light 64 forms a light spot 65 on the surface of the semiconductor wafer 50 and then is scattered in an oblique direction to form a reflected light 66. A scattered light detection unit 70 that detects laser light is attached to a spatial position deviating from the path of the reflected light 66, for example, a position above the light spot 65. The scattered light detection unit 70 includes, for example, a photomultiplier tube, and detects the scattered light 67 instead of the reflected light 66.

【0050】ステージ61は、装置101のステージ1
0と同様に、水平二方向X,Yに沿った並進移動、鉛直
軸周りの回転方向θに沿った回転移動、鉛直方向Zに沿
った並進移動が可能である。そして、これらの方向に沿
ったステージ61の動きは、制御部62によって制御さ
れる。制御部62は、ステージ61を例えばX方向に沿
って反復的に往復移動させつつ、徐々にY方向へと移動
させることによって、光スポット65が半導体ウェハ5
0の表面全体にわたって走査することを可能にする。
The stage 61 is the stage 1 of the apparatus 101.
Similarly to 0, translation along two horizontal directions X and Y, rotation along a rotation direction θ about a vertical axis, and translation along a vertical direction Z are possible. The movement of the stage 61 along these directions is controlled by the control unit 62. The control unit 62 gradually moves the stage 61 in the Y direction while repeatedly reciprocating the stage 61 in the X direction, for example, so that the light spot 65 is
0 allows scanning over the entire surface.

【0051】この走査の過程で、散乱光検出部70によ
る検出結果は、検出信号として画像メモリ71へと逐次
記憶されてゆく。イメージプロセッサ72は、画像メモ
リ71に記憶される検出信号にもとづいて、積層欠陥2
を検出する。イメージプロセッサ72に接続されたディ
スプレー画面73およびリスト出力部74には、検出さ
れた積層欠陥2の位置に関する情報などが出力される。
In the course of this scanning, the result of detection by the scattered light detector 70 is sequentially stored in the image memory 71 as a detection signal. The image processor 72 determines the stacking fault 2 based on the detection signal stored in the image memory 71.
Is detected. Information related to the position of the detected stacking fault 2 is output to the display screen 73 and the list output unit 74 connected to the image processor 72.

【0052】また、装置102は、装置101の光源1
1からカメラ23または高速イメージセンサ19へ至る
光学系を、さらに備えることによって、積層欠陥2が検
出された部位を、装置101と同様に、光学的に拡大し
てディスプレー画面73に映し出し、目視観察に供する
ことも可能となる。積層欠陥2が検出された部位を探索
して映し出すことは、イメージプロセッサ72によって
自動的に行い得る。
The device 102 is the light source 1 of the device 101.
By further providing an optical system from 1 to the camera 23 or the high-speed image sensor 19, the site where the stacking fault 2 is detected is optically enlarged and projected on the display screen 73 in the same manner as in the device 101, and is visually observed. Can also be used. Searching for and projecting a portion where the stacking fault 2 is detected can be automatically performed by the image processor 72.

【0053】図8は、検査対象とされる半導体ウェハ5
0の構造の一例を示す断面図である。この半導体ウェハ
50は、いわゆるSOI(semiconductor-on-insulato
r)構造のウェハとして構成されている。すなわち、シ
リコンなどの半導体基板53の上に、シリコン酸化膜な
どの絶縁層52を介して、シリコンなどの半導体層51
が形成されている。積層欠陥2は、半導体層51に現れ
る。装置101,102は、バルク構造の半導体ウェハ
だけでなく、図8に示すようなSOI構造の半導体ウェ
ハをも、検査対象とすることができる。
FIG. 8 shows a semiconductor wafer 5 to be inspected.
FIG. 4 is a cross-sectional view illustrating an example of a structure of No. 0. This semiconductor wafer 50 is a so-called SOI (semiconductor-on-insulato).
r) It is configured as a structured wafer. That is, a semiconductor layer 51 such as silicon is formed on a semiconductor substrate 53 such as silicon via an insulating layer 52 such as a silicon oxide film.
Are formed. Stacking fault 2 appears in semiconductor layer 51. The devices 101 and 102 can inspect not only semiconductor wafers having a bulk structure but also semiconductor wafers having an SOI structure as shown in FIG.

【0054】図9は、散乱光検出部70が散乱光67を
検出する動作を示す説明図である。図9では、半導体ウ
ェハ50がSOI構造である例を示しているが、バルク
構造の半導体ウェハに対しても同様である。半導体ウェ
ハ50の表面、すなわち半導体層51の表面に、斜め方
向からレーザ光が入射光64として入射すると、光スポ
ット65の部位に積層欠陥2がなければ、反射光66と
して反射する。このとき、散乱光67は、ほとんど現れ
ない。
FIG. 9 is an explanatory diagram showing an operation in which the scattered light detector 70 detects the scattered light 67. FIG. 9 shows an example in which the semiconductor wafer 50 has an SOI structure, but the same applies to a semiconductor wafer having a bulk structure. When a laser beam is incident on the surface of the semiconductor wafer 50, that is, the surface of the semiconductor layer 51 as an incident light 64 from an oblique direction, if there is no stacking fault 2 at the light spot 65, the laser light is reflected as reflected light 66. At this time, the scattered light 67 hardly appears.

【0055】一方、光スポット65の部位に、積層欠陥
2が存在すると、積層欠陥2によって入射光64が散乱
され、散乱光67が生成される。この散乱光67が散乱
光検出部70で検出される。すなわち、散乱光検出部7
0は、散乱光67を通じて、光スポット65の部位に存
在する積層欠陥2を検出する。
On the other hand, if the stacking fault 2 exists at the position of the light spot 65, the incident light 64 is scattered by the stacking fault 2 and a scattered light 67 is generated. The scattered light 67 is detected by the scattered light detector 70. That is, the scattered light detector 7
0 detects the stacking fault 2 existing at the position of the light spot 65 through the scattered light 67.

【0056】半導体ウェハ50の表面に沿って、光スポ
ット65を走査することによって、半導体ウェハ50の
表面全体にわたる積層欠陥2の検査が可能となる。図1
0は、走査の要領を示す動作説明図である。この例で
は、光スポット65の走査は、X方向を主走査方向と
し、Y方向を副走査方向として行われる。光スポット6
5の径は、例えば1μm前後程度である。そして、走査
線68の間隔は、光スポット65の径と同程度に設定さ
れる。
By scanning the light spot 65 along the surface of the semiconductor wafer 50, it becomes possible to inspect the stacking faults 2 over the entire surface of the semiconductor wafer 50. FIG.
0 is an operation explanatory diagram showing a scanning procedure. In this example, scanning of the light spot 65 is performed with the X direction as the main scanning direction and the Y direction as the sub scanning direction. Light spot 6
The diameter of 5 is, for example, about 1 μm. The interval between the scanning lines 68 is set to be substantially equal to the diameter of the light spot 65.

【0057】走査線68に沿って、光スポット65の径
程度の間隔で、散乱光検出部70によって得られた検出
信号が、画像メモリ71へと逐次記憶されて行く。図1
0には、X、Y方向にマトリクス状に配列する矩形の小
領域が描かれている。この小領域の一つ一つに対応し
て、散乱光検出部70の検出信号が、光スポット65の
位置とともに画像メモリ71へと記憶される。
The detection signals obtained by the scattered light detection section 70 are sequentially stored in the image memory 71 at intervals of about the diameter of the light spot 65 along the scanning line 68. FIG.
At 0, rectangular small areas arranged in a matrix in the X and Y directions are drawn. The detection signal of the scattered light detection unit 70 is stored in the image memory 71 together with the position of the light spot 65 for each of the small areas.

【0058】図10の例では、小領域71,72,73
などの白抜きの小領域では、積層欠陥2は存在せず、散
乱光67は検出されない。一方、ハッチングが施された
小領域74,75,76には、積層欠陥2が存在し、そ
れに起因してこれらの小領域では散乱光67が検出され
る。このようにして、光スポット65の径が、例えば1
μmであれば、約1μmの位置精度で、散乱光67の有
無、すなわち、積層欠陥2の有無が検出される。
In the example of FIG. 10, the small areas 71, 72, 73
In such a small white area, the stacking fault 2 does not exist, and the scattered light 67 is not detected. On the other hand, the stacking faults 2 are present in the hatched small areas 74, 75, and 76, and scattered light 67 is detected in these small areas. Thus, the diameter of the light spot 65 is, for example, 1
If it is μm, the presence / absence of the scattered light 67, that is, the presence / absence of the stacking fault 2 is detected with a positional accuracy of about 1 μm.

【0059】イメージプロセッサ72は、画像メモリ7
1に記憶される信号を読み出して、散乱光67が検出さ
れた位置を、ディスプレー画面73あるいはリスト出力
部74へと出力する。オペレータは、出力された画像、
あるいは、リストにもとづいて、積層欠陥2が存在する
位置を認識することができる。検査を済ませた半導体ウ
ェハ50は、積層欠陥2を含まない良品のみを選別して
出荷することも、また、良品、不良品を問わず、すべて
の半導体ウェハ50を、積層欠陥2の位置に関するデー
タとともに出荷することも可能である。
The image processor 72 includes the image memory 7
1 is read, and the position where the scattered light 67 is detected is output to the display screen 73 or the list output unit 74. The operator can output the image,
Alternatively, the position where the stacking fault 2 exists can be recognized based on the list. The inspected semiconductor wafers 50 can be sorted and shipped only for non-defective products that do not include the stacking fault 2, or for all semiconductor wafers 50 irrespective of whether they are non-defective or defective products, It is also possible to ship with.

【0060】装置102では、解像度を1μm前後にま
で高めることが可能であるため、装置102を用いるこ
とによって、数μm程度の大きさの積層欠陥2を検出す
ることが可能である。すなわち、装置102を用いるこ
とによって、検査精度を従来の方法に比べて高めること
が可能である。また、半導体ウェハ50に損傷を加える
ことなく、非破壊で検査を行うことができる点、重金属
を含む薬液を使用する必要がないので、インラインで検
査を行うことができる点、すべての作業が人手を介する
ことなく、自動で行われる点なども、装置101を用い
た方法と同様に、利点として挙げることができる。
Since the resolution of the device 102 can be increased to about 1 μm, the use of the device 102 makes it possible to detect a stacking fault 2 having a size of about several μm. That is, by using the apparatus 102, the inspection accuracy can be increased as compared with the conventional method. In addition, the inspection can be performed nondestructively without damaging the semiconductor wafer 50, the use of a chemical solution containing heavy metals is unnecessary, so that the inspection can be performed inline, and all operations are performed manually. As in the case of the method using the device 101, the automatic operation can be performed without the use of the device 101.

【0061】半導体ウェハ50に、積層欠陥2以外の異
常、例えば、他の形態の欠陥、表面の傷、異物などが存
在する可能性があって、これらの異常をも検出する必要
がある場合、あるいは、これらの異常と積層欠陥2とを
識別する必要がある場合にも、装置102を用いた方法
は容易に対応可能である。積層欠陥2以外のこれらの異
常も、散乱光67を生じるものである限り、検出するこ
とが可能である。
If there is a possibility that the semiconductor wafer 50 has an abnormality other than the stacking fault 2, for example, a defect of another form, a surface scratch, a foreign substance, etc., and it is necessary to detect these abnormalities, Alternatively, even when it is necessary to discriminate these abnormalities from the stacking fault 2, the method using the device 102 can easily cope with it. These abnormalities other than the stacking fault 2 can be detected as long as the scattered light 67 is generated.

【0062】また、半導体層51の表面が{100}方向に
配向している場合には、積層欠陥2の映像は、二つの<1
10>方向のいずれかに沿って延在する線状の領域として
映し出される。このため、画像メモリ71に記憶される
検出信号を読み出すことによって得られる、散乱光67
が検出された位置の集合の中から、表面に沿って直交す
る二つの<110>方向のいずれかに、線状に延在するパタ
ーン形状をなすものを探し出すことによって、積層欠陥
2を他と識別することが可能である。
When the surface of the semiconductor layer 51 is oriented in the {100} direction, the image of the stacking fault 2 has two <1
It is projected as a linear area extending along any of the 10> directions. Therefore, the scattered light 67 obtained by reading the detection signal stored in the image memory 71 is obtained.
From the set of detected positions, a stacking fault 2 is identified as one that has a linearly extending pattern shape in one of two <110> directions orthogonal to the surface. It is possible to identify.

【0063】この処理は、イメージプロセッサ72によ
って、容易に実行可能である。また、様々な異常の中
で、積層欠陥2のみを選択的に検出することも可能であ
る。特に、走査線68の方向を、二つの<110>方向のい
ずれかに一致させるときには、図10に例示するよう
に、積層欠陥2は走査線68に平行または直交する方向
に延在するので、積層欠陥2の選別がより容易であると
いう利点が得られる。
This process can be easily executed by the image processor 72. Further, it is also possible to selectively detect only the stacking fault 2 among various abnormalities. In particular, when the direction of the scanning line 68 coincides with any one of the two <110> directions, the stacking faults 2 extend in a direction parallel or perpendicular to the scanning line 68 as illustrated in FIG. The advantage is that the sorting of the stacking faults 2 is easier.

【0064】また、積層欠陥2等の位置が、散乱光67
の検出信号として画像メモリ71に記憶されるので、光
スポット65の走査が完了した後に、記憶されたデータ
にもとづいて、例えば積層欠陥2が見出された位置に、
図7において図示を略する光学系の光スポットの位置を
合わせ、カメラまたは高速イメージセンサ19で撮像さ
れるそのセルの画像を、ディスプレー画面24に映し出
し、オペレータの目視によって、積層欠陥2であるか否
かを、さらに確認することも可能である。すなわち、積
層欠陥2の選別の精度を、目視によって、さらに高める
ことも可能である。
The position of the stacking fault 2 or the like is
Is stored in the image memory 71 as a detection signal, and after the scanning of the light spot 65 is completed, based on the stored data, for example, at a position where the stacking fault 2 is found,
In FIG. 7, the position of a light spot of an optical system (not shown) is aligned, and an image of the cell picked up by a camera or high-speed image sensor 19 is displayed on a display screen 24. Whether or not it is possible can be further confirmed. That is, the accuracy of sorting the stacking faults 2 can be further increased visually.

【0065】<実施の形態5>図7に示した装置102
は、実施の形態4と同様に、ここで述べる実施の形態5
の検査方法をも、自動でかつ高精度で実現する。図11
は、実施の形態5の検査方法に適した半導体ウェハ50
の構造の一例を示す断面図である。この半導体ウェハ5
0は、図8に示したようにSOI構造を有するととも
に、半導体層51の表面が{100}方向に配向している点
を特徴としている。
<Embodiment 5> Apparatus 102 shown in FIG.
Is similar to the fifth embodiment described in the fifth embodiment.
Inspection method is also realized automatically and with high accuracy. FIG.
Is a semiconductor wafer 50 suitable for the inspection method of the fifth embodiment.
FIG. 4 is a cross-sectional view showing an example of the structure of FIG. This semiconductor wafer 5
0 is characterized in that it has an SOI structure as shown in FIG. 8 and that the surface of the semiconductor layer 51 is oriented in the {100} direction.

【0066】図12は、図11に例示した半導体層51
における積層欠陥2の近傍の拡大斜視図である。図12
に示すように、半導体層51の表面に形成される積層欠
陥2は、半導体層51の表面に沿った一方向である<110
>に沿うとともに、表面から深部にわたるように欠陥面
として面状に形成される。しかも、積層欠陥2の欠陥面
の向きにも、結晶軸と関連した一定方向への配向性があ
る。
FIG. 12 shows the semiconductor layer 51 illustrated in FIG.
3 is an enlarged perspective view of the vicinity of the stacking fault 2 in FIG. FIG.
As shown in the figure, the stacking fault 2 formed on the surface of the semiconductor layer 51 is in one direction along the surface of the semiconductor layer 51 <110.
Is formed in a planar shape as a defective surface along the line> and from the surface to the deep part. Moreover, the orientation of the defect plane of the stacking fault 2 also has an orientation in a certain direction related to the crystal axis.

【0067】したがって、図12に示すように、入射光
64の方向には、最も強い散乱光67を生み出す上で、
最も望ましい方向が存在する。その特定の方向(特定入
射方向)は、半導体層51の表面に対する角度θ1、お
よび、積層欠陥2の延在方向(<110>方向の一つ)に対
する方位角φ1によって規定される。入射光64が、(θ
1,φ1)で規定される特定入射方向に入射するとき、散
乱光67は、別の特定の方向(特定散乱方向)に最も強
く放射される。この特定散乱方向も、同様に、半導体層
51の表面に対する角度θ2、および、積層欠陥2の延
在方向(<110>方向の一つ)に対する方位角φ2によって
規定される。
Therefore, as shown in FIG. 12, in the direction of the incident light 64, the strongest scattered light 67 is generated.
There are most desirable directions. The specific direction (specific incident direction) is defined by the angle θ1 with respect to the surface of the semiconductor layer 51 and the azimuth φ1 with respect to the extending direction of the stacking fault 2 (one of the <110> directions). The incident light 64 is (θ
When incident in the specific incident direction defined by (1, φ1), the scattered light 67 is emitted most strongly in another specific direction (specific scattering direction). This specific scattering direction is similarly defined by the angle θ2 with respect to the surface of the semiconductor layer 51 and the azimuth φ2 with respect to the extending direction of the stacking fault 2 (one of the <110> directions).

【0068】実施の形態5の検査方法は、上記したよう
な散乱光67の強度に関する入射光64および散乱光6
7の方向における選択性を利用している。すなわち、図
13の動作説明図に示すように、半導体層51の表面全
体にわたって光スポット65を走査する際に、<110>方
向の一つを基準とした(θ1,φ1)方向に入射光64の方
向を設定する。
The inspection method according to the fifth embodiment uses the incident light 64 and the scattered light 6 related to the intensity of the scattered light 67 as described above.
7 is used. That is, as shown in the operation explanatory diagram of FIG. 13, when scanning the light spot 65 over the entire surface of the semiconductor layer 51, the incident light 64 in the (θ1, φ1) direction with one of the <110> directions as a reference. Set the direction of.

【0069】このとき、散乱光検出部70は、(θ2,φ
2)方向の散乱光67を検出可能な位置に設置される。そ
うして、一定方向の走査線78に沿った走査が行われ
る。走査線78の方向は、必ずしも<110>方向の一つに
一致させなくてもよい。この走査を通じて、<110>方向
の一つに沿って延在する積層欠陥2、例えば欠陥2a
が、高い検出感度をもって検出される。
At this time, the scattered light detector 70 calculates (θ2, φ
2) Installed at a position where scattered light 67 in the direction can be detected. Thus, scanning along the scanning line 78 in a certain direction is performed. The direction of the scanning line 78 does not necessarily have to match one of the <110> directions. Through this scanning, the stacking fault 2 extending along one of the <110> directions, for example, the defect 2a
Is detected with high detection sensitivity.

【0070】つぎに、半導体ウェハ50を鉛直軸の周
り、言い換えると、半導体ウェハ50の表面に沿って、
90゜回転させた後に、同様の走査が行われる。その結
果、<110>方向の別の一つに沿って延在する積層欠陥
2、例えば欠陥2bがが、高い検出感度をもって検出さ
れる。この走査は、例えば走査線78に直交する走査線
79に沿って行われる。
Next, the semiconductor wafer 50 is moved around the vertical axis, in other words, along the surface of the semiconductor wafer 50.
After a 90 ° rotation, a similar scan is performed. As a result, a stacking fault 2 extending along another one in the <110> direction, for example, the fault 2b, is detected with high detection sensitivity. This scanning is performed, for example, along a scanning line 79 orthogonal to the scanning line 78.

【0071】以上のように、この実施の形態の方法で
は、走査を2度行うことにはなるが、二つの<110>に沿
った積層欠陥2を、高い感度でもれなく検出できるとい
う利点がある。イメージプロセッサ72による、積層欠
陥2の選び出し、積層欠陥2の位置に関するデータの表
示および出力、光学顕微鏡による確認などは、実施の形
態4と同様に行われ得る。
As described above, in the method of this embodiment, scanning is performed twice, but there is an advantage that the stacking faults 2 along two <110> can be detected with high sensitivity without fail. . Selection of the stacking fault 2 by the image processor 72, display and output of data relating to the position of the stacking fault 2, confirmation by an optical microscope, and the like can be performed in the same manner as in the fourth embodiment.

【0072】[0072]

【発明の効果】第1の発明の方法では、半導体ウェハの
表面に光が照射され、その画像が撮像され、さらに撮像
された画像にもとづいて積層欠陥が検出されるので、半
導体ウェハに損傷を加えることなく、非破壊で検査を行
うことができる。したがって、重金属を含む薬液を使用
する必要がないので、能率のよいインラインでの検査が
可能となる。さらに、従来技術に比べて検査精度が高
く、0.5μm程度の大きさの積層欠陥を検出することが可
能である。
According to the first aspect of the present invention, the surface of the semiconductor wafer is irradiated with light, an image thereof is taken, and a stacking fault is detected based on the taken image. The inspection can be performed nondestructively without adding. Therefore, since there is no need to use a chemical solution containing heavy metals, efficient in-line inspection can be performed. Further, the inspection accuracy is higher than that of the related art, and it is possible to detect a stacking fault having a size of about 0.5 μm.

【0073】第2の発明の方法では、積層欠陥のみを選
択的に検出することが可能である。
According to the method of the second invention, it is possible to selectively detect only stacking faults.

【0074】第3の発明の方法では、検査対象とされる
半導体ウェハの表面に、膜厚200オングストローム以上
の半導体酸化膜があらかじめ形成される。このため、光
の干渉効果によって、積層欠陥に対する検出感度がさら
に向上するので、検査精度がさらに高められる。しか
も、半導体酸化膜を形成するのに長時間を要しないとい
う利点がある。
In the method of the third invention, a semiconductor oxide film having a thickness of 200 Å or more is formed in advance on the surface of a semiconductor wafer to be inspected. For this reason, the detection sensitivity for stacking faults is further improved by the light interference effect, and the inspection accuracy is further improved. Moreover, there is an advantage that a long time is not required to form the semiconductor oxide film.

【0075】第4の発明の方法では、検査対象とされる
半導体ウェハの表面に、膜厚200オングストローム以上
の半導体窒化膜があらかじめ形成される。このため、光
の干渉効果によって、積層欠陥に対する検出感度がさら
に向上するので、検査精度がさらに高められる。
In the method according to the fourth invention, a semiconductor nitride film having a thickness of 200 Å or more is formed in advance on the surface of a semiconductor wafer to be inspected. For this reason, the detection sensitivity for stacking faults is further improved by the light interference effect, and the inspection accuracy is further improved.

【0076】第5の発明の方法では、半導体ウェハの表
面にレーザ光が照射され、その散乱光が検出され、その
検出結果にもとづいて積層欠陥が検出されるので、半導
体ウェハに損傷を加えることなく、非破壊で検査を行う
ことができる。したがって、重金属を含む薬液を使用す
る必要がないので、能率のよいインラインでの検査が可
能となる。さらに、従来技術に比べて検査精度が高く、
数μm程度の大きさの積層欠陥を検出することが可能で
ある。
In the method of the fifth invention, the surface of the semiconductor wafer is irradiated with laser light, the scattered light is detected, and a stacking fault is detected based on the detection result. Inspection can be performed nondestructively. Therefore, since there is no need to use a chemical solution containing heavy metals, efficient in-line inspection can be performed. Furthermore, the inspection accuracy is higher than the conventional technology,
It is possible to detect stacking faults having a size of about several μm.

【0077】第6の発明の方法では、積層欠陥のみを選
択的に検出することが可能である。
According to the method of the sixth invention, it is possible to selectively detect only stacking faults.

【0078】第7の発明の方法では、90度回転した二
つの特定入射方向からレーザ光が入射され、それぞれに
対する特定散乱方向の散乱光が検出される。このため、
二つの<110>方向に沿った積層欠陥を、高い感度でもれ
なく検出できるという効果が得られる。
In the method according to the seventh aspect of the invention, laser light is incident from two specific incident directions rotated by 90 degrees, and scattered light in a specific scattering direction with respect to each of the laser light is detected. For this reason,
The effect is obtained that stacking faults along two <110> directions can be detected with high sensitivity without fail.

【0079】第8の発明の方法では、光スポットの走査
方向が、単結晶半導体層の表面に沿って直交する二つの
<110>方向の一つに設定されるので、積層欠陥の選別が
容易に行われ得る。
In the method according to the eighth aspect, the scanning direction of the light spot is two orthogonal to the surface of the single crystal semiconductor layer.
Since it is set in one of the <110> directions, sorting of stacking faults can be easily performed.

【0080】第9の発明の半導体ウェハは、第1ないし
第8の発明のいずれかの検査方法を通じて、高精度かつ
非破壊で、積層欠陥が存在しないことが確認された半導
体ウェハとして得られる。非破壊であるため、検査を受
けた半導体ウェハを、半導体素子の作り込みに供するこ
とができる。
The semiconductor wafer of the ninth invention is obtained as a semiconductor wafer that has been confirmed to be highly accurate, non-destructive, and free from stacking faults through the inspection method according to any one of the first to eighth inventions. Since the semiconductor wafer is non-destructive, the semiconductor wafer subjected to the inspection can be used for manufacturing a semiconductor element.

【0081】第10の発明の半導体ウェハは、第1ない
し第8の発明のいずれかの検査方法を通じて、高精度か
つ非破壊で、異常の存在位置が明らかにされた半導体ウ
ェハとして得られる。半導体素子を作り込んだ後に、異
常の存在しない領域に含まれる素子のみを選別すること
により、半導体素子として良品のみを出荷することが可
能である。
The semiconductor wafer according to the tenth aspect of the present invention can be obtained as a semiconductor wafer having a highly accurate, non-destructive, abnormal position clarified through the inspection method according to any one of the first to eighth aspects. By selecting only the elements included in the region where no abnormality exists after the semiconductor elements are manufactured, it is possible to ship only non-defective semiconductor elements.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施の形態1〜3の方法に適した装置のブロ
ック図である。
FIG. 1 is a block diagram of an apparatus suitable for the methods of Embodiments 1 to 3.

【図2】 実施の形態1の方法の説明図である。FIG. 2 is an explanatory diagram of a method according to the first embodiment.

【図3】 実施の形態1の方法の説明図である。FIG. 3 is an explanatory diagram of a method according to the first embodiment.

【図4】 実施の形態1の方法の説明図である。FIG. 4 is an explanatory diagram of a method according to the first embodiment.

【図5】 実施の形態2の方法の工程図である。FIG. 5 is a process chart of a method according to a second embodiment.

【図6】 実施の形態3の方法の工程図である。FIG. 6 is a process chart of a method according to a third embodiment.

【図7】 実施の形態4,5の方法に適した装置のブロ
ック図である。
FIG. 7 is a block diagram of an apparatus suitable for the methods of Embodiments 4 and 5.

【図8】 半導体ウェハの構造の一例を示す断面図であ
る。
FIG. 8 is a sectional view showing an example of the structure of a semiconductor wafer.

【図9】 実施の形態4の方法の説明図である。FIG. 9 is an explanatory diagram of a method according to a fourth embodiment.

【図10】 実施の形態4の方法の説明図である。FIG. 10 is an explanatory diagram of a method according to a fourth embodiment.

【図11】 実施の形態5の方法に供される半導体ウェ
ハの断面図である。
FIG. 11 is a sectional view of a semiconductor wafer used in the method according to the fifth embodiment.

【図12】 実施の形態5の方法の説明図である。FIG. 12 is an explanatory diagram of a method according to a fifth embodiment.

【図13】 実施の形態5の方法の説明図である。FIG. 13 is an explanatory diagram of a method according to the fifth embodiment.

【図14】 従来の方法の工程図である。FIG. 14 is a process chart of a conventional method.

【符号の説明】[Explanation of symbols]

1,50 半導体ウェハ、2 積層欠陥、4 酸化膜
(半導体酸化膜)、5窒化膜(半導体窒化膜)、40
走査線、41,65 光スポット、42,43,45
セル。
1, 50 semiconductor wafer, 2 stacking fault, 4 oxide film (semiconductor oxide film), 5 nitride film (semiconductor nitride film), 40
Scanning lines, 41, 65 light spots, 42, 43, 45
cell.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウェハの表面に存在する積層欠陥
の検査を行う積層欠陥検査方法において、 前記表面を、当該表面上に配列する複数のセルに、観念
上分割する工程と、 前記複数のセルの少なくとも一つを照射可能な光スポッ
トを、前記表面に沿って走査させることによって、前記
複数のセルを一つずつ逐次照射する走査工程と、 前記走査工程にあわせて、前記光スポットで照射される
前記複数のセルを、一つずつ逐次撮像する撮像工程と、 前記撮像工程で撮像された画像を記憶する記憶工程と、 前記記憶工程で記憶された画像を、前記複数のセルの中
の異なる2つの間で比較し、不一致部分を探し出すこと
によって、前記表面に存在する前記積層欠陥を含む異常
を検出する異常検出工程と、 を備える積層欠陥検査方法。
1. A stacking fault inspection method for checking stacking faults present on a surface of a semiconductor wafer, wherein the step of conceptually dividing the surface into a plurality of cells arranged on the surface; A scanning step of sequentially irradiating the plurality of cells one by one by scanning a light spot capable of irradiating at least one of the plurality of cells one by one, and irradiating with the light spot in accordance with the scanning step An imaging step of sequentially imaging the plurality of cells one by one, a storage step of storing an image captured in the imaging step, and an image stored in the storage step being different from the plurality of cells in the plurality of cells. An abnormality detection step of comparing the two to find an inconsistency, thereby detecting an abnormality including the stacking fault present on the surface.
【請求項2】 請求項1に記載の積層欠陥検査方法にお
いて、 前記異常検出工程が、前記画像における前記不一致部分
の形状が、あらかじめ設定された前記積層欠陥に固有の
形状の範囲の中にあるか否かを判定することにより、前
記積層欠陥のみを選択的に検出する工程を、備える積層
欠陥検査方法。
2. The stacking fault inspection method according to claim 1, wherein in the abnormality detecting step, a shape of the mismatched portion in the image is within a preset range of a shape unique to the stacking fault. A stacking fault inspection method comprising a step of selectively detecting only the stacking fault by determining whether or not the stacking fault is present.
【請求項3】 請求項1または請求項2に記載の積層欠
陥検査方法において、 前記走査工程に先立って、前記半導体ウェハに、酸素雰
囲気の中で、しかも、1000℃以下の温度で、ドライ
酸化を実行することにより、前記表面に膜厚200オン
グストローム以上の半導体酸化膜を形成する工程を、さ
らに備える積層欠陥検査方法。
3. The stacking fault inspection method according to claim 1, wherein prior to the scanning step, the semiconductor wafer is subjected to dry oxidation in an oxygen atmosphere at a temperature of 1000 ° C. or less. And forming a semiconductor oxide film having a thickness of 200 Å or more on the surface by performing the following.
【請求項4】 請求項1または請求項2に記載の積層欠
陥検査方法において、 前記走査工程に先立って、前記半導体ウェハに、アンモ
ニアガス雰囲気の中で、しかも、1000℃以下の温度
で、アニールを実行することにより、前記表面に膜厚2
00オングストローム以上の半導体窒化膜を形成する工
程を、さらに備える積層欠陥検査方法。
4. The stacking fault inspection method according to claim 1, wherein prior to the scanning step, the semiconductor wafer is annealed in an ammonia gas atmosphere at a temperature of 1000 ° C. or less. Is performed, the film thickness 2
A stacking fault inspection method, further comprising a step of forming a semiconductor nitride film having a thickness of 00 Å or more.
【請求項5】 半導体ウェハの表面に存在する積層欠陥
の検査を行う積層欠陥検査方法において、 レーザ光を前記表面に斜め方向から照射することによっ
て形成される光スポットを、前記表面に沿って走査させ
る走査工程と、 前記走査工程の中で、前記レーザ光の散乱光を検出する
散乱光検出工程と、 前記散乱光検出工程における検出結果を記憶する記憶工
程と、 前記記憶工程で記憶された検出結果にもとづいて、前記
表面に存在する前記積層欠陥を含む異常を検出する異常
検出工程と、 を備える積層欠陥検査方法。
5. A stacking fault inspection method for checking stacking faults present on a surface of a semiconductor wafer, wherein a light spot formed by irradiating the surface with laser light from an oblique direction is scanned along the surface. A scanning step of causing the scanning step; a scattered light detection step of detecting the scattered light of the laser light in the scanning step; a storage step of storing a detection result in the scattered light detection step; and a detection stored in the storage step. An abnormality detection step of detecting an abnormality including the stacking fault present on the surface based on the result.
【請求項6】 請求項5に記載の積層欠陥検査方法にお
いて、 前記異常検出工程が、前記検出結果にもとづいて、前記
表面における前記散乱光が検出された部位のパターン形
状が、あらかじめ設定された前記積層欠陥に固有の形状
の範囲の中にあるか否かを判定することにより、前記積
層欠陥のみを選択的に検出する工程を、備える積層欠陥
検査方法。
6. The stacking fault inspection method according to claim 5, wherein in the abnormality detecting step, a pattern shape of a portion of the surface where the scattered light is detected is set in advance based on the detection result. A stacking fault inspection method comprising a step of selectively detecting only the stacking fault by determining whether the stacking fault is within a range of a shape unique to the stacking fault.
【請求項7】 請求項5または請求項6に記載の積層欠
陥検査方法において、 前記半導体ウェハの少なくとも表面に存在する半導体層
が、面方位{100}の単結晶半導体層であり、当該単結晶
半導体層の表面に沿って直交する二つの<110>方向の一
つに沿って延在する積層欠陥に対して、前記散乱光の強
度が最も高くなる前記レーザ光の入射方向を特定入射方
向とし、最も散乱強度の高い散乱方向を特定散乱方向と
し、 前記走査工程が、第1走査工程と、その後に実行される
第2走査工程とを備え、 前記散乱光検出工程が、第1散乱光検出工程と、その後
に実行される第2散乱光検出工程とを備え、 前記第1走査工程では、前記レーザ光を前記特定入射方
向から前記表面に照射し、形成される前記光スポットを
前記表面に沿って走査させ、 前記第1散乱光検出工程では、前記第1走査工程の中
で、前記特定散乱方向の散乱光を検出し、 前記第2走査工程では、前記特定入射方向に対して前記
表面に沿って90度回転した方向から前記レーザ光を前
記表面に照射し、形成される前記光スポットを前記表面
に沿って走査させ、 前記第2散乱光検出工程では、前記第2走査工程の中
で、前記特定散乱方向に対して前記表面に沿って90度
回転した方向の散乱光を検出する積層欠陥検査方法。
7. The stacking fault inspection method according to claim 5, wherein the semiconductor layer present on at least the surface of the semiconductor wafer is a single-crystal semiconductor layer having a plane orientation of {100}. For a stacking fault extending along one of two <110> directions orthogonal to each other along the surface of the semiconductor layer, the incident direction of the laser light at which the intensity of the scattered light is the highest is defined as a specific incident direction. The scattering direction having the highest scattering intensity is defined as the specific scattering direction, and the scanning step includes a first scanning step and a second scanning step performed thereafter, and the scattered light detection step includes the first scattered light detection. And a second scattered light detection step performed thereafter. In the first scanning step, the laser light is applied to the surface from the specific incident direction, and the formed light spot is applied to the surface. Scanning along the first In the scattered light detecting step, scattered light in the specific scattering direction is detected in the first scanning step, and in the second scanning step, a direction rotated by 90 degrees along the surface with respect to the specific incident direction. Irradiating the surface with the laser light from the above, the formed light spot is scanned along the surface, In the second scattered light detection step, in the second scanning step, with respect to the specific scattering direction A stacking fault inspection method for detecting scattered light in a direction rotated by 90 degrees along the surface.
【請求項8】 請求項2または請求項6に記載の積層欠
陥検査方法において、 前記半導体ウェハの少なくとも表面に存在する半導体層
が、面方位{100}の単結晶半導体層であり、 前記走査工程において、前記光スポットの走査方向が、
前記単結晶半導体層の表面に沿って直交する二つの<110
>方向の一つに設定される積層欠陥検査方法。
8. The stacking fault inspection method according to claim 2, wherein the semiconductor layer present on at least the surface of the semiconductor wafer is a single-crystal semiconductor layer having a plane orientation of {100}. In the scanning direction of the light spot,
Two <110 perpendicular to the surface of the single crystal semiconductor layer
> Stacking fault inspection method set in one of the directions.
【請求項9】 請求項1ないし請求項8のいずれかに記
載の積層欠陥検査方法を用いて検査されることにより、
前記積層欠陥が存在しないものとして選別された半導体
ウェハ。
9. By being inspected using the stacking fault inspection method according to any one of claims 1 to 8,
A semiconductor wafer selected as having no stacking fault.
【請求項10】 請求項1ないし請求項8のいずれかに
記載の積層欠陥検査方法を用いて検査されることによ
り、前記異常の存在位置が明らかにされた半導体ウェ
ハ。
10. A semiconductor wafer having an abnormal position clarified by being inspected using the stacking fault inspection method according to any one of claims 1 to 8.
JP30555497A 1997-11-07 1997-11-07 Stacking fault inspection method and semiconductor wafer Pending JPH11145228A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30555497A JPH11145228A (en) 1997-11-07 1997-11-07 Stacking fault inspection method and semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30555497A JPH11145228A (en) 1997-11-07 1997-11-07 Stacking fault inspection method and semiconductor wafer

Publications (1)

Publication Number Publication Date
JPH11145228A true JPH11145228A (en) 1999-05-28

Family

ID=17946561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30555497A Pending JPH11145228A (en) 1997-11-07 1997-11-07 Stacking fault inspection method and semiconductor wafer

Country Status (1)

Country Link
JP (1) JPH11145228A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007132949A (en) * 2006-12-28 2007-05-31 Sumco Techxiv株式会社 Method of detecting defect in semiconductor wafer
JP2007147637A (en) * 2006-12-28 2007-06-14 Sumco Techxiv株式会社 Flaw detection method of semiconductor wafer
JP2007147636A (en) * 2006-12-28 2007-06-14 Sumco Techxiv株式会社 Flaw detection method of semiconductor wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007132949A (en) * 2006-12-28 2007-05-31 Sumco Techxiv株式会社 Method of detecting defect in semiconductor wafer
JP2007147637A (en) * 2006-12-28 2007-06-14 Sumco Techxiv株式会社 Flaw detection method of semiconductor wafer
JP2007147636A (en) * 2006-12-28 2007-06-14 Sumco Techxiv株式会社 Flaw detection method of semiconductor wafer

Similar Documents

Publication Publication Date Title
KR102235580B1 (en) Defect marking for semiconductor wafer inspection
JP5032114B2 (en) Patterned or non-patterned wafer and other specimen inspection systems
US8045145B1 (en) Systems and methods for acquiring information about a defect on a specimen
JP3903889B2 (en) Defect inspection method and apparatus, and imaging method and apparatus
JP4716148B1 (en) Inspection apparatus, defect classification method, and defect detection method
US8411264B2 (en) Method and apparatus for inspecting defects
US20030227619A1 (en) Optical scanning system for surface inspection
US20110242312A1 (en) Inspection system and inspection method
JP5725501B2 (en) Inspection device
JPWO2008139735A1 (en) Surface inspection apparatus and surface inspection method
JP6770090B2 (en) Equipment and methods for measuring the characteristics of TSV structures using beam profile reflectometry
JP2009283633A (en) Surface inspection device, and surface inspection method
JP2014137229A (en) Inspection system and defect inspection method
US20100245810A1 (en) Inspection method based on captured image and inspection device
JP4320132B2 (en) Defect observation method and defect observation apparatus
JP5114808B2 (en) Inspection apparatus and defect inspection method
JPH05264468A (en) Method and apparatus for detecting internal
JP2004093317A (en) Method for aligning wafer and wafer inspecting device
JP2004301847A (en) Defect inspection apparatus and method
US20090316981A1 (en) Method and device for inspecting a disk-shaped object
JP4844694B2 (en) Inspection apparatus and defect classification method
JPH11145228A (en) Stacking fault inspection method and semiconductor wafer
KR101360251B1 (en) Reviewing apparatus of wafer defect and Method thereof
JP3964283B2 (en) Nondestructive inspection equipment
JP3078784B2 (en) Defect inspection equipment