[go: up one dir, main page]

JPH11135577A - TAB tape for BGA - Google Patents

TAB tape for BGA

Info

Publication number
JPH11135577A
JPH11135577A JP9295164A JP29516497A JPH11135577A JP H11135577 A JPH11135577 A JP H11135577A JP 9295164 A JP9295164 A JP 9295164A JP 29516497 A JP29516497 A JP 29516497A JP H11135577 A JPH11135577 A JP H11135577A
Authority
JP
Japan
Prior art keywords
bga
tab tape
solder resist
tape
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9295164A
Other languages
Japanese (ja)
Inventor
Kenji Yamaguchi
健司 山口
Gunichi Takahashi
軍一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP9295164A priority Critical patent/JPH11135577A/en
Publication of JPH11135577A publication Critical patent/JPH11135577A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W72/701
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 はんだの濡性を確保し、はんだボールを形成
する際のソルダレジストの剥離や捲れを防止し、配線間
の絶縁性を確保できる、信頼性の高いBGA用TABテ
ープを提供する。 【解決手段】 BGA用TABテープ27は、片面に接
着剤層8を有するポリイミドフィルム3と、接着剤層8
によってポリイミドフィルム3に接着され、所定の配線
パターンを有する銅箔配線パターン1と、銅箔配線パタ
ーン1の所定の位置に被覆されたフォトソルダレジスト
7とを備え、フォトソルダレジスト7の弾性係数が44
0kgf/mm2 で、ポリイミドフィルム3の弾性係数
である741kgf/mm2 の1/10以上となってい
る。
PROBLEM TO BE SOLVED: To provide a highly reliable TAB for BGA which can secure solder wettability, prevent peeling or curling of a solder resist when forming a solder ball, and secure insulation between wirings. Provide tape. SOLUTION: A TAB tape 27 for BGA is composed of a polyimide film 3 having an adhesive layer 8 on one side, and an adhesive layer 8.
A copper wiring pattern 1 having a predetermined wiring pattern, and a photo solder resist 7 coated on a predetermined position of the copper foil wiring pattern 1. 44
In 0 kgf / mm 2, and has a 741kgf / mm 2 1/10 or an elastic coefficient of the polyimide film 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、BGA(Ball Grid
Array) 用TAB(Tape Automated Bonding)テープに関
し、特に、配線ピッチが100μm以下の微細パターン
の配線層側にボールパッド(Ball Pad)部をソルダレジス
トで形成するBGA用TABテープに関する。
The present invention relates to a BGA (Ball Grid)
The present invention relates to a TAB (Tape Automated Bonding) tape for an Array, and more particularly to a TAB tape for a BGA in which a ball pad (Ball Pad) portion is formed of a solder resist on the wiring layer side of a fine pattern having a wiring pitch of 100 μm or less.

【0002】[0002]

【従来の技術】図5は、従来のBGA用TABテープと
それを使用した半導体装置を示す。図5(a)は、従来
のBGA用TABテープを示し、図5(b)は、図5
(a)のBGA用TABテープを使用した半導体装置を
示す。
2. Description of the Related Art FIG. 5 shows a conventional TAB tape for BGA and a semiconductor device using the same. FIG. 5A shows a conventional TAB tape for BGA, and FIG.
1A shows a semiconductor device using a TAB tape for BGA.

【0003】図5(a)に示した従来のBGA用TAB
テープは、片面に接着剤層8を有する厚さ75μmのポ
リイミドフィルム3と、接着剤層8によってポリイミド
フィルム3に接着され、インナリード21などの所定の
配線パターンを有する銅箔配線パターン1と、配線間の
保護および絶縁のために銅箔配線パターン1のインナリ
ード21以外の配線部に被覆されたフォトソルダレジス
ト7とを備えている。また、接着剤層8を有するポリイ
ミドフィルム3は、パンチで穴加工されたブラインドビ
アホール4とデバイスホール23を有している。更に、
インナリード21には、Ni/Auめっき(図示せず)
が施されている。
The conventional TAB for BGA shown in FIG.
The tape is a 75 μm-thick polyimide film 3 having an adhesive layer 8 on one side, a copper foil wiring pattern 1 adhered to the polyimide film 3 by the adhesive layer 8 and having a predetermined wiring pattern such as an inner lead 21, For the protection and insulation between the wirings, a photo solder resist 7 is provided which covers the wiring portions other than the inner leads 21 of the copper foil wiring pattern 1. Further, the polyimide film 3 having the adhesive layer 8 has a blind via hole 4 and a device hole 23 which are formed by punching. Furthermore,
Ni / Au plating (not shown) on the inner leads 21
Is given.

【0004】また、図5(b)に示した半導体装置は、
図5(a)に示したBGA用TABテープのブラインド
ビアホール4に形成されたはんだボール2と、デバイス
ホール23の位置にインナリード21とインナリードボ
ンディング16によって接続された半導体素子17とを
有し、デバイスホール23と、半導体素子17と、イン
ナリード21の部分は、ポッティング樹脂18によって
封止されている。
[0004] The semiconductor device shown in FIG.
The solder ball 2 formed in the blind via hole 4 of the TAB tape for BGA shown in FIG. 5A and the semiconductor element 17 connected to the inner lead 21 and the inner lead bonding 16 at the position of the device hole 23 are provided. The device hole 23, the semiconductor element 17, and the inner lead 21 are sealed with a potting resin 18.

【0005】図6は、従来の他のBGA用TABテープ
とそれを使用した半導体装置を示す。図6(a)は、従
来のBGA用TABテープを示し、図6(b)は、図6
(a)のBGA用TABテープを使用した半導体装置を
示す。
FIG. 6 shows another conventional TAB tape for BGA and a semiconductor device using the same. FIG. 6A shows a conventional TAB tape for BGA, and FIG.
1A shows a semiconductor device using a TAB tape for BGA.

【0006】図6(a)に示した従来のBGA用TAB
テープは、片面に接着剤層8を有する厚さ75μmのポ
リイミドフィルム3と、接着剤層8によってポリイミド
フィルム3に接着され、厚さが25μmで配線間ピッチ
が100μm以下の所定の微細配線パターンを有する銅
箔配線パターン1と、配線間の保護および絶縁のために
銅箔配線パターン1の所定の配線部に被覆されたフォト
ソルダレジスト7とを備えている。また、接着剤層8を
有するポリイミドフィルム3は、パンチで穴加工された
複数のブラインドビアホール4とデバイスホール12を
有している。更に、フォトソルダレジスト7は、銅箔配
線パターン1のインナリード21とボールパッド22以
外の所定の部分に被覆され、ボールパッド部23を形成
している。また、インナリード21とボールパッド22
には、Ni/Auめっき(図示せず)が施されている。
The conventional BGA TAB shown in FIG.
The tape is a 75 μm-thick polyimide film 3 having an adhesive layer 8 on one side, and a predetermined fine wiring pattern having a thickness of 25 μm and a wiring pitch of 100 μm or less, which is bonded to the polyimide film 3 by the adhesive layer 8. And a photo solder resist 7 covering a predetermined wiring portion of the copper foil wiring pattern 1 for protection and insulation between the wirings. Further, the polyimide film 3 having the adhesive layer 8 has a plurality of blind via holes 4 and device holes 12 formed by punching. Further, the photo solder resist 7 is coated on a predetermined portion other than the inner leads 21 and the ball pads 22 of the copper foil wiring pattern 1 to form a ball pad portion 23. The inner lead 21 and the ball pad 22
Is subjected to Ni / Au plating (not shown).

【0007】図6(b)に示した半導体装置は、図6
(a)に示したBGA用TABテープのボールパッド部
23に形成されたはんだボール2と、デバイスホール1
2に搭載され、インナリード21とインナリードボンデ
ィング16によって接続された半導体素子17を有し、
半導体素子17とインナリード21の部分は、ポッティ
ング樹脂18によって封止されている。
[0007] The semiconductor device shown in FIG.
The solder ball 2 formed on the ball pad portion 23 of the TAB tape for BGA shown in FIG.
2 having a semiconductor element 17 connected to an inner lead 21 and an inner lead bonding 16,
The semiconductor element 17 and the inner lead 21 are sealed with a potting resin 18.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、図5に
示したような従来のBGA用TABテープによれば、パ
ンチによって穴加工されたブラインドビアホール4に、
はんだボール2を形成しているため、パンチ加工時に生
じる抜きバリやブラインドビアホール4の内壁面のガサ
ツキ等の粗れによって、はんだの濡性を阻害し、生産性
が悪くなるという問題があった。
However, according to the conventional TAB tape for BGA as shown in FIG. 5, the blind via hole 4 formed by punching has a problem.
Since the solder balls 2 are formed, there is a problem that the wettability of the solder is impaired by roughness such as punching burrs generated at the time of punching and roughness of the inner wall surface of the blind via hole 4 and productivity is deteriorated.

【0009】また、図6に示した従来のBGA用TAB
テープによれば、はんだボール2を形成する際に、ボー
ルパッド22周辺のソルダレジスト7が剥離したり捲れ
が生じたりするため、配線間の絶縁性が確保できず製品
歩留が悪くなり、価格が高くなるとういう問題があっ
た。
A conventional TAB for BGA shown in FIG.
According to the tape, when the solder ball 2 is formed, the solder resist 7 around the ball pad 22 is peeled off or turned up, so that the insulation between the wirings cannot be secured, and the product yield is deteriorated. There was a problem that it became high.

【0010】従って、本発明の目的は、はんだの濡性を
確保し、はんだボールを形成する際のソルダレジストの
剥離や捲れを防止し、配線間の絶縁性を確保できる、信
頼性の高いBGA用TABテープを提供することであ
る。
Accordingly, an object of the present invention is to provide a highly reliable BGA which can ensure the wettability of solder, prevent the peeling or curling of a solder resist when forming solder balls, and ensure the insulation between wirings. To provide a TAB tape for use.

【0011】[0011]

【課題を解決するための手段】本発明は、以上に述べた
目的を実現するため、フィルム材と、接着剤によってフ
ィルム材の片面に接着され、所定の配線パターンを有す
る金属配線層と、金属配線層の所定の位置に被覆された
ソルダレジストとを備えるBGA用TABテープにおい
て、ソルダレジストは、その弾性係数が、フィルム材の
弾性係数の1/10以上であることを特徴とするBGA
用TABテープを提供する。
SUMMARY OF THE INVENTION In order to achieve the above-mentioned object, the present invention provides a film material, a metal wiring layer adhered to one side of the film material with an adhesive and having a predetermined wiring pattern, A TAB tape for BGA, comprising: a solder resist coated on a predetermined position of a wiring layer, wherein the solder resist has an elastic modulus of 1/10 or more of an elastic modulus of a film material.
Provide TAB tape for use.

【0012】[0012]

【発明の実施の形態】以下本発明のBGA用TABテー
プおよびそれを用いた半導体装置を、その製造工程を示
しながら詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a TAB tape for BGA of the present invention and a semiconductor device using the same will be described in detail with reference to manufacturing steps.

【0013】図1は、本発明のBGA用TABテープお
よびそれを用いた半導体装置の製造工程を示す。先ず、
ガラス転移温度が190℃で厚さ13μmの接着剤層8
を、初期弾性係数741kgf/mm2 で厚さ75μm
のポリイミドフィルム(ユーピレックスS)3の片面に
塗布する(101)。次に、接着剤層8を有するポリイミド
フィルム3に、半導体素子搭載用のデバイスホール12
と、ポリイミドフィルム3を製造装置(図示せず)上で
移動させるためのスプロケットホール(図示せず)をパ
ンチなどで打ち抜いて形成し、更に、アウタリード側に
64個の直径80μmのスルーホール5を形成する(10
2)。この打抜加工されたポリイミドフィルム3の接着剤
層8側に、厚さ18μmの銅箔1aをラミネートしキュ
ア処理し、この銅箔1aでスルーホール5の片側を塞い
でブラインドビアホール4を形成する(103)。次に、銅
箔1aをフォトアプリケーション処理し、152個のイ
ンナリード21とボールパッド22を有する所定の配線
パターンの銅箔配線パターン1を作成する(104)。この
銅箔配線パターン1のインナリード21以外の所定の部
分に、ガラス転移温度123.7℃および初期弾性係数
440kgf/mm 2 で厚さ25μmのフォトソルダレ
ジスト7を塗布し、フォトソルダレジスト7のボールパ
ッド22に対応する部分を露光、現像し、ベーク処理し
て、径が200μmの開孔部(ボールパッド部)25を
開け、ボールパッド22を露出する。その後、インナリ
ード21と、ボールパッド22と、フォトソルダレジス
ト7が塗布されていないアウタリードの領域26に、厚
さ1.0μmのNiめっき(図示せず)を施し、更にそ
の上に、厚さ0.5μmのAuめっき(図示せずを)施
して、BGA用TABテープ27を作成する(105)。
FIG. 1 shows a TAB tape for BGA of the present invention.
1 and a manufacturing process of a semiconductor device using the same. First,
Adhesive layer 8 having a glass transition temperature of 190 ° C. and a thickness of 13 μm
With the initial elastic modulus of 741 kgf / mmTwoWith thickness of 75μm
On one side of polyimide film (UPILEX S) 3
Apply (101). Next, a polyimide having an adhesive layer 8
A film 3 has a device hole 12 for mounting a semiconductor element.
And the polyimide film 3 on a manufacturing apparatus (not shown).
A sprocket hole (not shown) for moving
Punched out with a punch, etc., and on the outer lead side
64 through-holes 5 having a diameter of 80 μm are formed (10
2). Adhesive for this punched polyimide film 3
On the layer 8 side, a copper foil 1a having a thickness of 18 μm is laminated and cured.
And cover one side of the through hole 5 with this copper foil 1a.
To form a blind via hole 4 (103). Next, copper
The foil 1a is subjected to a photo application process, and 152
Predetermined wiring having Anna lead 21 and ball pad 22
A copper foil wiring pattern 1 of the pattern is created (104). this
A predetermined portion of the copper foil wiring pattern 1 other than the inner lead 21
In minutes, the glass transition temperature is 123.7 ° C and the initial elastic modulus.
440kgf / mm Two25μm thick photo soldering
Gist 7 is applied, and the ball solder of photo solder resist 7 is applied.
Expose, develop, and bake the portion corresponding to the pad 22
To form an opening (ball pad) 25 having a diameter of 200 μm.
Open to expose the ball pad 22. Then, the inari
Card 21, ball pad 22, and photo solder resist
In the area 26 of the outer lead where the
1.0 μm Ni plating (not shown).
Au plating (not shown) with a thickness of 0.5 μm
Then, the BGA TAB tape 27 is created (105).

【0014】次に、BGA用TABテープ27のデバイ
スホール12に半導体素子17を搭載し、インナリード
21とインナリードボンディング16によって接続する
(106)。更に、半導体素子17とインナリード21をポ
ッティング樹脂18によって封止し、ボールパッド22
にはんだボール2を形成して、半導体装置28を製造す
る(107)。
Next, the semiconductor element 17 is mounted in the device hole 12 of the TAB tape 27 for BGA, and is connected to the inner lead 21 by the inner lead bonding 16 (106). Further, the semiconductor element 17 and the inner lead 21 are sealed with a potting resin 18 so that the ball pad 22
Then, the semiconductor device 28 is manufactured by forming the solder balls 2 (107).

【0015】上述のようにして製造された本発明のBG
A用TABテープ27を使用した半導体装置28に、温
度−55℃で30分保持と温度125℃で30分保持と
を1サイクルとする温度サイクル試験を1000サイク
ル実施し、導通抵抗の変化を200、500、1000
サイクル毎に測定した。その結果、抵抗増加やはんだボ
ール2の脱落もなく、熱ストレスに対して信頼性の高い
BGA用TABテープ27および半導体装置28を得る
ことができた。また、半導体装置28に、温度85℃お
よび湿度85%でDCバイアス50Vのマイグレーショ
ン試験を1000時間実施した。この結果、導通部の導
通破壊やフォトソルダレジスト7の絶縁破壊も生じず、
信頼性の高いBGA用TABテープ27および半導体装
置28を得ることができた。更に、半導体装置28に、
温度127℃および湿度100%で200時間のプレッ
シヤクッカ試験を行った。この結果、フォトソルダレジ
スト7の変質や、割れ、剥がれ、捲れなどが生じず、信
頼性の高いBGA用TABテープ27および半導体装置
28を得ることができた。
The BG of the present invention manufactured as described above
The semiconductor device 28 using the TAB tape 27 for A was subjected to a temperature cycle test in which the temperature was maintained at −55 ° C. for 30 minutes and the temperature was maintained at 125 ° C. for 30 minutes as one cycle. , 500, 1000
It was measured every cycle. As a result, the TAB tape 27 for BGA and the semiconductor device 28 having high reliability against thermal stress were obtained without increasing the resistance or falling off the solder balls 2. The semiconductor device 28 was subjected to a migration test at a temperature of 85 ° C. and a humidity of 85% with a DC bias of 50 V for 1000 hours. As a result, the conduction breakdown of the conduction portion and the insulation breakdown of the photo solder resist 7 do not occur.
The highly reliable TAB tape 27 for BGA and the semiconductor device 28 were obtained. Further, in the semiconductor device 28,
A pressure cooker test was conducted at a temperature of 127 ° C. and a humidity of 100% for 200 hours. As a result, the photo solder resist 7 was not deteriorated, cracked, peeled off or turned up, and a highly reliable TAB tape 27 for BGA and a semiconductor device 28 were obtained.

【0016】図2は、本発明の他のBGA用TABテー
プおよびそれを用いた半導体装置の製造工程を示す。先
ず、初期弾性係数470kgf/mm2 で厚さ50μm
のポリイミドフィルム3の片面に厚さ35μmの銅箔6
を被覆してCCL(Copper Clad Laminate)のポリイミド
フィルム14とし、この銅箔6とは反対の面に、ガラス
転移温度が190℃で厚さ13μmの接着剤層8を塗布
する(201)。次に、このCCLポリイミドフィルム14
に、半導体素子搭載用のデバイスホール12と、CCL
ポリイミドフィルム14を製造装置(図示せず)上で移
動させるためのスプロケットホール(図示せず)をパン
チなどで打ち抜いて形成し、更に、アウタリード側に6
4個の直径80μmのスルーホール5を形成する(20
2)。このCCLポリイミドフィルム14の接着剤層8側
に、厚さ18μmの銅箔1aを被覆してキュア処理し、
この銅箔1aでスルーホール5の片側を塞いでブライン
ドビアホール4を形成する(203)。次に、銅箔1aをフ
ォトアプリケーション処理し、152個のインナリード
21とボールパッド22とを有する所定の配線パターン
の銅箔配線パターン1を作成する(204)。銅箔6の表面
にガラス転移温度35℃および初期弾性係数50kgf
/mm2 で厚さ15μmのポリイミド系ソルダレジスト
(図示せず)を塗布し、更に、銅箔配線パターン1のイ
ンナリード21以外の所定の部分に、ガラス転移温度1
23.7℃および初期弾性係数440kgf/mm2
厚さ25μmのフォトソルダレジスト7を塗布し、フォ
トソルダレジスト7のボールパッド22に対応する部分
を露光、現像し、ベーク処理して、径が200μmの開
孔部25を開け、ボールパッド22を露出する。その
後、インナリード21と、ボールパッド22と、フォト
ソルダレジスト7が塗布されていないアウタリードの領
域26に、厚さ1.0μmのNiめっき(図示せず)を
施し、更にその上に、厚さ0.5μmのAuめっき(図
示せず)を施して、2層配線を有するBGA用TABテ
ープ31を作成する(205)。
FIG. 2 shows a process of manufacturing another TAB tape for BGA of the present invention and a semiconductor device using the same. First, the initial elastic modulus is 470 kgf / mm 2 and the thickness is 50 μm.
35 μm thick copper foil 6 on one side of polyimide film 3
To form a polyimide film 14 of CCL (Copper Clad Laminate). An adhesive layer 8 having a glass transition temperature of 190 ° C. and a thickness of 13 μm is applied to the surface opposite to the copper foil 6 (201). Next, the CCL polyimide film 14
A device hole 12 for mounting a semiconductor element, and a CCL
A sprocket hole (not shown) for moving the polyimide film 14 on a manufacturing apparatus (not shown) is formed by punching with a punch or the like.
Four through holes 5 having a diameter of 80 μm are formed (20
2). On the adhesive layer 8 side of the CCL polyimide film 14, a copper foil 1a having a thickness of 18 μm is coated and cured,
A blind via hole 4 is formed by closing one side of the through hole 5 with this copper foil 1a (203). Next, the copper foil 1a is subjected to photo application processing to form a copper wiring pattern 1 having a predetermined wiring pattern having 152 inner leads 21 and ball pads 22 (204). A glass transition temperature of 35 ° C. and an initial elastic modulus of 50 kgf are applied to the surface of the copper foil 6.
/ Mm 2 and a 15 μm-thick polyimide-based solder resist (not shown). Further, a glass transition temperature of 1 is applied to a predetermined portion of the copper foil wiring pattern 1 other than the inner leads 21.
A photo solder resist 7 having a thickness of 25 μm is applied at 23.7 ° C. and an initial elastic modulus of 440 kgf / mm 2 , and a portion of the photo solder resist 7 corresponding to the ball pad 22 is exposed, developed, and baked to obtain a diameter of A hole 25 of 200 μm is opened to expose the ball pad 22. Thereafter, Ni plating (not shown) having a thickness of 1.0 μm is applied to the inner lead 21, the ball pad 22, and the region 26 of the outer lead on which the photo solder resist 7 is not applied. By applying 0.5 μm Au plating (not shown), a TAB tape 31 for BGA having two-layer wiring is prepared (205).

【0017】次に、BGA用TABテープ31のデバイ
スホール12に半導体素子17を搭載し、インナリード
21とインナリードボンディング16によって接続する
(206)。更に、半導体素子17とインナリード21をポ
ッティング樹脂18によって封止し、ボールパッド22
にはんだボール2を形成して、半導体装置32を製造す
る(207)。
Next, the semiconductor element 17 is mounted in the device hole 12 of the TAB tape 31 for BGA, and is connected to the inner lead 21 by the inner lead bonding 16 (206). Further, the semiconductor element 17 and the inner lead 21 are sealed with a potting resin 18 so that the ball pad 22
Then, the semiconductor device 32 is manufactured by forming the solder ball 2 (207).

【0018】上述のようにして製造された本発明のBG
A用TABテープ31を使用した半導体装置32に、温
度−55℃で30分保持と温度125℃で30分保持と
を1サイクルとする温度サイクル試験を1000サイク
ル実施し、導通抵抗の変化を200、500、1000
サイクル毎に測定した。その結果、抵抗増加やはんだボ
ール2の脱落もなく、熱ストレスに対して信頼性の高い
BGA用TABテープ31および半導体装置32を得る
ことができた。また、半導体装置32に、温度85℃お
よび湿度85%でDCバイアス50Vのマイグレーショ
ン試験を1000時間実施した。この結果、導通部の導
通破壊や2層配線1、6やフォトソルダレジスト7の絶
縁破壊も生じず、信頼性の高いBGA用TABテープ3
1および半導体装置32を得ることができた。更に、半
導体装置32に、温度127℃および湿度100%で2
00時間のプレッシヤクッカ試験を行った。この結果、
フォトソルダレジスト7の変質や、割れ、剥がれ、捲れ
などが生じず、信頼性の高いBGA用TABテープ31
および半導体装置32を得ることができた。
The BG of the present invention manufactured as described above
The semiconductor device 32 using the TAB tape 31 for A was subjected to 1000 temperature cycle tests in which the temperature was held at −55 ° C. for 30 minutes and the temperature was held at 125 ° C. for 30 minutes as one cycle, and the change in conduction resistance was 200 times. , 500, 1000
It was measured every cycle. As a result, a TAB tape 31 for BGA and a semiconductor device 32 having high reliability against thermal stress were obtained without increasing the resistance or falling off the solder balls 2. The semiconductor device 32 was subjected to a migration test at a temperature of 85 ° C. and a humidity of 85% with a DC bias of 50 V for 1000 hours. As a result, there is no conduction breakdown of the conduction portion and no dielectric breakdown of the two-layer wirings 1 and 6 and the photo solder resist 7, and the highly reliable TAB tape for BGA 3
1 and the semiconductor device 32 were obtained. Further, the semiconductor device 32 is heated at a temperature of 127 ° C. and a humidity of 100% for 2 hours.
A 00 hour presser cooker test was performed. As a result,
Highly reliable TAB tape for BGA 31 that does not cause deterioration, cracking, peeling, or curling of the photo solder resist 7
And a semiconductor device 32 were obtained.

【0019】図3は、本発明の他のBGA用TABテー
プおよびそれを用いた半導体装置の製造工程を示す。先
ず、初期弾性係数470kgf/mm2 で厚さ50μm
のポリイミドフィルム3の両面に厚さ35μmの銅箔6
を被覆してCCL(Copper Clad Laminate)のポリイミド
フィルム15とし、このCCLポリイミドフィルム15
の片面に、ガラス転移温度が190℃で厚さ13μmの
接着剤層8を塗布する(301)。次に、このCCLポリイ
ミドフィルム15に、半導体素子搭載用のデバイスホー
ル12と、ポリイミドフィルム3を製造装置上で移動さ
せるためのスプロケットホール(図示せず)をパンチな
どで打ち抜いて形成し、更に、アウタリード側に64個
の直径80μmのスルーホール5を形成する(302)。こ
のポリイミドフィルム3の接着剤層8側に、厚さ18μ
mの銅箔1aを被覆してキュア処理し、この銅箔1aで
スルーホール5の片側を塞いでブラインドビアホール4
を形成し、ブラインドビアホール4の内面をデスミヤ処
理、導通化処理した後、銅箔1aとは反対の面に厚さ1
0μmの銅めっき9を施す(303)。次に、銅箔1aをフ
ォトアプリケーション処理し、152個のインナリード
21とボールパッド22とを有する所定の配線パターン
の銅箔配線パターン1を作成する(304)。この銅箔配線
パターン1のインナリード21以外の所定の部分に、ガ
ラス転移温度123.7℃および初期弾性係数440k
gf/mm2 で厚さ25μmのフォトソルダレジスト7
を塗布し、フォトソルダレジスト7のボールパッド22
に対応する部分を露光、現像し、ベーク処理して、径が
200μmの開孔部25を開け、ボールパッド22を露
出する。その後、インナリード21とボールパッド22
に、厚さ1.0μmのNiめっき(図示せず)を施し、
更にその上に、厚さ0.5μmのAuめっき(図示せ
ず)を施して、3層配線のBGA用TABテープ33を
作成する(305)。
FIG. 3 shows a process of manufacturing another TAB tape for BGA and a semiconductor device using the same according to the present invention. First, the initial elastic modulus is 470 kgf / mm 2 and the thickness is 50 μm.
35 μm thick copper foil 6 on both sides of polyimide film 3
To form a polyimide film 15 of CCL (Copper Clad Laminate).
Is coated with an adhesive layer 8 having a glass transition temperature of 190 ° C. and a thickness of 13 μm (301). Next, in the CCL polyimide film 15, a device hole 12 for mounting a semiconductor element and a sprocket hole (not shown) for moving the polyimide film 3 on a manufacturing apparatus are formed by punching with a punch or the like. 64 through-holes 5 having a diameter of 80 μm are formed on the outer lead side (302). On the adhesive layer 8 side of this polyimide film 3, a thickness of 18 μm
m copper foil 1a is covered and cured, and one side of the through hole 5 is covered with the copper foil 1a to form a blind via hole 4.
Is formed, and the inner surface of the blind via hole 4 is subjected to desmear treatment and conduction treatment, and then the thickness 1 is applied to the surface opposite to the copper foil 1a.
A copper plating 9 of 0 μm is applied (303). Next, the copper foil 1a is subjected to a photo application process to form a copper foil wiring pattern 1 having a predetermined wiring pattern having 152 inner leads 21 and ball pads 22 (304). A glass transition temperature of 123.7 ° C. and an initial elastic modulus of 440 k
Photo solder resist 7 of gf / mm 2 and thickness of 25 μm
Is applied, and the ball pad 22 of the photo solder resist 7 is applied.
Is exposed, developed, and baked to form an opening 25 having a diameter of 200 μm, thereby exposing the ball pad 22. Then, the inner lead 21 and the ball pad 22
Is subjected to Ni plating (not shown) having a thickness of 1.0 μm,
Furthermore, Au plating (not shown) having a thickness of 0.5 μm is applied thereon to form a three-layer wiring TAB tape 33 for BGA (305).

【0020】次に、BGA用TABテープ33のデバイ
スホール12に半導体素子17を搭載し、インナリード
21とインナリードボンディング16によって接続する
(306)。更に、半導体素子17とインナリード21をポ
ッティング樹脂18によって封止し、ボールパッド22
にはんだボール2を形成して、半導体装置34を製造す
る(307)。
Next, the semiconductor element 17 is mounted in the device hole 12 of the TAB tape 33 for BGA, and is connected to the inner lead 21 by the inner lead bonding 16 (306). Further, the semiconductor element 17 and the inner lead 21 are sealed with a potting resin 18 so that the ball pad 22
The semiconductor device 34 is manufactured by forming the solder ball 2 on the substrate (307).

【0021】上述のようにして製造された本発明のBG
A用TABテープ33を使用した半導体装置34に、温
度−55℃で30分保持と温度125℃で30分保持と
を1サイクルとする温度サイクル試験を1000サイク
ル実施し、導通抵抗の変化を200、500、1000
サイクル毎に測定した。その結果、抵抗増加やはんだボ
ール2の脱落、ブラインドビアホール4の銅めっき9の
剥離もなく、熱ストレスに対して信頼性の高いBGA用
TABテープ33および半導体装置34を得ることがで
きた。また、半導体装置34に、温度85℃および湿度
85%でDCバイアス50Vのマイグレーション試験を
1000時間実施した。この結果、導通部の導通破壊や
3層配線1、6やフォトソルダレジスト7の絶縁破壊も
生じず、信頼性の高いBGA用TABテープ33および
半導体装置34を得ることができた。更に、半導体装置
32に、温度127℃および湿度100%で200時間
のプレッシヤクッカ試験を行った。この結果、フォトソ
ルダレジスト7の変質や、割れ、剥がれ、捲れなどが生
じず、信頼性の高いBGA用TABテープ33および半
導体装置34を得ることができた。
The BG of the present invention produced as described above
The semiconductor device 34 using the TAB tape 33 for A was subjected to a temperature cycle test in which the temperature was maintained at −55 ° C. for 30 minutes and the temperature was maintained at 125 ° C. for 30 minutes as one cycle. , 500, 1000
It was measured every cycle. As a result, the BGA TAB tape 33 and the semiconductor device 34 having high reliability against thermal stress were obtained without increasing the resistance, falling off the solder balls 2 and peeling off the copper plating 9 in the blind via holes 4. In addition, the semiconductor device 34 was subjected to a migration test at a temperature of 85 ° C. and a humidity of 85% and a DC bias of 50 V for 1000 hours. As a result, the conduction breakdown of the conduction portion and the dielectric breakdown of the three-layer wirings 1 and 6 and the photo solder resist 7 did not occur, and the highly reliable TAB tape 33 for BGA and the semiconductor device 34 could be obtained. Further, the semiconductor device 32 was subjected to a pressure cooker test at a temperature of 127 ° C. and a humidity of 100% for 200 hours. As a result, the photo solder resist 7 was not deteriorated, cracked, peeled off, turned up, etc., and the highly reliable TAB tape 33 for BGA and the semiconductor device 34 could be obtained.

【0022】図4は、本発明の他のBGA用TABテー
プおよびそれを用いた半導体装置の製造工程を示す。先
ず、初期弾性係数470kgf/mm2 で厚さ50μm
のポリイミドフィルム3の片面に厚さ35μmの銅箔6
を被覆してCCL(Copper Clad Laminate)のポリイミド
フィルム14とし、この銅箔1aとは反対の面に、ガラ
ス転移温度が190℃で厚さ13μmの接着剤層8を塗
布する(401)。次に、このCCLポリイミドフィルム1
4に、半導体素子搭載用のデバイスホール12と、CC
Lポリイミドフィルム14を製造装置上で移動させるた
めのスプロケットホール(図示せず)をパンチなどで打
ち抜いて形成し、更に、アウタリード側に64個の直径
80μmのスルーホール5を形成する(402)。このCC
Lポリイミドフィルム14の接着剤層8側に、厚さ18
μmの銅箔1aを被覆してキュア処理し、この銅箔1a
でスルーホール5の片側を塞いでブラインドビアホール
4を形成する(403)。次に、銅箔1aをフォトアプリケ
ーション処理し、152個のインナリード21とボール
パッド22とを有する所定の配線パターンの銅箔配線パ
ターン1を作成し、この銅箔配線パターン1のインナリ
ード21以外の所定の部分に、ガラス転移温度297℃
および初期弾性係数550kgf/mm2 で厚さ25μ
mのポリイミド系ソルダレジスト19を塗布する(40
4)。次に、ポリイミド系ソルダレジスト19のボールパ
ッド22に対応する部分にガルバノCO 2 レーザ20で
径が200μmの開孔部25を開け、ボールパッド22
を露出する。その後、インナリード21と、ボールパッ
ド22と、ポリイミド系ソルダレジスト19が塗布され
ていないアウタリードの領域26に、厚さ1.0μmの
Niめっき(図示せず)を施し、更にその上に、厚さ
0.5μmのAuめっき(図示せず)を施して、2層配
線を有するBGA用TABテープ35を作成する(40
5)。
FIG. 4 shows another TAB table for BGA of the present invention.
1 shows a manufacturing process of a semiconductor device using the same. Destination
470 kgf / mm initial elastic modulusTwoWith thickness of 50μm
35 μm thick copper foil 6 on one side of polyimide film 3
Coated CCL (Copper Clad Laminate) polyimide
A film 14 is formed on the surface opposite to the copper foil 1a.
An adhesive layer 8 having a transition temperature of 190 ° C. and a thickness of 13 μm is applied.
Cloth (401). Next, this CCL polyimide film 1
4 shows a device hole 12 for mounting a semiconductor element,
The L polyimide film 14 was moved on the manufacturing equipment.
A sprocket hole (not shown) with a punch
Punched out, and 64 diameters on the outer lead side
A through hole 5 of 80 μm is formed (402). This CC
On the adhesive layer 8 side of the L polyimide film 14, a thickness 18
μm copper foil 1a is coated and cured.
Blind via hole by blocking one side of through hole 5
4 is formed (403). Next, the copper foil 1a is
Treatment, 152 inner leads 21 and balls
Copper wiring pattern having a predetermined wiring pattern
Turn 1 is created and the copper foil wiring pattern 1
A glass transition temperature of 297 ° C.
And initial modulus of elasticity 550kgf / mmTwoWith thickness 25μ
m of a polyimide solder resist 19 (40
Four). Next, the ball solder of the polyimide solder resist 19 is used.
Galvano CO in the part corresponding to the pad 22 TwoWith laser 20
An opening 25 having a diameter of 200 μm is opened, and the ball pad 22 is opened.
To expose. Then, the inner lead 21 and the ball
22 and polyimide solder resist 19 are applied.
In the area 26 of the outer lead which is not
Ni plating (not shown) is applied, and the thickness is further
0.5 μm Au plating (not shown)
Create a TAB tape 35 for BGA with lines (40
Five).

【0023】次に、BGA用TABテープ35のデバイ
スホール12に半導体素子17を搭載し、インナリード
21とインナリードボンディング16によって接続する
(406)。更に、半導体素子17とインナリード21をポ
ッティング樹脂18によって封止し、ボールパッド22
にはんだボール2を形成して、半導体装置36を製造す
る(407)。
Next, the semiconductor element 17 is mounted in the device hole 12 of the TAB tape 35 for BGA, and is connected to the inner lead 21 by the inner lead bonding 16 (406). Further, the semiconductor element 17 and the inner lead 21 are sealed with a potting resin 18 so that the ball pad 22
Then, the semiconductor device 36 is manufactured by forming the solder balls 2 (407).

【0024】上述のようにして製造された本発明のBG
A用TABテープ35を使用した半導体装置36に、温
度−55℃で30分保持と温度125℃で30分保持と
を1サイクルとする温度サイクル試験を1000サイク
ル実施し、導通抵抗の変化を200、500、1000
サイクル毎に測定した。その結果、抵抗増加やはんだボ
ール2の脱落もなく、熱ストレスに対して信頼性の高い
BGA用TABテープ35および半導体装置36を得る
ことができた。また、半導体装置36に、温度85℃お
よび湿度85%でDCバイアス50Vのマイグレーショ
ン試験を1000時間実施した。この結果、導通部の導
通破壊や2層配線1、6やポリイミド系ソルダレジスト
19の絶縁破壊も生じず、信頼性の高いBGA用TAB
テープ35および半導体装置36を得ることができた。
更に、半導体装置32に、温度127℃および湿度10
0%で200時間のプレッシヤクッカ試験を行った。こ
の結果、ポリイミド系ソルダレジスト19の変質や、割
れ、剥がれ、捲れなどが生じず、信頼性の高いBGA用
TABテープ35および半導体装置36を得ることがで
きた。
The BG of the present invention produced as described above
The semiconductor device 36 using the TAB tape 35 for A was subjected to 1000 cycles of a temperature cycle test in which the temperature was maintained at −55 ° C. for 30 minutes and the temperature was maintained at 125 ° C. for 30 minutes as one cycle, and the change in conduction resistance was 200 times. , 500, 1000
It was measured every cycle. As a result, it was possible to obtain the BGA TAB tape 35 and the semiconductor device 36 having high reliability against thermal stress without increasing the resistance or falling off the solder balls 2. The semiconductor device 36 was subjected to a migration test at a temperature of 85 ° C. and a humidity of 85% with a DC bias of 50 V for 1000 hours. As a result, no conductive breakdown of the conductive portion and no dielectric breakdown of the two-layer wirings 1 and 6 and the polyimide solder resist 19 occur, and a highly reliable TAB for BGA is used.
The tape 35 and the semiconductor device 36 were obtained.
Further, a temperature of 127 ° C. and a humidity of 10
A 200 hour presser cooker test was performed at 0%. As a result, the quality of the polyimide solder resist 19 was not altered, cracked, peeled off or turned up, and the TAB tape 35 for BGA and the semiconductor device 36 having high reliability could be obtained.

【0025】上述に示したように、1層配線のBGA用
TABテープ27、2層配線のBGA用TABテープ3
1、35、3層配線のBGA用TABテープ33など
の、温度85℃および湿度85%で1000時間経過中
の絶縁抵抗が109 Ωである、信頼性の高い、配線間ピ
ッチが100μm以下の微細配線を有するBGA用TA
Bテープを得ることができた。
As described above, the one-layer wiring BGA TAB tape 27, the two-layer wiring BGA TAB tape 3
1, 35, 3-layer wiring such as TAB tape 33 for BGA, insulation resistance of 10 9 Ω at a temperature of 85 ° C. and a humidity of 85% for 1000 hours, a highly reliable wiring pitch of 100 μm or less. TA for BGA with fine wiring
B tape was obtained.

【0026】以上、本発明のBGA用TABテープの形
態例をいくつか示したが、各構成の条件は、以下のよう
であってもよい。
While several embodiments of the TAB tape for BGA of the present invention have been described above, the conditions of each component may be as follows.

【0027】銅箔配線パターン1を形成する銅箔1aの
厚さは、2μm〜35μmが望ましい。配線間のピッチ
が80μmまでは、銅箔1aの厚さが35μmまでフォ
トレジ・パターンエッチングが可能であり、配線間のピ
ッチが80μm以下になった場合、銅箔1aの厚さが3
5μm以下でないとフォトレジ・パターンエッチングが
できなくなるからである。
The thickness of the copper foil 1a forming the copper foil wiring pattern 1 is preferably 2 μm to 35 μm. When the pitch between the wirings is up to 80 μm, photoresist pattern etching is possible up to a thickness of the copper foil 1 a of 35 μm. When the pitch between the wirings is 80 μm or less, the thickness of the copper foil 1 a becomes 3 μm.
If the thickness is not more than 5 μm, the photoresist pattern cannot be etched.

【0028】また、ポリイミドフィルム3の厚さは、5
0μm〜150μmが望ましい。テープの平坦性を確保
するには、50μm以上の厚さが必要となり、量産性を
考慮すると150μm以下が望ましいからである。特
に、ポリイミドフィルム3の厚さは、75μmが最適で
あると思われる。
The thickness of the polyimide film 3 is 5
0 μm to 150 μm is desirable. This is because a thickness of 50 μm or more is required to ensure the flatness of the tape, and is preferably 150 μm or less in consideration of mass productivity. In particular, the thickness of the polyimide film 3 seems to be optimally 75 μm.

【0029】ボールパッド22のソルダレジスト部7の
開孔部25の内径は、50μm〜500μmが望まし
い。配線の接続を確実にするためには、50μm以上の
大きさが必要であり、また、500μm以上の内径にす
ると、配線間ピッチを100μm以下の微細配線にする
ことが困難だからである。
The inner diameter of the opening 25 of the solder resist portion 7 of the ball pad 22 is preferably 50 μm to 500 μm. This is because a wiring having a size of 50 μm or more is necessary in order to ensure the connection of the wiring, and if the inner diameter is 500 μm or more, it is difficult to make a fine wiring with a wiring pitch of 100 μm or less.

【0030】接着剤層8の厚さは、7μm〜50μmが
望ましい。デバイスホールの無いBGA用TABテープ
では、半導体素子をワイヤボンディングすることがあ
り、このワイヤボンディング時には、温度200℃で、
高速の接続をするため、高温時に高い弾性係数を有する
薄い接着剤が必要となり、接着剤層8の厚さは、7μm
が望ましい。また、デバイスホールを有する場合は、イ
ンナリードボンディングであるため、接着剤層8を50
μm程度まで厚くしても構わないからである。
The thickness of the adhesive layer 8 is preferably 7 μm to 50 μm. In a TAB tape for BGA without a device hole, a semiconductor element may be wire-bonded.
For high-speed connection, a thin adhesive having a high elastic modulus at high temperature is required, and the thickness of the adhesive layer 8 is 7 μm.
Is desirable. In the case where a device hole is provided, the adhesive layer 8 needs to be
This is because the thickness may be increased to about μm.

【0031】ポリイミド系ソルダレジスト19またはフ
ォトソルダレジスト7の弾性係数が、ポリイミドフィル
ム3の弾性係数の1/10以上であること。温度245
℃±5℃で10秒間のはんだDip試験を3回行った結
果、上記の弾性係数の関係であれば、はんだボール周辺
のソルダレジストの剥がれや捲れが発生せず、配線間の
絶縁性を確保でき、信頼性の高いBGA用TABテープ
を得ることができた。また、温度127℃および湿度1
00%で200時間のプレッシヤクッカ試験でも、上記
の弾性係数の関係であれば、はんだボール周辺のソルダ
レジストの剥がれや捲れが発生しなかった。これは、弾
性係数の近い組合せによって、曲げや歪みの差が抑制さ
れ、応力バランスがとれるためと推考される。
The elastic coefficient of the polyimide solder resist 19 or the photo solder resist 7 is at least 1/10 of the elastic coefficient of the polyimide film 3. Temperature 245
As a result of conducting the solder dip test three times at 10 ° C. ± 5 ° C. for 10 seconds, if the above elastic modulus is concerned, the solder resist around the solder ball does not peel or turn up, and the insulation between the wirings is secured. As a result, a highly reliable TAB tape for BGA was obtained. In addition, a temperature of 127 ° C. and a humidity of 1
Even in a 200% pressurized cooker test at 200%, peeling or curling of the solder resist around the solder ball did not occur if the above-mentioned elastic modulus was related. This is presumed to be due to the fact that the difference in bending and strain is suppressed and the stress balance can be achieved by a combination of elastic coefficients close to each other.

【0032】Ni/Auめっきの替わりにSn/はんだ
めっきとしてもよい。はんだボールの形成手法に応じ
て、めっきを施せばよいからである。
Sn / solder plating may be used instead of Ni / Au plating. This is because plating may be performed in accordance with the method of forming the solder balls.

【0033】接着剤層8のガラス転移温度が150℃以
上で、ポリイミド系ソルダレジスト19またはフォトソ
ルダレジスト7のガラス転移温度が120℃以上であ
り、それぞれ銅箔配線パターン1との密着が良好である
ことが望ましい。温度245℃±5℃で10秒間のはん
だDip試験を3回行った結果、それぞれ上記のガラス
転移温度以上であれば、はんだボール周辺のソルダレジ
ストの剥がれや捲れが発生せず、配線間の絶縁性を確保
でき、信頼性の高いBGA用TABテープを得ることが
できた。これは、ガラス転移温度が高いと、一般に、耐
熱性に優れたものとなるためである。
The glass transition temperature of the adhesive layer 8 is 150 ° C. or higher, and the glass transition temperature of the polyimide solder resist 19 or the photo solder resist 7 is 120 ° C. or higher. Desirably. As a result of performing the solder dip test three times at a temperature of 245 ° C. ± 5 ° C. for 10 seconds, if the solder transition temperature is equal to or higher than the above-mentioned glass transition temperature, the solder resist around the solder ball does not peel or turn up, and the insulation between the wirings does not occur. Thus, a highly reliable TAB tape for BGA could be obtained. This is because a high glass transition temperature generally results in excellent heat resistance.

【0034】[0034]

【発明の効果】以上述べた通り、本発明のBGA用TA
Bテープによれば、ソルダレジストの弾性係数をポリイ
ミドフィルムの弾性係数の1/10以上にしたので、は
んだの濡性を確保し、はんだボールを形成する際のソル
ダレジストの剥離や捲れを防止し、配線間の絶縁性の確
保と高い信頼性を得ることができるようになった。ま
た、ソルダレジストとポリイミドフィルムの弾性係数を
近づけたため、曲げや歪みが生じず、BGA用TABテ
ープの平坦性も担保することができるようになった。
As described above, the TA for BGA of the present invention is used.
According to the B tape, the modulus of elasticity of the solder resist is set at 1/10 or more of the modulus of elasticity of the polyimide film, so that the solder wettability is ensured and the peeling and turning of the solder resist at the time of forming the solder ball are prevented. Thus, it has become possible to secure insulation between wirings and obtain high reliability. Further, since the elastic modulus of the solder resist and that of the polyimide film are made close to each other, no bending or distortion occurs, and the flatness of the TAB tape for BGA can be secured.

【0035】更に、BGA用TABテープの信頼性が向
上したため、歩留も向上し、コストがかからず、安価に
グランド層を有する2層配線や3層配線のBGA用TA
Bテープを供給できるようになった。
Further, since the reliability of the TAB tape for BGA is improved, the yield is improved, the cost is reduced, and the TA for BGA with a two-layer wiring or a three-layer wiring having a ground layer is inexpensively manufactured.
B tape can now be supplied.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるBGA用TABテープとそれを使
用した半導体装置の実施の一形態を示す概略図である。
FIG. 1 is a schematic view showing one embodiment of a TAB tape for BGA and a semiconductor device using the same according to the present invention.

【図2】本発明によるBGA用TABテープとそれを使
用した半導体装置の実施の一形態を示す概略図である。
FIG. 2 is a schematic diagram showing one embodiment of a TAB tape for BGA and a semiconductor device using the same according to the present invention.

【図3】本発明によるBGA用TABテープとそれを使
用した半導体装置の実施の一形態を示す概略図である。
FIG. 3 is a schematic view showing an embodiment of a TAB tape for BGA and a semiconductor device using the same according to the present invention.

【図4】本発明によるBGA用TABテープとそれを使
用した半導体装置の実施の一形態を示す概略図である。
FIG. 4 is a schematic view showing one embodiment of a TAB tape for BGA and a semiconductor device using the same according to the present invention.

【図5】従来のBGA用TABテープとそれを使用した
半導体装置の実施の一形態を示す概略図である。
FIG. 5 is a schematic view showing one embodiment of a conventional TAB tape for BGA and a semiconductor device using the same.

【図6】従来のBGA用TABテープとそれを使用した
半導体装置の実施の一形態を示す概略図である。
FIG. 6 is a schematic diagram showing one embodiment of a conventional BGA TAB tape and a semiconductor device using the same.

【符号の説明】[Explanation of symbols]

1 銅箔配線パターン 1a、6 銅箔 2 はんだボール 3 ポリイミドフィルム 4 ブラインドビアホール 5 スルーホール 7 フォトソルダレジスト 8 接着剤層 9 銅めっき 12 デバイスホール 14、15 CCLポリイミドフィルム 16 インナリードボンディング 17 半導体素子 18 ポッティング樹脂 19 ポリイミド系ソルダレジスト 20 ガルバノCO2 レーザ 21 インナリード 22 ボールパッド 25 開孔部 26 アウタリード領域 27、31、33、35 BGA用TABテープ 28、32、34、36 半導体装置DESCRIPTION OF SYMBOLS 1 Copper foil wiring pattern 1a, 6 Copper foil 2 Solder ball 3 Polyimide film 4 Blind via hole 5 Through hole 7 Photo solder resist 8 Adhesive layer 9 Copper plating 12 Device hole 14, 15 CCL polyimide film 16 Inner lead bonding 17 Semiconductor element 18 Potting resin 19 Polyimide solder resist 20 Galvano CO 2 laser 21 Inner lead 22 Ball pad 25 Opening 26 Outer lead area 27, 31, 33, 35 TAB tape for BGA 28, 32, 34, 36 Semiconductor device

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】フィルム材と、接着剤によって前記フィル
ム材の片面に接着され、所定の配線パターンを有する金
属配線層と、前記金属配線層の所定の位置に被覆された
ソルダレジストとを備えるBGA(Ball Grid Array) 用
TAB(Tape Automated Bonding)テープにおいて、 前記ソルダレジストは、その弾性係数が、前記フィルム
材の弾性係数の1/10以上であることを特徴とするB
GA用TABテープ。
1. A BGA comprising: a film material; a metal wiring layer adhered to one surface of the film material with an adhesive, having a predetermined wiring pattern; and a solder resist coated on a predetermined position of the metal wiring layer. (Ball Grid Array) For TAB (Tape Automated Bonding) tape, the elastic modulus of the solder resist is 1/10 or more of the elastic coefficient of the film material.
TAB tape for GA.
【請求項2】前記接着剤は、そのガラス転移温度が15
0℃以上であり、 前記ソルダレジストは、そのガラス転移温度が120℃
以上であることを特徴とする請求項1記載のBGA用T
ABテープ。
2. The adhesive has a glass transition temperature of 15
0 ° C. or higher, the solder resist has a glass transition temperature of 120 ° C.
The T for BGA according to claim 1, characterized in that:
AB tape.
【請求項3】前記金属配線層は、所定の部分にNi/A
uめっきを施されていることを特徴とする請求項1また
は請求項2記載のBGA用TABテープ。
3. The method according to claim 1, wherein the metal wiring layer has a Ni / A
3. The TAB tape for BGA according to claim 1, wherein the TAB tape is provided with u plating.
【請求項4】前記金属配線層は、所定の部分にSn/は
んだめっきを施されていることを特徴とする請求項1ま
たは請求項2記載のBGA用TABテープ。
4. The TAB tape for BGA according to claim 1, wherein said metal wiring layer has a predetermined portion plated with Sn / solder.
【請求項5】前記フィルム材は、その片面または両面に
信号層となる金属層を設けたことを特徴とする請求項1
乃至4記載のBGA用TABテープ。
5. The film material according to claim 1, wherein a metal layer serving as a signal layer is provided on one or both surfaces thereof.
5. The TAB tape for BGA according to any one of items 4 to 4.
JP9295164A 1997-10-28 1997-10-28 TAB tape for BGA Pending JPH11135577A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9295164A JPH11135577A (en) 1997-10-28 1997-10-28 TAB tape for BGA

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9295164A JPH11135577A (en) 1997-10-28 1997-10-28 TAB tape for BGA

Publications (1)

Publication Number Publication Date
JPH11135577A true JPH11135577A (en) 1999-05-21

Family

ID=17817082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9295164A Pending JPH11135577A (en) 1997-10-28 1997-10-28 TAB tape for BGA

Country Status (1)

Country Link
JP (1) JPH11135577A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369394B1 (en) * 1999-09-07 2003-01-29 앰코 테크놀로지 코리아 주식회사 substrate for semiconductor package and manufacturing method of semiconductor package using it
US6791195B2 (en) 2000-04-24 2004-09-14 Nec Electronics Corporation Semiconductor device and manufacturing method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369394B1 (en) * 1999-09-07 2003-01-29 앰코 테크놀로지 코리아 주식회사 substrate for semiconductor package and manufacturing method of semiconductor package using it
US6791195B2 (en) 2000-04-24 2004-09-14 Nec Electronics Corporation Semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
KR100437437B1 (en) Semiconductor package manufacturing method and semiconductor package
US4052787A (en) Method of fabricating a beam lead flexible circuit
JP2003522401A (en) Stacked integrated circuit package
JPH10178145A (en) Semiconductor device, manufacturing method thereof, and insulating substrate for semiconductor device
JPH09199635A (en) CIRCUIT BOARD FORMING MULTILAYER FILM, MULTILAYER CIRCUIT BOARD USING THE SAME, AND SEMICONDUCTOR DEVICE PACKAGE
JP3942299B2 (en) Manufacturing method of chip scale package
JPH07302859A (en) Method for manufacturing multilayer wiring board for mounting semiconductor chip and method for manufacturing semiconductor chip mounting device
JP3424523B2 (en) TAB tape carrier and method of manufacturing the same
JPH11135577A (en) TAB tape for BGA
JPH11145205A (en) Method for manufacturing TAB tape
JPS60216573A (en) Manufacture of flexible printed circuit board
JP2001185854A (en) Multilayer printed wiring board and method of manufacturing the same
JP3915226B2 (en) Chip support substrate for semiconductor package and semiconductor package
JPH06177315A (en) Multilayer leadframe
JP2001053194A (en) Two-layer wiring TAB tape and manufacturing method thereof
JP3455686B2 (en) Semiconductor package manufacturing method
JPH0362935A (en) Mounting method for film carrier type semiconductor device
JP3279225B2 (en) Electronic component having bump and its mounting structure
US6755229B2 (en) Method for preparing high performance ball grid array board and jig applicable to said method
JPH08222828A (en) Printed wiring board and manufacture thereof
JPH10126056A (en) Manufacturing method of printed wiring board
JPH10223696A (en) Tab tape and manufacture thereof
JP3304447B2 (en) Substrate for mounting electronic components
JPH11102942A (en) Method of manufacturing TAB tape for T-BGA
JP2001053116A (en) Two-layer wiring TAB tape and manufacturing method thereof