JPH11120002A

JPH11120002A - 複数のｄｓｐを有する装置

Info

Publication number: JPH11120002A
Application number: JP9284024A
Authority: JP
Inventors: Rika Nishiike; 理香西池; Hiroshi Katayama; 浩片山; Chiharu Kawai; 千晴河合
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-10-16
Filing date: 1997-10-16
Publication date: 1999-04-30
Also published as: US6401200B1; US20020035680A1

Abstract

(57)【要約】【課題】簡単な構成でメモリ破壊に強いＤＳＰを具備
する装置を提供する。【解決手段】各ＤＳＰ１１１〜１１３ごとに設けられ
たインストラクションメモリ１３１〜１３３と、各イン
ストラクションメモリに書き込むべきダウンロード情報
を格納するマスタメモリ２３０と、前記インストラクシ
ョンメモリ及びマスタメモリのアドレスを所定のシーケ
ンスで発生するアドレス発生部２２０とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル・シグ
ナル・プロセッサ（ＤＳＰ）に関し、より詳細には複数
のＤＳＰを設けた装置におけるブート（ダウンロード）
処理に関する。更に、本発明はＤＳＰにより音声符号化
復号化処理を行う機能を有する交換機に係るものであ
る。

【０００２】ＤＳＰは、大量のデータを効率良く処理で
きるので、種々の装置に用いられている。例えば、移動
体通信では、交換機の音声符号化復号化を行うコーデッ
ク（ＣＯＤＥＣ）を構成するためにＤＳＰが用いられて
いる。

【０００３】

【従来の技術】図１６は、移動体通信システムの構成を
示す図である。移動体通信は、図１６に示すように複数
の交換局、無線局、携帯端末、ＴＥＬ端末等で構成さ
れ、交換局に搭載されている、音声の符号化、復号化を
行う、「ＣＯＤＥＣ処理部」によって通信が可能とな
る。

【０００４】交換局が多数の端末あるいは無線局と接続
されているため、ＣＯＤＥＣ処理部では、ある程度のチ
ャネル数を確保し、それぞれ迅速に処理する必要があ
る。現在、ＣＯＤＥＣ処理部はＤＳＰで処理を行うのが
一般的であり、ＣＯＤＥＣ処理部にチャネル数分のＤＳ
Ｐを搭載して、処理を行っている。また、ＣＯＤＥＣ処
理アルゴリズムの障害やバージョンアップへの対応も必
要であるためブート型（ダウンロード型）ＤＳＰが主に
利用されている。

【０００５】ＣＯＤＥＣ処理部の構成図を図１７に示
す。図１７に示すように、ＣＯＤＥＣ処理部は、チャネ
ル数と同じ数のマスタＲＯＭ１０１，１０２，１０３と
ＤＳＰ１１１，１１２，１１３から構成される。あるチ
ャネルに発呼要求があった場合、周辺回路（仮に図中１
２１とする）は、ＤＳＰ１１１にブート（ダウンロー
ド）許可信号を出し、その信号を受け取ったＤＳＰ１１
１はマスタＲＯＭ１０１にアドレスを渡し、マスタＲＯ
Ｍ１０１に書かれているそのアドレスのデータをＤＳＰ
１１１にブート（ダウンロード）する。マスタＲＯＭ１
０１に書かれているデータ全てがＤＳＰ１１１にブート
（ダウンロード）されると、ＤＳＰ１１１は、周辺回路
１２１にブート完了信号を出し、周辺回路１２１は呼を
接続し、ＤＳＰ１１１はＣＯＤＥＣ処理を開始する。発
呼要求がなければ、ブート（ダウンロード）処理は行わ
ない。

【０００６】

【発明が解決しようとする課題】現在、移動体端末の急
激な増加に伴い、交換局も増加している。また、通信回
線の有効利用の観点から、ＣＯＤＥＣ処理部のプログラ
ムコードの変更（バージョンアップ等）や、障害等の保
守サービスが増大している。従来技術で説明したよう
に、ＣＯＤＥＣ処理部は、チャネル数と同じ数のマスタ
ＲＯＭとＤＳＰから構成されている。そのため、プログ
ラムコードの変更を行う際は、チャネル数分のマスタＲ
ＯＭ全てを変更する必要があり、作業が大変である。

【０００７】交換局におけるＣＯＤＥＣ処理部のユーザ
からの安定動作要求は、一般的に数十年と言われてい
る。交換局は一度ユーザに納入されると、ＣＯＤＥＣ処
理部のチャネルの故障に対して修理作業が困難であり、
また一般の利用者に対して、携帯電話を利用できないと
言った多大な不便が生じる。そのため、ＣＯＤＥＣ処理
部は一度ユーザに納入されると半永久的に安定に動作す
ることが最も望ましいが、予想できない電源変動等によ
り、メモリが破壊されることが起こりえる。そのため、
いかにメモリ破壊等に対処できるかということが課題と
なっている。しかし、メモリ破壊等の対処に重点を置き
すぎ、発呼要求があってから、呼接続までに多大な時間
がかかるような対処では、一般の利用者にとっては不便
であり、いかに一般の利用者に不便をかけずに対処する
ことが大切である。また、せっかくメモリ破壊等の対処
を行っても、その対処を行ったことによって消費電力が
膨大になることは避けなければいけない。

【０００８】従って、本発明は上記従来技術の問題点を
解決し、簡単な構成でメモリ破壊に強いＤＳＰを具備す
る装置を提供することを目的とする。また、本発明は低
消費電力で利用者へのサービスの低下を招かない信頼性
の高い交換機を提供することを目的とする。

【０００９】

【課題を解決するための手段】請求項１に記載の発明
は、複数のＤＳＰ（１１１〜１１３）を有する装置にお
いて、各ＤＳＰごとに設けられたインストラクションメ
モリ（１３１〜１３３）と、各インストラクションメモ
リに書き込むべきダウンロード情報を格納するマスタＲ
ＯＭ（２３０）と、前記インストラクションメモリ及び
マスタＲＯＭのアドレスを所定のシーケンスで発生する
アドレス発生部（２２０）とを有することを特徴とする
複数のＤＳＰを有する装置である。所定のシーケンスで
アドレスを発生させて、常にインストラクションメモリ
からＤＳＰにダウンロード情報、すなわちＤＳＰの動作
に必要なプログラムやデータをダウンロードする（ブー
トするとも言う）ことが可能になるので、内容の安定性
が高くなりメモリ破壊等に強い構成となるとともに、Ｄ
ＳＰへの処理要求に対し早急かつ信頼性の高い処理が可
能になる。

【００１０】請求項２に記載の発明は、請求項１におい
て、前記複数のＤＳＰのうち、アイドル状態にあるＤＳ
Ｐは、対応するインストラクションメモリからダウンロ
ード情報を周期的に受け取ることを特徴とする装置であ
る。周期的にダウンロードを行うので、これに要する消
費電力を削減することができる。請求項３に記載の発明
は、請求項１において、前記複数のＤＳＰのうち、アイ
ドル状態にあるＤＳＰは、１つずつ順番に対応するイン
ストラクションメモリからダウンロード情報を受け取る
ことを特徴とする装置である。１つずつダウンロードを
行うので、消費電力をより削減できる。

【００１１】請求項４に記載の発明は、請求項１におい
て、新たな処理要求が発生した場合、アイドル状態にあ
るＤＳＰのうち、直前にダウンロード情報を受け取った
ＤＳＰが前記新たな処理要求を受け付けることを特徴と
する装置である。直前にダウンロードしたＤＳＰが処理
要求を受け付けるので、メモリ破壊されている可能性が
極めて小さく、信頼性が向上する。

【００１２】請求項５に記載の発明は、請求項１におい
て、各ＤＳＰは、外部から供給される所定の信号の状態
に基づき、対応するインストラクションメモリからダウ
ンロード情報を周期的に受け取ることを特徴とする装置
である。外部からダウンロードを容易に制御できる。請
求項６に記載の発明は、請求項１において、第１のＤＳ
Ｐが対応するインストラクションメモリからダウンロー
ド情報を受け取っている動作中に、アイドル状態にある
第２のＤＳＰがダウンロードを開始する場合、第２のＤ
ＳＰは対応するインストラクションメモリから第１のＤ
ＳＰと同じアドレス値に従いダウンロード情報を受け取
ることでダウンロード動作を開始し、第１のＤＳＰがダ
ウンロード情報の受け取りを終了した時点で、第２のＤ
ＳＰは残りのダウンロード情報を対応するインストラク
ションメモリから受け取ることを特徴とする装置であ
る。これにより、複数のダウンロードを効率良く処理す
ることができる。

【００１３】請求項７に記載の発明は、請求項６におい
て、前記アドレス発生部は、アドレス値が循環するよう
にアドレスを生成することを特徴とする装置である。ア
ドレス値を循環的に発生させることで、複数のダウンロ
ードをより簡単な構成で効率良く行うことができる。請
求項８に記載の発明は、請求項１において、前記ダウン
ロード情報はアドレスとデータとからなるセットを複数
個有し、各セットにラベルを付与し、第１のＤＳＰが対
応するインストラクションメモリからダウンロード情報
を受け取っている動作中に、アイドル状態にある第２の
ＤＳＰがダウンロードを開始する場合、第２のＤＳＰは
対応するインストラクションメモリから第１のＤＳＰと
同じラベルからダウンロード情報を受け取ることでダウ
ンロード動作を開始し、第１のＤＳＰがダウンロード情
報の受け取りを終了した時点で、第２のＤＳＰは残りの
ラベルのダウンロード情報を対応するインストラクショ
ンメモリから受け取ることを特徴とする装置である。こ
れにより、複数のダウンロードを効率良く処理すること
ができる。

【００１４】請求項９に記載の発明は、請求項１におい
て、前記ダウンロード情報はアドレスとデータとからな
るセットを複数個有し、各セットにラベルを付与し、ダ
ウンロードでは各ＤＳＰは同じタイミングで同じラベル
のセットを対応するインストラクションメモリから受け
取り、あるＤＳＰが処理要求を受け取った場合に、アイ
ドル状態にあるＤＳＰのダウンロードを開始することを
特徴とする装置である。ダウンロード時の消費電力をよ
り削減できる。

【００１５】請求項１０に記載の発明は、請求項１ない
し９のいずれか一項の記載において、前記ＤＳＰは、音
声符号化復号化処理を行うことを特徴とする装置であ
る。請求項１１に記載の発明は、音声符号化復号化処理
を行う処理部を有する交換機において、複数のチャネル
に係る音声符号化復号化処理を行うために複数のＤＳＰ
を設け、各ＤＳＰごとに設けられたインストラクション
メモリと、各インストラクションメモリに書き込むべき
ダウンロード情報を格納するマスタメモリと、前記イン
ストラクションメモリ及びマスタメモリのアドレスを所
定のシーケンスで発生するアドレス発生部とを有するこ
とを特徴とする交換機である。請求項１に記載の効果を
有する交換機を実現できる。

【００１６】

【発明の実施の形態】図１は、本発明の一実施例による
装置を示すブロック図である。図示する装置は、例えば
図１６の交換局のＣＯＤＥＣ処理部内に設けられる。装
置は複数のＤＳＰ１１１、１１２、１１３を有する。各
ＤＳＰ１１１、１１２、１１３に対してそれぞれインス
トラクションメモリ１３１、１３２、１３３が設けられ
ている。また、インストラクションメモリ１３１、１３
２、１３３に対して共通に１つのマスタＲＯＭ２３０が
設けられている。マスタＲＯＭ２３０は、各ＤＳＰ１１
１、１１２、１１３が動作をするのに必要なプログラム
やデータを有するダウンロード情報を格納している。

【００１７】アドレス発生部２２０はマスタＲＯＭ２３
０及びインストラクションメモリ１３１、１３２、１３
３のアドレスを生成する。アドレス発生部２２０が生成
したアドレスは、マスタＲＯＭ２３０に供給されるとと
もに、セレクタ１４１、１４２及び１４３を介してイン
ストラクションメモリ１３１、１３２、１３３に供給さ
れる。マスタＲＯＭ２３０と各インストラクションメモ
リ１３１、１３２、１３３とは同一のアドレス領域を有
する。上記ダウンロード情報がマスタＲＯＭ２３０から
読み出されると、インバータゲート１５１、１５２、１
５３を介してインストラクションメモリ１３１、１３
２、１３３に書き込まれる。この時、アドレス発生部２
２０からのアドレスはセレクタ１４１、１４２、１４３
を介してそれぞれインストラクションメモリ１３１、１
３２、１３３に供給される。

【００１８】制御部２００はＤＳＰ１１１、１１２、１
１３との間でブート許可及びブート完了の信号を授受す
る。制御部２００がブート許可をＤＳＰ１１１、１１
２、１１３に与えると、制御部２００はセレクタ１４
１、１４２、１４３をアドレス発生部２２０側に切り替
える。それ以外の場合には、セレクタ１４１、１４２、
１４３はそれぞれＤＳＰ１１１、１１２、１１３側を選
択している。また、ブート時、制御部２００はインスト
ラクションメモリ１３１、１３２、１３３にライトイネ
ーブル信号を出力する。更に、制御部２００はブート
時、インバータゲート１５１、１５２、１５３をイネー
ブルにする。また、制御部２００は内部に、各チャネル
の呼接続状況を示すデータを格納するメモリ２１０を有
する。

【００１９】各ＤＳＰ１１１、１１２、１１３は例えば
図１６に示す周辺回路が接続されているが、図１では図
面を簡単にするために、これらの周辺回路の図示を省略
してある。次に、図１に示す動作を図２を参照して説明
する。以下に説明する動作は、図１に示す構成が図１６
に示す交換機のＣＯＤＥＣ処理部内に設けられている場
合のものである。

【００２０】動作の概略を説明すると、複数のＤＳＰの
うち１個のＤＳＰだけが発呼されたときは、その発呼さ
れたＤＳＰはただちにブート（ダウンロード）処理を終
了し、ＣＯＤＥＣ処理を行い、その他のＤＳＰは発呼さ
れるまで常時ブート（ダウンロード）処理を行う。ま
ず、ブート（ダウンロード）処理について説明する。制
御部２００は、インストラクションメモリ１３１，１３
２，１３３にライトイネーブル信号を出し、アドレス発
生部２２０にはアドレス発生指示を出す。アドレス発生
指示を受けたアドレス発生部２２０は、０×００００→
０×０００１→０×０００２・・・というようにアドレ
スを発生する。発生されたアドレスはセレクタ１４１，
１４２，１４３に送られ、その発生されたアドレスと同
じアドレスのマスタＲＯＭ２３０のデータをインストラ
クションメモリ１３１，１３２，１３３に書き込む。ア
ドレス発生部２２０のアドレスが最終アドレスになれ
ば、マスタＲＯＭ２３０の中身が全てインストラクショ
ンメモリ１３１，１３２，１３３に書き込まれたことに
なり、制御部２００は、アドレス発生部２２０からのア
ドレス最終信号を受け、ＤＳＰ１１１，１１２，１１３
に対して、ブート許可信号を出す。そして、ブート許可
信号を受け取ったＤＳＰ１１１，１１２，１１３は、イ
ンストラクションメモリ１３１，１３２，１３３に書き
込まれた内容をＤＳＰ１１１，１１２，１１３に書き込
む。インストラクショメモリ１３１，１３２，１３３の
内容全てをＤＳＰ１１１，１１２，１１３に書き込んだ
ら、ＤＳＰ１１１，１１２，１１３は制御部２００にブ
ート完了信号を出す。これら一連の処理がブート（ダウ
ンロード）処理である。尚、以下単にブート処理とい
う。

【００２１】今仮に、全てのＤＳＰは、呼接続要求がな
く、常時ブート処理を行っているとする。その後、１回
以上のブートが終了し、再びブート（ダウンロード）処
理を行っている段階で、あるＤＳＰ（ＤＳＰ１１１とす
る）に発呼要求があったとする（図２中発呼）。制御
部２００はＤＳＰ１１１に対して、ブート処理を終了さ
せ、メモリ２１０にこのチャネルで呼接続が行なわれて
いることを示すデータを書き込み、呼を接続する。ＤＳ
Ｐ１１１は、ＣＯＤＥＣ処理を開始し、発呼要求に速や
かに対処を行う。その後、呼が切断されれば、再びブー
ト処理を行う。

【００２２】従来は、発呼に応じてリセット信号を供給
し、それに応じてブート処理を行っていたが、それで
は、１回の発呼につき１回のブート処理しか行われてい
なかった。頻繁に発呼されている場合であれば、次の発
呼までの時間が短いため、インストラクションメモリの
信頼性は低くないが、発呼から次の発呼までの時間が長
い場合は、インストラクションメモリが破壊されている
可能性が有り、信頼性が低かった。また、発呼の要求が
あってから、ブート処理を開始するため、呼接続までに
ある程度の時間を必要とした。しかし、本実施例では、
ブート処理は、発呼されるまで常時行われ、また、呼が
切断されるとすぐにブート処理が開始されるため、従来
のものよりもインストラクションメモリに書き込まれた
内容の安定性が高くなり、また、発呼要求に対して早急
に対応することが可能となる。

【００２３】次に、本発明の第２の実施例を図３及び図
４を参照して説明する。第２の実施例のハードウェア構
成は、図１に示す構成と同一である。また、ブート処理
については、第１の実施例と同様なので、その説明は省
略する。第１の実施例では、発呼されていないＤＳＰ
は、発呼が開始されるまで常時ブート処理を行うことを
主な特徴とした制御方式であった。第２の実施例は、ま
ず、ボード内に実装されているＤＳＰ全てにあらかじめ
番号を割り振っておく。そして、ブート処理が可能な時
間間隔で、ＤＳＰに割り振った番号を割り当て、ある時
間（Ｔ）に割り当てられている番号と同じ番号のＤＳＰ
のブート処理を行う。

【００２４】図３に示すようにブート処理が可能な時間
間隔で、それぞれ順にＤＳＰに割り振った番号（参照番
号と同一番号とする）が設定されている。そしてある時
間におけるブート処理は、その時間に割り当てられた番
号と同じ番号の１個のＤＳＰだけを行い（図３の１１
１）、別の時間におけるブート処理は、別の１個のＤＳ
Ｐを行い（図３の１１２）、・・・というように発呼さ
れていないＤＳＰは、ＤＳＰに割り振られた番号ごと
に、順次ブート処理を行う。ブート処理が終了すると、
そのＤＳＰはアイドル状態となり、再び時間に割り当て
られた番号と同じ番号になると、ブート処理を行う。１
度ブート処理が終了したＤＳＰにおいても、もし、ＤＳ
Ｐ（仮にＤＳＰ１１１とする）がブート処理中に、図４
に示すようにＤＳＰ１１１に対して発呼要求があった場
合は、制御部２００はＤＳＰ１１１のブート処理を終了
させ、呼の接続を行い、ＤＳＰ１１１はＣＯＤＥＣ処理
を開始し、発呼要求に速やかに対処を行う。

【００２５】第２の実施例の特徴は、第１の実施例と同
様に従来の方式よりも信頼性に優れているばかりでな
く、第１の実施例に比べ、全てのＤＳＰが常時ブート処
理を行わないようにしているため、ブート処理に要する
消費電力を削減する効果もある。次に、本発明の第３の
実施例を図５を参照して説明する。第３の実施例のハー
ドウェア構成は、図１に示す構成と同一である。また、
ブート処理については、第１の実施例と同様なので、そ
の説明は省略する。

【００２６】第２の実施例では、発呼されていないＤＳ
Ｐは、ＤＳＰ毎に割り付けられた番号毎に、制御部によ
り１個ずつ順次ブート処理を行うことを主な特徴とした
制御方式であった。第３の実施例は、図５に示すよう
に、ブート処理中に制御部２００が発呼要求を受け付け
た場合、制御部２００がどのＤＳＰのブート処理がもっ
とも発呼時の直前に終わったか（図５の場合は、ＤＳＰ
１１２）をチェックし、そのＤＳＰのチャネルに発呼要
求を割り当てるような制御を行うことを特徴としたブー
ト制御方式である。どのＤＳＰのブート処理がもっとも
発呼時の直前に終わったかのチェックとしては、図５中
の時間におけるブート処理を行うＤＳＰ番号をもとに行
う方法と、ブート処理終了後にＤＳＰから送られてくる
ブート完了信号の完了時間を制御部２００によりチェッ
クを行う方法等がある。

【００２７】第３の実施例は従来の方式よりも、第２の
実施例と同様に、全てのＤＳＰが常時ブート処理を行わ
ないようにしているため、低消費電力化に優れている。
また、発呼要求直前にブート処理を終了したＤＳＰに対
して、制御部２００が発呼要求を割り当てるため、ブー
ト処理終了後のインストラクションメモリが電気的ノイ
ズ等で壊されている可能性が非常に少なく、第２の実施
例よりもさらに、信頼性が向上する効果もある。

【００２８】次に、本発明の第４の実施例を図６及び図
７を参照して説明する。第４の実施例のハードウェア構
成は、図１に示す構成と同一である。また、ブート処理
については、第１の実施例と同様なので、その説明は省
略する。第１の実施例のように、発呼があるまで常時ブ
ート処理を行うのが、インストラクションメモリの安定
性に優れているが、常時ブート処理を行うと消費電力が
大きくなってしまう。そこであるタイミングラグを持た
せそのタイミングによってブート処理を行わせればよ
い。交換局から符号化・復号化のビットレートを示す情
報を含むフレーム信号がＣＯＤＥＣ処理部へ供給されて
いるＤＳＰであれば、ブート処理を行うためのタイミン
グを新たに作成することなく、一定の周期で供給されて
いる、フレーム信号を用いてブート処理を行うことがで
きる。

【００２９】第４の実施例は、交換局からフレーム信号
がＣＯＤＥＣ処理部へ供給されるＤＳＰにおいて、フレ
ームによりＣＯＤＥＣ処理部で通常処理するＣＯＤＥＣ
（音声の符号化・復号化）であり、交換局から供給され
るフレーム信号の“Ｈ”区間、あるいは“Ｌ”区間にお
いて、ブートに要する時間が時間的に間に合う区間
（“Ｈ”区間、“Ｌ”区間とも間に合うのであれば短い
方の区間）にブートを行うように制御することを特徴と
したものである。

【００３０】図６のパターン１の場合、フレーム信号の
“Ｈ”区間（ａ）および、フレーム信号の“Ｌ”区間
（ｂ）ともに、ブート処理に要する時間（ｃ）よりも長
く、どちらの時間においてもブート処理が可能である
が、より有効的に処理を行うため、“Ｈ”区間と“Ｌ”
区間を比較し、短い方の区間（この場合“Ｈ”区間）で
ブート処理を行う。ブート処理終了後は、発呼要求がな
ければＤＳＰはアイドル状態となり、次の“Ｈ”区間で
再びブート処理を行う。

【００３１】図６のパターン２の場合、フレーム信号の
“Ｈ”区間（ａ）および、フレーム信号の“Ｌ”区間
（ｂ）ともに、ブート処理に要する時間（ｃ）よりも長
く、どちらの時間においてもブート処理が可能であり、
パターン１と同様に“Ｈ”区間と“Ｌ”区間を比較し、
短い方の区間（この場合“Ｌ”区間）で、ブート（ダウ
ンロード）処理を行う。ブート（ダウンロード）処理終
了後は、発呼要求がなければＤＳＰはアイドル状態とな
り、次の“Ｌ”区間で再びブート処理を行う。

【００３２】図７のパターン３の場合、フレーム信号の
“Ｈ”区間（ａ）はブート処理に要する時間（ｃ）より
も長く、ブート処理が可能であるが、フレーム信号の
“Ｌ”区間（ｂ）はブート（ダウンロード）処理に要す
る時間（ｃ）よりも短く、“Ｌ”区間でのブート（ダウ
ンロード）処理が不可能であるため、ブート処理が間に
合うＨ”区間でブート処理を行い、ブート処理終了後
は、発呼要求がなければＤＳＰはアイドル状態となり、
次の“Ｈ”区間で再びブート処理を行う。

【００３３】図７のパターン４の場合、フレーム信号の
“Ｈ”区間（ａ）はブート処理に要する時間（ｃ）より
も短く、ブート処理が不可能であるが、フレーム信号の
“Ｌ”区間（ｂ）は、ブート処理に要する時間（ｃ）よ
りも長く、“Ｌ”区間でのブート処理が可能であるた
め、ブート処理が間に合う“Ｌ”区間でブート処理を行
い、ブート処理終了後は、発呼要求がなければＤＳＰは
アイドル状態となり、次の“Ｌ”区間で再びブート処理
を行う。

【００３４】次に、本発明の第５の実施例を図８及び図
９を参照して説明する。図８は、第５の実施例の構成を
示すブロック図である。図中、図１に示す前述した構成
要素と同一のものには同一の参照番号を付けてある。図
８に示す構成は、制御部２００がアドレス記憶メモリ２
４０を有している点を除き、図１に示す構成と同一であ
る。アドレス記憶メモリ２４０は、以下の動作を実現す
るために設けたものである。尚、ブート処理については
第１の実施例と同様なので、その説明を省略する。

【００３５】今仮に、制御部２００のブート許可によ
り、あるＤＳＰ（ＤＳＰ１１１とする）がブート処理を
開始し、アドレス発生部２２０で発生されたアドレスに
よって、ブートアドレス０×００００→０×０００１→
０×０００２・・・とブート処理の途中であるとする。
そのとき交換局が他のチャネルの発呼要求を受け、制御
部２００が他のＤＳＰ（ＤＳＰ１１２とする）のブート
処理を開始したとき、後からブート（ダウンロード）処
理を開始したＤＳＰ（ＤＳＰ１１２）は、すでにブート
処理を開始しているＤＳＰ１１１のブートアドレスを初
期値（図９の場合、０×０００２）として、ＤＳＰ１１
２はＤＳＰ１１１と同時にブート処理を行う。そのとき
ＤＳＰ１１２はブートを開始したアドレスの初期値（図
９の場合、０×０００２）をメモリ２４０に記憶してお
き、ＤＳＰ１１１のブートが終了すると同時に、先頭ア
ドレス（図９の場合、０×００００）から記憶しておい
たアドレス（図９の場合、０×０００２）までをブート
処理するように制御する。

【００３６】この方式を用いることにより、複数のブー
ト要求に対して効率良くブート処理を行うことが可能と
なる。次に、本発明の第６の実施例を図１０及び図１１
を参照して説明する。図１０は、第６の実施例の構成を
示すブロック図である。図中、図１に示す前述した構成
要素と同一のものには同一の参照番号を付けてある。図
１０に示す構成は、サーキュラーアドレシング方式でア
ドレスを生成するアドレス発生部２５０を用いている点
で、図１に示す構成とは異なる。以下、第６の実施例の
動作を説明するが、ブート処理については第１の実施例
と同様なので、その説明を省略する。

【００３７】第５の実施例では、ブート処理を開始した
アドレス値を記憶しておくレジスタやメモリ２４０が必
要であった。これに対し、第６の実施例は、サーキュラ
ーアドレッシングと呼ばれる方法を用いることによっ
て、アドレス値格納用のレジスタやメモリ等を必要とし
ないことを特徴としている。一般に、ブートされるプロ
グラムの容量（大きさ）は固定である。従ってその大き
さ分だけデータをブートしてくれば、当然、自動的に全
プログラムをブートできることになる。これには、サー
キュラーアドレッシングと呼ばれるアドレス発生方法を
用いる。これは、図１１に示すようにアドレスの最初と
最後が仮想的につながっているように見せかけるもので
ある。

【００３８】今仮に、制御部２００のブート許可によ
り、あるＤＳＰ（ＤＳＰ１１１とする）がブート処理を
開始し、アドレス発生部２５０で発生されたアドレスに
よって、ブートアドレス０×００００→０×０００１→
０×０００２・・・とブート処理の途中であるとする。
そのとき交換局が他のチャネルの発呼要求を受け、制御
部２００が他のＤＳＰ（ＤＳＰ１１２とする）のブート
処理を開始したとき、後からブート処理を開始したＤＳ
Ｐ１１２は、すでにブート処理を開始しているＤＳＰ１
１と同時にブート処理を行う。ＤＳＰ１１２は、ＤＳＰ
１１１のブート処理終了後、ブート処理がまだできてい
ない部分のブートを開始する。

【００３９】次に、本発明の第７の実施例について、図
１２及び図１３を参照して説明する。第７の実施例のハ
ードウェア構成は、図１に示す構成と同一である。ま
た、ブート処理については、第１の実施例と同様なので
その説明を省略する。図１２に示すように、あらかじめ
ブート用のインストラクションメモリ１３１〜１３３を
ある区間ごとにアドレスとデータをセットにしてラベル
を付けておく。あるＤＳＰ（例えばＤＳＰ１１１）が発
呼要求を受け、ブート処理の実行中に、他のＤＳＰ（例
えばＤＳＰ１１２）が発呼要求を受けたときは、ＤＳＰ
１１２はＤＳＰ１１１と同時にブート処理を行い、ＤＳ
Ｐ１１１がブート処理を終了した時点で、ＤＳＰ１１２
はブート処理が行われていないラベル（図１３中の※の
部分）をブート（ダウンロード）処理する。

【００４０】次に、本発明の第８の実施例について、図
１４を参照して説明する。第８の実施例のハードウェア
構成は図１に示す構成と同一である。またブート処理に
ついては第１の実施例と同様なので、その説明を省略す
る。尚、説明の都合上、ＤＳＰはＤＳＰ１１１〜１１３
の他に、ＤＳＰ１１４，１１５が設けられているものと
する。

【００４１】第８の実施例は第７の実施例と同様に図１
２に示すように、あらかじめブート用のインストラクシ
ョンメモリ１３１〜１３３をある区間ごとにアドレスと
データをセットにしてラベルを付けておく。あるＤＳＰ
（例えばＤＳＰ１１１）が発呼要求を受けた時は、呼が
つながっていない全てのＤＳＰ（図１４中のＤＳＰ１１
１〜１１４）は、ＤＳＰ１１１と同時にブート処理を行
う。その後、１回以上のブートが終了し、他のＤＳＰ
（例えばＤＳＰ１１２）が発呼要求を受けた場合、ＤＳ
Ｐ１１２がブート処理中であれば、現在行っているブー
ト処理が終了した時点で呼を接続する。

【００４２】第１の実施例は、呼が接続されていない全
てのＤＳＰを発呼要求があるまで常時ブート処理すると
いうものであったが、この方式は、発呼要求があってか
ら、呼が接続されていない全てのＤＳＰをブート処理す
るというものであり、発呼要求がなければ、ブート処理
を行わないため、第１の実施例よりも消費電力が少な
い。また、第７の実施例と比べ、図１３中の※の部分の
ブート処理が短縮でき、第７の実施例よりも早く呼を接
続することが可能となる。

【００４３】次に、本発明の装置を用いた交換機につい
て図１５を参照して説明する。図１４において、移動通
信制御局３００は音声処理装置３１０、基地局制御装置
３３０及び移動加入者用交換局３４０を有する。音声処
理装置３１０はＣＯＤＥＣ処理部３２０を有する。ＣＯ
ＤＥＣ処理部３２０は例えば無線局３５０毎に設けら
れ、内部に本発明の複数のＤＳＰを有する装置、具体的
には前述した第１ないし第８の実施例による構成を具備
している。すなわち、チャネル毎にＤＳＰを有し、共通
にマスタＲＯＭ２３０、アドレス発生部２２０又は２５
０、制御部２００等を有している。これにより、上記効
果を具備する交換機が実現できる。なお、本発明でいう
交換機とは、コーデックを具備する交換機のすべての形
態を含むもので、図１４に示す構成に限定されるもので
はない。

【００４４】以上、本発明を実施例に基づき説明した。
本発明は上記実施例に限定されるものではない。例え
ば、ＤＳＰは任意の数でよい。アドレス発生部２２０
は、構成を簡単にするために、マスタＲＯＭ２３０とイ
ンストラクションメモリ１３１〜１３３とに共通のアド
レスを与える構成であるが、アドレス値そのものは共通
である必要はない。例えば、マスタＲＯＭ２３０とイン
ストラクションメモリ１３１〜１３３にそれぞれ異なる
アドレス値を発生する２つのアドレス発生部を設けても
よい。ただし、この場合には、２つのアドレスに関連性
を持たせ、かつアドレス発生動作を同期させることが好
ましい。また、本発明による複数のＤＳＰを有する装置
は音声信号処理及び交換機への適用に限らず、その他の
信号を処理する装置や交換機以外の情報処理装置やシス
テムを含むものである。

【００４５】

【発明の効果】以上説明したように、本発明によれば、
簡単な構成でメモリ破壊に強いＤＳＰを具備する装置、
及び低電力消費で信頼性の高い交換機等の情報処理装置
を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成を示すブロック図
である。

【図２】図１に示す第１の実施例の動作を示すタイミン
グ図である。

【図３】本発明の第２の実施例の動作を示すタイミング
図（その１）である。

【図４】本発明の第２の実施例の動作を示すタイミング
図（その２）である。

【図５】本発明の第３の実施例の動作を示すタイミング
図である。

【図６】本発明の第４の実施例の動作を示すタイミング
図（その１）である。

【図７】本発明の第４の実施例の動作を示すタイミング
図（その２）である。

【図８】本発明の第５の実施例の構成を示すブロック図
である。

【図９】図８に示す第５の実施例の動作を示すタイミン
グ図である。

【図１０】本発明の第６の実施例の構成を示すブロック
図である。

【図１１】図１０に示す第６の実施例の動作を示すタイ
ミング図である。

【図１２】本発明の第７の実施例の動作を示すタイミン
グ図（その１）である。

【図１３】本発明の第７の実施例の動作を示すタイミン
グ図（その２）である。

【図１４】本発明の第８の実施例の動作を示すタイミン
グ図である。

【図１５】本発明の複数のＤＳＰを具備する装置の一適
用例である交換システムを示す図である。

【図１６】移動体通信システムを示す図である

【図１７】図１６にシステムで用いられる従来の複数の
ＤＳＰを有する装置の構成を示す図である。

【符号の説明】

１１１、１１２、１１３ＤＳＰ１３１、１３２、１３３インストラクションメモリ１４１、１４２、１４３セレクタ１５１、１５２、１５３インバータゲート２００制御部２１０呼接続状況を示すメモリ２２０アドレス発生部２３０マスタＲＯＭ２４０アドレス記憶メモリ２５０アドレス発生部

Claims

【特許請求の範囲】

【請求項１】複数のＤＳＰを有する装置において、各ＤＳＰごとに設けられたインストラクションメモリ
と、各インストラクションメモリに書き込むべきダウンロー
ド情報を格納するマスタメモリと、前記インストラクションメモリ及びマスタメモリのアド
レスを所定のシーケンスで発生するアドレス発生部とを
有することを特徴とする複数のＤＳＰを有する装置。
【請求項２】前記複数のＤＳＰのうち、アイドル状態
にあるＤＳＰは、対応するインストラクションメモリか
らダウンロード情報を周期的に受け取ることを特徴とす
る請求項１に記載の装置。
【請求項３】前記複数のＤＳＰのうち、アイドル状態
にあるＤＳＰは、１つずつ順番に対応するインストラク
ションメモリからダウンロード情報を受け取ることを特
徴とする請求項１に記載の装置。
【請求項４】新たな処理要求が発生した場合、アイド
ル状態にあるＤＳＰのうち、直前にダウンロード情報を
受け取ったＤＳＰが前記新たな処理要求を受け付けるこ
とを特徴とする請求項１記載の装置。
【請求項５】各ＤＳＰは、外部から供給される所定の
信号の状態に基づき、対応するインストラクションメモ
リからダウンロード情報を周期的に受け取ることを特徴
とする請求項１に記載の装置。
【請求項６】第１のＤＳＰが対応するインストラクシ
ョンメモリからダウンロード情報を受け取っている動作
中に、アイドル状態にある第２のＤＳＰがダウンロード
を開始する場合、第２のＤＳＰは対応するインストラク
ションメモリから第１のＤＳＰと同じアドレス値に従い
ダウンロード情報を受け取ることでダウンロード動作を
開始し、第１のＤＳＰがダウンロード情報の受け取りを
終了した時点で、第２のＤＳＰは残りのダウンロード情
報を対応するインストラクションメモリから受け取るこ
とを特徴とする請求項１記載の装置。
【請求項７】前記アドレス発生部は、アドレス値が循
環するようにアドレスを生成することを特徴とする請求
項６記載の装置。
【請求項８】前記ダウンロード情報はアドレスとデー
タとからなるセットを複数個有し、各セットにラベルを付与し、第１のＤＳＰが対応するインストラクションメモリから
ダウンロード情報を受け取っている動作中に、アイドル
状態にある第２のＤＳＰがダウンロードを開始する場
合、第２のＤＳＰは対応するインストラクションメモリ
から第１のＤＳＰと同じラベルからダウンロード情報を
受け取ることでダウンロード動作を開始し、第１のＤＳ
Ｐがダウンロード情報の受け取りを終了した時点で、第
２のＤＳＰは残りのラベルのダウンロード情報を対応す
るインストラクションメモリから受け取ることを特徴と
する請求項１記載の装置。
【請求項９】前記ダウンロード情報はアドレスとデー
タとからなるセットを複数個有し、各セットにラベルを付与し、ダウンロードでは各ＤＳＰは同じタイミングで同じラベ
ルのセットを対応するインストラクションメモリから受
け取り、あるＤＳＰが処理要求を受け取った場合に、アイドル状
態にあるＤＳＰのダウンロードを開始することを特徴と
する請求項１記載の装置。
【請求項１０】前記ＤＳＰは、音声符号化復号化処理
を行うことを特徴とする請求項１ないし９のいずれか一
項記載の装置。
【請求項１１】音声符号化復号化処理を行う処理部を
有する交換機において、複数のチャネルに係る音声符号化復号化処理を行うため
に複数のＤＳＰを設け、各ＤＳＰごとに設けられたインストラクションメモリ
と、各インストラクションメモリに書き込むべきダウンロー
ド情報を格納するマスタメモリと、前記インストラクションメモリ及びマスタメモリのアド
レスを所定のシーケンスで発生するアドレス発生部とを
有することを特徴とする交換機。