[go: up one dir, main page]

JPH11126924A - Method of manufacturing gallium nitride compound semiconductor element - Google Patents

Method of manufacturing gallium nitride compound semiconductor element

Info

Publication number
JPH11126924A
JPH11126924A JP30794797A JP30794797A JPH11126924A JP H11126924 A JPH11126924 A JP H11126924A JP 30794797 A JP30794797 A JP 30794797A JP 30794797 A JP30794797 A JP 30794797A JP H11126924 A JPH11126924 A JP H11126924A
Authority
JP
Japan
Prior art keywords
substrate
metal layer
layer
wafer
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30794797A
Other languages
Japanese (ja)
Inventor
Toshiya Kamimura
俊也 上村
Takao Sato
孝夫 佐藤
Masaki Hashimura
昌樹 橋村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP30794797A priority Critical patent/JPH11126924A/en
Publication of JPH11126924A publication Critical patent/JPH11126924A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To form a metal layer on the reverse side of a substrate. SOLUTION: A separating groove 21 is formed such that it reaches a depth of approximately 15 μm on a substrate from the semiconductor side of a wafer 200 along a dicing line from an electrode side, the substrate is thinned by lapping, and a metal layer 10 is formed at a part, excluding a region B at the surrounding part of the reverse side of the substrate due to the deposition of Al (Figure (a)). Then, by dividing the wafer 200 into four portions, a wafer 201 where the metal layer 10 is formed, excluding the region B of two surrounding, adjacent sides (Figure (b)) is obtained. The separation groove 21 can be recognized visually from the reverse side of the substrate via the non-formed region B (Figure (c)), an adhesive sheet is applied to an electrode side, scribing is made from the reverse side of the substrate along the separation groove 21, and a load is applied to a wafer 201 for braking, thus manufacturing a light-emitting element where the metal layer 10 is formed on the reverse side of the substrate. Light advancing towards the substrate side from an emission layer is reflected properly by the metal layer 10 formed on the reverse side of the substrate, a light extracting efficiency from the electrode side is improved, and a high emission intensity is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、窒化ガリウム(Ga
N) 系化合物半導体素子の製造方法に関し、特に、基板
裏面に金属層を形成する方法に関する。
The present invention relates to a gallium nitride (Ga) nitride.
The present invention relates to a method for manufacturing a N) -based compound semiconductor device, and more particularly to a method for forming a metal layer on the back surface of a substrate.

【0002】[0002]

【従来の技術】従来、GaN 系化合物半導体発光素子で
は、絶縁性のサファイア基板上に半導体層を積層し、そ
の同じ側に正負の各電極を設けた構成としている。この
発光素子30をリードフレーム31上に配置した模式的
断面図を図8に示す。発光素子30は、所定の波長で発
光する発光層34を有し、正負の各電極35、36は基
板33に対して上側に設けられている。そして、基板3
3の裏面が樹脂材で構成されたペースト32を用いてリ
ードフレーム31上にダイボンディングされている。
又、図示していないが、各電極35、36は所定の部位
とワイヤボンディングにより電気的に接続され、電極3
5、36側から光を取り出す構成としている。しかし、
図8に示す構成では、発光層34から得られる発光の方
向に選択性がないので、基板33の裏面における反射光
が、電極35、36側からの光取り出し量に大きく寄与
することになるが、基板33裏面に設けられたペースト
32により光が吸収されるために光の反射効率が良くな
く、発光強度が低いという問題がある。又、ペースト3
2は、雰囲気温度や素子30の駆動により発生する熱に
よって経時的に劣化(黄色に変色)するため、反射光が
減少し、経時的な光度の劣化が生ずるという問題もあ
る。さらに、素子の特性を測定する場合、通常、粘着シ
ート上に素子を配置して波長や光度を測定するが、実際
の搭載状態と異なるので、測定値にズレが生じるという
問題もある。そこで、基板33の裏面に金属層を形成し
て光の反射効率を高め、高発光強度を得る方法が考えら
れる。
2. Description of the Related Art Conventionally, a GaN-based compound semiconductor light emitting device has a configuration in which a semiconductor layer is laminated on an insulating sapphire substrate, and positive and negative electrodes are provided on the same side. FIG. 8 is a schematic cross-sectional view in which the light emitting element 30 is disposed on a lead frame 31. The light emitting element 30 has a light emitting layer 34 that emits light at a predetermined wavelength, and the positive and negative electrodes 35 and 36 are provided above the substrate 33. And the substrate 3
3 is die-bonded to the lead frame 31 using a paste 32 made of a resin material.
Although not shown, the electrodes 35 and 36 are electrically connected to predetermined portions by wire bonding.
Light is extracted from the sides 5 and 36. But,
In the configuration shown in FIG. 8, since there is no selectivity in the direction of light emission obtained from the light emitting layer 34, the reflected light on the back surface of the substrate 33 greatly contributes to the light extraction amount from the electrodes 35 and 36. In addition, since light is absorbed by the paste 32 provided on the back surface of the substrate 33, there is a problem that light reflection efficiency is not good and light emission intensity is low. Also paste 3
No. 2 deteriorates with time due to ambient temperature or heat generated by driving the element 30 (discoloration to yellow), so that there is a problem that reflected light decreases and luminous intensity deteriorates with time. Further, when measuring the characteristics of the element, the wavelength and the luminous intensity are usually measured by arranging the element on an adhesive sheet, but there is a problem that the measured value is shifted because it is different from the actual mounting state. Therefore, a method of increasing the light reflection efficiency by forming a metal layer on the back surface of the substrate 33 to obtain high emission intensity is considered.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、通常で
は、基板33の硬度が大きいため、ウエハの分離の際に
は基板33を研磨して薄板化し、その後に基板33の裏
面からスクライビングし、ブレーキングすることでウエ
ハを分離しているので、スクライビングの前に基板33
の裏面に反射のための金属層を形成すれば、スクライビ
ング時の位置合わせが困難となる。又、スクライビング
の後に金属層を形成すれば、ウエハには電極35、36
側に粘着シートが貼着された状態であるので、ウエハ裏
面の洗浄が困難であると共に、金属層の形成時に加熱で
きないため、金属層と基板33裏面との密着性を得るこ
とができない。
However, since the hardness of the substrate 33 is usually large, the substrate 33 is polished and thinned when the wafer is separated, and then scribed from the back surface of the substrate 33 to form a breaking plate. The wafer 33 is separated by performing the
If a metal layer for reflection is formed on the back surface of the substrate, positioning during scribing becomes difficult. If the metal layer is formed after scribing, the electrodes 35 and 36 are formed on the wafer.
Since the pressure-sensitive adhesive sheet is adhered to the side, it is difficult to clean the rear surface of the wafer, and it is not possible to heat the metal layer at the time of forming the metal layer.

【0004】従って、本発明の目的は、上記課題に鑑
み、GaN 系化合物半導体発光素子において、基板裏面に
金属層を形成することを可能にし、経時的に良好な光の
反射を得て、電極側からの光取り出し量を向上させるこ
とである。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a GaN-based compound semiconductor light-emitting device, in which it is possible to form a metal layer on the back surface of a substrate, to obtain good light reflection over time, The purpose is to improve the amount of light taken out from the side.

【0005】[0005]

【課題を解決するための手段】上記の課題を解決するた
めに、請求項1に記載の手段によれば、正負の各電極が
同じ側に設けられた窒化ガリウム系化合物半導体素子の
製造方法において、第1の工程により、基板上に窒化ガ
リウム系化合物半導体が形成された略矩形状のウエハ
が、電極側から所定の深さに切削され、第1の溝が形成
され、この後、第2の工程により、基板の裏面が研磨さ
れ、基板が薄板化される。次に、第3の工程により、基
板の裏面の周辺部の少なくとも隣接する2辺を除いた領
域に金属層が形成され、第4の工程により、金属層側よ
り、周辺部を介して第1の溝を視覚的に認識して、第1
の溝に沿ってスクライビングされる。この後、第5の工
程により、ウエハがブレーキングされ、各素子に分離さ
れる。このように、基板裏面の周辺部の少なくとも隣接
する2辺に金属層が形成されていないので、この部分を
介して裏面側から第1の溝を視覚的に認識でき、スクラ
イビングを容易に実行できる。又、スクライビングの前
に金属層を形成することで、基板裏面の洗浄や、金属層
の加熱形成を実施でき、金属層と裏面との密着性が向上
し、スクライビング時におけるチッピング量を低減でき
る。又、金属層はサファイア基板より熱伝導率が高いの
で、スクライビング時に発生する熱を良好に放熱でき、
スクライバの切削刃の磨耗量を低減できる。又、基板裏
面に金属層が形成されることにより、素子から基板側に
出力される光が金属層によって反射されるので、高発光
強度を得ることができる。又、樹脂材による反射ではな
いので、経時的に安定した発光を得ることができると共
に、素子特性の測定時の信頼性を向上できる。
According to a first aspect of the present invention, there is provided a method of manufacturing a gallium nitride-based compound semiconductor device in which positive and negative electrodes are provided on the same side. In the first step, a substantially rectangular wafer having a gallium nitride-based compound semiconductor formed on a substrate is cut to a predetermined depth from the electrode side to form a first groove, and thereafter, a second groove is formed. By the above step, the back surface of the substrate is polished, and the substrate is thinned. Next, in a third step, a metal layer is formed in a region excluding at least two adjacent sides of a peripheral portion of the back surface of the substrate, and in a fourth step, the first layer is formed from the metal layer side through the peripheral portion. Visually recognize the groove of the first
Is scribed along the groove. Thereafter, in a fifth step, the wafer is broken and separated into individual devices. As described above, since the metal layer is not formed on at least two adjacent sides of the peripheral portion of the back surface of the substrate, the first groove can be visually recognized from the back surface side through this portion, and scribing can be easily performed. . Also, by forming the metal layer before scribing, the back surface of the substrate can be washed and the metal layer can be formed by heating, the adhesion between the metal layer and the back surface can be improved, and the amount of chipping during scribing can be reduced. In addition, since the metal layer has a higher thermal conductivity than the sapphire substrate, the heat generated during scribing can be radiated well,
The wear amount of the cutting blade of the scriber can be reduced. In addition, since the metal layer is formed on the back surface of the substrate, light output from the element to the substrate side is reflected by the metal layer, so that high emission intensity can be obtained. In addition, since the light is not reflected by the resin material, stable light emission can be obtained over time, and the reliability at the time of measuring element characteristics can be improved.

【0006】又、請求項2に記載の手段によれば、ウエ
ハの周辺部の幅約0.5〜5mmの部分は歩留りが良く
ないので、この部分に金属層を形成せずにスクライビン
グ時における位置決めに用いることでウエハをより有効
に利用できる。
According to the second aspect of the present invention, the portion having a width of about 0.5 to 5 mm at the peripheral portion of the wafer has a poor yield. By using it for positioning, the wafer can be used more effectively.

【0007】[0007]

【発明の実施の形態】以下、本発明を具体的な実施例に
基づいて説明する。図1は、サファイア基板11上に形
成されたGaN 系化合物半導体で形成された発光素子10
0の模式的な断面構成図である。基板11は、1辺が約
2インチの正方形に形成されている。この基板11の上
には窒化アルミニウム(AlN) から成る膜厚約25nmのバッ
ファ層12が設けられ、その上にシリコン(Si)ドープの
GaNから成る膜厚約4.0 μmの高キャリア濃度n+ 層1
3が形成されている。この高キャリア濃度n+ 層13の
上にSiドープのn型GaN から成る膜厚約0.5 μmのクラ
ッド層14が形成されている。そして、クラッド層14
の上に膜厚約35ÅのGaN から成るバリア層151と膜厚
約35ÅのGa0.8In0.2N から成る井戸層152とが交互に
積層された多重量子井戸構造(MQW) の発光層15が形成
されている。バリア層151は6層、井戸層152は5
層である。発光層15の上にはp型Al0.15Ga0.85N から
成る膜厚約50nmのクラッド層16が形成されている。さ
らに、クラッド層16の上にはp型GaNから成る膜厚約1
00nm のコンタクト層17が形成されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described based on specific embodiments. FIG. 1 shows a light emitting device 10 made of a GaN-based compound semiconductor formed on a sapphire substrate 11.
FIG. 2 is a schematic cross-sectional configuration diagram of No. The substrate 11 is formed in a square having a side of about 2 inches. On this substrate 11, a buffer layer 12 made of aluminum nitride (AlN) having a thickness of about 25 nm is provided, on which a silicon (Si) doped
High carrier concentration n + layer 1 of GaN with a thickness of about 4.0 μm
3 are formed. On this high carrier concentration n + layer 13, a cladding layer 14 of about 0.5 μm in thickness made of Si-doped n-type GaN is formed. And the cladding layer 14
A light emitting layer 15 having a multiple quantum well structure (MQW) in which barrier layers 151 made of GaN with a thickness of about 35 ° and well layers 152 made of Ga 0.8 In 0.2 N with a thickness of about 35 ° are alternately stacked on the substrate. Have been. The barrier layer 151 has six layers, and the well layer 152 has five layers.
Layer. On the light emitting layer 15, a cladding layer 16 of p-type Al 0.15 Ga 0.85 N with a thickness of about 50 nm is formed. Further, on the cladding layer 16, a film thickness of about 1
A contact layer 17 of 00 nm is formed.

【0008】又、コンタクト層17の上には金属蒸着に
よる透光性の電極18Aが、n+ 層13上には電極18
Bが形成されている。透光性の電極18Aは、コンタク
ト層17に接合する膜厚約15Åのコバルト(Co)と、Coに
接合する膜厚約60Åの金(Au)とで構成されている。電極
18Bは膜厚約 200Åのバナジウム(V) と、膜厚約1.8
μmのアルミニウム(Al)又はAl合金で構成されている。
電極18A上の一部には、CoもしくはNiとAu、Al、又
は、それらの合金から成る膜厚約1.5 μmの電極パッド
20が形成されている。又、基板11の裏面には、膜厚
約200nm のアルミニウム(Al)から成る金属層10が形成
されている。
A light-transmissive electrode 18A is formed on the contact layer 17 by metal evaporation, and the electrode 18A is formed on the n + layer 13.
B is formed. The translucent electrode 18A is made of about 15 ° of cobalt (Co) bonded to the contact layer 17 and about 60 ° of gold (Au) bonded to Co. The electrode 18B is made of vanadium (V) having a thickness of about 200
It is made of μm aluminum (Al) or Al alloy.
On a part of the electrode 18A, an electrode pad 20 made of Co or Ni and Au, Al, or an alloy thereof and having a thickness of about 1.5 μm is formed. On the back surface of the substrate 11, a metal layer 10 of aluminum (Al) having a thickness of about 200 nm is formed.

【0009】次に、この発光素子100の製造方法につ
いて説明する。上記発光素子100は、有機金属気相成
長法(以下「MOVPE 」と略す)による気相成長により製
造された。用いられたガスは、アンモニア(NH3) 、キャ
リアガス(H2,N2) 、トリメチルガリウム(Ga(CH3)3)(以
下「TMG 」と記す)、トリメチルアルミニウム(Al(CH3)
3)(以下「TMA 」と記す)、トリメチルインジウム(In
(CH3)3)(以下「TMI 」と記す)、シラン(SiH4)とシク
ロペンタジエニルマグネシウム(Mg(C5H5)2) (以下「CP
2Mg 」と記す)である。まず、有機洗浄及び熱処理によ
り洗浄したa面を主面とした単結晶の基板11をMOVPE
装置の反応室に載置されたサセプタに装着する。次に、
常圧でH2を反応室に流しながら温度1100℃で基板11を
ベーキングした。次に、基板11の温度を400 ℃まで低
下させて、H2、NH3 及びTMA を供給してAlN のバッファ
層12を約25nmの膜厚に形成した。
Next, a method for manufacturing the light emitting device 100 will be described. The light emitting device 100 was manufactured by vapor phase growth by metal organic chemical vapor deposition (hereinafter abbreviated as “MOVPE”). The gases used were ammonia (NH 3 ), carrier gas (H 2 , N 2 ), trimethylgallium (Ga (CH 3 ) 3 ) (hereinafter referred to as “TMG”), and trimethylaluminum (Al (CH 3 )).
3 ) (hereinafter referred to as “TMA”), trimethylindium (In
(CH 3 ) 3 ) (hereinafter referred to as “TMI”), silane (SiH 4 ) and cyclopentadienyl magnesium (Mg (C 5 H 5 ) 2 ) (hereinafter “CP
2 Mg ”). First, a single crystal substrate 11 having an a-plane as a main surface, which has been cleaned by organic cleaning and heat treatment, is subjected to MOVPE.
The susceptor is mounted on the reaction chamber of the apparatus. next,
The substrate 11 was baked at a temperature of 1100 ° C. while flowing H 2 into the reaction chamber at normal pressure. Next, the temperature of the substrate 11 was lowered to 400 ° C., and H 2 , NH 3 and TMA were supplied to form the AlN buffer layer 12 to a thickness of about 25 nm.

【0010】次に、基板11の温度を1150℃に保持し、
H2、NH3 、TMG 及びシランを供給し、膜厚約4.0 μm、
電子濃度2 ×1018/cm3のGaN から成る高キャリア濃度n
+ 層13を形成した。次に、基板11の温度を1150℃に
保持し、N2又はH2、NH3 、TMG 、TMA 及びシランを供給
して、膜厚約0.5 μm、電子濃度1 ×1018/cm3のGaN か
ら成るクラッド層14を形成した。上記のクラッド層1
4を形成した後、続いて、N2又はH2、NH3 及びTMG を供
給して、膜厚約35ÅのGaN から成るバリア層151を形
成した。次に、N2又はH2、NH3 、TMG 及びTMI を供給し
て、膜厚約35ÅのGa0.8In0.2N から成る井戸層152を
形成した。さらに、バリア層151と井戸層152を同
一条件で4周期形成し、その上にGaN から成るバリア層
151を形成した。このようにして5周期のMQW 構造の
発光層15を形成した。
Next, the temperature of the substrate 11 is maintained at 1150 ° C.
Supplying H 2 , NH 3 , TMG and silane, the film thickness is about 4.0 μm,
High carrier concentration n composed of GaN with electron concentration of 2 × 10 18 / cm 3
+ Layer 13 was formed. Next, the temperature of the substrate 11 is maintained at 1150 ° C., and N 2 or H 2 , NH 3 , TMG, TMA and silane are supplied to form a GaN film having a thickness of about 0.5 μm and an electron concentration of 1 × 10 18 / cm 3 . Was formed. The above cladding layer 1
After the formation of No. 4, N 2 or H 2 , NH 3 and TMG were supplied to form a barrier layer 151 of GaN having a thickness of about 35 °. Next, N 2 or H 2 , NH 3 , TMG and TMI were supplied to form a well layer 152 of Ga 0.8 In 0.2 N having a thickness of about 35 °. Furthermore, the barrier layer 151 and the well layer 152 were formed under the same conditions for four periods, and the barrier layer 151 made of GaN was formed thereon. Thus, the light emitting layer 15 having the MQW structure having five periods was formed.

【0011】次に、基板11の温度を1100℃に保持し、
N2又はH2、NH3 、TMG 、TMA 及びCP2Mg を供給して、膜
厚約50nm、マグネシウム(Mg)をドープしたp型Al0.15Ga
0.85N から成るクラッド層16を形成した。次に、基板
11の温度を1100℃に保持し、N2又はH2、NH3 、TMG 及
びCP2Mg を供給して、膜厚約100nm 、Mgをドープしたp
型GaN から成るコンタクト層17を形成した。次に、コ
ンタクト層17の上にエッチングマスクを形成し、所定
領域のマスクを除去して、マスクで覆われていない部分
のコンタクト層17、クラッド層16、発光層15、ク
ラッド層14、n+ 層13の一部を塩素を含むガスによ
る反応性イオンエッチングによりエッチングして、n+
層13の表面を露出させた。次に、以下の手順で、n+
層13に対する電極18Bと、コンタクト層17に対す
る透光性の電極18Aとを形成した。
Next, the temperature of the substrate 11 is maintained at 1100 ° C.
Supplying N 2 or H 2 , NH 3 , TMG, TMA and CP 2 Mg, a film thickness of about 50 nm, p-type Al 0.15 Ga doped with magnesium (Mg)
A cladding layer 16 of 0.85 N was formed. Next, the temperature of the substrate 11 is maintained at 1100 ° C., and N 2 or H 2 , NH 3 , TMG and CP 2 Mg are supplied to form a p-layer doped with Mg with a thickness of about 100 nm.
A contact layer 17 made of type GaN was formed. Next, an etching mask is formed on the contact layer 17, the mask in a predetermined region is removed, and the contact layer 17, the cladding layer 16, the light emitting layer 15, the cladding layer 14, and the n + A part of the layer 13 is etched by reactive ion etching using a gas containing chlorine, and n +
The surface of layer 13 was exposed. Next, in the following procedure, n +
An electrode 18B for the layer 13 and a translucent electrode 18A for the contact layer 17 were formed.

【0012】(1) フォトレジストを塗布し、フォトリソ
グラフィによりn+ 層13の露出面上の所定領域に窓を
形成して、10-6Torrオーダ以下の高真空に排気した後、
膜厚約 200Åのバナジウム(V) と膜厚約 1.8μmのAlを
蒸着した。次に、フォトレジストを除去する。これによ
りn+ 層13の露出面上に電極18Bが形成される。 (2) 次に、表面上にフォトレジストを一様に塗布して、
フォトリソグラフィにより、コンタクト層17の上の電
極形成部分のフォトレジストを除去して、窓部を形成す
る。 (3) 蒸着装置にて、フォトレジスト及び露出させたコン
タクト層17上に、10-6Torrオーダ以下の高真空に排気
した後、膜厚約15ÅのCoを成膜し、このCo上に膜厚約60
ÅのAuを成膜する。
(1) A photoresist is applied, a window is formed in a predetermined region on the exposed surface of the n + layer 13 by photolithography, and the window is evacuated to a high vacuum of the order of 10 −6 Torr or less.
Vanadium (V) having a thickness of about 200 ° and Al having a thickness of about 1.8 μm were deposited. Next, the photoresist is removed. Thereby, electrode 18B is formed on the exposed surface of n + layer 13. (2) Next, apply photoresist uniformly on the surface,
By photolithography, the photoresist on the electrode formation portion on the contact layer 17 is removed to form a window. (3) After evacuation to a high vacuum of the order of 10 −6 Torr or less on the photoresist and the exposed contact layer 17 using a vapor deposition apparatus, a Co film having a thickness of about 15 mm was formed. About 60
A film of Au is formed.

【0013】(4) 次に、試料を蒸着装置から取り出し、
リフトオフ法によりフォトレジスト上に堆積したCo、Au
を除去し、コンタクト層17上に透光性の電極18Aを
形成する。 (5) 次に、透光性の電極18A上の一部にボンディング
用の電極パッド20を形成するために、フォトレジスト
を一様に塗布して、その電極パッド20の形成部分のフ
ォトレジストに窓を開ける。次に、CoもしくはNiとAu、
Al、又は、それらの合金を膜厚1.5 μm程度に、蒸着に
より成膜させ、(4) の工程と同様に、リフトオフ法によ
り、フォトレジスト上に堆積したCoもしくはNiとAu、A
l、又はそれらの合金から成る膜を除去して、電極パッ
ド20を形成する。 (6) その後、試料雰囲気を真空ポンプで排気し、O2ガス
を供給して圧力 3Paとし、その状態で雰囲気温度を約 5
50℃にして、3 分程度、加熱し、コンタクト層17、ク
ラッド層16をp型低抵抗化すると共にコンタクト層1
7と電極18Aとの合金化処理、n+ 層13と電極18
Bとの合金化処理を行った。このようにして、金属層1
0のないウエハが形成される。
(4) Next, the sample is taken out of the vapor deposition device,
Co, Au deposited on photoresist by lift-off method
Is removed, and a translucent electrode 18A is formed on the contact layer 17. (5) Next, in order to form a bonding electrode pad 20 on a part of the translucent electrode 18A, a photoresist is uniformly applied, and a photoresist is applied to a portion of the electrode pad 20 where the photoresist is formed. Open the window. Next, Co or Ni and Au,
Al or an alloy thereof is deposited to a film thickness of about 1.5 μm by vapor deposition, and Co or Ni and Au, Au deposited on the photoresist by a lift-off method in the same manner as in the step (4).
The electrode pad 20 is formed by removing the film made of l or an alloy thereof. (6) Thereafter, the sample atmosphere is evacuated with a vacuum pump, and O 2 gas is supplied to a pressure of 3 Pa.
The contact layer 17 and the cladding layer 16 are heated to 50 ° C. for about 3 minutes to reduce the resistance of the p-type contact layer 17 and the cladding layer 16.
7 and electrode 18A, n + layer 13 and electrode 18
Alloying with B was performed. Thus, the metal layer 1
A wafer without zeros is formed.

【0014】次に、図2〜図7を用いて、金属層10の
形成とウエハの分離について以下に説明する。まず、図
3に模式的断面図を示すように、ウエハ200のダイシ
ングライン(図略)に沿って、ブレード40を用いて電
極18A、18B側より基板に15μm程度の深さまで
達するようにダイシングし、分離溝(第1の溝)21を
形成する(第1の工程)。次に、研磨盤を用いて基板1
1の裏面11bを研磨し、基板11を薄板化する(第2
の工程)。これにより、図4に示す断面構成が得られ
る。
Next, the formation of the metal layer 10 and the separation of the wafer will be described with reference to FIGS. First, as shown in a schematic cross-sectional view in FIG. 3, dicing is performed along a dicing line (not shown) of the wafer 200 using a blade 40 to reach a depth of about 15 μm from the electrodes 18A and 18B to the substrate. Then, a separation groove (first groove) 21 is formed (first step). Next, the substrate 1 is
1 is polished to make the substrate 11 thinner (second
Process). Thus, the cross-sectional configuration shown in FIG. 4 is obtained.

【0015】次に、図2(a)に示されるように、ウエ
ハ200において、基板11の裏面11bの周辺部の幅
約0.5〜5mmの領域Bにマスクをして、アルミニウ
ム(Al)を蒸着し、厚さ約200nm の金属層10を形成する
(第3の工程)。これにより、図5に示される断面構成
が得られる。次に、ウエハ200を4つのウエハ201
〜204に分割し、ウエハ201を金属層10側から示
せば図2(b)のように、周辺部の隣接する2辺の領域
Bに、金属層10が形成されていない構成となる。以
下、一例としてウエハ201を用いて説明するが、他の
3つのウエハ202〜204についても同様の処理が行
われる。尚、ウエハ200のソリが大きい場合には予め
4分割等をした後に第1の工程から同様に行うことがで
きる。
Next, as shown in FIG. 2A, in the wafer 200, a region B of about 0.5 to 5 mm width around the back surface 11b of the substrate 11 is masked to form aluminum (Al). Is deposited to form a metal layer 10 having a thickness of about 200 nm (third step). Thus, the cross-sectional configuration shown in FIG. 5 is obtained. Next, the wafer 200 is divided into four wafers 201.
If the wafer 201 is viewed from the metal layer 10 side, as shown in FIG. 2B, the structure is such that the metal layer 10 is not formed in the region B on two adjacent sides of the peripheral portion. Hereinafter, a description will be given using the wafer 201 as an example, but the same processing is performed on the other three wafers 202 to 204. When the warpage of the wafer 200 is large, the wafer 200 can be similarly divided from the first step after dividing it into four parts.

【0016】図2(b)中のA部を拡大すれば、図2
(c)のようになる。図2(c)に示されるように、金
属層10側より非形成領域Bを介して1〜10個の素子
と分離溝21とを視覚的に認識できる。領域Bは、周辺
部の2辺に形成されているので、直交する2方向の分離
溝2を視認できる。次に、電極パッド20上に粘着シー
ト24を貼着し、図6に示す構成を得る。次に、金属層
10側から、分離溝21に沿ってスクライバを用いてス
クライビングし、スクライブライン25を形成する(第
4の工程)。この状態の断面構成を示せば、図7のよう
になる。次に、ローラを用いてウエハ201に荷重を作
用させてブレーキングし(第5の工程)、前述の図1の
構成が得られる。
FIG. 2B is an enlarged view of a portion A in FIG.
(C). As shown in FIG. 2C, 1 to 10 elements and the separation groove 21 can be visually recognized from the metal layer 10 side through the non-formation region B. Since the region B is formed on two sides of the peripheral portion, the separation grooves 2 in two orthogonal directions can be visually recognized. Next, an adhesive sheet 24 is adhered on the electrode pad 20 to obtain the configuration shown in FIG. Next, scribing is performed using a scriber along the separation groove 21 from the metal layer 10 side to form a scribe line 25 (fourth step). FIG. 7 shows a cross-sectional configuration in this state. Next, the wafer 201 is braked by applying a load to the wafer 201 using a roller (fifth step), and the configuration of FIG. 1 described above is obtained.

【0017】上記に示すように、基板11の裏面11b
の周辺部の隣接する2辺の領域Bを除いた部分に、金属
層10を形成することにより、領域Bを対して分離溝2
1を認識できるので、金属層10側からのスクライビン
グが可能となり、裏面11bに金属層10が形成された
素子100を得ることができる。又、金属層10の形成
を、粘着シート24の貼着前に行うので、金属層10を
蒸着により加熱形成でき、裏面11bと金属層10との
密着性を向上できる。これにより、スクライビング時に
おけるチッピング量が低減する。又、金属層10はサフ
ァイア基板11より熱伝導率が高いので、スクライビン
グ時に発生する熱を金属層10を介して良好に放熱で
き、スクライバの切削刃の磨耗量を低減できる。又、発
光素子100において、基板11側に進行した光は、裏
面11bに形成された金属層10によって良好に反射さ
れるので、電極18A、18B側からの光取り出し効率
が向上し、発光強度を高めることができる。又、金属層
10は経時的な劣化がないので、経時的に安定した発光
を得ることができると共に、素子特性の測定時の信頼性
を向上できる。
As described above, the back surface 11b of the substrate 11
The metal layer 10 is formed in the peripheral portion except for the region B on two adjacent sides, so that the region B is separated from the separation groove 2.
1 can be recognized, scribing from the metal layer 10 side becomes possible, and the element 100 in which the metal layer 10 is formed on the back surface 11b can be obtained. Further, since the formation of the metal layer 10 is performed before the adhesion of the adhesive sheet 24, the metal layer 10 can be formed by heating by vapor deposition, and the adhesion between the back surface 11b and the metal layer 10 can be improved. This reduces the amount of chipping during scribing. Further, since the metal layer 10 has a higher thermal conductivity than the sapphire substrate 11, heat generated during scribing can be radiated well through the metal layer 10, and the amount of wear of the scriber cutting blade can be reduced. Further, in the light emitting element 100, light traveling toward the substrate 11 is favorably reflected by the metal layer 10 formed on the back surface 11b, so that light extraction efficiency from the electrodes 18A and 18B is improved, and the light emission intensity is improved. Can be enhanced. Further, since the metal layer 10 does not deteriorate with time, it is possible to obtain stable light emission with time, and to improve the reliability at the time of measuring element characteristics.

【0018】上記実施例では、厚さ約200nm のAlから成
る金属層10を蒸着により設けたが、金属層10を構成
する金属はいずれの種類でもよく、光を反射できる程度
の膜厚を有していればよい。又、蒸着以外の方法を用い
て金属層10を形成してもよい。又、上記実施例では、
分離溝21を15μmの深さに形成したが、5〜50μ
mの範囲であればよい。発光素子100の発光層15は
MQW構造としたが、SQWやGa0.8In0.2N 等から成る
単層、その他、任意の混晶比の4元、3元系のAlGaInN
としても良い。又、p型不純物としてMgを用いたがベリ
リウム(Be)、亜鉛(Zn)等の2族元素を用いることができ
る。又、本発明はLED等の発光素子に利用可能である
と共に受光素子にも利用することができる。
In the above embodiment, the metal layer 10 made of Al having a thickness of about 200 nm is provided by vapor deposition. However, the metal constituting the metal layer 10 may be of any type, and has a thickness enough to reflect light. Just do it. Further, the metal layer 10 may be formed using a method other than the vapor deposition. In the above embodiment,
Although the separation groove 21 was formed to a depth of 15 μm,
It may be in the range of m. The light emitting layer 15 of the light emitting element 100 has the MQW structure, but a single layer made of SQW, Ga 0.8 In 0.2 N, or the like, or other quaternary or ternary AlGaInN having an arbitrary mixed crystal ratio.
It is good. Although Mg is used as the p-type impurity, a Group 2 element such as beryllium (Be) and zinc (Zn) can be used. Further, the present invention can be used not only for a light emitting element such as an LED, but also for a light receiving element.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の具体的な実施例に係わるGaN 系化合物
半導体発光素子の構造を示した模式的断面図。
FIG. 1 is a schematic sectional view showing a structure of a GaN-based compound semiconductor light emitting device according to a specific example of the present invention.

【図2】本発明の具体的な実施例に係わるGaN 系化合物
半導体発光素子のウエハの構成を示した模式的平面図。
FIG. 2 is a schematic plan view showing a configuration of a wafer of a GaN-based compound semiconductor light emitting device according to a specific example of the present invention.

【図3】本発明の具体的な実施例に係わるGaN 系化合物
半導体発光素子の形成方法における第1の工程を示した
模式図。
FIG. 3 is a schematic view showing a first step in a method for forming a GaN-based compound semiconductor light-emitting device according to a specific example of the present invention.

【図4】本発明の具体的な実施例に係わるGaN 系化合物
半導体発光素子の形成方法における第2の工程を示した
模式図。
FIG. 4 is a schematic view showing a second step in the method for forming a GaN-based compound semiconductor light-emitting device according to a specific example of the present invention.

【図5】本発明の具体的な実施例に係わるGaN 系化合物
半導体発光素子の形成方法における第3の工程を示した
模式図。
FIG. 5 is a schematic view showing a third step in the method for forming a GaN-based compound semiconductor light emitting device according to a specific example of the present invention.

【図6】本発明の具体的な実施例に係わるGaN 系化合物
半導体発光素子の形成方法において、電極パッド上に粘
着シートを貼着した状態を示した模式図。
FIG. 6 is a schematic view showing a state in which an adhesive sheet is stuck on an electrode pad in the method of forming a GaN-based compound semiconductor light emitting device according to a specific example of the present invention.

【図7】本発明の具体的な実施例に係わるGaN 系化合物
半導体発光素子の形成方法における第4の工程を示した
模式図。
FIG. 7 is a schematic view showing a fourth step in the method for forming a GaN-based compound semiconductor light-emitting device according to a specific example of the present invention.

【図8】従来のGaN 系化合物半導体発光素子をリードフ
レーム上に固設した状態を示した模式的断面図。
FIG. 8 is a schematic cross-sectional view showing a state in which a conventional GaN-based compound semiconductor light emitting device is fixed on a lead frame.

【符号の説明】[Explanation of symbols]

10 金属層 11 サファイア基板 12 バッファ層 13 高キャリア濃度n+ 層 14、16 クラッド層 15 発光層 17 コンタクト層 18A p電極 18B n電極 20 電極パッド 21 分離溝 24 粘着シート 25 スクライブライン 100 発光素子Reference Signs List 10 metal layer 11 sapphire substrate 12 buffer layer 13 high carrier concentration n + layer 14, 16 clad layer 15 light emitting layer 17 contact layer 18A p electrode 18B n electrode 20 electrode pad 21 separation groove 24 adhesive sheet 25 scribe line 100 light emitting element

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 正負の各電極が同じ側に設けられた窒化
ガリウム系化合物半導体素子の製造方法であって、 基板上に窒化ガリウム系化合物半導体が形成された略矩
形状のウエハを、前記電極側から所定の深さに切削し、
第1の溝を形成する第1の工程と、 前記第1の工程の後、前記基板の裏面を研磨し、前記基
板を薄板化する第2の工程と、 前記第2の工程の後、前記基板の裏面の周辺部の少なく
とも隣接する2辺を除いた領域に金属層を形成する第3
の工程と、 前記金属層側より、前記周辺部を介して前記第1の溝を
視覚的に認識し、前記第1の溝に沿ってスクライビング
する第4の工程と、 前記第4の工程の後、前記ウエハをブレーキングし、各
素子に分離する第5の工程とを備えたことを特徴とする
窒化ガリウム系化合物半導体素子の製造方法。
1. A method of manufacturing a gallium nitride-based compound semiconductor device in which each of positive and negative electrodes is provided on the same side, comprising: forming a substantially rectangular wafer having a gallium nitride-based compound semiconductor formed on a substrate; Cut to a predetermined depth from the side,
A first step of forming a first groove, a second step of polishing the back surface of the substrate after the first step, and thinning the substrate, and after the second step, Forming a metal layer in a region excluding at least two adjacent sides of a peripheral portion of the back surface of the substrate;
A fourth step of visually recognizing the first groove from the metal layer side via the peripheral portion and scribing along the first groove; and And a fifth step of breaking the wafer and separating the wafer into individual devices, the method comprising the steps of:
【請求項2】 前記周辺部の幅は、約0.5〜5mmで
あることを特徴とする請求項1に記載の窒化ガリウム系
化合物半導体素子の製造方法。
2. The method according to claim 1, wherein the width of the peripheral portion is about 0.5 to 5 mm.
JP30794797A 1997-10-21 1997-10-21 Method of manufacturing gallium nitride compound semiconductor element Pending JPH11126924A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30794797A JPH11126924A (en) 1997-10-21 1997-10-21 Method of manufacturing gallium nitride compound semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30794797A JPH11126924A (en) 1997-10-21 1997-10-21 Method of manufacturing gallium nitride compound semiconductor element

Publications (1)

Publication Number Publication Date
JPH11126924A true JPH11126924A (en) 1999-05-11

Family

ID=17975095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30794797A Pending JPH11126924A (en) 1997-10-21 1997-10-21 Method of manufacturing gallium nitride compound semiconductor element

Country Status (1)

Country Link
JP (1) JPH11126924A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861281B2 (en) 2000-05-23 2005-03-01 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor light-emitting device and method for producing the same
US6960485B2 (en) 2000-03-31 2005-11-01 Toyoda Gosei Co., Ltd. Light-emitting device using a group III nitride compound semiconductor and a method of manufacture
US7183136B2 (en) 2002-06-24 2007-02-27 Toyoda Gosei Co., Ltd. Semiconductor element and method for producing the same
JP2008060167A (en) * 2006-08-29 2008-03-13 Nichia Chem Ind Ltd Semiconductor light emitting device manufacturing method, semiconductor light emitting device, and light emitting device using the same
JP2008153362A (en) * 2006-12-15 2008-07-03 Nichia Chem Ind Ltd Semiconductor light emitting device manufacturing method, semiconductor light emitting device, and light emitting device
JP2010067886A (en) * 2008-09-12 2010-03-25 Stanley Electric Co Ltd Zinc oxide semiconductor element and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960485B2 (en) 2000-03-31 2005-11-01 Toyoda Gosei Co., Ltd. Light-emitting device using a group III nitride compound semiconductor and a method of manufacture
US6861281B2 (en) 2000-05-23 2005-03-01 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor light-emitting device and method for producing the same
US7183136B2 (en) 2002-06-24 2007-02-27 Toyoda Gosei Co., Ltd. Semiconductor element and method for producing the same
JP2008060167A (en) * 2006-08-29 2008-03-13 Nichia Chem Ind Ltd Semiconductor light emitting device manufacturing method, semiconductor light emitting device, and light emitting device using the same
JP2008153362A (en) * 2006-12-15 2008-07-03 Nichia Chem Ind Ltd Semiconductor light emitting device manufacturing method, semiconductor light emitting device, and light emitting device
JP2010067886A (en) * 2008-09-12 2010-03-25 Stanley Electric Co Ltd Zinc oxide semiconductor element and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6727518B2 (en) Light emitting device using group III nitride compound semiconductor
JP3239774B2 (en) Substrate separation method for group III nitride semiconductor light emitting device
US6900068B2 (en) Light emitting diode and method of making the same
KR100895452B1 (en) Positive electrode for semiconductor light-emitting device
JPH114020A (en) Semiconductor light emitting element, method of manufacturing the same, and semiconductor light emitting device
JP2001284642A (en) Group III nitride compound semiconductor light emitting device and method of manufacturing the same
US8658441B2 (en) Method of manufacturing nitride semiconductor light emitting element
JPH11126925A (en) Gallium nitride compound semiconductor light-emitting element
CN100585807C (en) Method for manufacturing nitride-based semiconductor device
US7884381B2 (en) Light emitting device and method for fabricating the same including a back surface electrode with an Au alloy
JPH11126923A (en) Method for manufacturing gallium nitride compound semiconductor element
KR101428066B1 (en) vertical structured group 3 nitride-based light emitting diode and its fabrication methods
US20100065870A1 (en) Light emitting device
US20110037092A1 (en) Light-emitting element
JPH11126924A (en) Method of manufacturing gallium nitride compound semiconductor element
KR101499954B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
JPH10321907A (en) Light-emitting semiconductor element and its manufacture
KR101526566B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
CN101752475A (en) Light emitting diode structure and manufacturing method thereof
CN102239575A (en) Group iii nitride semiconductor light-emitting device
JP2005347714A (en) Light emitting device and its manufacturing method
JP4918245B2 (en) Light emitting diode and manufacturing method thereof
KR101499953B1 (en) Vertical structure group III nitride-based semiconductor light-emitting diode device and manufacturing method
JPH10173229A (en) Manufacture of group iii nitride semiconductor light-emitting element
JPH09167858A (en) Substrate cutting method of iii group nitride semiconductor light emitting device