[go: up one dir, main page]

JPH11126778A - 構造化方法 - Google Patents

構造化方法

Info

Publication number
JPH11126778A
JPH11126778A JP10217938A JP21793898A JPH11126778A JP H11126778 A JPH11126778 A JP H11126778A JP 10217938 A JP10217938 A JP 10217938A JP 21793898 A JP21793898 A JP 21793898A JP H11126778 A JPH11126778 A JP H11126778A
Authority
JP
Japan
Prior art keywords
structured
layer
mask
structuring
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10217938A
Other languages
English (en)
Inventor
Manfred Dr Engelhardt
エンゲルハルト マンフレート
Volker Weinrich
ワインリッヒ フォルカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH11126778A publication Critical patent/JPH11126778A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10P70/15—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10P50/285—
    • H10P50/71—
    • H10P50/73—
    • H10P76/2041—
    • H10P95/062—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】 【課題】 従来法の欠点を回避又は低減する構造化方法
を提供する。 【解決手段】 構造化すべき層４上にマスク５を施し、
構造化すべき層４をマスク５の使用下に構造化し、マス
ク５及び構造化すべき層４の材料の再堆積物６を機械的
又は化学的研磨により除去する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、構造化方法、特に
例えば貴金属、強誘電体材料及び高い相対誘電率を有す
る誘電体材料から成る層のようなプラズマ又は乾式化学
的にはエッチングし難い又はエッチング不可能な層を構
造化するための方法に関する。
【０００２】
【従来の技術】例えばＤＲＡＭもしくはＦＲＡＭのよう
な高集積化されたメモリモジュールの開発には益々小型
化されるにもかかわらずセル容量は維持又は更に改善す
ることが求められている。この目的を達成するために、
益々薄くなる誘電体層及び積み重ねコンデンサ電極（ト
レンチセル、スタックセル）が使用される。最近では従
来の酸化シリコンの代わりに新しい材料、特に常誘電体
及び強誘電体がメモリセルのコンデンサ電極間に使用さ
れる。例えばバリウムストロンチウムチタン酸塩（ＢＳ
Ｔ、ＢａＳｒ）ＴｉＯ3 ）、鉛ジルコンチタン酸塩（Ｐ
ＺＴ、Ｐｂ（ＺｒＴｉ）Ｏ3 ）もしくはランタンをドー
プされた鉛ジルコンチタン酸塩又はストロンチウムビス
マスタンタル酸塩（ＳＢＴ、ＳｒＢｉ2 Ｔａ2 Ｏ9 ）が
ＤＲＡＭもしくはＦＲＡＭのメモリセルのコンデンサに
使用される。
【０００３】その際これらの材料は通常既に存在する電
極（底面電極）上に析出される。このプロセス高温下に
行われるので、通常コンデンサ電極を形成する材料、例
えばドープされたポリシリコンが容易に酸化され、その
導電特性を失い、これがメモリセルを故障させることに
なる。
【０００４】その良好な耐酸化性及び／又は導電性酸化
物の形成の故に４ｄ及び５ｄの遷移金属、特に白金金属
（Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ）及び特に白金
それ自体、並びにレニウムが有望な材料と見なされ、そ
れらは上記のメモリセルの電極材としてドープされたポ
リシリコンに代わり得るものとなる。
【０００５】デバイスの超小型化が進むにつれて今日導
電路に使用されるアルミニウムに代わるものが求められ
ている。その際代替材料はアルミニウムよりも僅かな比
抵抗及び僅かなエレクトロ・マイグレーションを示さな
ければならない。その場合の有望な材料として銅が考え
られる。
【０００６】更に磁気的“ランダム・アクセス・メモ
リ”（ＤＲＡＭ）の開発にはマイクロエレクトロニクス
回路に磁気層（例えば鉄、コバルト、ニッケル又はパー
マロイ）を集積することを必要とする。
【０００７】これまで半導体技術分野に普及していない
上記の材料から集積回路を構成し得るようにするために
は、これらの材料の薄層を構造化しなければならない。
【０００８】従来使用されてきた材料の構造化は、通常
いわゆるプラズマを利用した異方性エッチング法により
行われる。その際一般に、例えば酸素、塩素、臭素、塩
化水素、臭化水素もしくはハロゲン化炭化水素のような
単数又は複数の反応ガス及び希ガス（例えばアルゴン、
ヘリウム）から成るガス混合物を使用する物理・化学的
方法が適用される。これらのガス混合物は通常交流電磁
場において僅かな圧力で励起される。
【０００９】図８は平行板反応器２０を例としてそのエ
ッチング室の原理的作動方法を示している。例えばアル
ゴン（Ａｒ）と塩素（Ｃｌ2 ）のガス混合物は本来の反
応室２２がガス取り入れ口２１を介して供給され、ガス
排出口２９を介して再び排出される。平行板反応器の下
方板２４はキャパシタ２７を介して高周波電源２８と接
続され、基板の保持体としての役目をする。高周波の交
流電界を平行板反応器の上方及び下方板２３、２４に印
加することによりガス混合物はプラズマ２５に運ばれ
る。電子の移動度はガスの陽イオンのそれよりも大きい
ので上方及び下方板２３、２４はプラズマ２５に対し負
に帯電される。従って両板２３、２４は正に帯電された
ガスの陽イオンを強く引き付ける作用をし、その結果両
板はこのイオン、例えばＡｒ+ の永続的な衝突に曝され
る。その上ガス圧が低く、典型的には０．１〜１０Ｐａ
に保持されているので、イオン相互間及び中性粒子に対
する散乱はごく僅かであり、イオンは平行板反応器の下
方板２４上に支持されている基板２６の表面にほぼ垂直
に衝突する。これによりその下にあるエッチングすべき
基板２６の層上に良好なマスク（図示せず）の写像を可
能にする。
【００１０】一般にマスク材料としては露光及び現像工
程により比較的容易に構造化できるのでフォトレジスト
が使用される。
【００１１】エッチングの物理的部分は衝突するイオン
（例えばＣｌ2 + 、Ａｒ+ ）の衝撃及び運動エネルギー
により引き起こされる。それにより付加的に基板と反応
ガス粒子（イオン、分子、原子、ラジカル）との間の化
学反応は揮発性反応生成物の形成下に開始又は増強され
る（エッチングの化学的側面）。基板粒子とガス粒子間
のこれらの化学反応はエッチングプロセスの高いエッチ
ング選択度に負うものである。
【００１２】残念なことに、集積回路内に新たに使用さ
れた上述の材料は化学的にはエッチングが極めて困難で
あるか又は不可能な材料に属し、これらの材料ではエッ
チング研削量は“反応性”ガスを使用した場合でさえ主
として又は殆ど専らエッチングの物理的側面に基づくも
のであることが判明している。
【００１３】エッチングの化学成分が僅かであるか又は
欠けているために構造化すべき層のエッチング研削量は
マスクもしくは下地（エッチングストップ層）のエッチ
ング研削量と同程度であり、即ちエッチングマスクもし
くは下地に対するエッチング選択度は一般に低い（約
０．３〜３．０）。このことは傾斜した側面を有するマ
スクの浸食及びマスクに不可避のファセット（傾斜、テ
ーパリング）が形成されることにより構造化の寸法精度
はごく僅かに保証されるに過ぎない。このファセット化
は構造化の際に達成可能の最小構造寸法を制約する。従
ってこのファセット化は形成可能の最小構造の大きさ並
びに構造化すべき層のその側面部に達成できる急傾斜を
制約する。
【００１４】その際マスク上のファセット化及び構造化
すべき層のファセット化は、プラズマ化学エッチング処
理中に使用されるガス混合物の反応ガス（特に塩素）の
分量が多ければ多いほど大きくなる。それに応じて反応
ガス分を含んでいないガス混合物で、例えば純粋なアル
ゴンプラズマでは構造化すべき層の側面部を最も急峻に
形成することができる。
【００１５】構造化すべき層のこのようなファセット化
に加えて構造化の際には構造化すべき層の材料の不所望
な再堆積物が生じる。この再堆積物は例えばレジストマ
スクの側壁に生じ、それらは後の処理工程でしばしば多
大な労力を払って初めて除去可能のものである。残念な
ことにこの再堆積物はガス混合物の反応ガスの分量が少
なければ少ないほど生じるものである。従ってこれまで
多くの場合例えば塩素−アルゴンプラズマ中のアルゴン
は僅かな分量に制限されてきた。しかしエッチングガス
混合物中の塩素の量が多くなると再びマスクにファセッ
トが形成されることになる。
【００１６】レジストマスクを使用して白金のエッチン
グを行う場合塩素又はＨＢｒ（臭化水素）のような反応
ガスの使用は、エッチングの更なる過程で再びなくなる
中間堆積物を形成することになる。これらの構造もＣＤ
の拡大及び平面的な白金側面部を生じることになる。そ
れらは塩素もレジストマスクも使用するプロセスの最大
の欠点と見なされている。
【００１７】レジストマスクの代わりにいわゆる“ハー
ドマスク”を構造化すべき層の構造化に使用すれば、多
くの上記の難点を明らかに減少させることができる。し
かし“ハードマスク”を使用しての構造化は全工程を高
価なもにする付加的処理工程を必要とする。
【００１８】
【発明が解決しようとする課題】従って本発明の課題
は、上記の従来方法の欠点を回避又は低減する構造化方
法を提供することにある。
【００１９】
【課題を解決するための手段】この課題は本発明の請求
項１又は請求項３による方法により解決される。本発明
の他の有利な実施形態、実施態様及び特徴は従属請求項
及び添付の図面から明らかにされる。
【００２０】本発明によれば少なくとも１つの構造化す
べき層は以下の工程、即ち構造化すべき層上にマスクを
施し、この構造化すべき層をマスクの使用下に構造化
し、構造化すべき層の材料の再堆積物を機械的研磨又は
機械化学的研磨により除去する工程を有する構造化法に
より解決される。
【００２１】機械的研磨により通常の化学的方法では除
去困難であった構造化すべき層の材料の再堆積物はウェ
ハ上に既に形成されている構造を損傷又は破壊すること
なく比較的容易にかつ確実に除去可能であることが判明
している。従って本発明方法は、構造化すべき層の構造
化に通常使用されてきた方法、例えばプラズマ化学エッ
チング法をそれらの方法が再堆積物を増大するか否かの
問題を顧慮せずに選択できるという利点を有する。例え
ば純粋なアルゴンプラズマでのプラズマ化学エッチング
法を使用することができる。これにより今日常用されて
いるレジストマスクもマスク上に過剰のファセットの形
成を来すことなく反応ガスを使用する場合にように使用
できるようになった。
【００２２】更に本発明により少なくとも１つの構造化
すべき層を、この構造化すべき層上にマスクを施し、構
造化すべき層をマスクの使用下に構造化し、マスク及び
構造化すべき層の材料の再堆積物を化学機械的研磨によ
り除去する工程で構造化する方法が提供される。
【００２３】マスクと再堆積物を同時に除去することに
より処理工程を節約することができる。この方法は特に
マスクとしていわゆる“ハードマスク”を使用した場合
に提供される。この種のマスクはシリコン、酸化シリコ
ン、特にＳｉＯ2 、金属、特にアルミニウム又はタング
ステン、金属窒化物、有利には窒化チタン、特にＴｉＮ
x （０．５＜ｘ＜１．２）又は金属ケイ化物を含んでい
ると有利である。
【００２４】再堆積物の除去後“スクラッバー”洗浄を
行うと有利である。付加的に又は別の方法として再堆積
物を除去した後湿式化学法による洗浄を、特に音波作用
（超音波、ファインソニック）を利用した洗浄を行うと
有利である。
【００２５】構造化すべき層が銅、鉄、コバルト、ニッ
ケル、４ｄ又は５ｄの遷移金属、特に白金金属を含んで
いると有利である。
【００２６】更に構造化すべき層が強誘電体材料、高い
相対誘電率（＞２０）を有する誘電体材料、これらの材
料のペロブスカイト型構造又は前駆体を含んでいると有
利である。その際これらの材料の前駆体とは適当な熱処
理（例えば焼き鈍し）により、場合によっては酸素の供
給下にこれらの材料に変換可能の材料を意味するものと
する。
【００２７】構造化すべき層がストロンチウムビスマス
タンタル酸塩（ＳＢＴ、ＳｒＢｉ2Ｔａ2 Ｏ9 ）、スト
ロンチウムビスマスニオブ酸塩タンタル酸塩（ＳＢＮ
Ｔ、ＳｒＢｉ2 Ｔａ2-x Ｎｂx Ｏ9 、ｘ＝０〜２）、鉛
ジルコン酸塩チタン酸塩（ＰＺＴ、Ｐｂ（Ｚｒ、Ｔｉ）
Ｏ3 ）又はその誘導体又はバリウムストロンチウムチタ
ン酸塩（ＢＳＴ、Ｂａx Ｓｒ1-x ＴｉＯ、ｘ＝０〜
１）、鉛ランタンチタン酸塩（ＰＬＴ、（Ｐｂ、Ｌａ）
ＴｉＯ3 ）、鉛ランタンジルコン酸塩チタン酸塩（ＰＬ
ＺＴ、（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3 ）又はその誘
導体を含んでいると有利である。
【００２８】更に構造化すべき層が白金、金、銀、銅、
イリジウム、パラジウム、ルテニウム、レニウム又はそ
れらの酸化物を含んでいると有利である。
【００２９】構造化すべき層の構造化に乾式エッチング
法、特にプラズマエッチング法を使用すると有利であ
る。
【００３０】その際構造化すべき層の乾式エッチング中
に反応ガスを含んでいないガス混合物が用いられると有
利である。
【００３１】更に構造化すべき層の乾式エッチング中に
希ガス、特にアルゴンが用いられると有利である。
【００３２】
【発明の実施の形態】本発明を図面に基づき以下に詳述
する。
【００３３】図１〜３は本発明方法を概略的に示すもの
である。基板１上にＳｉＯ2 層２を施す。これにチタン
もしくは窒化チタンから成る接着層又は障壁層３を施
す。この接着層又は障壁層３上に構造化すべき層として
白金層４を例えばスパッタリングにより施す。白金層４
上にレジスト層を形成し、これは後に白金層４を構造化
するためのマスク５として用いられる。このレジスト層
を露光及び現像工程により構造化する。こうして形成さ
れた構造は図１に示されている。
【００３４】その後白金層４を物理的乾式エッチングを
受けさせるためにイオンエッチング又はスパッタリング
法が行われる。その際エッチングガスとして純粋なアル
ゴンガスを使用する。イオンエッチングの代わりに例え
ば反応性イオンエッチング（ＲＩＥ＝Ｒｅａｃｔｉｖｅ
Ｉｏｎ Ｅｔｃｈｉｎｇ）、磁界を利用した反応性イ
オンエッチング（ＭＥＲＩＥ＝Ｍａｇｎｅｔｉｃａｌｌ
ｙ ＥｎｈａｎｃｅｄＲＩＥ）、ＥＣＲ−エッチング
（ＥＣＲ＝Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒ
ｅｓｏｎａｎｃｅ）又は誘導結合プラズマエッチング法
（ＩＣＰ、ＴＣＰ）のような他のプラズマエッチング法
を使用することができる。
【００３５】エッチングガスとして純粋なアルゴンを使
用することができるので、マスク５が過剰にファセット
化されることはない。従ってマスク５の浸食も僅かとな
る。マスクの浸食が少ないことから、構造化の寸法精度
が高められる。更にまた構造化すべき層により急峻なエ
ッチング側面部を達成することができる。８０°以上の
側面角度を有するエッチング側面部を形成することがで
きる。
【００３６】化学成分の不足により乾式エッチング中に
白金の再堆積物６がレジストマスク５の側壁に形成され
る。この白金の再堆積物６はこれまで通常の化学的方法
では除去し難いものであった。
【００３７】レジストマスク５の除去にはレジストマス
クの灰化が行われる。その際構造化された白金層４の表
面上に露出している白金の再堆積物が残留する。これか
ら生じた構造は図２に示されている。
【００３８】引続き再堆積物６を機械研磨により除去す
る。それには例えばロジテク（Ｌｏｇｉｔｅｃｈ）社製
の研磨機を使用することができる。研磨布（例えば化学
ぞうきんＥＬＣＯＮ１３６）を図２に示されている構造
と接触させる。図２にしめされている構造及び研磨布を
１０回転／分の速度で３分間動かす。同時に約０．２５
μm の大きさのＡｌ2 Ｏ3 粒子の水性懸濁液（ｐＨ値
９）を添加する。
【００３９】次いで“スクラッバー”洗浄を行う。付加
的に或いは別の方法でも再堆積物６の除去後例えば強く
希釈されたフッ化水素酸で湿式化学的洗浄を、有利には
音波作用を利用して行ってもよい。これは白金構造間に
露出するＳｉＯ2 表面を化学的に溶融させ、これらの範
囲から機械を利用して粒子を除去させる。こうして形成
された構造は図３に示されている。
【図面の簡単な説明】
【図１】本発明の一段階の概略断面図。
【図２】本発明の別の段階の断面図。
【図３】本発明の別の段階の断面図。
【図４】平行板反応器のエッチング室の概略断面図。
【符号の説明】
１ 基板 ２ＳｉＯ2 層 ３ 接着又は障壁層 ４ 白金層（構造化すべき層） ５ マスク ６ 再堆積物 ２０ 平行板反応器 ２１ ガス取り入れ口 ２２ 反応室 ２３ 上方板 ２４ 下方板 ２５ プラズマ ２６ 基板 ２７ キャパシタ ２８ 高周波電源 ２９ ガス排出口
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8242

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 構造化すべき層（４）上にマスクを施
    し、この構造化すべき層（４）をマスク（５）の使用下
    に構造化し、マスク（５）を除去し、その際構造化すべ
    き層の材料の再堆積物（６）を残留させ、構造化すべき
    層（４）の材料の再堆積物（６）を機械的研磨又は化学
    機械的研磨により除去する工程を有する少なくとも１つ
    の構造化すべき層の構造化方法。
  2. 【請求項２】 マスク（５）がレジストマスクであり、
    これを有利には灰化により除去することを特徴とする請
    求項１記載の方法。
  3. 【請求項３】 構造化すべき層（４）上にマスク（５）
    を施し、構造化すべき層（４）をマスク（５）の使用下
    に構造化し、マスク（５）及び構造化すべき層（４）の
    材料の再堆積物（６）を化学機械的研磨により除去する
    工程を特徴とする少なくとも１つの構造化すべき層を構
    造化する構造化方法。
  4. 【請求項４】 再堆積物（６）の除去後“スクラッバ
    ー”洗浄を行うことを特徴とする請求項１乃至３のいず
    れか１つに記載の方法。
  5. 【請求項５】 再堆積物（６）を除去した後湿式化学法
    による洗浄を行うことを特徴とする請求項１乃至４のい
    ずれか１つに記載の方法。
  6. 【請求項６】 洗浄を音波作用を利用して行うことを特
    徴とする請求項４又は５のいずれかに記載の方法。
  7. 【請求項７】 構造化すべき層が銅、鉄、コバルト、ニ
    ッケル、４ｄ又は５ｄの遷移金属、特に白金金属を含ん
    でいることを特徴とする請求項１乃至６のいずれか１つ
    に記載の方法。
  8. 【請求項８】 構造化すべき層が強誘電体材料、高い誘
    電率を有する誘電体材料、これらの材料のペロブスカイ
    ト型構造又は前駆体を含んでいることを特徴とする請求
    項１乃至６のいずれか１つに記載の方法。
  9. 【請求項９】 構造化すべき層がストロンチウムビスマ
    スタンタル酸塩（ＳＢＴ、ＳｒＢｉ2 Ｔａ2 Ｏ9 ）、ス
    トロンチウムビスマスニオブ酸塩タンタル酸塩（ＳＢＮ
    Ｔ、ＳｒＢｉ2 Ｔａ2-x Ｎｂx Ｏ9 、ｘ＝０〜２）、鉛
    ジルコン酸塩チタン酸塩（ＰＺＴ、Ｐｂ（Ｚｒ，ＴｉＯ
    3 ）又はその誘導体又はバリウムストロンチウムチタン
    酸塩（ＢＳＴ、Ｂａx Ｓｒ1-x ＴｉＯ、ｘ＝０〜１）、
    鉛ランタンチタン酸塩（ＰＬＴ、（Ｐｂ、Ｌａ）ＴｉＯ
    3 ）、鉛ランタンジルコン酸塩チタン酸塩（ＰＬＺＴ、
    （Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3 ）又はその誘導体を
    含んでいることを特徴とする請求項８記載の方法。
  10. 【請求項１０】 構造化すべき層が白金、金、銀、イリ
    ジウム、パラジウム、ルテニウム、レニウム又はそれら
    の酸化物を含んでいることを特徴とする請求項７記載の
    方法。
  11. 【請求項１１】 構造化すべき層の乾式エッチング中に
    反応ガスを含んでいないガス混合物が用いられることを
    特徴とする請求項１乃至１０のいずれか１つに記載の方
    法。
  12. 【請求項１２】 構造化すべき層の乾式エッチング中に
    希ガス及び窒素の他に酸素だけを含んでいるガス混合物
    が用いられることを特徴とする請求項１乃至１１のいず
    れか１つに記載の方法。
  13. 【請求項１３】 構造化すべき層の乾式エッチング中に
    希ガス、特にアルゴンが用いられることを特徴とする請
    求項１乃至１２のいずれか１つに記載の方法。
  14. 【請求項１４】 マスクがシリコン、酸化シリコン、特
    にＳｉＯ2 、金属、特にアルミニウム又はタングステ
    ン、金属窒化物、有利には窒化チタン、特にＴｉＮ
    x （０．８＜ｘ＜１．２）又は金属ケイ化物を含んでい
    ることを特徴とする請求項１乃至１３のいずれか１つに
    記載の方法。
JP10217938A 1997-08-01 1998-07-31 構造化方法 Pending JPH11126778A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19733391.5 1997-08-01
DE19733391A DE19733391C2 (de) 1997-08-01 1997-08-01 Strukturierungsverfahren

Publications (1)

Publication Number Publication Date
JPH11126778A true JPH11126778A (ja) 1999-05-11

Family

ID=7837753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10217938A Pending JPH11126778A (ja) 1997-08-01 1998-07-31 構造化方法

Country Status (7)

Country Link
US (1) US6454956B1 (ja)
EP (1) EP0901157B1 (ja)
JP (1) JPH11126778A (ja)
KR (1) KR100538910B1 (ja)
CN (1) CN1207578A (ja)
DE (2) DE19733391C2 (ja)
TW (1) TW574424B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0907203A3 (de) * 1997-09-03 2000-07-12 Siemens Aktiengesellschaft Strukturierungsverfahren
JP3974697B2 (ja) * 1997-11-28 2007-09-12 ローム株式会社 キャパシタおよびその製法
DE10022656B4 (de) * 2000-04-28 2006-07-06 Infineon Technologies Ag Verfahren zum Entfernen von Strukturen
DE10109328A1 (de) * 2001-02-27 2002-09-12 Infineon Technologies Ag Verfahren zur Entfernung einer Maskenschicht von einem Halbleitersubstrat
DE10118422B4 (de) 2001-04-12 2007-07-12 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten metallhaltigen Schicht auf einem Halbleiterwafer
DE10147929C1 (de) 2001-09-28 2003-04-17 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur und Verwendung des Verfahrens
KR100615600B1 (ko) * 2004-08-09 2006-08-25 삼성전자주식회사 고집적 자기램 소자 및 그 제조방법
US6952364B2 (en) * 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US7067016B1 (en) * 2003-03-31 2006-06-27 Lam Research Corporation Chemically assisted mechanical cleaning of MRAM structures
KR100831572B1 (ko) * 2005-12-29 2008-05-21 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
US20090115060A1 (en) * 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method
US7799696B2 (en) 2007-12-20 2010-09-21 Qimonda Ag Method of manufacturing an integrated circuit
DE102007061485A1 (de) * 2007-12-20 2009-06-25 Altis Semiconductor Snc Verfahren zum Herstellen einer integrierten Schaltung
DE102008032509A1 (de) * 2008-07-10 2010-01-14 Epcos Ag Heizungsvorrichtung und Verfahren zur Herstellung der Heizungsvorrichtung
CN106803486A (zh) * 2012-11-06 2017-06-06 华邦电子股份有限公司 非易失性存储器的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5616676A (en) 1979-07-21 1981-02-17 Hokuriku Denki Kogyo Kk Preparation of minute pattern
NL8703039A (nl) * 1987-12-16 1989-07-17 Philips Nv Werkwijze voor het patroonmatig vervaardigen van een dunne laag uit een oxidisch supergeleidend materiaal.
EP0425787A3 (en) * 1989-10-31 1993-04-14 International Business Machines Corporation Method for fabricating high circuit density, self-aligned metal lines to contact windows
US5981454A (en) * 1993-06-21 1999-11-09 Ekc Technology, Inc. Post clean treatment composition comprising an organic acid and hydroxylamine
US5244538A (en) 1991-07-26 1993-09-14 Microelectronics And Computer Technology Corporation Method of patterning metal on a substrate using direct-write deposition of a mask
EP0578507B1 (en) * 1992-07-09 2005-09-28 Ekc Technology, Inc. Cleaning solutions including nucleophilic amine compound having reduction and oxidation potentials
US5275974A (en) 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
DE59402986D1 (de) 1993-07-27 1997-07-10 Siemens Ag Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM
US5585661A (en) 1993-08-18 1996-12-17 Harris Corporation Sub-micron bonded SOI by trench planarization
JPH07130702A (ja) * 1993-11-08 1995-05-19 Fujitsu Ltd 白金又はパラジウムよりなる金属膜のパターニング方法
US5545289A (en) * 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates
JP3438446B2 (ja) * 1995-05-15 2003-08-18 ソニー株式会社 半導体装置の製造方法
US6004839A (en) * 1996-01-17 1999-12-21 Nec Corporation Semiconductor device with conductive plugs
JP2953369B2 (ja) * 1996-01-17 1999-09-27 日本電気株式会社 半導体装置の構造およびその製造方法
EP0865079A3 (en) * 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
US5976928A (en) * 1997-11-20 1999-11-02 Advanced Technology Materials, Inc. Chemical mechanical polishing of FeRAM capacitors

Also Published As

Publication number Publication date
EP0901157B1 (de) 2005-12-21
DE19733391A1 (de) 1999-04-15
DE19733391C2 (de) 2001-08-16
DE59813289D1 (de) 2006-01-26
KR100538910B1 (ko) 2006-03-07
US6454956B1 (en) 2002-09-24
TW574424B (en) 2004-02-01
EP0901157A3 (de) 2000-09-13
KR19990023265A (ko) 1999-03-25
CN1207578A (zh) 1999-02-10
EP0901157A2 (de) 1999-03-10

Similar Documents

Publication Publication Date Title
US6709610B2 (en) Isotropic dry cleaning process for noble metal integrated circuit structures
JPH11126779A (ja) 構造化方法
JPH11126778A (ja) 構造化方法
KR100629021B1 (ko) 반도체기판에서의층구조화방법
US6670233B2 (en) Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor
KR19990013561A (ko) 구조화 방법
US7045070B1 (en) Method of producing an electrode configuration and method of electrically contacting the electrode configuration
JPH11154668A (ja) 高アスペクト比を有する構造の製造方法
KR100224730B1 (ko) 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법
JP3166747B2 (ja) キャパシタの製造方法及びキャパシタ
EP1164633A2 (en) Method for etching an electrode in a semiconductor device
JP2000195846A (ja) ドライエッチング方法およびドライエッチング装置
JP2000183287A (ja) 誘電体薄膜のエッチング方法及び半導体装置
JPH1131682A (ja) ドライエッチング方法および強誘電体メモリ素子の製造方法
US6825116B2 (en) Method for removing structures
JPH113881A (ja) アッシング方法及び装置
JP2003031581A (ja) 半導体装置及びその製造方法
KR20010018060A (ko) 강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성방법
KR20010108748A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR20020009696A (ko) 포토레지스트 패턴 측벽에 증착되는 폴리머를 제거할 수있는 패턴 형성 방법 및 그를 이용한 강유전체 캐패시터형성 방법
KR20010045959A (ko) 고유전체 캐패시터의 전하저장전극 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080619