[go: up one dir, main page]

JPH11126020A - Integrated circuit and safe data processing method employing the integrated circuit - Google Patents

Integrated circuit and safe data processing method employing the integrated circuit

Info

Publication number
JPH11126020A
JPH11126020A JP10199345A JP19934598A JPH11126020A JP H11126020 A JPH11126020 A JP H11126020A JP 10199345 A JP10199345 A JP 10199345A JP 19934598 A JP19934598 A JP 19934598A JP H11126020 A JPH11126020 A JP H11126020A
Authority
JP
Japan
Prior art keywords
integrated circuit
coprocessor
information
secret key
microprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10199345A
Other languages
Japanese (ja)
Inventor
Simon Paul Ashley Rix
サイモン・ポール・アシュレイ・リックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Irdeto BV
Original Assignee
Irdeto BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP97202854A external-priority patent/EP0893751A1/en
Application filed by Irdeto BV filed Critical Irdeto BV
Publication of JPH11126020A publication Critical patent/JPH11126020A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an IC(integrated circuit) having high security. SOLUTION: The IC is provided with a logic circuit section such as a microprocessor 1 and a processor 2 which is safely protected by a protecting member 3. The processor 2 is connected to the section 2 by data lines 2 at least. The processor 2 is provided with a ciphering engine 11 and a volatile storage element 8 which stores a secret key.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、集積回路、および
この集積回路による秘密鍵を用いた安全なデータ処理の
ための方法に関する。
[0001] The present invention relates to an integrated circuit and a method for secure data processing using a secret key by the integrated circuit.

【0002】[0002]

【従来の技術】有料テレビ、預金、または他のあらゆる
安全なデータ処理環境の分野においては、用いられるシ
ステムまたは方法は、情報の秘密部分すなわち秘密鍵の
安全な保管に依存する。この秘密鍵は、暗号作成機能を
実行するためにマイクロプロセッサにより用いられる。
マイクロプロセッサと秘密鍵のための記憶素子とを具備
する集積回路においては、回路部をまるごと保護部材
(cocoon)や迷路内に封じ込めることによって、また
は、電源、アース、および/あるいはセンスワイヤを具
備し得るカプセル封じによって、マイクロプロセッサお
よび記憶素子を安全に保管することによりセキュリティ
が得られる。
BACKGROUND OF THE INVENTION In the field of pay television, deposit or any other secure data processing environment, the systems or methods used rely on the secure storage of a secret portion of information, ie, a secret key. This secret key is used by the microprocessor to perform cryptographic functions.
In an integrated circuit comprising a microprocessor and a storage element for a secret key, the circuit may be entirely enclosed in a cocoon or maze, or provided with a power supply, ground and / or sense wires. The resulting encapsulation provides security by securely storing the microprocessor and storage elements.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、回路部
をまるごと封じ込めることは、集積回路チップにおける
回路部の面積の大きさを考慮するとかなり複雑である。
さらに、マイクロプロセッサと周辺回路との間にはいく
つかの接続点があり、これらの接続点の各々は、認可さ
れていない人物が秘密鍵を見つけるために用いられ得る
情報を得るのにとり得る攻撃点となる。さらに、暗号作
成動作の間にマイクロプロセッサの動作が停止させられ
ると、マイクロプロセッサのレジスタは、秘密鍵を引き
出すために認可されていない人物により用いられ得る情
報を含む。認可されていない人物により秘密鍵が見つけ
られると、即座にシステムのセキュリティが破られるこ
とは明白である。本発明は、セキュリティを高めた上述
の形式の集積回路および方法を提供しようとするもので
ある。
However, enclosing the entire circuit portion is considerably complicated in view of the size of the circuit portion in the integrated circuit chip.
In addition, there are several points of connection between the microprocessor and peripheral circuits, each of which can be used by an unauthorized person to obtain information that can be used to find a secret key. Points. Further, if the operation of the microprocessor is halted during the cryptographic operation, the microprocessor's register contains information that can be used by an unauthorized person to derive the private key. Obviously, if the private key is found by an unauthorized person, the system will be compromised immediately. The present invention seeks to provide an integrated circuit and method of the above type with increased security.

【0004】[0004]

【課題を解決するための手段】本発明によれば、好まし
くはマイクロプロセッサのような論理回路部と、保護部
材により保護された安全コプロセッサとを具備する集積
回路が提供され、前記コプロセッサは少なくともデータ
線により前記論理回路部に接続され、前記コプロセッサ
は暗号作成エンジンと秘密鍵を記憶するための揮発性記
憶素子とを具備する。
According to the present invention, there is provided an integrated circuit comprising a logic circuit, preferably a microprocessor, and a safety coprocessor protected by a protection member, said coprocessor comprising: Connected to the logic circuit section by at least a data line, the coprocessor includes a cryptographic engine and a volatile storage element for storing a secret key.

【0005】このようにして、回路部のわずかな部分、
すなわち安全コプロセッサまたは安全セルのみが保護部
材内に封じ込められる必要があるような、かつ、コプロ
セッサ面積の小さなサイズのためにこの封じ込めが高い
セキュリティを備えた比較的簡単な方法で可能であるよ
うな集積回路が提供される。全ての記憶および暗号作成
機能は保護部材内に含められ、その結果、暗号作成処理
のどの部分も、その動作のあらゆる段階において、あら
ゆる外部手段に対して見えることはない。安全コプロセ
ッサにより処理されるマイクロプロセッサからのメッセ
ージ、および処理されたメッセージのみがデータ線上で
利用可能であるが、その情報は秘密鍵に関する情報を全
く提供しない。このように、セキュリティを破ろうと試
みても、第三者が秘密鍵についてのいかなる情報をも見
つけることは不可能である。
[0005] In this way, a small portion of the circuit portion,
That is, only the safety coprocessor or the safety cell needs to be enclosed in the protective member, and because of the small size of the coprocessor area this confinement is possible in a relatively simple manner with high security. Integrated circuit is provided. All storage and cryptographic functions are contained within the protective member, so that no part of the cryptographic process is visible to any external means at any stage of its operation. Only messages from the microprocessor that are processed by the secure coprocessor, and processed messages, are available on the data line, but the information does not provide any information about the secret key. Thus, even attempting to breach security, it is impossible for a third party to find any information about the private key.

【0006】秘密鍵は揮発性記憶素子に記憶されている
ので、安全コプロセッサへアクセスするためのいかなる
試みも、秘密鍵を喪失することに帰結する。それは、こ
のような試みは保護部材により検知され、電源の喪失お
よびそれによる秘密鍵の抹消という結果となるためであ
る。
[0006] Since the secret key is stored in volatile storage, any attempt to access the secure coprocessor results in the loss of the secret key. This is because such an attempt is detected by the protection element and results in the loss of power and the consequent destruction of the secret key.

【0007】本発明によれば、秘密鍵を用いた安全なデ
ータ処理のための方法が提供されており、該方法は、秘
密鍵を記憶素子内にロードする段階と、暗号化された情
報を制御情報とともにデータ線経由でマイクロプロセッ
サからコプロセッサへ送信する段階と、前記コプロセッ
サ内の前記制御情報に従って前記情報を解読するために
前記秘密鍵を用いる段階と、解読された情報を認証する
段階と、前記制御情報に従って解読された前記情報を用
いる段階とを具備する。
According to the present invention, there is provided a method for secure data processing using a secret key, the method comprising the steps of: loading the secret key into a storage element; Transmitting from the microprocessor to the coprocessor via the data line with the control information; using the secret key to decrypt the information in accordance with the control information in the coprocessor; and authenticating the decrypted information And using the information decrypted according to the control information.

【0008】[0008]

【発明の実施の形態】さらに、本発明による集積回路が
非常に概略的な方法で示されている図面を参照して、本
発明を説明する。例によれば、示されている集積回路
は、有料テレビ用デコーダシステムの条件付きアクセス
モジュールにおいて用いられるスマートカードの一部で
あるものとする。しかしながら、本発明はこのような応
用に制限されるものではない。その逆に、本発明は暗号
作成の応用の広い範囲において用いられ得る。
BRIEF DESCRIPTION OF THE DRAWINGS The invention will be further described with reference to the drawings, in which the integrated circuit according to the invention is shown in a very schematic manner. By way of example, the integrated circuit shown is to be part of a smart card used in a conditional access module of a pay television decoder system. However, the invention is not limited to such applications. On the contrary, the invention can be used in a wide range of cryptographic applications.

【0009】集積回路は、マイクロプロセッサ1と、電
源、アース、および/またはセンスワイヤを含み得るセ
キュリティワイヤの保護部材3内に封じ込められた安全
コプロセッサ2とを具備している。セキュリティワイヤ
3は、コプロセッサ2を囲んでいる点線により示されて
いる。実際の集積回路において、コプロセッサ2は、ほ
ぼ完全に、少なくとも上部側と底部側とをセキュリティ
ワイヤにより覆われている。この明細書中で用いられる
保護部材という語は、迷路やカバー、または、電源、ア
ース、および/あるいはセンスワイヤのカプセル封じ、
または、コプロセッサ2へのアクセスを妨げる他の能動
的手段または受動的手段でもよいことが分かる。
[0009] The integrated circuit comprises a microprocessor 1 and a safety coprocessor 2 enclosed within a protective member 3 of a security wire, which may include power, ground and / or sense wires. Security wire 3 is indicated by the dotted line surrounding coprocessor 2. In an actual integrated circuit, the coprocessor 2 is almost completely covered at least on the top and bottom sides by security wires. As used herein, the term protective member refers to a maze or cover, or encapsulation of power, ground, and / or sense wires,
Alternatively, it can be seen that other active or passive means for preventing access to the coprocessor 2 may be used.

【0010】コプロセッサ2は、集積回路の他の回路部
に、詳細には、図示されていないクロック回路およびマ
イクロプロセッサ1に、クロック線4およびデータ線5
により接続されている。コプロセッサ2は、暗号作成装
置6と、制御装置7と、秘密鍵を記憶するための揮発性
記憶素子8とを具備している。暗号作成装置6は、暗号
解読エンジン9と、認証エンジン10と、好ましくはさ
らに暗号化エンジン11とを具備する。さらに、暗号作
成装置6は、秘密鍵を記憶素子8内にロードするための
一方向機能ブロック12を含む。安全コプロセッサ2の
素子の電力消費は非常に低く、電源は図示されていない
バッテリーにより供給されている。
The coprocessor 2 includes a clock line 4 and a data line 5 connected to other circuit parts of the integrated circuit, specifically, to a clock circuit and the microprocessor 1 not shown.
Connected by The coprocessor 2 includes a cryptographic device 6, a control device 7, and a volatile storage element 8 for storing a secret key. The encryption device 6 includes a decryption engine 9, an authentication engine 10, and preferably an encryption engine 11. Furthermore, the cryptographic device 6 includes a one-way functional block 12 for loading a secret key into the storage element 8. The power consumption of the elements of the safety coprocessor 2 is very low and the power is supplied by a battery not shown.

【0011】秘密鍵用の記憶素子8および全ての暗号作
成機能は保護部材3内に含まれており、その結果、暗号
作成処理のどの部分も、コプロセッサ2のあらゆる動作
段階において、外部手段にとってアクセス不可能であ
る。実際の暗号解読、暗号化、および/または認証の機
能は本発明の部分ではなく、したがって、これらのよう
な機能についての詳細な説明は必要ではない。暗号作成
処理に通常用いられるいかなる暗号解読、暗号化、また
は認証も、コプロセッサ2の論理回路部において実行さ
れ得る。しかしながら、非常に高いセキュリティを備え
た小さな保護部材という結果が得られるので、コプロセ
ッサ2用に用いられる論理素子の数はできるだけ少ない
方が好ましいことを記しておく。
The storage element 8 for the secret key and all cryptographic functions are contained in the protective member 3 so that any part of the cryptographic process is not accessible to external means at any operating stage of the coprocessor 2. Inaccessible. The actual decryption, encryption, and / or authentication functions are not part of the present invention, and therefore, a detailed description of such functions is not required. Any decryption, encryption, or authentication commonly used in the cryptographic process may be performed in the logic portion of coprocessor 2. However, it should be noted that the number of logic elements used for the coprocessor 2 is preferably as small as possible, since this results in a small protection element with very high security.

【0012】保護部材3へ入ろうとする試みは、いずれ
かのセンスワイヤとの接触、またはアースおよび電源ワ
イヤの短絡という結果となり、それにより、コプロセッ
サ2の電源は接続を断たれる。したがって、このような
試みは、記憶素子8内に記憶された秘密鍵の削除につな
がることになる。
Attempts to enter the protective member 3 result in contact with any of the sense wires or a short in the ground and power wires, thereby disconnecting the power of the coprocessor 2. Therefore, such an attempt will lead to the deletion of the secret key stored in the storage element 8.

【0013】前述の集積回路を用いると、データ処理
は、シードを一方向機能ブロック12を介して記憶素子
に送信することによって最初に秘密鍵を記憶素子にロー
ドすることにより、非常に安全な方法で可能である。秘
密鍵は、一方向機能、例えば、一方向ハッシュ機能を用
いてデータ線5を介して安全コプロセッサへロードされ
るために、たとえ秘密鍵が認可されていない人物により
決定されても一方向機能は知られていないので、スマー
トカードは再使用され得ない。
With the integrated circuit described above, data processing is performed in a very secure manner by first loading the secret key into the storage element by sending the seed to the storage element via the one-way function block 12. Is possible. The secret key is loaded into the secure coprocessor via the data line 5 using a one-way function, for example, a one-way hash function, so that the secret key is determined even by an unauthorized person. Is not known, so smart cards cannot be reused.

【0014】秘密鍵を記憶素子8へロードした後に、マ
イクロプロセッサ1は、要求された動作を制御装置7に
示すための制御情報および認証ベクトルとともに、デー
タ線5を経由してコプロセッサ2に送られた暗号化され
た情報を解読するように、コプロセッサ2に要求するこ
とができる。コプロセッサ2は、情報を解読するために
秘密鍵を用い、解読された情報は通常の方法で認証され
る。その後で、解読された情報は、制御情報に従ってコ
プロセッサ2により用いられ、この制御情報は、解読さ
れた情報がマイクロプロセッサ1へ戻されるべきか、例
えば、マイクロプロセッサ1からの次の暗号化された情
報メッセージに関する次の解読段階のための鍵として用
いられるべきかのいずれかを示すことができる。後者の
場合には、2つまたはそれ以上の暗号解読段階が、解読
された情報をマイクロプロセッサ1へ戻さずにコプロセ
ッサ2内で連続して行われ得る。
After loading the secret key into the storage element 8, the microprocessor 1 sends the requested operation to the coprocessor 2 via the data line 5 together with control information and an authentication vector for indicating to the control device 7. The coprocessor 2 can be requested to decrypt the encrypted information that has been encrypted. The coprocessor 2 uses the secret key to decrypt the information, and the decrypted information is authenticated in the usual way. Thereafter, the decrypted information is used by the coprocessor 2 according to the control information, which control information indicates whether the decrypted information should be returned to the microprocessor 1, for example, the next encrypted information from the microprocessor 1. Can be used either as a key for the next decryption stage for the information message that was sent. In the latter case, two or more decryption stages may be performed sequentially in coprocessor 2 without returning decrypted information to microprocessor 1.

【0015】マイクロプロセッサ1により供給されたメ
ッセージ中の制御情報は、どの暗号解読または暗号化の
アルゴリズムがコプロセッサ2により用いられることに
なるのかに関する情報、および要求された他の任意の構
成情報を含み得る。コプロセッサ2は多数の個別のブロ
ックを具備するものとして示されているが、このコプロ
セッサの実際の導入は任意の適切な方法でなされ得るこ
とを記しておく。
The control information in the message supplied by the microprocessor 1 contains information about which decryption or encryption algorithm will be used by the coprocessor 2 and any other required configuration information. May be included. Although coprocessor 2 is shown as comprising a number of individual blocks, it is noted that the actual implementation of this coprocessor can be done in any suitable way.

【0016】本発明は、上述の実施形態に制限されるも
のではなく、該実施形態は請求の範囲内において多くの
方法で変形され得る。
The invention is not restricted to the embodiments described above, which can be varied in many ways within the scope of the claims.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明による集積回路の概略図である。FIG. 1 is a schematic diagram of an integrated circuit according to the present invention.

【符号の説明】[Explanation of symbols]

1 マイクロプロセッサ 2 コプロセッサ 3 保護部材 4 クロック線 5 データ線 6 暗号作成装置 7 制御装置 8 揮発性記憶素子 9 暗号解読エンジン 10 認証エンジン 11 暗号化エンジン 12 一方向機能ブロック 整理番号 F05395A1 DESCRIPTION OF SYMBOLS 1 Microprocessor 2 Coprocessor 3 Protective member 4 Clock line 5 Data line 6 Cryptographic creation device 7 Control device 8 Volatile storage element 9 Decryption engine 10 Authentication engine 11 Encryption engine 12 One-way function block Reference number F05395A1

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 マイクロプロセッサのような論理回路部
と、保護部材により保護された安全コプロセッサとを具
備する集積回路であって、 前記コプロセッサは、少なくともデータ線により前記論
理回路部に接続され、前記コプロセッサは、暗号作成エ
ンジンと秘密鍵を記憶するための揮発性記憶素子とを具
備することを特徴とする集積回路。
1. An integrated circuit comprising a logic circuit unit such as a microprocessor and a safety coprocessor protected by a protection member, wherein the coprocessor is connected to the logic circuit unit by at least a data line. An integrated circuit, wherein the coprocessor comprises a cryptographic engine and a volatile storage element for storing a secret key.
【請求項2】 前記安全コプロセッサは一方向機能装置
を具備し、該一方向機能装置にシードを供給することに
より前記記憶素子に秘密鍵がロードされることを特徴と
する請求項1記載の集積回路。
2. The secure coprocessor according to claim 1, wherein the secure coprocessor comprises a one-way function device, and the storage element is loaded with a secret key by supplying a seed to the one-way function device. Integrated circuit.
【請求項3】 前記暗号作成エンジンは、制御装置と、
暗号解読エンジンと、認証エンジンとを具備することを
特徴とする請求項1または請求項2記載の集積回路。
3. The cipher creation engine includes: a control device;
3. The integrated circuit according to claim 1, further comprising a decryption engine and an authentication engine.
【請求項4】 前記暗号作成エンジンは、さらに暗号化
エンジンを具備することを特徴とする請求項3記載の集
積回路。
4. The integrated circuit according to claim 3, wherein said encryption creation engine further includes an encryption engine.
【請求項5】 前記保護部材は、好ましくは、電源、ア
ース、および/またはセンスワイヤを含むセキュリティ
ワイヤを具備することを特徴とする請求項1から請求項
4のいずれかに記載の集積回路。
5. The integrated circuit according to claim 1, wherein the protection member includes a power supply, a ground, and / or a security wire including a sense wire.
【請求項6】 少なくとも秘密鍵のための前記揮発性記
憶素子は、バッテリーにより電源供給されることを特徴
とする請求項1から請求項5のいずれかに記載の集積回
路。
6. The integrated circuit according to claim 1, wherein the volatile storage element for at least a secret key is powered by a battery.
【請求項7】 請求項1から請求項6のいずれかに記載
の集積回路を用いることによる、秘密鍵を用いた安全な
データ処理のための方法であって、 秘密鍵を前記記憶素子内にロードする段階と、 暗号化された情報を制御情報とともにデータ線経由で前
記マイクロプロセッサから前記コプロセッサへ送信する
段階と、 該コプロセッサ内の前記制御情報に従って前記情報を解
読するために前記秘密鍵を用いる段階と、 解読された情報を認証する段階と、 前記制御情報に従って解読された前記情報を用いる段階
とを具備することを特徴とする方法。
7. A method for secure data processing using a secret key by using the integrated circuit according to claim 1, wherein the secret key is stored in the storage element. Loading; transmitting encrypted information along with control information from the microprocessor to the coprocessor via a data line; and the secret key for decrypting the information according to the control information in the coprocessor. A method comprising: authenticating decrypted information; and using the information decrypted according to the control information.
【請求項8】 前記解読された情報は、前記マイクロプ
ロセッサから受信されたさらなる暗号化された情報を解
読するために、前記コプロセッサ内の暗号解読鍵として
用いられることを特徴とする請求項7記載の方法。
8. The decryption information according to claim 7, wherein the decrypted information is used as a decryption key in the coprocessor to decrypt further encrypted information received from the microprocessor. The described method.
【請求項9】 前記解読された情報は、前記マイクロプ
ロセッサへ戻されることを特徴とする請求項7または請
求項8記載の方法。
9. The method according to claim 7, wherein the decrypted information is returned to the microprocessor.
【請求項10】 前記秘密鍵は、シードに一方向機能を
適用することにより記憶素子内にロードされることを特
徴とする請求項7から請求項9のいずれかに記載の方
法。
10. The method according to claim 7, wherein the secret key is loaded into a storage element by applying a one-way function to a seed.
JP10199345A 1997-07-18 1998-07-14 Integrated circuit and safe data processing method employing the integrated circuit Pending JPH11126020A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP97202254 1997-07-18
NL97202854.2 1997-09-16
EP97202854A EP0893751A1 (en) 1997-07-18 1997-09-16 Integrated circuit and method for secure data processing by means of this integrated circuit
NL97202254.5 1997-09-16

Publications (1)

Publication Number Publication Date
JPH11126020A true JPH11126020A (en) 1999-05-11

Family

ID=26146719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10199345A Pending JPH11126020A (en) 1997-07-18 1998-07-14 Integrated circuit and safe data processing method employing the integrated circuit

Country Status (2)

Country Link
JP (1) JPH11126020A (en)
CN (1) CN1155246C (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007503626A (en) * 2003-07-23 2007-02-22 カン シウン,ピン Digital media cartridge system and method
JP2008118676A (en) * 1999-09-02 2008-05-22 Cryptography Research Inc Method and apparatus for preventing piracy of digital content
JP2008252956A (en) * 2001-02-21 2008-10-16 Rpk New Zealand Ltd Encrypted media key management

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118676A (en) * 1999-09-02 2008-05-22 Cryptography Research Inc Method and apparatus for preventing piracy of digital content
US9569628B2 (en) 1999-09-02 2017-02-14 Cryptography Research, Inc. Specialized circuitry for cryptographic authentication and other purposes
JP2008252956A (en) * 2001-02-21 2008-10-16 Rpk New Zealand Ltd Encrypted media key management
JP2007503626A (en) * 2003-07-23 2007-02-22 カン シウン,ピン Digital media cartridge system and method

Also Published As

Publication number Publication date
CN1206296A (en) 1999-01-27
CN1155246C (en) 2004-06-23

Similar Documents

Publication Publication Date Title
CN108234132B (en) Secure communication system and method for main control chip and encryption chip
KR101460811B1 (en) Bi-processor architecture for security systems
CN101346930B (en) Secure System-on-Chip
EP0893751A1 (en) Integrated circuit and method for secure data processing by means of this integrated circuit
ES2254706T3 (en) METHOD AND SYSTEM FOR PROCESSING INFORMATION IN AN ELECTRONIC DEVICE.
US6209098B1 (en) Circuit and method for ensuring interconnect security with a multi-chip integrated circuit package
US5949881A (en) Apparatus and method for cryptographic companion imprinting
US6345359B1 (en) In-line decryption for protecting embedded software
US6658566B1 (en) Process for storage and use of sensitive information in a security module and the associated security module
ES2275075T3 (en) PROTECTION OF A DEVICE AGAINST INVOLUNTARY USE IN A PROTECTED ENVIRONMENT.
SG46692A1 (en) A cryptographic communications method and system
US8656191B2 (en) Secure system-on-chip
TWI351607B (en) Multi-processor data verification components for s
JPS63205687A (en) Method and apparatus for protecting secret element in network of cryptograph by handing open key
CN103440462A (en) Embedded control method for improving security and secrecy performance of security microprocessor
WO2008092167A2 (en) Protecting secrets in an untrusted recipient
JPH11126020A (en) Integrated circuit and safe data processing method employing the integrated circuit
JPH1115738A (en) Data accumulator having encryption function
JPH063905B2 (en) Authentication method between the center and the user
US8095805B2 (en) Security flash memory, data encryption device and method for accessing security flash memory
JPH10107789A (en) Method and system for recording key information
CN113221189A (en) Identity authentication system, authentication method, medium and terminal based on block chain
KR100198825B1 (en) Electronic wallet terminal device
JPS63197293A (en) Ic card issuing system
KR100740658B1 (en) Cryptographic Processing Method and Cryptographic Module Supporting Polymorphism and Tamper Prevention

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080610