[go: up one dir, main page]

JPH11111685A - Dry etching method, manufacture of semiconductor device and liquid crystal display - Google Patents

Dry etching method, manufacture of semiconductor device and liquid crystal display

Info

Publication number
JPH11111685A
JPH11111685A JP26837597A JP26837597A JPH11111685A JP H11111685 A JPH11111685 A JP H11111685A JP 26837597 A JP26837597 A JP 26837597A JP 26837597 A JP26837597 A JP 26837597A JP H11111685 A JPH11111685 A JP H11111685A
Authority
JP
Japan
Prior art keywords
film
etching
forming
dry
etching gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26837597A
Other languages
Japanese (ja)
Other versions
JP3188224B2 (en
Inventor
Isao Hasegawa
勲 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP26837597A priority Critical patent/JP3188224B2/en
Publication of JPH11111685A publication Critical patent/JPH11111685A/en
Application granted granted Critical
Publication of JP3188224B2 publication Critical patent/JP3188224B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the residues of a film to be etched and particles by dry etching the film to be etched with a first etching gas and then switching the first etching gas to a second etching gas. SOLUTION: After a film to be etched is dry etched with a first etching gas, the first etching gas is switched to a second etching gas and dry etching of the film to be etched is continued. Consequently, residue and etching products which could not be removed by etching with the first etching gas are removed by the second etching gas, and the entire surface of a substrate can be cleaned. Preferably, by setting the vacuum level of the system higher than 20 mTorr at the time of etching with second etching gas in order to evacuate etching products adequately without leaving residues.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、被エッチング膜の
エッチング方法に関する。
The present invention relates to a method for etching a film to be etched.

【0002】[0002]

【従来の技術】近年、アクティブマトリクス型液晶表示
装置などの表示用半導体装置及び太陽電池等の光電変換
素子においては、光がデバイス内を透過する必要がある
ため、これらの電極材料は透明な導電物質が用いられ
る。このような透明な導電物質からなる透明電極を所定
形状にパターニングするには、電極を例えば塩酸水溶液
に浸漬するウエットエッチング法や反応性イオンエッチ
ング法(Reactive Ion Etching:RIE)等のドライエ
ッチング法が用いられる。
2. Description of the Related Art In recent years, in a display semiconductor device such as an active matrix type liquid crystal display device and a photoelectric conversion element such as a solar cell, it is necessary to transmit light through the device. The substance is used. In order to pattern a transparent electrode made of such a transparent conductive material into a predetermined shape, a dry etching method such as a wet etching method in which the electrode is immersed in a hydrochloric acid aqueous solution or a reactive ion etching method (Reactive Ion Etching: RIE) is used. Used.

【0003】しかしながら、ウエットエッチグ法ではエ
ッチングが等方的にエッチングされるため、サイドエッ
チングまたはアンダーカットと呼ばれる横方向へのエッ
チングが発生し、微細加工にはあまり好適ではない。そ
のため、ドライエッチング法であるRIE法が用いられ
ている。RIE法は、チャンバー内を排気して真空状態
にし、この中にCF4などの反応ガスを入れ、高周波電
源から高周波電力を加えることにより、放電が生じてプ
ラズマが発生する。このプラズマの中では、電界が加速
された電子との衝突によって、ガスが解離しイオン並び
に化学的に極めて活性な原子及び分子が生成する。RI
E法は、反応ガスの解離により生成したイオンを利用す
るものである。反応ガスとしてCF4を用いた場合に
は、CF3 +及びCF2 +などの陽イオンが発生する。この
ようにして発生した陽イオンを電界で加速し、被エッチ
ング物に衝突させることにより行われる。このようなイ
オンの衝撃は、深さ方向にのみ生ずるので、エッチング
は垂直方向にのみ進行し、異方性エッチングとなる。
However, in the wet etching method, since the etching is isotropically etched, lateral etching called side etching or undercut occurs, which is not very suitable for fine processing. Therefore, an RIE method, which is a dry etching method, is used. In the RIE method, the chamber is evacuated to a vacuum state, a reaction gas such as CF 4 is put into the chamber, and high-frequency power is applied from a high-frequency power source, thereby causing discharge to generate plasma. In this plasma, the gas is dissociated by collisions with electrons whose electric field is accelerated, generating ions and extremely chemically active atoms and molecules. RI
The method E utilizes ions generated by dissociation of a reaction gas. When CF 4 is used as a reaction gas, cations such as CF 3 + and CF 2 + are generated. The cations generated in this manner are accelerated by an electric field, and are made to collide with an object to be etched. Since such ion bombardment occurs only in the depth direction, the etching proceeds only in the vertical direction, resulting in anisotropic etching.

【0004】特開平2−158129号公報(国際特許
分類;H01L 21/302)には、RIE法を用い
て透明電極膜をエッチングする技術が記載されている。
その公報に記載された技術に従えば、非晶質シリコン膜
上に形成されたITO膜を、塩素(Cl2)とメタン
(CH4)の混合ガスを用いて、RIE法によりエッチ
ングがなされている。
Japanese Patent Application Laid-Open No. 2-158129 (International Patent Classification; H01L 21/302) describes a technique for etching a transparent electrode film using the RIE method.
According to the technique described in the publication, an ITO film formed on an amorphous silicon film is etched by a RIE method using a mixed gas of chlorine (Cl 2 ) and methane (CH 4 ). I have.

【0005】しかしながら、このようなエッチング方法
においては、メタンに含まれているC及びHがプラズマ
注で解離して、C及びHを含む化合物からなる堆積物が
発生する。このような堆積物はITO膜の下地及びチャ
ンバー内の壁面に付着あるいはチャンバー内を浮遊する
ため、被エッチング膜が汚染されるという問題が生じて
いた。
[0005] However, in such an etching method, C and H contained in methane are dissociated by plasma injection, and a deposit composed of a compound containing C and H is generated. Since such a deposit adheres to the base of the ITO film and the wall surface in the chamber or floats in the chamber, there has been a problem that the film to be etched is contaminated.

【0006】そのため、チャンバー内を頻繁に清浄する
必要が生じ、また製造工程に支障を来していた。
[0006] Therefore, it is necessary to frequently clean the inside of the chamber, and this has hindered the manufacturing process.

【0007】[0007]

【発明が解決しようとする課題】本発明は上述の従来の
欠点に鑑みて為されたものであり、被エッチング膜の残
渣及びパーティクルが少なく均一なエッチングができる
ドライエッチング方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional drawbacks, and has as its object to provide a dry etching method capable of performing uniform etching with little residue and particles of a film to be etched. And

【0008】[0008]

【課題を解決するための手段】請求項1に記載のドライ
エッチング方法は、第1のエッチングガスにて被エッチ
ング膜をドライエッチングした後、前記第1のエッチン
グガスを第2のエッチングガスに切り換えて前記被エッ
チング膜を引き続きドライエッチングするものであるの
で、第1のエッチングガスによるエッチングで除去でき
なかった残渣及びエッチング生成物を第2のエッチング
ガスによるエッチングで除去し、基板全面を清浄化する
ことができる。
According to a first aspect of the present invention, there is provided a dry etching method, wherein after a film to be etched is dry-etched with a first etching gas, the first etching gas is switched to a second etching gas. Since the film to be etched is continuously dry-etched, residues and etching products that cannot be removed by etching with the first etching gas are removed by etching with the second etching gas, and the entire surface of the substrate is cleaned. be able to.

【0009】請求項2に記載のドライエッチング方法
は、第1のエッチングガスにて被エッチング膜をドライ
エッチングした後、前記第1のエッチングガスを第2の
エッチングガスに切り換えて前記被エッチング膜を引き
続きドライエッチングするドライエッチング方法であっ
て、少なくとも前記第2のエッチングガスを用いたドラ
イエッチング時の系の真空度が、前記被エッチング膜の
うち所定形状外の被エッチング膜が残らない真空度であ
るものであるので、真空度が高い場合に比べ充分に低く
することでエッチングによる生成物が排気され残渣を残
さなくすることができる。
In the dry etching method according to the present invention, after the film to be etched is dry-etched with a first etching gas, the first etching gas is switched to a second etching gas, and the film to be etched is etched. A dry etching method for continuously performing dry etching, wherein at least the degree of vacuum of the system at the time of dry etching using the second etching gas is a degree of vacuum at which a film to be etched out of a predetermined shape remains in the film to be etched. Since it is a certain one, by making it sufficiently lower than in the case where the degree of vacuum is high, it is possible to exhaust a product by etching and leave no residue.

【0010】請求項3に記載のドライエッチング方法
は、第1のエッチングガスにて被エッチング膜をドライ
エッチングした後、前記第1のエッチングガスを第2の
エッチングガスに切り換えて前記被エッチング膜を引き
続きドライエッチングするドライエッチング方法であっ
て、少なくとも前記第2のエッチングガスを用いたドラ
イエッチング時の系の真空度が20mTorr未満であ
るものであるので、エッチングによる生成物が充分に排
気され残渣を残さなくすることができる。
According to a third aspect of the present invention, in the dry etching method, after the film to be etched is dry-etched with a first etching gas, the first etching gas is switched to a second etching gas to dry the film to be etched. A dry etching method for successively performing dry etching, wherein at least the degree of vacuum of the system at the time of dry etching using the second etching gas is less than 20 mTorr. You can leave it.

【0011】請求項4に記載のドライエッチング方法
は、前記被エッチング膜がIn23を含む膜であること
を特徴とする請求項1乃至請求項3のうちいずれか1項
に記載のドライエッチング方法であるので、従来はドラ
イエッチングが困難なIn23でも容易にエッチングす
ることができる。請求項5に記載のドライエッチング方
法は、前記第1のエッチングガスが、臭化水素又はヨウ
化水素であり、前記第2のエッチングガスが、塩素系ガ
スであることを特徴とする請求項1乃至請求項4のうち
いずれか1項に記載のドライエッチング方法であるの
で、一方のHBr、HIはIn23と反応し、In2
3、Inl3を生成しエッチングする。他方のClはI
nCl3が生成しエッチングするとともにHBr、HI
との反応で生じたC、Hを含む生成物をCCl2↑、H2
↑、HCl↑、として分解除去することができる。
According to a fourth aspect of the present invention, in the dry etching method according to the first aspect, the film to be etched is a film containing In 2 O 3. Since it is an etching method, it is possible to easily etch even In 2 O 3 which is conventionally difficult to dry-etch. The dry etching method according to claim 5, wherein the first etching gas is hydrogen bromide or hydrogen iodide, and the second etching gas is a chlorine-based gas. or because it is a dry etching method according to any one of claims 4, one of HBr, HI reacts with in 2 O 3, in 2 B
r 3 and Inl 3 are generated and etched. The other Cl is I
nCl 3 is generated and etched, and HBr, HI
The product containing C and H generated by the reaction with CCl 2 ↑ and H 2
{, HCl} can be decomposed and removed.

【0012】請求項6に記載のドライエッチング方法
は、前記塩素系ガスが、Cl2若しくはBCl3、または
これらの混合ガスであることを特徴とする請求項5に記
載のドライエッチング方法であるので、精度よくかつ清
浄なエッチングができる。請求項7に記載のドライエッ
チング方法は、前記ドライエッチングは反応性イオンエ
ッチングであることを特徴とする請求項1乃至請求項6
のうちいずれか1項に記載のドライエッチング方法であ
るので、イオン衝撃エネルギーで反応を促進するととも
に生成物にエネルギーを与え蒸発しやすくすることがで
きる。
According to a sixth aspect of the present invention, in the dry etching method according to the fifth aspect, the chlorine-based gas is Cl 2 or BCl 3 , or a mixed gas thereof. , Accurate and clean etching can be performed. 7. The dry etching method according to claim 7, wherein the dry etching is reactive ion etching.
Since the dry etching method according to any one of the above, the reaction can be promoted by ion bombardment energy and energy can be given to the product to facilitate evaporation.

【0013】請求項8に記載の半導体装置の製造方法
は、第1のエッチングガスにて被エッチング膜をドライ
エッチングした後、前記第1のエッチングガスを第2の
エッチングガスに切り換えて引き続き前記被エッチング
膜をドライエッチングする工程を含むものであるので、
パーティクルや残渣による不良半導体装置の発生を防止
することができる。
In the method of manufacturing a semiconductor device according to the present invention, after the film to be etched is dry-etched with a first etching gas, the first etching gas is switched to a second etching gas, and the etching is continued. Since it includes the step of dry etching the etching film,
Generation of defective semiconductor devices due to particles and residues can be prevented.

【0014】請求項9に記載の半導体装置の製造方法
は、基板上に、電極部を有する半導体スイッチング素子
を形成する工程と、該半導体スイッチング素子上に絶縁
膜を形成する工程と、前記電極部に対応した位置にコン
タクトホールを設ける工程と、該コンタクトホール内及
び前記絶縁膜上に透明導電膜を形成する工程と、該透明
導電膜上に所望のパターンのレジストを形成する工程
と、該レジストの非被覆領域の前記透明導電膜を第1の
エッチングガスにてドライエッチングした後、前記第1
のエッチングガスを第2のエッチングガスに切り換えて
前記非被覆領域の透明導電膜を引き続きドライエッチン
グする工程と、を含むものであるので、段差部への残渣
の発生を防止することができる。
10. A method of manufacturing a semiconductor device according to claim 9, wherein a step of forming a semiconductor switching element having an electrode portion on a substrate, a step of forming an insulating film on the semiconductor switching element, Providing a contact hole at a position corresponding to the above, forming a transparent conductive film in the contact hole and on the insulating film, forming a resist of a desired pattern on the transparent conductive film, Dry-etching the transparent conductive film in the non-covered region with a first etching gas,
Switching the etching gas to the second etching gas to continuously dry-etch the transparent conductive film in the non-covered region. Therefore, it is possible to prevent the generation of a residue on the step portion.

【0015】請求項10に記載の半導体装置の製造方法
は、基板上に半導体膜を堆積する工程と、該半導体膜上
にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上
にゲート電極を形成する工程と、前記半導体膜にドレイ
ン及びソースを形成する工程と、前記基板全面に層間絶
縁膜を形成する工程と、該層間絶縁膜の前記ドレイン及
びソースに対応した位置にコンタクトホールを設ける工
程と、該コンタクトホール内及び前記層間絶縁膜上に電
極金属膜を形成する工程と、前記電極金属膜上に絶縁性
保護膜を形成する工程と、前記ドレイン又はソースとコ
ンタクトした前記電極金属膜に対応した位置にコンタク
トホールを形成する工程と、前記基板の全面に透明導電
膜を形成する工程と、該透明導電膜上に所望のパターン
のレジストを形成する工程と、該レジストの非被覆領域
の前記透明導電膜を第1のエッチングガスにてドライエ
ッチングした後、前記第1のエッチングガスを第2のエ
ッチングガスに切り換えて前記非被覆領域の透明導電膜
を引き続きドライエッチングする工程と、を含むもので
あるので、特性向上した半導体装置を得ることができ
る。
According to a tenth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: depositing a semiconductor film on a substrate, forming a gate insulating film on the semiconductor film, and forming a gate electrode on the gate insulating film. Forming, forming a drain and a source in the semiconductor film, forming an interlayer insulating film on the entire surface of the substrate, and providing a contact hole at a position of the interlayer insulating film corresponding to the drain and the source. Forming an electrode metal film in the contact hole and on the interlayer insulating film; forming an insulating protective film on the electrode metal film; and forming the electrode metal film in contact with the drain or source. Forming a contact hole at a corresponding position, forming a transparent conductive film over the entire surface of the substrate, and forming a resist of a desired pattern on the transparent conductive film And dry etching the transparent conductive film in the non-covered region of the resist with a first etching gas, and then switching the first etching gas to a second etching gas to change the transparent conductive film in the non-covered region. And a step of continuously dry-etching the film, so that a semiconductor device with improved characteristics can be obtained.

【0016】請求項11に記載の半導体装置の製造方法
は、基板上に非晶質半導体膜を堆積する工程と、該半導
体膜上にゲート絶縁膜を形成する工程と、前記非晶質半
導体膜を多結晶化する工程と、前記ゲート絶縁膜上にゲ
ート電極を形成する工程と、前記非晶質半導体膜にドレ
イン及びソースを形成する工程と、前記基板全面に層間
絶縁膜を形成する工程と、該層間絶縁膜の前記ドレイン
及びソースに対応した位置にコンタクトホールを設ける
工程と、該コンタクトホール内及び前記層間絶縁膜上に
電極金属膜を形成する工程と、前記電極金属膜上に絶縁
性保護膜を形成する工程と、前記ドレイン又はソースと
コンタクトした前記電極金属膜に対応した位置にコンタ
クトホールを形成する工程と、前記基板の全面に透明導
電膜を形成する工程と、該透明導電膜上に所望のパター
ンのレジストを形成する工程と、該レジストの非被覆領
域の前記透明導電膜を第1のエッチングガスにてドライ
エッチングした後、前記第1のエッチングガスを第2の
エッチングガスに切り換えて前記非被覆領域の透明導電
膜を引き続きドライエッチングする工程と、を含むもの
であるので、非晶質半導体膜を出発膜として多結晶化さ
れるので、半導体装置の特性が向上するとともに、パー
ティクルや残渣による不良半導体装置の発生を防止する
ことができるため素子を微細化することができる。
12. The method of manufacturing a semiconductor device according to claim 11, wherein: a step of depositing an amorphous semiconductor film on the substrate; a step of forming a gate insulating film on the semiconductor film; Polycrystallizing, forming a gate electrode on the gate insulating film, forming a drain and a source on the amorphous semiconductor film, and forming an interlayer insulating film on the entire surface of the substrate. Providing a contact hole in the interlayer insulating film at a position corresponding to the drain and the source; forming an electrode metal film in the contact hole and on the interlayer insulating film; Forming a protective film, forming a contact hole at a position corresponding to the electrode metal film in contact with the drain or source, and forming a transparent conductive film over the entire surface of the substrate. Forming a resist of a desired pattern on the transparent conductive film, and after dry-etching the transparent conductive film in an uncovered region of the resist with a first etching gas, Switching to the second etching gas and subsequently dry-etching the transparent conductive film in the non-covered region. Therefore, the amorphous semiconductor film is polycrystallized using the starting film. As a result, the generation of defective semiconductor devices due to particles and residues can be prevented, so that elements can be miniaturized.

【0017】請求項12に記載の半導体装置の製造方法
は、少なくとも前記第2のエッチングガスでドライエッ
チングするときの真空度が20mTorr未満であるこ
とを特徴とする請求項8乃至請求項11のうちいずれか
1項に記載の半導体装置の製造方法であるので、エッチ
ングによる生成物が充分に排気され残渣を残さなくする
ことができるとともに、パーティクルや残渣による不良
半導体装置の発生を防止することができるため素子を微
細化することができる。
In a twelfth aspect of the present invention, in the method of manufacturing a semiconductor device, the degree of vacuum at least when dry-etching with the second etching gas is less than 20 mTorr. Since the method for manufacturing a semiconductor device according to any one of the above, the product produced by the etching can be sufficiently exhausted to leave no residue, and the occurrence of a defective semiconductor device due to particles or residue can be prevented. Therefore, the element can be miniaturized.

【0018】請求項13に記載の半導体装置の製造方法
は、前記被エッチング膜がIn23を含む膜であること
を特徴とする請求項8乃至請求項11のうちいずれか1
項に記載の半導体装置の製造方法であるので、電極とし
てIn23を用いた場合にも酸化することがなく、かつ
光透過を必要とする表示装置に採用することができる。
The method of manufacturing a semiconductor device according to claim 13, wherein the film to be etched is a film containing In 2 O 3.
Since the method of manufacturing a semiconductor device described in the above section, even when In 2 O 3 is used as an electrode, it can be applied to a display device that does not oxidize and requires light transmission.

【0019】請求項14に記載の半導体装置の製造方法
は、前記第1のエッチングガスが、臭化水素又はヨウ化
水素であり、前記第2のエッチングガスが、塩素系ガス
であることを特徴とする請求項8乃至請求項11のうち
いずれか1項に記載の半導体装置の製造方法であるの
で、一方のHBr、HIはIn23と反応し、In2
3、Inl3を生成しエッチングする。他方のClはI
nCl3が生成しエッチングするとともにHBr、HI
との反応で生じたC、Hを含む生成物をCCl2↑、H2
↑、HCl↑、として分解除去することができる。
According to a fourteenth aspect of the present invention, in the method of manufacturing a semiconductor device, the first etching gas is hydrogen bromide or hydrogen iodide, and the second etching gas is a chlorine-based gas. Since the method of manufacturing a semiconductor device according to any one of claims 8 to 11, one of HBr and HI reacts with In 2 O 3 to form In 2 B
r 3 and Inl 3 are generated and etched. The other Cl is I
nCl 3 is generated and etched, and HBr, HI
The product containing C and H generated by the reaction with CCl 2 ↑ and H 2
{, HCl} can be decomposed and removed.

【0020】請求項15に記載の半導体装置の製造方法
は、前記塩素系ガスが、Cl2若しくはBCl3、また
はこれらの混合ガスであることを特徴とする請求項14
に記載の半導体装置の製造方法であるので、精度よくか
つ清浄なエッチングができる。請求項16に記載の半導
体装置の製造方法は、前記ドライエッチングは反応性イ
オンエッチングであることを特徴とする請求項8乃至請
求項15のうちいずれか1項に記載の半導体装置の製造
方法であるので、加工精度が高く微細加工の必要な半導
体装置の製造に適している。
[0020] The method of manufacturing a semiconductor device according to claim 15, wherein the chlorine-based gas, Cl2 or BCl 3 or claim 14, characterized in that mixtures of these gases,
In the method of manufacturing a semiconductor device described in (1), accurate and clean etching can be performed. The method of manufacturing a semiconductor device according to claim 16, wherein the dry etching is reactive ion etching. 18. Therefore, it is suitable for manufacturing a semiconductor device which requires high processing accuracy and requires fine processing.

【0021】請求項17に記載の液晶表示装置の製造方
法は、第1のエッチングガスにて被エッチング膜をドラ
イエッチングした後、前記第1のエッチングガスを第2
のエッチングガスに切り換えて引き続き前記被エッチン
グ膜をドライエッチングする工程を含むことを特徴とす
る液晶表示装置の製造方法であるので、液晶を配向する
ための配向膜を形成する面を平坦にすることができ、良
好な配向ができる。
In the method of manufacturing a liquid crystal display device according to the present invention, after the film to be etched is dry-etched with a first etching gas, the first etching gas is subjected to a second etching.
A method of manufacturing a liquid crystal display device, comprising a step of dry-etching the film to be etched successively by switching to the etching gas of (1), so that a surface on which an alignment film for aligning liquid crystal is formed is flattened. And good orientation can be obtained.

【0022】請求項18に記載の液晶表示装置の製造方
法は、第1の基板上に、電極部を有する半導体スイッチ
ング素子を形成する工程と、該半導体スイッチング素子
上に絶縁膜を形成する工程と、前記電極部に対応した位
置にコンタクトホールを設ける工程と、該コンタクトホ
ール内及び前記絶縁膜上に透明導電膜を形成する工程
と、該透明導電膜上に所望のパターンのレジストを形成
する工程と、該レジストの非被覆領域の前記透明導電膜
を第1のエッチングガスにてドライエッチングした後、
前記第1のエッチングガスを第2のエッチングガスに切
り換えて前記非被覆領域の透明導電膜を引き続きドライ
エッチングする工程と、前記第1の基板に対向して設け
た第2の基板との間に液晶物質を充填する工程と、を含
むものであるので、液晶を配向するための配向膜を形成
する面を平坦にすることができ、良好な配向ができると
ともに、透明導電膜の表面にパーティクルが付着してい
た場合にその透明導電膜の表面に形成する配向膜のラビ
ング時にそのパーティクルが広がり汚れが拡散されるこ
とになるが、本発明によればそれを防止することができ
る。
A method of manufacturing a liquid crystal display device according to claim 18, wherein a step of forming a semiconductor switching element having an electrode portion on the first substrate and a step of forming an insulating film on the semiconductor switching element Providing a contact hole at a position corresponding to the electrode portion; forming a transparent conductive film in the contact hole and on the insulating film; and forming a resist having a desired pattern on the transparent conductive film. And after dry-etching the transparent conductive film in the uncoated region of the resist with a first etching gas,
A step of switching the first etching gas to a second etching gas to continuously dry-etch the transparent conductive film in the non-covered region, and a second substrate provided opposite to the first substrate. And a step of filling a liquid crystal substance, so that a surface on which an alignment film for aligning liquid crystal is formed can be flattened, good alignment can be achieved, and particles adhere to the surface of the transparent conductive film. In this case, when the alignment film formed on the surface of the transparent conductive film is rubbed, the particles are spread and the dirt is diffused. According to the present invention, this can be prevented.

【0023】請求項19に記載の液晶表示装置の製造方
法は、第1の基板上に半導体膜を堆積する工程と、該半
導体膜上にゲート絶縁膜を形成する工程と、前記ゲート
絶縁膜上にゲート電極を形成する工程と、前記半導体膜
にドレイン及びソースを形成する工程と、前記第1の基
板全面に層間絶縁膜を形成する工程と、該層間絶縁膜の
前記ドレイン及びソースに対応した位置にコンタクトホ
ールを設ける工程と、該コンタクトホール内及び前記層
間絶縁膜上に電極金属膜を形成する工程と、前記電極金
属膜上に絶縁性保護膜を形成する工程と、前記ドレイン
又はソースとコンタクトした前記電極金属膜に対応した
位置にコンタクトホールを形成する工程と、前記基板の
全面に透明導電膜を形成する工程と、該透明導電膜上に
所望のパターンのレジストを形成する工程と、該レジス
トの非被覆領域の前記透明導電膜を第1のエッチングガ
スにてドライエッチングした後、前記第1のエッチング
ガスを第2のエッチングガスに切り換えて前記非被覆領
域の透明導電膜を引き続きドライエッチングする工程
と、前記第1の基板に対向して設けた第2の基板との間
に液晶物質を充填する工程と、を含むものであるので、
エッチング残渣及びパーティクルが抑制されるので特性
の良い半導体を備えた液晶表示装置を得ることができ
る。
20. The method of manufacturing a liquid crystal display device according to claim 19, wherein: a step of depositing a semiconductor film on the first substrate; a step of forming a gate insulating film on the semiconductor film; Forming a gate electrode on the semiconductor film, forming a drain and a source on the semiconductor film, forming an interlayer insulating film on the entire surface of the first substrate, and corresponding to the drain and the source of the interlayer insulating film. Providing a contact hole at a position; forming an electrode metal film in the contact hole and on the interlayer insulating film; forming an insulating protective film on the electrode metal film; Forming a contact hole at a position corresponding to the contacted electrode metal film; forming a transparent conductive film over the entire surface of the substrate; and forming a desired pattern on the transparent conductive film. Forming a resist, and after dry-etching the transparent conductive film in an uncovered region of the resist with a first etching gas, switching the first etching gas to a second etching gas to form the uncovered region. And a step of filling a liquid crystal material between a second substrate provided opposite to the first substrate.
Since an etching residue and particles are suppressed, a liquid crystal display device including a semiconductor having good characteristics can be obtained.

【0024】請求項20に記載の液晶表示装置の製造方
法は、第1の基板上に非晶質半導体膜を堆積する工程
と、該半導体膜上にゲート絶縁膜を形成する工程と、前
記非晶質半導体膜を多結晶化する工程と、前記ゲート絶
縁膜上にゲート電極を形成する工程と、前記非晶質半導
体膜にドレイン及びソースを形成する工程と、前記第1
の基板全面に層間絶縁膜を形成する工程と、該層間絶縁
膜の前記ドレイン及びソースに対応した位置にコンタク
トホールを設ける工程と、該コンタクトホール内及び前
記層間絶縁膜上に電極金属膜を形成する工程と、前記電
極金属膜上に絶縁性保護膜を形成する工程と、前記ドレ
イン又はソースとコンタクトした前記電極金属膜に対応
した位置にコンタクトホールを形成する工程と、前記基
板の全面に透明導電膜を形成する工程と、該透明導電膜
上に所望のパターンのレジストを形成する工程と、該レ
ジストの非被覆領域の前記透明導電膜を第1のエッチン
グガスにてドライエッチングした後、前記第1のエッチ
ングガスを第2のエッチングガスに切り換えて前記非被
覆領域の透明導電膜を引き続きドライエッチングする工
程と、前記第1の基板に対向した第2の基板上に電極を
形成する工程と、前記第1の基板と第2の基板との間に
液晶物質を充填する工程と、を含むものであるので、エ
ッチング残渣及びパーティクルが抑制されるので特性の
良い半導体を備えた液晶表示装置を得ることができる。
The method of manufacturing a liquid crystal display device according to claim 20, wherein a step of depositing an amorphous semiconductor film on the first substrate, a step of forming a gate insulating film on the semiconductor film, A step of polycrystallizing the amorphous semiconductor film, a step of forming a gate electrode on the gate insulating film, a step of forming a drain and a source on the amorphous semiconductor film,
Forming an interlayer insulating film over the entire surface of the substrate, providing a contact hole at a position corresponding to the drain and source of the interlayer insulating film, and forming an electrode metal film in the contact hole and on the interlayer insulating film. Forming an insulating protective film on the electrode metal film, forming a contact hole at a position corresponding to the electrode metal film in contact with the drain or source, and forming a transparent layer on the entire surface of the substrate. Forming a conductive film, forming a resist of a desired pattern on the transparent conductive film, and dry-etching the transparent conductive film in an uncoated region of the resist with a first etching gas; Switching the first etching gas to the second etching gas to continuously dry-etch the transparent conductive film in the non-covered region; Since the method includes a step of forming an electrode on a second substrate facing the plate and a step of filling a liquid crystal material between the first substrate and the second substrate, etching residues and particles are suppressed. Therefore, a liquid crystal display device including a semiconductor having good characteristics can be obtained.

【0025】請求項21に記載の液晶表示装置の製造方
法は、少なくとも前記第2のエッチングガスに切り換え
て引き続き前記被エッチング膜をドライエッチングする
時の系の真空度が20mTorr未満であることを特徴
とする請求項17乃至請求項20のうちいずれか1項に
記載の液晶表示装置の製造方法であるので、エッチング
残渣及びパーティクルが抑制されるとともに、液晶を配
向するための配向膜を形成する面を平坦にすることがで
きるので良好な配向ができることから特性の良い半導体
を備えた液晶表示装置を得ることができる。
According to a twenty-first aspect of the present invention, in the method of manufacturing a liquid crystal display device, the degree of vacuum of the system when dry etching is performed on the film to be etched after switching to at least the second etching gas is less than 20 mTorr. Since the method for manufacturing a liquid crystal display device according to any one of claims 17 to 20, the etching residue and particles are suppressed, and a surface on which an alignment film for aligning the liquid crystal is formed. Can be flattened and good alignment can be performed, so that a liquid crystal display device provided with a semiconductor having good characteristics can be obtained.

【0026】請求項22に記載の液晶表示装置の製造方
法は、前記透明導電膜がIn23を含む膜であることを
特徴とする請求項17乃至請求項21のうちいずれか1
項に記載の液晶表示装置の製造方法であるので、エッチ
ング残渣及びパーティクルが抑制されるので特性の良い
半導体を備えた液晶表示装置を得ることができる。請求
項23に記載の液晶表示装置の製造方法は、前記第1の
エッチングガスが、臭化水素又はヨウ化水素であり、前
記第2のエッチングガスが、塩素系ガスであることを特
徴とする請求項17乃至請求項21のうちいずれか1項
に記載の液晶表示装置の製造方法であるので、エッチン
グ残渣及びパーティクルが抑制されるので特性の良い半
導体を備えた液晶表示装置を得ることができる。
In the method for manufacturing a liquid crystal display device according to the present invention, the transparent conductive film is a film containing In 2 O 3.
According to the method of manufacturing a liquid crystal display device described in the section, an etching residue and particles are suppressed, so that a liquid crystal display device including a semiconductor with good characteristics can be obtained. The method for manufacturing a liquid crystal display device according to claim 23, wherein the first etching gas is hydrogen bromide or hydrogen iodide, and the second etching gas is a chlorine-based gas. Since the method for manufacturing a liquid crystal display device according to any one of claims 17 to 21, the etching residue and particles are suppressed, so that a liquid crystal display device including a semiconductor with good characteristics can be obtained. .

【0027】請求項24に記載の液晶表示装置の製造方
法は、前記塩素系ガスが、Cl2又はBCl3、若しくは
これらの混合ガスであることを特徴とする請求項23に
記載の液晶表示装置の製造方法であるので、エッチング
残渣及びパーティクルが抑制されるので特性の良い半導
体を備えた液晶表示装置を得ることができる。請求項2
5に記載の液晶表示装置の製造方法は、前記ドライエッ
チングは反応性イオンエッチングであることを特徴とす
る請求項17乃至請求項21のうちいずれか1項に記載
の液晶表示装置の製造方法であるので、加工精度が高く
微細加工の必要な半導体装置を備えた液晶表示装置を得
ることができる。
The liquid crystal display device according to claim 23, wherein the chlorine-based gas is Cl 2 or BCl 3 , or a mixed gas thereof. Since the manufacturing method described above is used, an etching residue and particles are suppressed, so that a liquid crystal display device including a semiconductor having good characteristics can be obtained. Claim 2
22. The method of manufacturing a liquid crystal display device according to claim 5, wherein the dry etching is reactive ion etching. Therefore, it is possible to obtain a liquid crystal display device including a semiconductor device which has high processing accuracy and requires fine processing.

【0028】[0028]

【発明の実施の形態】図1に、本発明のドライエッチン
グ方法を多結晶シリコン薄膜トランジスタ及びその薄膜
トランジスタを用いた液晶表示装置に採用した場合につ
いて説明する。 工程1(図1(a)):石英ガラス基板等からなる絶縁
性基板1の上に、減圧CVD法を用いて多結晶シリコン
膜2を形成する。その多結晶シリコン膜2を薄膜トラン
ジスタの能動層として用いるためにホトリソ工程等によ
り所定形状、例えば島状に加工する。
FIG. 1 shows a case where the dry etching method of the present invention is applied to a polycrystalline silicon thin film transistor and a liquid crystal display device using the thin film transistor. Step 1 (FIG. 1A): A polycrystalline silicon film 2 is formed on an insulating substrate 1 made of a quartz glass substrate or the like by using a low pressure CVD method. In order to use the polycrystalline silicon film 2 as an active layer of a thin film transistor, it is processed into a predetermined shape, for example, an island shape by a photolithography process or the like.

【0029】この工程1においては、絶縁性基板1上に
多結晶シリコン膜2を形成したが、これに限るものでは
なく、非晶質シリコン膜を絶縁性基板1上に形成し、固
層成長させて多結晶シリコン膜2としてもよい。 工程2(図1(b)):そして、前記多結晶シリコン膜
2の上に減圧CVD法によりゲート絶縁膜3としてのH
TO膜(High Temperature Oxide:シリコン酸化膜)を
形成する。
In the step 1, the polycrystalline silicon film 2 is formed on the insulating substrate 1, but the present invention is not limited to this. An amorphous silicon film is formed on the insulating substrate 1 and solid-phase growth is performed. Thus, the polycrystalline silicon film 2 may be formed. Step 2 (FIG. 1B): Then, H as a gate insulating film 3 is formed on the polycrystalline silicon film 2 by a low pressure CVD method.
A TO film (High Temperature Oxide: silicon oxide film) is formed.

【0030】工程3(図1(c)):そのゲート絶縁膜
3上に減圧CVD法により多結晶シリコン膜4を堆積し
た後、その多結晶シリコン膜4に不純物を注入して更に
熱処理を行って不純物を活性化させる。次に常圧CVD
法により、この多結晶シリコン膜4の上にシリコン酸化
膜5を堆積する。次いで、ホトリソ技術及びRIE法に
よるドライエッチング技術を用いて、これらの多結晶シ
リコン4及びシリコン酸化膜5を所定の形状にパターン
化する。この多結晶シリコン膜4はゲート電極4とな
る。
Step 3 (FIG. 1C): After a polycrystalline silicon film 4 is deposited on the gate insulating film 3 by a low pressure CVD method, impurities are implanted into the polycrystalline silicon film 4 to further perform a heat treatment. To activate the impurities. Next, normal pressure CVD
A silicon oxide film 5 is deposited on polycrystalline silicon film 4 by a method. Next, the polycrystalline silicon 4 and the silicon oxide film 5 are patterned into a predetermined shape by using a photolithography technique and a dry etching technique by an RIE method. This polycrystalline silicon film 4 becomes the gate electrode 4.

【0031】ゲート絶縁膜3及びシリコン酸化膜5の上
に、減圧CVD法により絶縁膜であるHTO膜を形成す
る。これを異方性の全面エッチバックを行ってゲート電
極4及びシリコン酸化膜5の側面にサイドウォール6を
形成する。次にセルフアライン技術により、多結晶シリ
コン膜2内のソース領域8及びドレイン領域9に不純物
を注入し、更に熱処理を行って不純物を活性化させる。
An HTO film as an insulating film is formed on the gate insulating film 3 and the silicon oxide film 5 by a low pressure CVD method. This is anisotropically etched back to form sidewalls 6 on the side surfaces of the gate electrode 4 and the silicon oxide film 5. Next, impurities are implanted into the source region 8 and the drain region 9 in the polycrystalline silicon film 2 by a self-alignment technique, and a heat treatment is performed to activate the impurities.

【0032】工程4(図1(d)):このサイドウォー
ル6及びシリコン酸化膜5をレジスト膜10で覆い、レ
ジスト膜10をマスクとして多結晶シリコン膜2に不純
物を注入する。これによって、ソース領域8及びドレイ
ン領域9よりも低濃度の領域、即ちLDD(Lightly Do
ped Drain)領域7が形成され、LDD構造のTFTが
形成できる。
Step 4 (FIG. 1D): The side walls 6 and the silicon oxide film 5 are covered with a resist film 10, and impurities are implanted into the polycrystalline silicon film 2 using the resist film 10 as a mask. As a result, a region having a lower concentration than the source region 8 and the drain region 9, that is, an LDD (Lightly Do
A ped drain region 7 is formed, and a TFT having an LDD structure can be formed.

【0033】工程5(図2(e)):レジスト膜10を
除去した後、デバイスの全面に、常圧CVD法によりシ
リコン酸化膜11及び流動性のあるBPSG膜(層間絶
縁膜の一部となる)12を連続して堆積する。次に電気
炉に入れて900℃に加熱してBPSG膜をリフローさ
せる。このときの熱処理によりソース領域8及びドレイ
ン領域9が同時に活性化される。
Step 5 (FIG. 2E): After the resist film 10 is removed, a silicon oxide film 11 and a fluid BPSG film (a part of the interlayer insulating film) are formed on the entire surface of the device by normal pressure CVD. 12) are deposited successively. Next, it is placed in an electric furnace and heated to 900 ° C. to reflow the BPSG film. The heat treatment at this time activates the source region 8 and the drain region 9 at the same time.

【0034】以上のような工程を経て薄膜トランジスタ
が形成される。BPSG膜12はレジスト膜の剥離性が
悪く、又水分を吸収しやすいので、保護膜として、常圧
CVD法によりBPSG膜上に更にシリコン酸化膜を堆
積する。以上のようにして、シリコン酸化膜/BPSG
膜/シリコン酸化膜の酸化膜からなる層間絶縁膜13を
形成する。
Through the above steps, a thin film transistor is formed. Since the BPSG film 12 has poor peelability of the resist film and easily absorbs moisture, a silicon oxide film is further deposited on the BPSG film as a protective film by a normal pressure CVD method. As described above, the silicon oxide film / BPSG
An interlayer insulating film 13 made of a film / silicon oxide film is formed.

【0035】次に、電気炉内に入れ水素雰囲気中、温度
450℃で12時間加熱し、水素プラズマ処理を施す。
このような水素処理を行うことで多結晶シリコン膜の結
晶欠陥部分に水素原子が結合し、結晶構造が安定化して
電界効果移動度が高まる。 工程6(図2(f)):前記層間絶縁膜13の、前記ソ
ース領域8及びドレイン領域9に対応した位置に、後述
の透明電極とソース領域8及びドレイン領域9とのコン
タクトをとるためのコンタクトホール14を形成する。
Next, it is placed in an electric furnace and heated at a temperature of 450 ° C. for 12 hours in a hydrogen atmosphere to perform a hydrogen plasma treatment.
By performing such hydrogen treatment, hydrogen atoms are bonded to crystal defect portions of the polycrystalline silicon film, so that the crystal structure is stabilized and the field effect mobility is increased. Step 6 (FIG. 2F): A contact for making contact between a transparent electrode described later and the source region 8 and the drain region 9 at a position of the interlayer insulating film 13 corresponding to the source region 8 and the drain region 9. A contact hole 14 is formed.

【0036】その後、このコンタクトホール14及び層
間絶縁膜13の上にAl−Si合金とTiとを積層させ
た配線層15を形成する。 工程7(図2(g)):この配線層15をホトリソ技術
及びRIE法にてドライエッチングし、ソース電極16
及びドレイン電極17とする。 工程8(図2(h)):そして、常圧CVD法によりデ
バイスの全面にシリコン酸化膜からなる保護膜18を形
成する。そのシリコン酸化膜18に、ホトリソ技術及び
ドライエッチング技術により前記ソース電極16とコン
タクトするコンタクトホール19を形成する。
Thereafter, a wiring layer 15 in which an Al—Si alloy and Ti are laminated is formed on the contact hole 14 and the interlayer insulating film 13. Step 7 (FIG. 2G): The wiring layer 15 is dry-etched by photolithography and RIE to form a source electrode 16.
And the drain electrode 17. Step 8 (FIG. 2H): Then, a protective film 18 made of a silicon oxide film is formed on the entire surface of the device by a normal pressure CVD method. In the silicon oxide film 18, a contact hole 19 that contacts the source electrode 16 is formed by photolithography and dry etching.

【0037】工程9(図3(i)):次にシリコン酸化
膜18及びコンタクトホール19内を含むデバイスの全
面にITO膜からなる透明導電膜20をスパッタリング
により形成する。このITO膜は画素電極20’となる
ものである。 工程10(図3(j)):そして、その透明導電膜20
上にレジスト膜21を塗布し、所定の電極パターンを形
成する。
Step 9 (FIG. 3I): Next, a transparent conductive film 20 made of an ITO film is formed on the entire surface of the device including the silicon oxide film 18 and the inside of the contact hole 19 by sputtering. This ITO film is to be the pixel electrode 20 '. Step 10 (FIG. 3 (j)): Then, the transparent conductive film 20
A resist film 21 is applied thereon to form a predetermined electrode pattern.

【0038】このような状態で、第1のエッチングガス
であるHBrガスを用いてドライエッチング法、例えば
RIE法によって露出した透明導電膜20をエッチング
する。引き続き、HBrを第2のエッチングガスである
Cl2ガスに換えて最後までエッチングを行う。 工程11(図3(k)):エッチング後、レジスト膜2
1を除去して、画素電極20’が形成でき、液晶表示装
置の片側のTFT(Thin Film Transistor)基板が完成
する。
In this state, the exposed transparent conductive film 20 is etched by a dry etching method, for example, the RIE method using HBr gas as a first etching gas. Subsequently, HBr is changed to Cl 2 gas as a second etching gas, and etching is performed to the end. Step 11 (FIG. 3 (k)): After etching, resist film 2
1 is removed to form the pixel electrode 20 ', and a TFT (Thin Film Transistor) substrate on one side of the liquid crystal display device is completed.

【0039】以下に、上述のTFT基板を液晶表示装置
に用いた場合について説明する。図4に液晶表示装置の
一部断面図を示す。上述のTFT基板に対向した位置に
対向電極基板22を設ける。その対向電極基板22上に
は、順にITO膜等からなる対向電極23を形成する。
アクティブマトリクス型の場合には対向電極23は基板
全面に共通電極として形成する。その上に液晶を配向す
るためのポリイミド等からなる配向膜24を形成する。
また上述の製造方法にて作製したTFT基板1上にもポ
リイミド等からなる配向膜24を形成する。
The case where the above-mentioned TFT substrate is used for a liquid crystal display device will be described below. FIG. 4 is a partial cross-sectional view of the liquid crystal display device. A counter electrode substrate 22 is provided at a position facing the above-described TFT substrate. On the counter electrode substrate 22, a counter electrode 23 made of an ITO film or the like is formed in order.
In the case of the active matrix type, the counter electrode 23 is formed as a common electrode on the entire surface of the substrate. An alignment film 24 made of polyimide or the like for aligning the liquid crystal is formed thereon.
An alignment film 24 made of polyimide or the like is also formed on the TFT substrate 1 manufactured by the above-described manufacturing method.

【0040】こうして完成した対向電極基板22と前記
TFT基板1との間であってそれらの周辺に、接着性を
有する樹脂からなるシール剤25を用いて両基板を接着
する。そうして図5に示す液晶表示装置の概略断面図の
如く、両基板間に液晶物質26を充填して、液晶表示装
置(LCD:Liquid Crystal Display)が完成する。な
お、図5は概略図であるため、上述の製造方法にて作製
したTFTを全ては記載していない。従って、実際の数
とは異なるものである。
The two substrates are bonded to each other between and around the completed counter electrode substrate 22 and the TFT substrate 1 using a sealing agent 25 made of an adhesive resin. Then, as shown in the schematic sectional view of the liquid crystal display device shown in FIG. 5, a liquid crystal material 26 is filled between the two substrates to complete a liquid crystal display (LCD). Since FIG. 5 is a schematic diagram, all TFTs manufactured by the above-described manufacturing method are not described. Therefore, it is different from the actual number.

【0041】図6は、本実施例に於けるアクティブマト
リクス型LCDのブロック構成図である。画素部30に
は各走査線(ゲート配線)G1・・・Gn,Gn+1・
・・Gmと各データ配線(ドレイン線)D1・・・D
n,Dn+1・・・Dmとが配置されている。各ゲート
配線とデータ配線とはそれぞれ直交し、その直交部分に
画素31が設けられている。そして、各ゲート配線はゲ
ートドライバ32に接続されゲート信号(走査信号)が
印加されるようになっている。また各ドレイン配線はド
レインドライバ(データドライバ)33に接続され、デ
ータ信号(ビデオ信号)が印加されるようになってい
る。これらのドライバ32、33によって周辺駆動回路
34が構成されている。
FIG. 6 is a block diagram of an active matrix type LCD according to this embodiment. In the pixel section 30, each scanning line (gate wiring) G1... Gn, Gn + 1.
..Gm and each data wiring (drain line) D1... D
n, Dn + 1... Dm. Each gate line and data line are orthogonal to each other, and a pixel 31 is provided at the orthogonal portion. Each gate wiring is connected to a gate driver 32 so that a gate signal (scanning signal) is applied. Each drain wiring is connected to a drain driver (data driver) 33 so that a data signal (video signal) is applied. A peripheral drive circuit 34 is configured by these drivers 32 and 33.

【0042】そして、各ドライバ32、33のうち少な
くともいずれか一方を画素部30と同一基板上に形成し
たLCDは一般にドライバ一体型(ドライバ内蔵型)L
CDと呼ばれている。なお、ゲートドライバが画素部3
0の両端に設けられている場合もある。また、ドレイン
ドライバ33が画素部30の両端に設けられている場合
もある。
An LCD in which at least one of the drivers 32 and 33 is formed on the same substrate as the pixel unit 30 is generally a driver integrated type (built-in driver type).
It is called CD. Note that the gate driver is used for the pixel portion 3.
0 may be provided at both ends. Further, the drain driver 33 may be provided at both ends of the pixel unit 30 in some cases.

【0043】この周辺駆動回路34のスイッチング用素
子にも前記多結晶シリコンTFTと同等の製造方法で作
製した多結晶シリコンTFTを用いており、多結晶シリ
コンTFTの作製に並行して、同一基板上に形成され
る。なお、この周辺駆動回路用の多結晶シリコンTFT
は、LDD構造ではなく、通常のシングルドレイン構造
を採用している(もちろんLDD構造であってもよ
い)。
The switching element of the peripheral drive circuit 34 also uses a polycrystalline silicon TFT manufactured by the same manufacturing method as that of the polycrystalline silicon TFT. Formed. The polycrystalline silicon TFT for the peripheral drive circuit
Adopts an ordinary single drain structure instead of an LDD structure (of course, it may have an LDD structure).

【0044】また、この周辺駆動回路の多結晶シリコン
TFTは、CMOS構造に形成することにより、各ドラ
イバとしての寸法の縮小化を実現している。図7にゲー
ト配線Gnとドレイン配線Dnとの直交部分に設けられ
ている画素31の等価回路を示す。画素31は画素駆動
素子としてのTFT、液晶セルLC、補助容量Csから
構成される。ゲート配線GnにはTFTのゲートが接続
され、ドレイン配線DnにはTFTのドレインが接続さ
れている。そして、TFTのソースには、液晶セルLC
の表示電極(画素電極)と補助容量(付加容量)Csと
が接続されている。
The polycrystalline silicon TFT of the peripheral driving circuit is formed in a CMOS structure, thereby realizing a reduction in the size of each driver. FIG. 7 shows an equivalent circuit of a pixel 31 provided at a portion orthogonal to the gate line Gn and the drain line Dn. The pixel 31 includes a TFT as a pixel driving element, a liquid crystal cell LC, and an auxiliary capacitance Cs. The gate of the TFT is connected to the gate wiring Gn, and the drain of the TFT is connected to the drain wiring Dn. The liquid crystal cell LC is used as the source of the TFT.
Are connected to an auxiliary capacitance (additional capacitance) Cs.

【0045】この液晶セルLCと補助容量Csとによ
り、信号蓄積素子が構成される。液晶セルLCの共通電
極(表示電極の反対側の電極)には電圧Vcomが印加
されている。一方、補助容量Csにおいて、TFTのソ
ースと接続される側の反対側の電極には定電圧VRが印
加されている。この液晶セルLCの共通電極は、文字通
り全ての画素31に対して共通した電極となっている。
なお、補助容量Csにおいて、TFTのソースと接続さ
れる側の反対側の電極は、隣のゲート配線Gn+1と接
続されている場合もある。
The liquid crystal cell LC and the storage capacitor Cs form a signal storage element. The voltage Vcom is applied to the common electrode (the electrode on the opposite side of the display electrode) of the liquid crystal cell LC. On the other hand, in the auxiliary capacitance Cs, a constant voltage VR is applied to an electrode on the side opposite to the side connected to the source of the TFT. The common electrode of the liquid crystal cell LC is an electrode which is literally common to all the pixels 31.
In the auxiliary capacitance Cs, the electrode on the side opposite to the side connected to the source of the TFT may be connected to the adjacent gate line Gn + 1 in some cases.

【0046】このように構成された画素31において、
ゲート配線Gnを正電圧にしてTFTのゲートに正電圧
を印加すると、TFTがオンとなる。すると、ドレイン
配線Dnに印加されたデータ信号で、液晶セルLCの静
電容量と補助容量Csとが充電される。反対に、ゲート
配線Gnを負電圧にしてTFTのゲートに負電圧を印加
すると、TFTがオフとなり、その時点でドレイン配線
Dnに印加されていた電圧が、液晶セルLCの静電容量
と補助容量Csとによって保持される。このように、画
素へ書き込みたいデータ信号をドレイン配線Dnを与え
てゲート配線の電圧を制御することにより、画素に任意
のデータ信号を保持させておくことができる。その画素
の保持しているデータ信号に応じて液晶セルLCの透過
率が変化し、画素が表示される。
In the pixel 31 thus configured,
When a positive voltage is applied to the gate of the TFT by setting the gate line Gn to a positive voltage, the TFT turns on. Then, the capacitance of the liquid crystal cell LC and the auxiliary capacitance Cs are charged by the data signal applied to the drain wiring Dn. Conversely, when the gate line Gn is set to a negative voltage and a negative voltage is applied to the gate of the TFT, the TFT is turned off, and the voltage applied to the drain line Dn at that time becomes the capacitance and the auxiliary capacitance of the liquid crystal cell LC. Cs. As described above, by supplying the data signal to be written to the pixel to the drain wiring Dn and controlling the voltage of the gate wiring, an arbitrary data signal can be held in the pixel. The transmittance of the liquid crystal cell LC changes according to the data signal held by the pixel, and the pixel is displayed.

【0047】ここで、画素の特性として重要なものに、
書き込み特性と保持特性とがある。書き込み特性に対し
て要求されるのは、画素部の仕様から定められた単位時
間内に、信号蓄積素子(液晶セルLCおよび補助容量C
s)に対して所望のビデオ信号電圧を充分に書き込むこ
とができるかどうかという点である。また、保持特性に
対して要求されるのは、信号蓄積素子に一旦書き込んだ
ビデオ信号電圧を必要な時間だけ保持することができる
かという点である。補助容量Csが設けられているの
は、信号蓄積素子の静電容量を増大させて書き込み特性
及び保持特性を向上させるためである。即ち、液晶セル
LCは、その構造上、静電容量の増大には限界がある。
そこで、補助容量Csによって液晶セルLCの静電容量
の不足分を補うわけである。ここで、本願発明に用いる
ドライエッチング装置について説明する。
Here, the important characteristics of the pixel are:
There are writing characteristics and holding characteristics. What is required for the writing characteristics is that the signal storage elements (the liquid crystal cell LC and the storage capacitor C
The point is whether a desired video signal voltage can be sufficiently written to s). What is required for the holding characteristics is whether the video signal voltage once written in the signal storage element can be held for a required time. The auxiliary capacitance Cs is provided to improve the writing characteristics and the holding characteristics by increasing the capacitance of the signal storage element. That is, in the liquid crystal cell LC, there is a limit to the increase in capacitance due to its structure.
Therefore, the insufficient capacitance of the liquid crystal cell LC is compensated for by the auxiliary capacitance Cs. Here, a dry etching apparatus used in the present invention will be described.

【0048】図8に、本願発明に用いるドライエッチン
グ装置の概略断面図を示す。同図に示す如く、チャンバ
ーには、被エッチング膜を備えた、例えばガラス基板を
置くカソード電極基板と、そのカソード電極基板に対向
したアノード電極基板が備えられている。カソード電極
基板の内側には、基板温度を調整するための冷却水が循
環している。また、アノード電極基板には、被エッチン
グ膜をエッチングするためのエッチングガスを導入する
ことができるようになっている。
FIG. 8 is a schematic sectional view of a dry etching apparatus used in the present invention. As shown in the figure, the chamber is provided with a cathode electrode substrate provided with a film to be etched, for example, a glass substrate, and an anode electrode substrate facing the cathode electrode substrate. Cooling water for adjusting the substrate temperature is circulated inside the cathode electrode substrate. Further, an etching gas for etching the film to be etched can be introduced into the anode electrode substrate.

【0049】またチャンバー内は、被エッチング膜を配
置した後に真空になるように排気され、その後カソード
電極に高周波電源から高周波電力を印加することによっ
て放電が生じプラズマが発生する。導入したガスが解離
してイオン等が生成され、それらが電界によって加速さ
れてカソード電極基板上の被エッチング膜に衝突して被
エッチング膜がエッチングされる。
The chamber is evacuated to a vacuum after the film to be etched is disposed, and then a high-frequency power is applied to the cathode electrode from a high-frequency power supply to generate a discharge and generate plasma. The introduced gas is dissociated to generate ions and the like, which are accelerated by the electric field and collide with the film to be etched on the cathode electrode substrate to etch the film to be etched.

【0050】ここで、ドライエッチング装置のカソード
電極の温度と被エッチング膜のエッチングレートとの関
係について説明する。図9にエッチングレートと基板温
度との関係を示す。同図に示す如く、横軸にカソード電
極の温度を示し、縦軸に被エッチング膜、ITO膜のエ
ッチングレートを示す。
Here, the relationship between the temperature of the cathode electrode of the dry etching apparatus and the etching rate of the film to be etched will be described. FIG. 9 shows the relationship between the etching rate and the substrate temperature. As shown in the figure, the horizontal axis shows the temperature of the cathode electrode, and the vertical axis shows the etching rates of the film to be etched and the ITO film.

【0051】同図によれば、カソード電極の温度に関係
なく、エッチングレートは一定であることがわかる。即
ち、被エッチング膜のエッチングレートの、カソード電
極温度の依存性はないことがわかる。次に、チャンバー
内の真空度と被エッチング膜、ITO膜のエッチングレ
ートとの関係について説明する。
According to the figure, it is understood that the etching rate is constant irrespective of the temperature of the cathode electrode. That is, it is found that the etching rate of the film to be etched does not depend on the cathode electrode temperature. Next, the relationship between the degree of vacuum in the chamber and the etching rates of the film to be etched and the ITO film will be described.

【0052】図10にチャンバー内の真空度と、被エッ
チング膜、ITOのエッチングレートとの関係を示す。
同図に示す如く、横軸はチャンバー内の真空度を示し、
縦軸にITO膜のエッチングレートを示す。同図によれ
ば、チャンバー内の真空度に関係なく、被エッチング膜
のエッチングレートはほぼ一定であることがわかる。即
ち、被エッチング膜のエッチングレートに対するチャン
バー内の真空度依存性はないことがわかる。
FIG. 10 shows the relationship between the degree of vacuum in the chamber and the etching rates of the film to be etched and ITO.
As shown in the figure, the horizontal axis indicates the degree of vacuum in the chamber,
The vertical axis indicates the etching rate of the ITO film. According to the figure, it can be seen that the etching rate of the film to be etched is substantially constant regardless of the degree of vacuum in the chamber. That is, it is understood that the etching rate of the film to be etched does not depend on the degree of vacuum in the chamber.

【0053】さらに、被エッチング膜のエッチング時の
真空度と残渣との関係について説明する。図11に本発
明のドライエッチング方法によってエッチングした条件
と被エッチング膜の残渣との関係を示す表を示し、図1
2にその各値をプロットしたグラフを示す。
Further, the relationship between the degree of vacuum and the residue during the etching of the film to be etched will be described. FIG. 11 is a table showing the relationship between the conditions etched by the dry etching method of the present invention and the residues of the film to be etched.
2 shows a graph in which the values are plotted.

【0054】図11に示す表の値は、第1のエッチング
ガスにてITO膜をエッチングした後に、第2のエッチ
ングガスでエッチングした後のITO膜の残った厚みで
ある残渣を測定した結果である。図11及び図12に示
す如く、横軸は第1のエッチングガスを用いてドライエ
ッチングした後に引き続き第2のエッチングガスを用い
てITO膜をエッチングする際のチャンバー内の真空度
を表し、縦軸は各真空度のときの残渣の厚みを表してい
る。
The values in the table shown in FIG. 11 are the results of measuring the residue, which is the remaining thickness of the ITO film after etching the ITO film with the first etching gas and then etching with the second etching gas. is there. As shown in FIGS. 11 and 12, the horizontal axis represents the degree of vacuum in the chamber when the dry etching is performed using the first etching gas and then the ITO film is etched using the second etching gas. Represents the thickness of the residue at each degree of vacuum.

【0055】第2のエッチングガスにてエッチングする
際のチャンバー内の真空度が20mTorr以上の時に
は残渣の厚みは非常に厚いが、20mTorr未満にな
ると非常に少なくなっていることがよくわかる。ここ
で、透明導電膜であるITO膜の残渣は、第2のエッチ
ングガスにてエッチングした後に断面SEM観察をして
残ったITO膜の厚みを測定することにより求めたもの
である。
It can be clearly seen that the thickness of the residue is very large when the degree of vacuum in the chamber during etching with the second etching gas is 20 mTorr or more, but becomes very small when the degree of vacuum is less than 20 mTorr. Here, the residue of the ITO film, which is a transparent conductive film, is obtained by etching with a second etching gas, observing a cross-sectional SEM, and measuring the thickness of the remaining ITO film.

【0056】また、第1のエッチングガスとしてHBr
を用い、第2のエッチングガスとしてCl2ガスを用い
た。本発明において被エッチング膜の透明導電膜として
は、ITO膜以外に、In2O3(酸化インジウム)
膜、SnO2(酸化錫)膜、ZnO(酸化亜鉛)膜など
の透明な導電性膜がある。
Further, HBr is used as the first etching gas.
And Cl2 gas was used as the second etching gas. In the present invention, as the transparent conductive film of the film to be etched, in addition to the ITO film, In2O3 (indium oxide)
There are transparent conductive films such as films, SnO2 (tin oxide) films, and ZnO (zinc oxide) films.

【0057】ここで、本発明のドライエッチング方法で
エッチングしたエッチング前後のITO膜表面のSEM
写真を図13に示す。同図において、図13(a)はエ
ッチング時のチャンバー内の真空度が20mTorrの
ときのITO膜をエッチングした状態の表面を示してお
り、図13(b)はエッチング時の真空度が30mTo
rrの時のITO膜をエッチングした状態の表面を示し
ている。
Here, the SEM of the surface of the ITO film before and after etching by the dry etching method of the present invention was used.
The photograph is shown in FIG. 13A shows the surface of the etched ITO film when the degree of vacuum in the chamber at the time of etching is 20 mTorr, and FIG. 13B shows the state where the degree of vacuum at the time of etching is 30 mTorr.
The surface of the state where the ITO film is etched at the time of rr is shown.

【0058】同図に示す如く、一方の領域(イ)はIT
O膜をエッチングした領域で、他方の領域(ロ)はIT
O膜をエッチング時にレジスト膜にてカバーしていた領
域でITO膜が残っており、領域(イ)とは段差が生じ
ている。同図(a)の領域(イ)には凹凸、即ちITO
膜の残渣がなく表面が平坦である(同図では白い斑点が
全くなく均一な黒色に見える)。従って、ITO膜がす
っかりエッチングされていることがわかる。他方の同図
(b)の領域はITO膜が残っており、凹凸がある(同
図ではITO膜の残渣である白い斑点が見られる)。
As shown in the figure, one area (a) has an IT
The region where the O film is etched, and the other region (b) is IT
The ITO film remains in the region where the O film was covered with the resist film at the time of etching, and a step is generated from the region (a). In the area (a) of FIG.
The surface is flat with no residue of the film (it looks uniform black without any white spots in the figure). Therefore, it is understood that the ITO film has been completely etched. On the other hand, the ITO film remains in the region shown in FIG. 3B and has irregularities (white spots, which are residues of the ITO film, are seen in the drawing).

【0059】次に、エッチング時のチャンバー内の真空
度とエッチング後の残ったITO膜のばらつきについて
説明する。図14にチャンバー内の真空度と、被エッチ
ング膜の残渣(表面厚み)の面内のばらつきとの関係を
示す。同図に示す如く、横軸にはチャンバー内の真空度
を示し、縦軸に面内のエッチングレートのばらつきを示
す。ばらつきは面内各点の厚みの平均値に対するばらつ
きの割合(%)で示している。
Next, the degree of vacuum in the chamber at the time of etching and the variation in the remaining ITO film after etching will be described. FIG. 14 shows the relationship between the degree of vacuum in the chamber and the in-plane variation of the residue (surface thickness) of the film to be etched. As shown in the figure, the horizontal axis indicates the degree of vacuum in the chamber, and the vertical axis indicates the variation in the etching rate in the plane. The variation is shown as a ratio (%) of the variation to the average value of the thickness of each point in the plane.

【0060】同図によれば、チャンバー内の真空度が3
0mTorrにもなると、ばらつきが30mTorr未
満の場合に比べて約2倍から3倍強になることがわか
る。即ち、30mTorr以上になると、面内でエッチ
ングによる生成物が排気されにくい部分が生じるため残
渣が極めて多く生じる部分が生じることになることがわ
かる。
According to the figure, the degree of vacuum in the chamber is 3
It can be seen that when the pressure reaches 0 mTorr, the variation becomes about two to three times more than when the variation is less than 30 mTorr. That is, it is understood that when the pressure is 30 mTorr or more, a portion where the product produced by the etching is hardly exhausted is formed in the surface, and a portion where an extremely large amount of residue is generated is generated.

【0061】ここで、図15に被エッチング膜であるI
TO膜を備えた基板のエッチング処理枚数と、エッチン
グ後の6インチウェハ上(周囲5mmは除く。)のエッ
チング物の再付着によるパーティクルの数(大きさ0.
3乃至10μm)との関係を示す。同図に示す如く、横
軸に処理枚数を示し、縦軸にパーティクルの数を示す。
Here, FIG. 15 shows a film I to be etched.
The number of etching treatments on the substrate provided with the TO film and the number of particles (size 0. 0) due to the re-adhesion of the etching substance on the 6-inch wafer after etching (excluding the surrounding area of 5 mm).
3 to 10 μm). As shown in the figure, the horizontal axis indicates the number of processed sheets, and the vertical axis indicates the number of particles.

【0062】TFTを作製した基板上に絶縁膜を介して
ITO膜を2000Å成膜し、HBrでドライエッチン
グ後、Cl2ガスを用いてエッチングを行った。同図よ
り、100枚処理をしてもパーティクルの増加は見られ
ないことがわかる。これは、HBrを用いてITO膜を
エッチングした後に、Cl2ガスを用いてドライクリー
ニングが行われたことにより、パーティクルの発生が抑
制されたからである。
An ITO film having a thickness of 2000 Å was formed on the substrate on which the TFT was formed with an insulating film interposed therebetween, followed by dry etching with HBr and then etching with Cl 2 gas. From the figure, it can be seen that no increase in particles is observed even after processing 100 sheets. This is because the generation of particles was suppressed by performing dry cleaning using Cl 2 gas after etching the ITO film using HBr.

【0063】以上をまとめると、次のようになる。 (1)第2のエッチングガスにてエッチングする際のチ
ャンバー内の真空度が20mTorr以上の時には残渣
の厚みは非常に厚いが、20mTorr未満になると非
常に薄くなっている。 (2)チャンバー内の真空度が30mTorrになる
と、基板内のばらつきが30mTorr未満の場合に比
べ大きくなる。
The above is summarized as follows. (1) The thickness of the residue is very large when the degree of vacuum in the chamber at the time of etching with the second etching gas is 20 mTorr or more, but becomes very thin when the degree of vacuum is less than 20 mTorr. (2) When the degree of vacuum in the chamber becomes 30 mTorr, the variation in the substrate becomes larger than when it is less than 30 mTorr.

【0064】(3)多数枚の処理をしてもパーティクル
の増加は見られない。 (4)チャンバー内の真空度に関係なく、被エッチング
膜のエッチングレートはほぼ一定である。 (5)カソード電極の温度に関係なく、エッチングレー
トはほぼ一定である。これらのことより、第1のエッチ
ングガスから第2のエッチングガスに切り換えエッチン
グ時の真空度を20mTorr未満とすることで、残渣
が残らなくなるとともにパーティクルも発生しないこと
がわかる。なお、上述の実施の形態においては、アクテ
ィブマトリクス型液晶表示装置について説明したが、公
知の単純マトリクス型液晶表示装置にも本発明は適用で
きるものである。
(3) No increase in particles is observed even when a large number of sheets are processed. (4) The etching rate of the film to be etched is substantially constant regardless of the degree of vacuum in the chamber. (5) The etching rate is almost constant irrespective of the temperature of the cathode electrode. From these facts, it can be seen that by switching from the first etching gas to the second etching gas and setting the degree of vacuum at the time of etching to less than 20 mTorr, no residue is left and no particles are generated. In the above-described embodiment, the active matrix type liquid crystal display device has been described. However, the present invention can be applied to a known simple matrix type liquid crystal display device.

【0065】[0065]

【発明の効果】本願発明によれば、被エッチング膜のエ
ッチング後の残渣が残らないため、半導体装置及び液晶
表示装置の特性向上が図れる。
According to the present invention, the characteristics of the semiconductor device and the liquid crystal display device can be improved because no residue remains after the etching of the film to be etched.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態を示す工程断面図であ
る。
FIG. 1 is a process sectional view showing an embodiment of the present invention.

【図2】本発明の一実施の形態を示す工程断面図であ
る。
FIG. 2 is a process sectional view showing one embodiment of the present invention.

【図3】本発明の一実施の形態を示す工程断面図であ
る。
FIG. 3 is a process sectional view showing an embodiment of the present invention.

【図4】本発明の一実施の形態を示す断面図である。FIG. 4 is a sectional view showing one embodiment of the present invention.

【図5】本発明の一実施の形態を示す断面図である。FIG. 5 is a sectional view showing an embodiment of the present invention.

【図6】本発明の一実施の形態を示すブロック構成図で
ある。
FIG. 6 is a block diagram showing an embodiment of the present invention.

【図7】本発明の一実施の形態を示す等価回路図であ
る。
FIG. 7 is an equivalent circuit diagram showing an embodiment of the present invention.

【図8】本発明の一実施の形態を示すエッチング装置の
概略断面図である。
FIG. 8 is a schematic sectional view of an etching apparatus showing one embodiment of the present invention.

【図9】本発明の一実施の形態を示す特性図である。FIG. 9 is a characteristic diagram showing one embodiment of the present invention.

【図10】本発明の一実施の形態を示す特性図である。FIG. 10 is a characteristic diagram showing one embodiment of the present invention.

【図11】本発明の一実施の形態を示す特性図である。FIG. 11 is a characteristic diagram showing one embodiment of the present invention.

【図12】本発明の一実施の形態を示す特性図である。FIG. 12 is a characteristic diagram showing one embodiment of the present invention.

【図13】本発明の一実施の形態を示す斜視写真であ
る。
FIG. 13 is a perspective photograph showing an embodiment of the present invention.

【図14】本発明の一実施の形態を示す特性図である。FIG. 14 is a characteristic diagram showing one embodiment of the present invention.

【図15】本発明の一実施の形態を示す特性図である。FIG. 15 is a characteristic diagram showing one embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 TFT基板 20 ITO膜 20’ 画素電極 22 対向電極基板 Reference Signs List 1 TFT substrate 20 ITO film 20 'Pixel electrode 22 Counter electrode substrate

Claims (25)

【特許請求の範囲】[Claims] 【請求項1】 第1のエッチングガスにて被エッチング
膜をドライエッチングした後、前記第1のエッチングガ
スを第2のエッチングガスに切り換えて前記被エッチン
グ膜を引き続きドライエッチングすることを特徴とする
ドライエッチング方法。
2. The method according to claim 1, wherein after the film to be etched is dry-etched with a first etching gas, the first etching gas is switched to a second etching gas and the film to be etched is continuously dry-etched. Dry etching method.
【請求項2】 第1のエッチングガスにて被エッチング
膜をドライエッチングした後、前記第1のエッチングガ
スを第2のエッチングガスに切り換えて前記被エッチン
グ膜を引き続きドライエッチングするドライエッチング
方法であって、少なくとも前記第2のエッチングガスを
用いたドライエッチング時の系の真空度が、前記被エッ
チング膜のうち所定形状外の被エッチング膜が残らない
真空度であることを特徴とするドライエッチング方法。
2. A dry etching method in which a film to be etched is dry-etched with a first etching gas, and then the first etching gas is switched to a second etching gas to continuously dry-etch the film to be etched. Wherein at least the degree of vacuum of the system at the time of dry etching using the second etching gas is a degree of vacuum that does not leave a film to be etched out of a predetermined shape among the films to be etched. .
【請求項3】 第1のエッチングガスにて被エッチング
膜をドライエッチングした後、前記第1のエッチングガ
スを第2のエッチングガスに切り換えて前記被エッチン
グ膜を引き続きドライエッチングするドライエッチング
方法であって、少なくとも前記第2のエッチングガスを
用いたドライエッチング時の系の真空度が20mTor
r未満であることを特徴とするドライエッチング方法。
3. A dry etching method in which a film to be etched is dry-etched with a first etching gas, and then the first etching gas is switched to a second etching gas to dry-etch the film to be etched. The vacuum degree of the system at least during dry etching using the second etching gas is 20 mTorr.
r is less than r.
【請求項4】 前記被エッチング膜がIn23を含む膜
であることを特徴とする請求項1乃至請求項3のうちい
ずれか1項に記載のドライエッチング方法。
4. The dry etching method according to claim 1, wherein the film to be etched is a film containing In 2 O 3 .
【請求項5】 前記第1のエッチングガスが、臭化水素
又はヨウ化水素であり、前記第2のエッチングガスが、
塩素系ガスであることを特徴とする請求項1乃至請求項
4のうちいずれか1項に記載のドライエッチング方法。
5. The method according to claim 1, wherein the first etching gas is hydrogen bromide or hydrogen iodide, and the second etching gas is
The dry etching method according to claim 1, wherein the dry etching method is a chlorine-based gas.
【請求項6】 前記塩素系ガスが、Cl2若しくはBC
3、またはこれらの混合ガスであることを特徴とする
請求項5に記載のドライエッチング方法。
6. The chlorine-based gas is Cl 2 or BC
The dry etching method according to claim 5, wherein the dry etching method is l 3 or a mixed gas thereof.
【請求項7】 前記ドライエッチングは反応性イオンエ
ッチングであることを特徴とする請求項1乃至請求項6
のうちいずれか1項に記載のドライエッチング方法。
7. The method according to claim 1, wherein the dry etching is reactive ion etching.
The dry etching method according to claim 1.
【請求項8】 第1のエッチングガスにて被エッチング
膜をドライエッチングした後、前記第1のエッチングガ
スを第2のエッチングガスに切り換えて引き続き前記被
エッチング膜をドライエッチングする工程を含むことを
特徴とする半導体装置の製造方法。
8. A method of dry-etching a film to be etched with a first etching gas, switching the first etching gas to a second etching gas, and continuously dry-etching the film to be etched. A method for manufacturing a semiconductor device.
【請求項9】 基板上に、電極部を有する半導体スイッ
チング素子を形成する工程と、該半導体スイッチング素
子上に絶縁膜を形成する工程と、前記電極部に対応した
位置にコンタクトホールを設ける工程と、該コンタクト
ホール内及び前記絶縁膜上に透明導電膜を形成する工程
と、該透明導電膜上に所望のパターンのレジストを形成
する工程と、該レジストの非被覆領域の前記透明導電膜
を第1のエッチングガスにてドライエッチングした後、
前記第1のエッチングガスを第2のエッチングガスに切
り換えて前記非被覆領域の透明導電膜を引き続きドライ
エッチングする工程と、を含む半導体装置の製造方法。
9. A step of forming a semiconductor switching element having an electrode on a substrate, a step of forming an insulating film on the semiconductor switching element, and a step of providing a contact hole at a position corresponding to the electrode. Forming a transparent conductive film in the contact hole and on the insulating film; forming a resist of a desired pattern on the transparent conductive film; After dry etching with 1 etching gas,
Switching the first etching gas to a second etching gas and subsequently dry-etching the transparent conductive film in the non-covered region.
【請求項10】 基板上に半導体膜を堆積する工程と、
該半導体膜上にゲート絶縁膜を形成する工程と、前記ゲ
ート絶縁膜上にゲート電極を形成する工程と、前記半導
体膜にドレイン及びソースを形成する工程と、前記基板
全面に層間絶縁膜を形成する工程と、該層間絶縁膜の前
記ドレイン及びソースに対応した位置にコンタクトホー
ルを設ける工程と、該コンタクトホール内及び前記層間
絶縁膜上に電極金属膜を形成する工程と、前記電極金属
膜上に絶縁性保護膜を形成する工程と、前記ドレイン又
はソースとコンタクトした前記電極金属膜に対応した位
置にコンタクトホールを形成する工程と、前記基板の全
面に透明導電膜を形成する工程と、該透明導電膜上に所
望のパターンのレジストを形成する工程と、該レジスト
の非被覆領域の前記透明導電膜を第1のエッチングガス
にてドライエッチングした後、前記第1のエッチングガ
スを第2のエッチングガスに切り換えて前記非被覆領域
の透明導電膜を引き続きドライエッチングする工程と、
を含む半導体装置の製造方法。
10. A step of depositing a semiconductor film on a substrate;
Forming a gate insulating film on the semiconductor film, forming a gate electrode on the gate insulating film, forming a drain and a source on the semiconductor film, and forming an interlayer insulating film on the entire surface of the substrate Forming a contact hole at a position corresponding to the drain and source in the interlayer insulating film; forming an electrode metal film in the contact hole and on the interlayer insulating film; Forming an insulating protective film, forming a contact hole at a position corresponding to the electrode metal film in contact with the drain or source, and forming a transparent conductive film over the entire surface of the substrate; Forming a resist of a desired pattern on the transparent conductive film, and dry-etching the transparent conductive film in an uncoated region of the resist with a first etching gas; After grayed, a step of continuing dry etching a transparent conductive film of the uncoated region by switching the first etching gas in the second etching gas,
A method for manufacturing a semiconductor device including:
【請求項11】 基板上に非晶質半導体膜を堆積する工
程と、該半導体膜上にゲート絶縁膜を形成する工程と、
前記非晶質半導体膜を多結晶化する工程と、前記ゲート
絶縁膜上にゲート電極を形成する工程と、前記非晶質半
導体膜にドレイン及びソースを形成する工程と、前記基
板全面に層間絶縁膜を形成する工程と、該層間絶縁膜の
前記ドレイン及びソースに対応した位置にコンタクトホ
ールを設ける工程と、該コンタクトホール内及び前記層
間絶縁膜上に電極金属膜を形成する工程と、前記電極金
属膜上に絶縁性保護膜を形成する工程と、前記ドレイン
又はソースとコンタクトした前記電極金属膜に対応した
位置にコンタクトホールを形成する工程と、前記基板の
全面に透明導電膜を形成する工程と、該透明導電膜上に
所望のパターンのレジストを形成する工程と、該レジス
トの非被覆領域の前記透明導電膜を第1のエッチングガ
スにてドライエッチングした後、前記第1のエッチング
ガスを第2のエッチングガスに切り換えて前記非被覆領
域の透明導電膜を引き続きドライエッチングする工程
と、を含む半導体装置の製造方法。
11. A step of depositing an amorphous semiconductor film on a substrate, a step of forming a gate insulating film on the semiconductor film,
Polycrystallizing the amorphous semiconductor film; forming a gate electrode on the gate insulating film; forming a drain and a source on the amorphous semiconductor film; Forming a film, providing a contact hole in the interlayer insulating film at a position corresponding to the drain and source, forming an electrode metal film in the contact hole and on the interlayer insulating film, Forming an insulating protective film on a metal film, forming a contact hole at a position corresponding to the electrode metal film in contact with the drain or source, and forming a transparent conductive film on the entire surface of the substrate Forming a resist of a desired pattern on the transparent conductive film, and dry-etching the transparent conductive film in an uncoated region of the resist with a first etching gas. After packaging, a method of manufacturing a semiconductor device comprising the steps of subsequently dry-etching a transparent conductive film of the uncoated region by switching the first etching gas in the second etching gas.
【請求項12】 少なくとも前記第2のエッチングガス
でドライエッチングするときの真空度が20mTorr
未満であることを特徴とする請求項8乃至請求項11の
うちいずれか1項に記載の半導体装置の製造方法。
12. The degree of vacuum at least when dry-etching with the second etching gas is 20 mTorr.
The method of manufacturing a semiconductor device according to claim 8, wherein:
【請求項13】 前記被エッチング膜がIn23を含む
膜であることを特徴とする請求項8乃至請求項11のう
ちいずれか1項に記載の半導体装置の製造方法。
13. The method according to claim 8, wherein the film to be etched is a film containing In 2 O 3 .
【請求項14】 前記第1のエッチングガスが、臭化水
素又はヨウ化水素であり、前記第2のエッチングガス
が、塩素系ガスであることを特徴とする請求項8乃至請
求項11のうちいずれか1項に記載の半導体装置の製造
方法。
14. The method according to claim 8, wherein the first etching gas is hydrogen bromide or hydrogen iodide, and the second etching gas is a chlorine-based gas. A method for manufacturing a semiconductor device according to claim 1.
【請求項15】 前記塩素系ガスが、Cl2若しくはB
Cl3、またはこれらの混合ガスであることを特徴とす
る請求項14に記載の半導体装置の製造方法。
15. The method according to claim 15, wherein the chlorine-based gas is Cl 2 or B
15. The method according to claim 14, wherein the gas is Cl 3 or a mixed gas thereof.
【請求項16】 前記ドライエッチングは反応性イオン
エッチングであることを特徴とする請求項8乃至請求項
15のうちいずれか1項に記載の半導体装置の製造方
法。
16. The method according to claim 8, wherein the dry etching is reactive ion etching.
【請求項17】 第1のエッチングガスにて被エッチン
グ膜をドライエッチングした後、前記第1のエッチング
ガスを第2のエッチングガスに切り換えて引き続き前記
被エッチング膜をドライエッチングする工程を含むこと
を特徴とする液晶表示装置の製造方法。
17. A method of dry-etching a film to be etched with a first etching gas, switching the first etching gas to a second etching gas, and continuously dry-etching the film to be etched. A method for manufacturing a liquid crystal display device characterized by the above-mentioned.
【請求項18】 第1の基板上に、電極部を有する半導
体スイッチング素子を形成する工程と、該半導体スイッ
チング素子上に絶縁膜を形成する工程と、前記電極部に
対応した位置にコンタクトホールを設ける工程と、該コ
ンタクトホール内及び前記絶縁膜上に透明導電膜を形成
する工程と、該透明導電膜上に所望のパターンのレジス
トを形成する工程と、該レジストの非被覆領域の前記透
明導電膜を第1のエッチングガスにてドライエッチング
した後、前記第1のエッチングガスを第2のエッチング
ガスに切り換えて前記非被覆領域の透明導電膜を引き続
きドライエッチングする工程と、前記第1の基板に対向
して設けた第2の基板との間に液晶物質を充填する工程
と、を含む液晶表示装置の製造方法。
18. A step of forming a semiconductor switching element having an electrode portion on a first substrate, a step of forming an insulating film on the semiconductor switching element, and forming a contact hole at a position corresponding to the electrode portion. Providing, forming a transparent conductive film in the contact hole and on the insulating film, forming a resist of a desired pattern on the transparent conductive film, and forming a transparent conductive film in an uncoated region of the resist. A step of dry-etching the film with a first etching gas, switching the first etching gas to a second etching gas, and continuously dry-etching the transparent conductive film in the uncovered region; Filling a liquid crystal material between the substrate and a second substrate provided so as to face the liquid crystal display device.
【請求項19】 第1の基板上に半導体膜を堆積する工
程と、該半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、前
記半導体膜にドレイン及びソースを形成する工程と、前
記第1の基板全面に層間絶縁膜を形成する工程と、該層
間絶縁膜の前記ドレイン及びソースに対応した位置にコ
ンタクトホールを設ける工程と、該コンタクトホール内
及び前記層間絶縁膜上に電極金属膜を形成する工程と、
前記電極金属膜上に絶縁性保護膜を形成する工程と、前
記ドレイン又はソースとコンタクトした前記電極金属膜
に対応した位置にコンタクトホールを形成する工程と、
前記基板の全面に透明導電膜を形成する工程と、該透明
導電膜上に所望のパターンのレジストを形成する工程
と、該レジストの非被覆領域の前記透明導電膜を第1の
エッチングガスにてドライエッチングした後、前記第1
のエッチングガスを第2のエッチングガスに切り換えて
前記非被覆領域の透明導電膜を引き続きドライエッチン
グする工程と、前記第1の基板に対向して設けた第2の
基板との間に液晶物質を充填する工程と、を含む液晶表
示装置の製造方法。
19. A step of depositing a semiconductor film on a first substrate, a step of forming a gate insulating film on the semiconductor film,
Forming a gate electrode on the gate insulating film, forming a drain and a source on the semiconductor film, forming an interlayer insulating film on the entire surface of the first substrate; And providing a contact hole at a position corresponding to the source, and forming an electrode metal film in the contact hole and on the interlayer insulating film,
Forming an insulating protective film on the electrode metal film, and forming a contact hole at a position corresponding to the electrode metal film in contact with the drain or source,
A step of forming a transparent conductive film on the entire surface of the substrate, a step of forming a resist having a desired pattern on the transparent conductive film, and a step of etching the transparent conductive film in an uncoated region of the resist with a first etching gas After dry etching, the first
Switching the etching gas to the second etching gas to continuously dry-etch the transparent conductive film in the non-covered region; and interposing a liquid crystal substance between the second substrate provided opposite to the first substrate. And a filling step.
【請求項20】 第1の基板上に非晶質半導体膜を堆積
する工程と、該半導体膜上にゲート絶縁膜を形成する工
程と、前記非晶質半導体膜を多結晶化する工程と、前記
ゲート絶縁膜上にゲート電極を形成する工程と、前記非
晶質半導体膜にドレイン及びソースを形成する工程と、
前記第1の基板全面に層間絶縁膜を形成する工程と、該
層間絶縁膜の前記ドレイン及びソースに対応した位置に
コンタクトホールを設ける工程と、該コンタクトホール
内及び前記層間絶縁膜上に電極金属膜を形成する工程
と、前記電極金属膜上に絶縁性保護膜を形成する工程
と、前記ドレイン又はソースとコンタクトした前記電極
金属膜に対応した位置にコンタクトホールを形成する工
程と、前記基板の全面に透明導電膜を形成する工程と、
該透明導電膜上に所望のパターンのレジストを形成する
工程と、該レジストの非被覆領域の前記透明導電膜を第
1のエッチングガスにてドライエッチングした後、前記
第1のエッチングガスを第2のエッチングガスに切り換
えて前記非被覆領域の透明導電膜を引き続きドライエッ
チングする工程と、前記第1の基板に対向した第2の基
板上に電極を形成する工程と、前記第1の基板と第2の
基板との間に液晶物質を充填する工程と、を含むことを
特徴とする液晶表示装置の製造方法。
20. A step of depositing an amorphous semiconductor film on a first substrate, a step of forming a gate insulating film on the semiconductor film, and a step of polycrystallizing the amorphous semiconductor film; Forming a gate electrode on the gate insulating film, forming a drain and a source on the amorphous semiconductor film,
Forming an interlayer insulating film on the entire surface of the first substrate, providing a contact hole at a position corresponding to the drain and source of the interlayer insulating film, and forming an electrode metal in the contact hole and on the interlayer insulating film. Forming a film; forming an insulating protective film on the electrode metal film; forming a contact hole at a position corresponding to the electrode metal film in contact with the drain or source; Forming a transparent conductive film on the entire surface;
Forming a resist of a desired pattern on the transparent conductive film, and dry-etching the transparent conductive film in an uncovered region of the resist with a first etching gas; Switching to an etching gas, and subsequently dry-etching the transparent conductive film in the non-covered region; forming an electrode on a second substrate facing the first substrate; Filling a liquid crystal material between the second substrate and the second substrate.
【請求項21】 少なくとも前記第2のエッチングガス
に切り換えて引き続き前記被エッチング膜をドライエッ
チングする時の系の真空度が20mTorr未満である
ことを特徴とする請求項17乃至請求項20のうちいず
れか1項に記載の液晶表示装置の製造方法。
21. The system according to claim 17, wherein the degree of vacuum in the system when the film to be etched is continuously dry-etched at least after switching to the second etching gas is less than 20 mTorr. 2. The method for manufacturing a liquid crystal display device according to claim 1.
【請求項22】 前記透明導電膜がIn23を含む膜で
あることを特徴とする請求項17乃至請求項21のうち
いずれか1項に記載の液晶表示装置の製造方法。
22. The method for manufacturing a liquid crystal display device according to claim 17, wherein said transparent conductive film is a film containing In 2 O 3 .
【請求項23】 前記第1のエッチングガスが、臭化水
素又はヨウ化水素であり、前記第2のエッチングガス
が、塩素系ガスであることを特徴とする請求項17乃至
請求項21のうちいずれか1項に記載の液晶表示装置の
製造方法。
23. The method according to claim 17, wherein the first etching gas is hydrogen bromide or hydrogen iodide, and the second etching gas is a chlorine-based gas. A method for manufacturing the liquid crystal display device according to claim 1.
【請求項24】 前記塩素系ガスが、Cl2又はBC
3、若しくはこれらの混合ガスであることを特徴とす
る請求項23に記載の液晶表示装置の製造方法。
24. The chlorine-based gas is Cl 2 or BC
l 3 or The method according to claim 23, characterized in that mixtures of these gases.
【請求項25】 前記ドライエッチングは反応性イオン
エッチングであることを特徴とする請求項17乃至請求
項21のうちいずれか1項に記載の液晶表示装置の製造
方法。
25. The method according to claim 17, wherein the dry etching is reactive ion etching.
JP26837597A 1997-10-01 1997-10-01 Dry etching method Expired - Fee Related JP3188224B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26837597A JP3188224B2 (en) 1997-10-01 1997-10-01 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26837597A JP3188224B2 (en) 1997-10-01 1997-10-01 Dry etching method

Publications (2)

Publication Number Publication Date
JPH11111685A true JPH11111685A (en) 1999-04-23
JP3188224B2 JP3188224B2 (en) 2001-07-16

Family

ID=17457629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26837597A Expired - Fee Related JP3188224B2 (en) 1997-10-01 1997-10-01 Dry etching method

Country Status (1)

Country Link
JP (1) JP3188224B2 (en)

Also Published As

Publication number Publication date
JP3188224B2 (en) 2001-07-16

Similar Documents

Publication Publication Date Title
JP2637078B2 (en) Method of depositing gate electrode material for tipping thin film field effect transistor
US7687809B2 (en) Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US8257609B2 (en) Etchant for etching metal wiring layers and method for forming thin film transistor by using the same
US8148182B2 (en) Manufacturing method of electro line for liquid crystal display device
CN1510169A (en) Etching solution for multilayer copper and molybdenum and etching method using same
US5723366A (en) Dry etching method, method of fabricating semiconductor device, and method of fabricating liquid crystal display device
US5153142A (en) Method for fabricating an indium tin oxide electrode for a thin film transistor
US7554207B2 (en) Method of forming a lamination film pattern and improved lamination film pattern
JP3416472B2 (en) Semiconductor element
JP3188224B2 (en) Dry etching method
JP2776276B2 (en) Method for manufacturing thin film transistor
JP3054584B2 (en) Dry etching method, semiconductor device manufacturing method, and liquid crystal display device manufacturing method
KR100809750B1 (en) Manufacturing Method of Thin Film Transistor
KR20080033589A (en) Manufacturing Method of Metal Wiring and Manufacturing Method of Display Board
WO2014047981A1 (en) Method for manufacturing thin-film transistor and thin-film transistor manufactured thereby
CA1305398C (en) Method for producing high yield electrical contacts to n _amorphous silicon
JPH11135797A (en) Shape processing method of laminated film and method of manufacturing thin film transistor using the same
US7079217B2 (en) Method of fabricating a liquid crystal display panel
JP3216173B2 (en) Method of manufacturing thin film transistor circuit
JP2714017B2 (en) Method of manufacturing thin film transistor array for liquid crystal display panel
JPH0621465A (en) Semiconductor device and fabrication thereof
KR970005952B1 (en) Thin film transistor & method of manufacturing the same
JPS63284523A (en) Method for manufacturing thin film transistor array
JPH07153962A (en) Liquid crystal display unit
JPH0541390A (en) Method of manufacturing thin film transistor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees